CN103379063A

CN103379063A - 线性均衡器

Info

Publication number: CN103379063A
Application number: CN2012101333243A
Authority: CN
Inventors: 朱红卫; 刘国军
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-04-28
Filing date: 2012-04-28
Publication date: 2013-10-30
Anticipated expiration: 2032-04-28
Also published as: CN103379063B

Abstract

本发明公开了一种线性均衡器，包括：由第一、二MOS晶体管组成差分输入对管；第一、二MOS晶体管的漏极都分别依次串联有第一电阻和第一电感，第一电阻和第一电感要求能产生一个高于通道带宽的零点；两端分别和第一、二MOS晶体管的源极相连的第二电阻；由源极和漏极短接的MOS晶体管组成第三MOS电容和第四MOS电容，第三MOS电容的栅极和第四MOS电容的栅极分别和第一MOS晶体管和第二MOS晶体管的源极之一相连，第二电阻和第三MOS电容和第四MOS电容要求能产生另一个高于通道带宽的零点。本发明能用于高速串行传输中，能形成两个零点，实现低频小增益、高频大增益，能较大提升高频增益，提高均衡性能。

Description

线性均衡器

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种线性均衡器。

背景技术

CMOS集成电路性能持续提高使得在电缆或者基板上以高达几个Gb/s的速度传输信号成为可能。但是，几个Gb/s速度的数据串行通信会受到带宽的限制。带宽限制主要是由于电介质损耗，趋肤效应和传输介质的阻抗不连续性造成的。在带宽受限的通道里，当数据速度超过带宽时，接收到的信号将由于符合间干扰(inter-symbol interference，ISI)而产生很严重的失真。现有技术中通常是在接收机中采用均衡器来补偿或减少ISI。

Choi等人在《A 0.18-μm CMOS 3.5-gb/s continuous-time adaptivecable equalizer using enhanced low-frequency gain control method》一文中公开了一种均衡器，该文出处为：IEEE JOURNAL OF SOLID-STATECIRCUITS，VOL.39，NO.3，MARCH 2004，pp.419-425。如图1所示，为Choi等人在上述文章中所公开的一种现有均衡器的结构示意图。该均衡器包括有NMOS晶体管M2和M3组成一差分输入对管，包括两个差分输入信号inn、inp和两个差分输出信号outn、outp，NMOS晶体管M2和M3的漏极都分别连接已电阻R_L。NMOS晶体管M2和M3的源极都分别连接一电流源，两个电流源分别是有晶体管M4和M5加以偏置nbias后形成。电阻RD连接于NMOS晶体管M2和M3的源极之间。电容Cd1和Cd2都为由NMOS晶体管的源漏连接形成的变容二极管(Varactor)，电容Cd1和Cd2分别连接于NMOS晶体管M2和M3的源极和地之间，电容Cd1和Cd2的栅极端分别和MOS晶体管M1的源漏极相连，MOS晶体管M1的栅极连接控制信号gctrl，电容Cd1和Cd2的另一电极端连接控制信号zctrl。该均衡器的特点是利用电容Cd1和Cd2和电阻RD形成一零点，从而能在提高高频增益。

发明内容

本发明所要解决的技术问题是提供一种线性均衡器，能用于高速串行传输中，能形成两个零点，实现低频小增益、高频大增益，能较大提升高频增益，提高均衡性能。

为解决上述技术问题，本发明提供的线性均衡器包括：

由第一MOS晶体管和第二MOS晶体管组成差分输入对管，所述第一MOS晶体管和第二MOS晶体管的栅极分别为一对差分输入信号的输入端，所述第一MOS晶体管和第二MOS晶体管的漏极分别为一对差分输出信号的输出端，所述第一MOS晶体管和第二MOS晶体管的源极分别连接一电流源。

所述第一MOS晶体管的漏极依次串联有第一电阻和第一电感，所述第二MOS晶体管的漏极也依次串联有第一电阻和第一电感；所述第一电阻和所述第一电感要求能产生一个高于通道带宽的零点。

第二电阻，该第二电阻的两端分别和所述第一MOS晶体管和所述第二MOS晶体管的源极相连。

第三MOS电容和第四MOS电容，所述第三MOS电容和所述第四MOS电容分别由一源极和漏极短接的MOS晶体管组成，所述第三MOS电容的栅极端和所述第一MOS晶体管的源极和所述第二MOS晶体管的源极中的一个相连，所述第四MOS电容的栅极端和所述第一MOS晶体管的源极和所述第二MOS晶体管的源极中的另一个相连；所述第三MOS电容和所述第四MOS电容的另一电极端连接在一起；所述第二电阻和所述第三MOS电容和所述第四MOS电容要求能产生另一个高于通道带宽的零点。

进一步的改进是，线性均衡器还包括一CMOS传输门，该CMOS传输门由第五NMOS晶体管和第六PMOS晶体管连接形成；该CMOS传输门输入端和输出端连接于所述第三MOS电容的栅极和所述第四MOS电容的栅极之间；所述第五NMOS晶体管和所述第六PMOS晶体管的栅极分别连接一对反相的信号。

进一步的改进是，所述线性均衡器还包括一第一CMOS反相器和第二CMOS反相器，所述第一CMOS反相器的输出端和所述第二CMOS反相器的输入端相连；所述第一CMOS反相器的输入端连接使能信号，所述第一CMOS反相器和所述第二CMOS反相器的输出端提供一对反相的信号到所述第五NMOS晶体管和所述第六PMOS晶体管的栅极上。

进一步的改进是，所述第一MOS晶体管和所述第二MOS晶体管都为NMOS晶体管。

进一步的改进是，组成所述第三MOS电容和所述第四MOS电容的MOS晶体管都为NMOS晶体管，所述第三MOS电容和所述第四MOS电容的另一电极端接地。

进一步的改进是，所述第一MOS晶体管的电流源由第七NMOS晶体管组成，所述第七NMOS晶体管的漏极连接所述第一MOS晶体管的源极、所述第七NMOS晶体管的源极接地；所述第二MOS晶体管的电流源由第八NMOS晶体管组成，所述第八NMOS晶体管的漏极连接所述第二MOS晶体管的源极、所述第八NMOS晶体管的源极接地；第九NMOS晶体管为所述第七NMOS晶体管和所述第八NMOS晶体管提供镜像偏置，所述第九NMOS晶体管的栅极和漏极、以及所述第七NMOS晶体管和所述第八NMOS晶体管的栅极连接在一起，所述第九NMOS晶体管的漏极还连接一偏置电流，所述第九NMOS晶体管的源极接地。

本发明的有益效果为：

1、本发明不仅利用电容形成一个高于通道带宽的零点，还增加了一个电感来形成一个通道带宽的零点，二个零点能够大大增加电路的高频增益，从而能够对高速串行传输中的高频信号衰减进行良好的补偿，最后能够提高均衡性能。

2、本发明通过对高频增益的提高，能提高有效的带宽。采用本发明电路，能够实现对10Gbps以上的高速串行传输的信号衰减进行补偿。

3、本发明的采用双端输入、双端输出的差分结构，能够减小共模干扰的影响，提高电路性能。

4、本发明线性均衡器具有常规和增益双模式。当CMOS传输门的输入端和输出端导通时，所述线性均衡器处于常规模式，常规模式中第三MOS电容和所述第四MOS电容的两个栅极连接在一起，从而使电容对线性均衡器的高频增益不起作用。当CMOS传输门的输入端和输出端不导通时，线性均衡器处于增益模式，即电容能对线性均衡器的高频增益起作用。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有均衡器的结构示意图；

图2是本发明实施例线性均衡器的结构示意图。

具体实施方式

如图2所示，是本发明实施例线性均衡器的结构示意图。本发明实施例线性均衡器包括：

由第一MOS晶体管1和第二MOS晶体管2组成差分输入对管，所述第一MOS晶体管1和所述第二MOS晶体管2都为NMOS晶体管。所述第一MOS晶体管1和第二MOS晶体管2的栅极分别为一对差分输入信号inn和inp的输入端，所述第一MOS晶体管1和第二MOS晶体管2的漏极分别为一对差分输出信号outn和outp的输出端，所述第一MOS晶体管1和第二MOS晶体管2的源极分别连接一电流源。

在所述第一MOS晶体管1的漏极和电源之间依次串联有第一电阻14和第一电感15；在所述第二MOS晶体管2的漏极和电源之间也依次串联有第一电阻14和第一电感15；所述第一电阻14和所述第一电感15为一串联式结构，该串联式结构要求能产生一个高于通道带宽的零点。

第二电阻16，该第二电阻16的两端分别和所述第一MOS晶体管1和所述第二MOS晶体管2的源极相连。

第三MOS电容3和第四MOS电容4，所述第三MOS电容3和所述第四MOS电容4分别由一源极和漏极短接的NMOS晶体管组成，该两个NMOS晶体管形成于N阱(NWELL)中。由上述结构可知，所述第三MOS电容3和所述第四MOS电容4都为一变容二极管结构，能够实现电容值在不同频段的变化。所述第三MOS电容3的栅极端和所述第一MOS晶体管1的源极和所述第二MOS晶体管2的源极中的一个相连，所述第四MOS电容4的栅极端和所述第一MOS晶体管1的源极和所述第二MOS晶体管2的源极中的另一个相连。所述第三MOS电容3和所述第四MOS电容4的另一电极端连接在一起且都接地。所述第二电阻16的中间的地电位处将所述第二电阻16分成两部分，所述第二电阻16分成的两部分分别和所述第三MOS电容3或所述第四MOS电容4组成一并联结构，该并联结构要求能产生另一个高于通道带宽的零点。

一CMOS传输门，该CMOS传输门由第五NMOS晶体管5和第六PMOS晶体管6连接形成。该CMOS传输门输入端和输出端连接于所述第三MOS电容3的栅极和所述第四MOS电容4的栅极之间；所述第五NMOS晶体管5和所述第六PMOS晶体管6的栅极分别连接一对反相的信号。

一第一CMOS反相器和第二CMOS反相器，所述第一CMOS反相器由PMOS晶体管10和NMOS晶体管11连接而成，所述第二CMOS反相器由PMOS晶体管12和NMOS晶体管13连接而成。所述第一CMOS反相器的输出端和所述第二CMOS反相器的输入端相连；所述第一CMOS反相器的输入端连接使能信号en，所述第一CMOS反相器和所述第二CMOS反相器的输出端提供一对反相的信号到所述第五NMOS晶体管5和所述第六PMOS晶体管6的栅极上。

所述CMOS传输门能实现本发明实例线性均衡器的常规和增益双模式间的切换，切换是通过使能信号en来完成。切换使能信号en信号使CMOS传输门的输入端和输出端导通时，所述线性均衡器处于常规模式，常规模式中第三MOS电容和所述第四MOS电容的两个栅极连接在一起，从而使电容对线性均衡器的高频增益不起作用。切换使能信号en信号使CMOS传输门的输入端和输出端不导通时，线性均衡器处于增益模式，增益模式，电容能产生一个零点，能对线性均衡器的高频增益起作用。

所述第一MOS晶体管1的电流源由第七NMOS晶体管7组成，所述第七NMOS晶体管7的漏极连接所述第一MOS晶体管1的源极、所述第七NMOS晶体管7的源极接地。

所述第二MOS晶体管2的电流源由第八NMOS晶体管8组成，所述第八NMOS晶体管8的漏极连接所述第二MOS晶体管2的源极、所述第八NMOS晶体管8的源极接地。

第九NMOS晶体管9为所述第七NMOS晶体管7和所述第八NMOS晶体管8提供镜像偏置，所述第九NMOS晶体管9的栅极和漏极、以及所述第七NMOS晶体管7和所述第八NMOS晶体管8的栅极连接在一起，所述第九NMOS晶体管9的漏极还连接一偏置电流bias，所述第九NMOS晶体管9的源极接地。

本发明实施例线性均衡器是一种连续时间的用于高损耗通道的ISI线性均衡器，电感和电容会产生两个高于通道带宽的零点用以放大衰减高频信号并提高有效的带宽，本发明实施例线性均衡器的连续时间的电压传递函数是：

A_{V} (S) = \frac{V_{OUT}}{V_{IV}} (S) = \frac{g_{m} (R_{1} + {SL}_{1})}{1 + g_{m} [(R_{3} / 2) | | 1 / {SC}_{9}]} - - - (1)

其中，R₁表示所述第一电阻14的电阻值；R₃表示所述第二电阻16的电阻值；g_m是所述第一MOS晶体管1或第二MOS晶体管2晶体管的跨导；C₉是所述第三MOS电容3或第四MOS电容4的电容，源端的简并电容即所述第三MOS电容3和第四MOS电容4是电容能够随频率变化的变容二极管结构，能够通过变化源端的简并所述第三MOS电容3和第四MOS电容4的电容值来提高高频增益。

本发明实施例线性均衡器的直流(DC)增益由所述第一电阻14的电阻值R1和源端简并电阻即所述第二电阻16的电阻值R₃决定，为：

A_{V} |_{DC} = \frac{R_{1}}{R_{3} / 2} - - - (2)

本发明实施例线性均衡器在高于通道带宽的频率上，两个来自负载电感和源端电容的零点将增加电路的增益，公式推导如下：

A_{V} (S) = \frac{V_{OUT}}{V_{IV}} (S)

= \frac{g_{m} (R_{1} + {SL}_{1})}{1 + g_{m} \frac{R_{3} / 2 \cdot \frac{1}{{SC}_{9}}}{R_{3} / 2 + \frac{1}{{SC}_{9}}}} - - - (3)

当

时，增益近似为：

A_{V} (S) = \frac{R_{1} + {SL}_{1}}{\frac{R_{3} / 2 \cdot \frac{1}{{SC}_{9}}}{R_{3} / 2 + \frac{1}{{SC}_{9}}}} - - - (4)

= 2 \frac{1 + {SR}_{3} C_{9}}{R_{3}} (R_{1} + {SL}_{1}) - - - (5)

由公式(5)可以看出，本发明实施例线性均衡器会产生两个高于通道带宽的零点，该两个零点分别由电容C₉和电感L₁产生。这样就能够实现低频小增益，高频大增益；最终会提升电路的高频增益，提高有效的带宽。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种线性均衡器，其特征在于，包括：

由第一MOS晶体管和第二MOS晶体管组成差分输入对管，所述第一MOS晶体管和第二MOS晶体管的栅极分别为一对差分输入信号的输入端，所述第一MOS晶体管和第二MOS晶体管的漏极分别为一对差分输出信号的输出端，所述第一MOS晶体管和第二MOS晶体管的源极分别连接一电流源；

所述第一MOS晶体管的漏极依次串联有第一电阻和第一电感，所述第二MOS晶体管的漏极也依次串联有第一电阻和第一电感；所述第一电阻和所述第一电感要求能产生一个高于通道带宽的零点；

第二电阻，该第二电阻的两端分别和所述第一MOS晶体管和所述第二MOS晶体管的源极相连；

第三MOS电容和第四MOS电容，所述第三MOS电容和所述第四MOS电容分别由一源极和漏极短接的MOS晶体管组成，所述第三MOS电容的栅极和所述第一MOS晶体管的源极和所述第二MOS晶体管的源极中的一个相连，所述第四MOS电容的栅极和所述第一MOS晶体管的源极和所述第二MOS晶体管的源极中的另一个相连；所述第三MOS电容和所述第四MOS电容的另一电极连接在一起；所述第二电阻和所述第三MOS电容和所述第四MOS电容要求能产生另一个高于通道带宽的零点。

2.如权利要求1所述的线性均衡器，其特征在于：线性均衡器还包括一CMOS传输门，该CMOS传输门由第五NMOS晶体管和第六PMOS晶体管连接形成；该CMOS传输门输入端和输出端连接于所述第三MOS电容的栅极和所述第四MOS电容的栅极之间；所述第五NMOS晶体管和所述第六PMOS晶体管的栅极分别连接一对反相的信号。

3.如权利要求2所述的线性均衡器，其特征在于：所述线性均衡器还包括一第一CMOS反相器和第二CMOS反相器，所述第一CMOS反相器的输出端和所述第二CMOS反相器的输入端相连；所述第一CMOS反相器的输入端连接使能信号，所述第一CMOS反相器和所述第二CMOS反相器的输出端提供一对反相的信号到所述第五NMOS晶体管和所述第六PMOS晶体管的栅极上。

4.如权利要求1所述的线性均衡器，其特征在于：所述第一MOS晶体管和所述第二MOS晶体管都为NMOS晶体管。

5.如权利要求4所述的线性均衡器，其特征在于：组成所述第三MOS电容和所述第四MOS电容的MOS晶体管都为NMOS晶体管，所述第三MOS电容和所述第四MOS电容的另一电极端接地。

6.如权利要求4所述的线性均衡器，其特征在于：所述第一MOS晶体管的电流源由第七NMOS晶体管组成，所述第七NMOS晶体管的漏极连接所述第一MOS晶体管的源极、所述第七NMOS晶体管的源极接地；

所述第二MOS晶体管的电流源由第八NMOS晶体管组成，所述第八NMOS晶体管的漏极连接所述第二MOS晶体管的源极、所述第八NMOS晶体管的源极接地；

第九NMOS晶体管为所述第七NMOS晶体管和所述第八NMOS晶体管提供镜像偏置，所述第九NMOS晶体管的栅极和漏极、以及所述第七NMOS晶体管和所述第八NMOS晶体管的栅极连接在一起，所述第九NMOS晶体管的漏极还连接一偏置电流，所述第九NMOS晶体管的源极接地。