CN114762300A

CN114762300A - 用于串行有线接收器的无源线性均衡器

Info

Publication number: CN114762300A
Application number: CN202080073251.6A
Authority: CN
Inventors: 艾伦·C·罗杰斯; 穆罕默德·马赫迪·艾哈迈迪
Original assignee: Analog Bits Inc
Current assignee: Analog Bits Inc
Priority date: 2019-09-11
Filing date: 2020-09-10
Publication date: 2022-07-15
Also published as: US20210351963A1; US20210075653A1; EP4029211A4; US10944602B1; WO2021050777A1; EP4029211A1

Abstract

一些实现方式提供一种被配置来对输入信号进行滤波的无源均衡器区段，所述无源均衡器包括：第一无源滤波器，所述第一无源滤波器包括：第一电阻器，所述第一电阻器由第一电阻表征，以及第一电抗部件，所述第一电抗部件由第一电抗表征，其中所述第一电阻器和所述第一电抗部件串联并在第一连接节点处连接；以及第二无源滤波器，所述第二无源滤波器包括：第二电阻器，所述第二电阻器由第二电阻表征，以及第二电抗部件，所述第二电抗部件由第二电抗表征，其中所述第二电阻器和所述第二电抗部件串联并在第二连接节点处连接；以及信号混合区段，所述信号混合区段包括用于混合具有不同频率响应特性的信号的多个晶体管。

Description

用于串行有线接收器的无源线性均衡器

技术领域

本公开内容总体上涉及高速有线链路接收器，并且具体地涉及用于串行有线接收器的无源线性均衡。

背景技术

高速有线链路接收器广泛用于为互联网和大数据基础设施供电的宽带通信系统。

发明内容

在一方面，一些实现方式提供一种均衡器电路，其包括：无源均衡器区段，所述无源均衡器区段耦接到至少一个输入节点，所述无源均衡器区段被配置来对输入信号进行滤波并包括：第一无源电路，所述第一无源电路包括由第一电阻表征的第一电阻器以及由第一电抗表征的第一电抗部件，并且耦接到所述至少一个输入节点，其中所述第一电抗部件在第一连接节点处耦接到所述第一电阻器，并且其中所述第一无源电路设置在所述至少一个输入节点和第一公共节点之间；以及第二无源电路，所述第二无源电路包括由第二电阻表征的第二电阻器以及由第二电抗表征的第二电抗部件，并且耦接到所述至少一个输入节点，其中所述第二电抗部件在第二连接节点处耦接到所述第二电阻器，并且其中所述第二无源电路设置在所述至少一个输入节点和第二公共节点之间；信号混合区段，所述信号混合区段耦接到所述无源均衡器区段并且包括：第一晶体管，所述第一晶体管在所述第一连接节点处耦接到所述第一无源电路，并且被配置来从所述第一无源电路接收第一信号；以及第二晶体管，所述第二晶体管在所述第二连接节点处耦接到所述第二无源电路，并且被配置来从所述第二无源电路接收第二信号，其中所述信号混合区段被配置来：混合具有相应频率响应特性的所述第一信号和所述第二信号；并且生成输出信号。

实现方式可包括以下特征中的一个或多个。

所述无源均衡器可耦接到两个输入节点。所述第一无源电路可包括：第一臂，所述第一臂将第一输入节点连接到第一公共节点，所述第一臂包括由第一电抗表征的第一电抗部件以及由第一电阻表征的第一电阻器，其中所述第一电抗部件和所述第一电阻器在第一连接节点处串联连接；以及第二臂，所述第二臂将所述接收器的所述两个输入节点的第二输入节点连接到所述第一公共节点，所述第二臂包括由所述第一电抗表征的第二电抗部件以及由所述第一电阻表征的第二电阻器，其中所述第二电抗部件和所述第二电阻器在第二连接节点处串联连接。所述第二无源电路可包括：第三臂，所述第三臂将所述接收器的所述两个输入节点的所述第一输入节点连接到第三公共节点，所述第三臂包括由第二电抗表征的第三电抗部件以及由所述第二电阻表征的第三电阻器，所述第三电抗部件和所述第三电阻器在第三连接节点处串联连接；以及第四臂，所述第四臂将所述接收器的所述两个输入节点的所述第二输入节点连接到第四公共节点，所述第四臂包括由所述第二电抗表征的第四电抗部件以及由所述第二电阻表征的第四电阻器，其中所述第四电抗部件和所述第四电阻在第四连接节点处串联连接。所述信号混合区段可包括两对差分输入端，所述第一差分输入端在所述第一连接节点和所述第二连接节点处耦接到所述第一无源电路，并且所述第二差分输入端在所述第三连接节点和所述第四连接节点处耦接到所述第二无源电路。

所述信号混合区段可以包括差分放大器，所述差分放大器包括：第一对差分晶体管，所述第一对差分晶体管包括：第一晶体管，所述第一晶体管包括在所述第一连接节点处连接到所述第一无源电路的所述第一臂的第一栅极；以及第二晶体管，所述第二晶体管包括在所述第二连接节点处连接到所述第一无源电路的所述第二臂的第二栅极；第二对差分晶体管，所述第二对差分晶体管包括：第三晶体管，所述第三晶体管包括在所述第三连接节点处连接到所述第二无源电路的所述第一臂的第三栅极；以及第四晶体管，所述第四晶体管包括在所述第四连接处连接到所述第二无源电路的所述第二臂的第四栅极，其中所述第一晶体管和所述第三晶体管的漏极端子可短接在一起，并且其中所述第二晶体管和所述第四晶体管的漏极端子可短接在一起。

所述第一公共节点和所述第二公共节点可连接。所述第一无源电路可以是具有由所述第一电抗或/和所述第一电阻中的至少一个确定的截止频率的高通滤波器。所述第一无源电路可操作为具有由所述第一电抗或所述第一电阻中的至少一个确定的第一截止频率的高通滤波器，并且所述第二无源电路可操作为具有由所述第二电抗和所述第二电阻中的至少一个确定的第二截止频率的另一个高通滤波器。所述第一和第二截止频率可不同。

所述第一对差分晶体管和所述第二对差分晶体管可操作以共同生成所述差分放大器的所述输出信号。所述输出信号的幅度与所述输入信号的幅度之比可由来自所述第二对差分晶体管的构成晶体管的尺寸与来自所述第一对差分晶体管的构成晶体管的尺寸的纵横比确定。所述第一晶体管的源极端子和所述第三晶体管的源极端子可短接在一起，并且其中所述第二晶体管的源极端子和所述第四晶体管的源极端子可短接在一起。

所述均衡器电路还可包括连接电阻器，所述连接电阻器将所述第一晶体管和所述第三晶体管的所述源极端子连接到所述第二晶体管和所述第四晶体管的所述源极端子。所述连接电阻器可以是可调节的。所述均衡器电路还可包括相对于所述连接电阻器并联布置的连接电容器，所述连接电容器将所述第一晶体管和所述第三晶体管的所述源极端子连接到所述第二晶体管和所述第四晶体管的所述源极端子。所述连接电容器可以是可调节的。

在所述第一差分对中的晶体管的所述源极端子可短接在一起。在所述第二差分对中的晶体管的所述源极端子可短接在一起。

所述无源均衡器区段还可包括：第三无源电路，所述第三无源电路相对于所述第一无源电路和所述第二无源电路并联布置，所述第三无源电路耦接到所述至少一个输入节点，所述第三无源电路包括：第五电阻器，所述第五电阻器由第三电阻表征，以及第五电抗部件，所述第五电抗部件由第三电抗表征，其中所述第五电抗部件在第五连接节点处耦接到所述第五电阻器，并且其中所述第三无源电路设置在所述有线接收器的输入和第三公共节点之间。

所述信号混合区段还可包括用于混合具有不同频率响应特征的信号的多个晶体管，所述多个晶体管包括：第一晶体管，所述第一晶体管有在所述第一连接节点处耦接到所述第一无源电路的第一栅极；第二晶体管，所述第二晶体管有在所述第二连接节点处耦接到所述第二无源电路的第二栅极；以及第三晶体管，所述第三晶体管有在所述第五连接节点处耦接到所述第三无源电路的第三栅极。

所述第一公共节点、所述第二公共节点和所述第三公共节点可连接。

在另一方面，一些实现方式提供了一种均衡器电路，其包括：无源均衡器区段，所述无源均衡器区段被配置来对输入信号进行滤波，所述无源均衡器包括：第一无源滤波器，所述第一无源滤波器包括：第一电阻器，所述第一电阻器由第一电阻表征，以及第一电抗部件，所述第一电抗部件由第一电抗表征，其中所述第一电阻器和所述第一电抗部件串联并在第一连接节点处连接；以及第二无源滤波器，所述第二无源滤波器包括：第二电阻器，所述第二电阻器由第二电阻表征，以及第二电抗部件，所述第二电抗部件由第二电抗表征，其中所述第二电阻器和所述第二电抗部件串联并在第二连接节点处连接；以及信号混合区段，所述信号混合区段包括用于混合具有不同频率响应特性的信号的多个晶体管。

所述无源均衡器电路可接收全差分信号，并且所述信号混合区段可生成全差分信号。

一个或多个实施方案的细节在以下附图和描述中阐明。从说明书、附图和权利要求书中将清楚地看到其他方面、特征和优点。

附图说明

图1示出高速有线链路设备的实施例。

图2示出有线接收器设备的实施例。

图3示出具有无源线性均衡器的有线接收器设备的实施例。

图4示出具有与AC耦接电容器组合的无源线性均衡器的有线接收器设备的实施例。

图5示出具有与AC耦接网络和有源线性均衡器的第一级组合的无源线性均衡器的有线接收器设备的实施例。

图6示出具有无源线性均衡器和在第一级处具有三个差分放大器的有源线性均衡器的有线接收器设备的另一实施例。

图7还示出具有与AC耦接网络和有源线性均衡器的第一级组合的无源线性均衡器的有线接收器设备的又一实施例。

各附图中相同的附图符号指示相同的元件。

具体实施方式

过去的数十年已见证对高速有线通信的激增需求。虽然通信速度的提高是激增需求背后的明显推动力，但是诸如灵活性的有线通信设备的其他显著特征在下一代设备中变得越来越普遍。在许多情况下，可适应各种情况的发射器和接收器变得越来越令人向往。高速有线通信的应用包括：诸如用于移动设备的存储链路的短距离通信、诸如以太网链路或物联网(IoT)网络的中距离传输，以及诸如有线电视和互联网链路的长距离传输。

高速有线链路系统可采用专门的输入/输出(I/O)电路，其在具有受控阻抗的通道上执行入射波信号，以获得高数据速率。在这些系统中，通道的频率相关色散特性和阻抗不连续性可阻碍数据速率缩放。

各种实现方式减轻了由高速有线链路设备上的发射器(可与TX互换使用)设备和接收器(可与RX互换使用)设备之间的频率相关通道损耗引起的符号间干扰(ISI)。这些实现方式利用片上均衡器来均衡用于数据信号转换的整个数据传输路径中的输入信号的不同频率分量的整体增益。通过将无源线性均衡器和有源线性均衡器与RX设备合并，RX设备可放大接收信号的高频分量，同时衰减接收信号的低频分量，以均衡过渡通道上的高频信号衰减。

更具体地，RX设备可包括无源线性均衡器、有源线性均衡器和AC耦接网络。无源线性均衡器可与AC耦接网络组合，也可与有源线性均衡器的第一级组合。有源线性均衡器的输入晶体管中的每一个可分成一对晶体管。寄生电容器可呈现在输入节点处。此外，有源线性均衡器的输入晶体管可分成多于两对晶体管，以在接收器设备上获得可变增益因子。无源线性均衡器的传递函数可通过改变AC耦接网络中的电阻器电阻、电容器电容或两者来调整。

图1示出高速有线链路系统100的实施例。高速有线链路系统100包括发射器102、通道104和接收器106。在这个实施例中，发射器102可接收并处理串行数据108。发射器102连接到通道104的一端并将处理后的串行数据信号提供到通道104。在一些实施例中，由于芯片封装中有限数量的高速I/O管脚以及印刷电路板(PCB)布线限制，具有高带宽的发射器102可以并联的形式串行化输入数据用于传输。发射器102可在通道104上生成电压摆幅，同时还保持一致的输出阻抗，以衰减通道引起的反射。通道104可以是差分通道。

接收器106连接到通道104的另一端并从通道104接收传输信号数据。接收器106处理数据并输出RX串行数据110。在串行化数据的实施例中，RX串行数据110可被采样并且去串行化。在这个例示中，接收器106可比较输入数据信号和阈值并放大输入信号以生成数字比特流，例如具有互补金属氧化物半导体(CMOS)电平。

在这个例示中，发射器102和接收器106位于两个不同的集成电路(IC)上。通道104是介质，其中串行电信号从发射器102传播到接收器106。通道104适应互补信号的传播。在这个实施例中，通道104可以是电缆、带状线或PCB上的微带，或这些的组合。

在这个实施例中，通道104的通信带宽受许多因素的限制，包括例如电迹线的高频损耗、阻抗不连续性导致的反射，以及通道104中的信号串扰。频率相关损耗项导致衰减随距离增加的低通通道。滤除通过此通道发送的输入信号的高频成分，产生能量已在多个比特周期内扩展或分散的输出信号。在这个实施例中，通道104可在相对于用于信号传输的高频区域的DC和低频区域表现出较小的衰减，其导致发射器102和接收器106的共模电压几乎相同。发射器102和接收器106之间的DC耦接可使设备设计复杂化。将发射器102的共模电压与接收器106的共模电压去耦可允许明智选择的共模电压用于每个电路。更多关于低频和高频区域之间的划分以及公共电压的明智选择的讨论在以下提供。

一些实现方式可通过使用放置在发射器102或接收器106中并且与通道104串联以充当高通滤波器的AC耦接电容器来隔离发射器102和接收器106的共模电压。AC耦接电容器用于阻断AC波形的DC分量，使得下游电路可在无DC分量的情况下工作。然而，此AC耦接链路可易受称为基线漂移的现象的影响，其中AC耦接网络滤除低于AC耦接网络的截止频率的信号能量中的一些。在这个实施例中，AC耦接网络的高通滤波特性导致数据眼图的中部随非归零(NRZ)数据流中的低频分量漂移。这个现象导致接收到的数据眼高和眼宽减小或完全关闭。

为了减轻基线漂移，可增加AC耦接电容器的值，以降低AC耦接网络的截止频率。在一些实施例中，100-nF电容器可用于外围部件互连(PCI)快速标准中。与特性阻抗为50Ω的通道串联放置的此电容器的实施例可产生10μs的时间常数，或约16kHz的高通截止频率。

当AC耦接电容器放置在PCB上时，当将放置在PCB板上的AC耦接电容器连接到通常实现为差分带状线的数据传输线时，可能会引入通孔。这些通孔引起不必要的阻抗不连续，从而通过引入色散和反射降低信号完整性。为了减少由通孔引起的阻抗不连续性的ISI，接收器106可合并具有多个抽头的决策反馈均衡器(DFE)，从而增加接收器106的总功耗和设备面积。一些实现方式可通过将AC耦接电容器放置在接收器106中来解决关于板载AC耦接电容器的问题。这些实现方式可降低部件成本并减小电路板面积。此外，具有多个I/O的大型计算/网络系统可从无板载电容器中受益。

图2示出结合了片上AC耦接网络206的有线接收器设备200的实施例。接收器106包括一对T线圈网络202和204、AC耦接网络206、连续时间线性均衡器(CTLE)208，以及决策反馈均衡器(DFE)210。接收器106可以是有线设备。在这个实施例中，电信号通过RX焊盘214和212从通道104传输到接收器106。如图所示，通道104可以是差分通道。例如，RX焊盘214可耦接到通道104的(+)信号线，并且RX焊盘212可以耦接到通道104的(-)信号线。处理后的电信号从接收器106作为串行数据输出到下游电路。

在接收器106中，串行数据108首先通过T线圈网络202和T线圈网络204传播。T线圈网络202包括串联连接在RX焊盘214和节点X₁之间的两个互感器216和218。类似地，T线圈网络204包括串联连接在RX焊盘212和节点X₂之间的两个电感器224和226。在两个T线圈网络中，电感器可被配置用于改进阻抗匹配并减少输入回波损耗。另外，T线圈网络202与静电放电(ESD)保护电路220耦接。ESD保护电路220物理上位于电感器216和电感器218之间。T线圈网络204同样耦接到位于电感器224和226之间的ESD保护电路228。电阻终端网络(RX终端)230连接到T线圈网络202和T线圈网络204，并在节点X₁和X₂之间耦接以使接收器106的输入阻抗和通道104的特性阻抗匹配。

在这个实施例中，AC耦接网络206在两个节点X₁和X₂处耦接到RX终端230。AC耦接网络206包括串联布置并在公共节点V_CM 240处连接的两个RC网络臂。第一RC网络臂包括电容器C_ac232和电阻器R_ac 236。电容器C_ac 232连接到第一节点X₁，并且在连接节点Y₁处连接到电阻器R_ac 236。第二RC网络臂的配置与第一RC网络臂的配置类似，并且包括电容器C_ac 234和电阻器R_ac 238。电容器C_ac 234连接到第二节点X₂，并且在连接节点Y₂处连接到电阻器R_ac238。RC网络臂中的C_ac和R_ac的组合形成具有高通截止频率为f_HP的高通滤波器。在这个实施例中，高通截止频率可由下式给出：

在一些实施例中，可在接收器106上配置的最大电容器的值通常限于几皮法(pF)。例如，如果接收器106被设计成有C_ac＝4pF和f_HP＝50kHz，那么AC耦接网络206中的R_ac的值可以等于800kΩ。

接收器106包括CTLE 208，其从AC耦接网络206接收输入信号数据并可将处理后的数据信号发送到DFE 210。在这个实施例中，CTLE 208可以是接收器106前端的一部分。在一些实施例中，CTLE 208可补偿高频信道损失中的一些。

接收器106还可包括DFE 210，其从CTLE 208接收输入信号数据并生成处理后的串行数据110作为接收器106的输出。在高速有线通信系统中，由于集肤效应和介电损耗，通道通常引入大的符号间干扰(ISI)，从而导致在接收端接收数字比特时出错。为了处理ISI，例如，可采用诸如决策反馈均衡器(DFE)的均衡电路来在接收侧上恢复传输的数据信号，以将误码率(BER)降低到目标水平以下。在这个实施例中，DFE 210可从先前恢复的数据信号中学习以适应地估计当前数据信号的失真，然后从接收的数据信号中减去估计的失真值。例如，在40Gb/s到100Gb/s链路中，DFE 210可减少具有长脉冲响应尾的通道的后光标ISI。在一些其他实施例中，接收器106对输入噪声和串扰敏感，并且可包括更高复杂度的DFE电路，以便更广泛地补偿总通道损耗。DFE 210可使用量化的输入值来控制均衡抽头的极性，以减少接收器106中的噪声累积。

图3示出具有无源线性均衡器302的有线接收器设备300的实施例。为简洁起见，有线接收器设备300的这个实施例不包括如图2所例示的T线圈网络和ESD保护电路。然而，其他实施例可包括T型线圈网络和ESD保护电路。有线接收器设备300包括RX终端网络230、一对电容器C_ac 310和C_ac 312、无源线性均衡器302、一对寄生电容器C_par 332和C_par 334，以及有源线性均衡器304。寄生电容器C_par 332和C_par 334是由于不需要的金属布线电容器和由于次级ESD电路的寄生电容器。

在有线接收器设备300中，电容器C_ac 310和C_ac 312将RX终端网络230连接到无源线性均衡器302。进一步参考图2，输入信号可以到达RX焊盘212和214，然后通过T线圈网络204和202到达RX终端网络230。此后，输入信号通过电容器C_ac 310和C_ac 312，它们阻断输入信号的DC和低频分量，但是使中频和高频分量通过。

如图3所例示，DC阻断信号V_in 308首先通过无源线性均衡器302滤波，然后传输到有源线性均衡器304。在这个实施例中，无源线性均衡器302包括具有两个臂的RC网络。RC网络的第一臂包括电容器C_eq 318、电阻器R₁ 322和电阻器R₂ 326。电容器C_eq 318和电阻器R₂326在连接节点Y₁处串联连接。RC网络的第一臂还包括在连接节点X₁和Y₁之间与电容器C_eq318并联布置的电阻器R₁ 322。RC网络的第二臂包括电容器C_eq 320、电阻器R₁ 324和电阻器R₂ 328。电容器C_eq 320和电阻器R₂ 328在连接节点Y₂处串联连接。RC网络的第二臂还包括在连接节点X₂和Y₂之间与电容器C_eq 320并联布置的电阻器R₁ 324。第一和第二RC网络臂在公共节点V_CM 240处连接。无源线性均衡器302在连接节点Y₁和Y₂之间生成输出电压V_out 340。输出电压V_out 340驱动有源线性均衡器304。

在一个例示性实施例中，电容器C_eq 318和C_eq 320的电容可远小于电容器C_ac 310和C_ac 312的电容，例如小于10％，以实现线性均衡器302的期望功能。在这个实施例中，电容器C_eq 318与电阻器R₁ 322和R₂ 326的组合，以及电容器C_eq 320与电阻器R₁ 324和R₂ 328的组合，创建了具有截止角频率的高通滤波器。AC耦接网络206的高通截止频率的近似值由下式给出：

在各种配置中，高通截止频率的值可限制低于100kHz，以减轻DC基线漂移。在这些配置中，如果接收器106包括4pF的C_ac，那么R₁和R₂的附加电阻可等于400kΩ。

图3中示出的无源线性均衡器302的传递函数由下式给出：

这里，无源线性均衡器302在中频(例如，比高通截止频率f_HP高十倍的频率)的增益可取决于R₂/(R₁+R₂)。在非常高的频率下，无源线性均衡器302的增益接近0dB。基于传递函数H_EQ(S)，可将R₁和R₂的电阻值调整为例如200kΩ，以提供6dB的升压增益值给无源线性均衡器302，其中均衡器的提升增益定义为高频增益除以均衡器的低频增益。对于无源线性均衡器302在500MHz频率下的零增益，电容器C_eq的电容值可以是1.6毫微微法拉(fF)。然而，电容器C_eq的此电容值可能变得小于实际实施的阈值。

另外，如图3所示，寄生电容C_par 332和C_par 334指位于节点Y₁和Y₂处的所有不需要的电容的组合效应，它们可包括：电容器C_eq 318和320的右端的不需要的寄生电容、在节点Y₁和Y₂处的相应金属布线电容、有源线性均衡器304中晶体管M₁ 348和M₂ 350的相应栅极电容，以及由于次级ESD的电容。在一些实施例中，寄生电容可在200fF的数量级上。考虑到寄生电容C_par，无源线性均衡器302的传递函数变为：

根据等式(2)，当寄生电容C_par由于例如制造限制而增加时，无源线性均衡器302的以上传递函数的极点可移至较低频率，这意味着无源线性均衡器停止执行作为均衡器的期望功能。当通道104和CTLE 208之间没有提供AC耦接网络时，通常将无源线性均衡器302结合到接收器106设备中。

有源线性均衡器304从无源线性均衡器302接收输出电压V_out 340。有源线性均衡器可以是差分放大器。有源线性均衡器304生成从节点360和362输出的输出数据信号。有源线性均衡器304包括晶体管M₁ 348和与M₁ 348匹配的晶体管M₂ 350。在晶圆上集成设备的制造期间，每个设备经受稍微不同的制造过程。另外，不同的晶圆经历不同的制造过程。例如，对于在单个集成电路上具有1kΩ电阻的两个电阻器，这两个电阻器的值可能因为制造过程中的变化而升高或降低。升高或降低的程度也可不同。但是，如果两个电阻器有相同的宽度和相同的长度，并且在晶圆上彼此邻近制造，那么两个电阻器经历几乎相同数量的过程变化，照此电阻值以几乎相同的系数按比例升高或降低。然后这两个电阻器称为匹配电阻器。匹配的设备不需要有相同的值，但是匹配的设备由具有相同几何形状的单元格组成，并且彼此靠近放置并且具有相同的方向。例如，2μA电流的电流源可以与10μA电流的电流源匹配。在这个例示中，如果第一电流源的电流增加10％，那么第二电流源的电流增加几乎相同的百分比。晶体管M₁ 348包括连接到第二RC网络臂中的连接节点Y₂的栅极。晶体管M₂ 350包括连接到第二RC网络臂中的连接节点Y₁的栅极。在这个实施例中，有源线性均衡器304还包括分别连接到晶体管M₁ 348和晶体管M₂ 350的漏极端子的电阻器R_C1 344和R_C2 346。有源线性均衡器304还包括分别连接到晶体管M₁ 348和晶体管M₂ 350的源极端子的电流源356和电流源358。电流源356和电流源358的其他端子连接到地。可调电容器352和可调电阻器354跨越在晶体管M₁ 348和晶体管M₂ 350的源极端子之间。

进一步参考图4，有线接收器设备400的实施例可包括与AC耦接电容器组合的无源线性均衡器402。在这个实施例中，有线接收器400包括RX终端网络230、无源线性均衡器402和有源线性均衡器304。相同标记的部件类似于有线接收器设备300的部件，除非明确指出。

对于上下文，均衡器可不执行放大。然而，在执行均衡时，均衡器可衰减信号的低频和中频分量。对于无源线性均衡器，如果高频增益为0dB可能是有利的，这意味着无源均衡器不衰减信号的高频分量。无源线性均衡器402包括两个RC网络。第一RC网络包括以并联形式布置的第一臂和第二臂。第一RC网络的第一臂包括在连接节点Y₁处串联连接的电容器C_ac 410和电阻器R_ac 424。第一RC网络的第二臂包括在连接节点Y₂处串联连接的电容器C_ac412和电阻器R_ac 426。电阻器R_ac 424和R_ac 426在共模电压V_CM 240处连接。在这个实施例中，电容器C_ac 410和C_ac 412(用于AC耦接)阻止信号V_in 308的DC和低频分量到达有源线性均衡器304。参考图2，输入电压可首先到达RX焊盘212和214，然后通过T线圈网络204和202到达RX终端网络230。在无源线性均衡器402的这个实施例中，第二RC网络包括第一臂和第二臂。第一RC网络的第一臂包括串联连接的电容器C_eq 414和电阻器R_eq 418。第一RC网络的第二臂包括串联连接的电容器C_eq 416和电阻器R_eq 420。具有电阻器R_eq 418和电容器C_eq 414的第一臂连接在连接节点Y₁和地422(或其他公共节点)之间，而具有电阻器R_eq 420和电容器C_eq 416的第二臂连接在连接节点Y₂和地422之间。

在这个实施例中，电阻器R_eq的电阻可远小于(例如，小于10％)用于AC耦接网络和无源线性均衡器的电阻器R_ac的电阻，以执行高通滤波的期望功能。AC耦接网络的截止频率f_HP可从下式获得：

对于频率远高于截止频率f_HP的输入信号，如图4所示的无源线性均衡器402的传递函数可从下式获得：

这里，无源线性均衡器402的中频增益可表征为C_ac/(C_ac+C_eq)。在无源线性均衡器的总电容约为4pF的实施例中，C_ac和C_eq的电容均可为2pF，并且R_ac的电阻可为400kΩ，以便获得约100kHz的截止频率f_HP以及约6dB的提升增益。在一些实施例中，电阻器R_eq的电阻可为160Ω，以便在500MHz的传递函数中获得零。创建具有值为160Ω的片上电阻器不应表示制造障碍。照此，无源线性均衡器402可容易地与各种配置的AC耦接网络组合。然而，在连接节点Y₁处的寄生电容器C_par 332以及在连接节点Y₂处的寄生电容器C_par334可降低无源线性均衡器402的高频增益。考虑到寄生电容器C_par，无源线性均衡器402的高频增益A_HF等于C_ac/(C_ac+C_Par)。例如，如果电容器C_ac等于2pF并且寄生电容器C_par等于0.2pF，那么无源线性均衡器402在高频时的增益约为0.9dB(或-0.83dB)。这种高频衰减水平可降低接收器106设备的性能。以下讨论的一些实现方式可避免高频时的衰减量。

无源线性均衡器可与AC耦接网络组合，也可与有源线性均衡器的第一级组合。图5示出具有与AC耦接网络和有源线性均衡器的第一级组合的无源线性均衡器502的有线接收器500的实施例。在这个实施例中，有线接收器500包括RX终端网络230、无源线性均衡器502、寄生电容器(例如，例示为C_par 528、C_par 530、C_par 532和C_par 334)，以及有源线性均衡器504。相同标记的部件类似于有线接收器设备300的部件，除非明确指出。虽然图2至图4的这些例示的实施例示出一对输入，但是本公开内容同样适用于使用单端输入的实现方式。有源线性均衡器504可以是差分放大器。

如图5所描绘，无源线性均衡器502包括两个RC网络。第一RC网络耦接到RX终端网络230的两个终端节点。第一RC网络的第一臂包括在连接节点Y₁处串联连接的电容器C_ac510和电阻器R_ac 518。AC耦接电容器C_ac 510在连接节点X₁处连接到RX终端网络230。同样地，第一RC网络的第二臂包括在连接节点Y₂处串联连接的电容器C_ac 512和电阻器R_ac 520。AC耦接电容器C_ac 512在连接节点X₂处连接到RX终端网络230。第一RC网络的第一臂和第二臂串联布置并在共模电压节点V_CM 240处连接。

在这个实施例中，无源线性均衡器502包括第二RC网络，其相对于第一RC网络并联布置并耦接到RX终端网络230的两个终端节点。第二RC网络的第一臂包括在连接节点Y₁处串联连接的均衡电容器C_eq 514和均衡电阻器R_eq 524。均衡电容器C_eq 514在连接节点X₁处连接到RX终端的端子。类似地，第二RC网络的第二臂包括在连接节点Z₂处串联连接的均衡电容器C_eq 516和均衡电阻器R_eq 526。均衡电容器C_eq 516在连接节点X₂处连接到RX终端的端子。第二RC网络的第一臂和第二臂串联布置并在共模电压节点V_CM 240处连接。

在有线接收器500中，有源线性均衡器504从无源线性均衡器502接收滤波后的输入信号，并在节点360和362处生成输出信号。在这个实施例中，有源线性均衡器504包括并联布置的第一对差分晶体管(M_1-2和M_2-2)和第二对差分晶体管(M_1-1和M_2-1)。第一对差分晶体管包括晶体管M_1-2 536，其有在连接节点Y₂处连接到无源线性均衡器502中的第一RC网络的第二臂的栅极端子。第一对差分晶体管还包括晶体管M_2-2 542，其有在连接节点Y₁处连接到无源线性均衡器502中的第一RC网络的第一臂的栅极端子。同样地，第二对差分晶体管包括晶体管M_1-1 538，其有在连接节点Z₂处连接到无源线性均衡器502中的第二RC网络的第二臂的栅极端子。第二对差分晶体管还包括晶体管M_2-1540，其有在连接节点Z₁处连接到无源线性均衡器502中的第二RC网络的第一臂的栅极端子。

寄生电容器呈现在节点Y₁、Y₂、Z₁和Z₂处。如图5中详细例示，寄生电容C_par1 528表示存在于连接节点Z₁处的所有寄生电容。寄生电容C_par2 530表示存在于连接节点Y₁处的所有寄生电容。类似地，寄生电容C_par1 534表示存在于连接节点Z₂处的所有寄生电容。寄生电容C_par2 532表示存在于连接节点Y₂处的所有寄生电容。

比较并对比有源线性均衡器304和有源线性均衡器504，图3的有源线性均衡器304的输入晶体管中的每一个在图5的有源线性均衡器504中被分离成两个晶体管。例如，晶体管M₁ 348分成晶体管M_1-1 538和晶体管M_1-2 536；并且晶体管M₂ 350分成晶体管M_2-1 540和晶体管M_2-2 542。假设电容器C_s的电容为零，则V_out(s)/V_in(s)的传递函数由下式给出：

这里，g_m1表示晶体管M_1-1和晶体管M_2-1的跨导，并且g_m2表示晶体管M_1-2和晶体管M_2-2的跨导。在这种情况下，在晶体管M₁和M₂被分离之前，均衡器的有源级的传递函数将是g_m＝g_m1+g_m2。因此，AC耦接网络和无源均衡器的组合的传递函数可如下式得到：

电阻器R_ac和电容器C_ac的组合的时间常数可定义AC耦接网络的高通截止频率。在图5的例示中，AC耦接网络的截止频率f_HP由下式给出：

在一些实施例中，在高于AC耦接网络的截止频率f_HP但大大低于RC网络分支R_eq-C_eq的高通截止频率的频率下，输入信号可仅适用于包括晶体管M_1-2 536和M_2-2 542的第二差分放大器；并且包括晶体管M_1-1 538和M_2-1 540的输入晶体管对可能不接收输入信号。RC网络分支R_eq-C_eq的时间常数可远小于(例如，小于0.1％)RC网络分支R_ac-C_ac支路的时间常数。

因此，通过阻断输入信号的中频分量，并仅通过输入信号的高频分量，RC网络分支R_eq-C_eq支路执行为为高通滤波器。结果，输入信号的高频分量被应用于两个差分对并在有线接收器500中被放大。因为R_eqC_eq大大地小于(例如0.1％)R_acC_ac，所以H_EQ(S)的极点和零点由下式给出：

以及

在一些实施例中，如果截止频率f_HP约为100kHz，那么传递函数f_z的零点可约为500Mhz，并且如果有源线性均衡器504的有源级的输入晶体管分成两个相等的晶体管，那么无源线性均衡器的提升增益可能约为6dB。例如，可将相同的晶体管配置添加到M_1-1、M_2-1、M_1-2和M_2-2。如果电容器C_ac和C_eq均等于2pF，那么电阻器R_ac可等于800kΩ并且电阻器R_eq可等于80Ω。

在有源线性均衡器504的有源级的输入处的C_parl和C_Par2的寄生电容降低了高频增益A_HF。在有线接收器500中，高频增益A_HF大于有线接收器设备400的增益，因为图5中示出的C_par1和C_Par2的寄生电容约为图4上示出的C_par的寄生电容的一半。对于有线接收器500，高频增益A_HF由下式给出：

在这个实施例中，有线接收器500的高频增益A_HF等于0.95dB或-0.42dB，与有线接收器设备400相比，所述收益在高频处示出较小的衰减。在有线接收器500中，无源线性均衡器502的增益值可固定，但是无源线性均衡器502的零点位置可通过改变R_eq 524和R_eq 526的电阻来调整。有线接收器500可提供的提升量可取决于有源线性均衡器504中的输入晶体管的纵横比。在一些实施例中，输入晶体管的纵横比可配置为M_1-1＝M_2-1＝2M_1-2＝2M_2-2，并导致约9.5dB的提升增益。然而，在无并行添加到接收器设备的更多输入级的情况下，这种类型的可编程配置不总是可行的。

图6例示了具有附加可编程性的实施例，使得均衡器可编程以均衡不同的通道。更详细地，图6示出具有无源线性均衡器602以及在有源线性均衡器604的第一级处具有三个差分放大器的有源线性均衡器604的有线接收器设备600的实施例。有线接收器设备600可类似于有线接收器500，例外如下所述。在这个实施例中，有线接收器设备600包括RX终端网络230、无源线性均衡器602、寄生电容器(例如，如C_par 528、C_par 530、C_par 532和C_par 334所例示)，以及有源线性均衡器604。

在这个实施例中，无源线性均衡器602包括相较于无源线性均衡器502的RC网络的附加RC网络。在无源线性均衡器602中，第三RC网络相对于图5中描述的第一和第二RC网络并联布置，并在连接节点X₁和X₂处耦接到RX终端网络230。第三RC网络的第一臂包括在连接节点O₁处串联连接的电容器C_eq1 606和电阻器R_eq1 610。电容器C_eq1 606在连接节点X₁处连接到RX终端网络230。类似地，第三RC网络的第二臂包括在连接节点O₂处串联连接的电容器C_eq1 608和电阻器R_eq1 612。电容器C_eq1 608在连接节点X₂处连接到RX终端网络230。第三RC网络的第一臂和第二臂串联布置并在共模电压节点V_CM 240处。

在这个实施例中，无源线性均衡器604包括相较于图5中的无源线性均衡器504的RC网络的附加RC网络。第三对差分晶体管包括晶体管M_1-3 618，其有在连接节点O₂处连接到无源线性均衡器602中的第三RC网络的第二臂的栅极端子。第三对差分晶体管还包括晶体管M_2-3 620，其与晶体管M_1-3 618匹配并有在连接节点O₁处连接到无源线性均衡器602中的第三RC网络的第一臂的栅极端子。

寄生电容器呈现在节点O₁、O₂、Z₁、Z₂、Y₁和Y₂处。上文已结合图5讨论了寄生电容器C_par1 528、C_par2 530、C_par1 534和C_par2 532。有线接收器设备600可包括在无源线性均衡器602的第三RC网络中和在有源线性均衡器604的第三差分放大器上的附加寄生电容器C_par3614和C_par3 616。寄生电容器C_par3614不是通过设计引入，而是可表示在连接节点O₁处连接到第三RC网络的第一臂和晶体管M_2-3 620的栅极端子的非预期电容负载。寄生电容器C_par3616同样不是通过设计引入，而是可表示在连接节点O₂处连接到第二RC网络的第二臂和晶体管M_1-3 618的栅极端子的非预期电容负载。

在有线接收器设备600中，有源线性均衡器604的输入晶体管已被分离成多于两个输入对，以便在无源线性均衡器的传递函数中有更多的可编程性。如图6所示，三对输入晶体管包括在有源线性均衡器604的有源级处。在这个实施例中，与有线接收器500和有线接收器400相比，可获得有线接收器设备600的至少两个不同提升值。此外，可通过改变R_eq1和R_eq2的电阻来调整传递函数的零点位置。

图7例示具有附加可编程性的另一实施例。有线接收器设备700包括无源线性均衡器502和有源线性均衡器701。无源线性均衡器502耦接到RX终端网络230并包括两个RC网络，如上文结合图5所讨论。呈现在节点Y₁、Y₂、Z₁和Z₂处的寄生电容器(由C_par1 528、C_par2530、C_par1 534和C_par2 532表示)已结合图5在上文描述。有源线性均衡器701从无源线性均衡器502接收滤波后的输入信号，并在节点360和362处生成输出信号。在这个实施例中，有源线性均衡器701包括具有如上文结合图5讨论的同样方式布置的栅极端子的第一对差分晶体管(M_1-2和M_2-2)和第二对差分晶体管(M_1-1和M_2-1)。可调电容器352和可调电阻器354跨越在晶体管M_1-1 538和晶体管M_2-1 540的源极端子之间，每个源极端子分别耦接到电流源356和电流源358，如上面结合图5所讨论。可调电容器702和可调电阻器704跨越在晶体管M_1-2 536和晶体管M_2-2 542的源极端子之间，每个源极端子分别耦接到电流源706和电流源708。

已描述一种用于在高速有线链路设备上组合有线接收器设备上的无源线性均衡器的方法。尽管无源线性均衡器的实施例有利地用作改进任何接收器设备上在高频时衰减的部件，但是说明书的优点在高速有线链路设备内得到了最好的运用。确实已描述多个实现方式。然而应理解，在不脱离主题创新的精神和范围的情况下可作出各种修改。另外，附图中所描绘的逻辑流程不要求示出特定顺序或连续顺序来达到期望的结果。另外，可提供其他步骤或可从所述流程中删除步骤，并且可将其他部件添加到所述系统或从所述系统移除。因此，其他实现方式在以下权利要求书的范围内。

Claims

1.一种均衡器电路，包括：

无源均衡器区段，所述无源均衡器区段耦接到至少一个输入节点，所述无源均衡器区段被配置来对输入信号进行滤波并包括：

第一无源电路，所述第一无源电路包括由第一电阻表征的第一电阻器以及由第一电抗表征的第一电抗部件，并且耦接到所述至少一个输入节点，其中所述第一电抗部件在第一连接节点处耦接到所述第一电阻器，并且其中所述第一无源电路设置在所述至少一个输入节点和第一公共节点之间；以及

第二无源电路，所述第二无源电路包括由第二电阻表征的第二电阻器以及由第二电抗表征的第二电抗部件，并且耦接到所述至少一个输入节点，其中所述第二电抗部件在第二连接节点处耦接到所述第二电阻器，并且其中所述第二无源电路设置在所述至少一个输入节点和第二公共节点之间；

信号混合区段，所述信号混合区段耦接到所述无源均衡器区段并包括：

第一晶体管，所述第一晶体管在所述第一连接节点处耦接到所述第一无源电路，并且被配置来从所述第一无源电路接收第一信号；以及

第二晶体管，所述第二晶体管在所述第二连接节点处耦接到所述第二无源电路，并且被配置来从所述第二无源电路接收第二信号，

其中所述信号混合区段被配置来：

混合具有相应频率响应特性的所述第一信号和所述第二信号；并且

生成输出信号。

2.如权利要求1所述的均衡器电路，其中所述无源均衡器区段耦接到两个输入节点，

其中所述第一无源电路包括：

第一臂，所述第一臂将所述输入节点的第一输入节点连接到第一公共节点，所述第一臂包括由第一电抗表征的第一电抗部件以及由第一电阻表征的第一电阻器，其中所述第一电抗部件和所述第一电阻器在第一连接节点处串联连接；以及

第二臂，所述第二臂将所述两个输入节点的第二输入节点连接到所述第一公共节点，所述第二臂包括由所述第一电抗表征的第二电抗部件以及由所述第一电阻表征的第二电阻器，其中所述第二电抗部件和所述第二电阻器在第二连接节点处串联连接；并且

其中所述第二无源电路包括：

第三臂，所述第三臂将所述接收器的所述两个输入节点的所述第一输入节点连接到第三公共节点，所述第三臂包括由第二电抗表征的第三电抗部件以及由第二电阻表征的第三电阻器，所述第三电抗部件和所述第三电阻器在第三连接节点处串联连接；以及

第四臂，所述第四臂将所述接收器的所述两个输入节点的所述第二输入节点连接到第四公共节点，所述第四臂包括由所述第二电抗表征的第四电抗部件以及由所述第二电阻表征的第四电阻器，所述第四电抗部件和所述第四电阻器在第四连接节点处串联连接；以及

其中所述信号混合区段包括两对差分输入端，其中第一对差分输入端在所述第一连接节点和所述第二连接节点处耦接到所述第一无源电路，并且其中第二对差分输入端在所述第三连接节点和所述第四连接节点处耦接到所述第二无源电路。

3.如权利要求2所述的均衡器电路，其中所述信号混合区段包括差分放大器，其包括：

第一对差分晶体管，所述第一对差分晶体管包括：

第一晶体管，所述第一晶体管包括在所述第一连接节点处连接到所述第一无源电路的所述第一臂的第一栅极；以及

第二晶体管，所述第二晶体管包括在所述第二连接节点处连接到所述第一无源电路的所述第二臂的第二栅极；

第二对差分晶体管，所述第二对差分晶体管包括：

第三晶体管，所述第三晶体管包括在所述第三连接节点处连接到所述第二无源电路的所述第一臂的第三栅极；以及

第四晶体管，所述第四晶体管包括在所述第四连接节点处连接到所述第二无源电路的所述第二臂的第四栅极，

其中所述第一晶体管和所述第三晶体管的漏极端子短接在一起，并且其中所述第二晶体管和所述第四晶体管的漏极端子短接在一起。

4.如权利要求1所述的均衡器电路，其中所述第一公共节点和所述第二公共节点连接。

5.如权利要求1所述的均衡器电路，其中所述第一无源电路是具有由所述第一电抗或/和所述第一电阻中的至少一个确定的截止频率的高通滤波器。

6.如权利要求1所述的均衡器电路，其中所述第一无源电路可操作为具有由所述第一电抗或所述第一电阻中的至少一个确定的第一截止频率的高通滤波器，并且所述第二无源电路可操作为具有由所述第二电抗和所述第二电阻中的至少一个确定的第二截止频率的另一个高通滤波器。

7.如权利要求6所述的均衡器电路，其中所述第一和第二截止频率不同。

8.如权利要求3所述的均衡器电路，其中所述第一对差分晶体管和所述第二对差分晶体管可操作来共同生成所述差分放大器的所述输出信号。

9.如权利要求8所述的均衡器电路，其中所述输出信号的幅度与所述输入信号的幅度之比由来自所述第二对差分晶体管的构成晶体管的尺寸与来自所述第一对差分晶体管的构成晶体管的尺寸的纵横比确定。

10.如权利要求8所述的均衡器电路，其中所述第一晶体管的源极端子和所述第三晶体管的源极端子短接在一起，并且其中所述第二晶体管的源极端子和所述第四晶体管的源极端子短接在一起。

11.如权利要求10所述的均衡器电路，其还包括连接电阻器，所述连接电阻器将所述第一晶体管和所述第三晶体管的所述源极端子连接到所述第二晶体管和所述第四晶体管的所述源极端子。

12.如权利要求11所述的均衡器电路，其中所述连接电阻器是可调的。

13.如权利要求11所述的均衡器电路，其还包括相对于所述连接电阻器并联布置的连接电容器，所述连接电容器将所述第一晶体管和所述第三晶体管的所述源极端子连接到所述第二晶体管和所述第四晶体管的所述源极端子。

14.如权利要求13所述的均衡器电路，其中所述连接电容器是可调的。

15.如权利要求7所述的均衡器电路，其中在所述第一差分对中的所述晶体管的源极端子短接在一起。

16.如权利要求15所述的均衡器电路，其中在所述第二差分对中的所述晶体管的源极端子短接在一起。

17.如权利要求1所述的均衡器电路，其中所述无源均衡器区段还包括：

第三无源电路，所述第三无源电路相对于所述第一无源电路和所述第二无源电路并联布置，所述第三无源电路耦接到所述至少一个输入节点，所述第三无源电路包括由第三电阻表征的第五电阻器以及由第三电抗表征的第五电抗部件，其中所述第五电抗部件在第五连接节点处耦接到所述第五电阻器，并且其中所述第三无源电路设置在所述至少一个输入节点和第三公共节点之间；并且

其中所述信号混合区段还包括用于混合具有不同频率响应特性的信号的多个晶体管，所述多个晶体管包括：

第一晶体管，所述第一晶体管有在所述第一连接节点处耦接到所述第一无源电路的第一栅极；

第二晶体管，所述第二晶体管有在所述第二连接节点处耦接到所述第二无源电路的第二栅极；以及

第三晶体管，所述第三晶体管有在所述第五连接节点处耦接到所述第三无源电路的第三栅极。

18.如权利要求17所述的均衡器电路，其中所述第一公共节点、所述第二公共节点，以及所述第三公共节点连接。

19.一种均衡器电路，其包括：

无源均衡器区段，所述无源均衡器区段被配置来对输入信号进行滤波，所述无源均衡器区段包括：

第一无源滤波器，所述第一无源滤波器包括：

第一电阻器，所述第一电阻器由第一电阻表征，以及第一电抗部件，所述第一电抗部件由第一电抗表征，其中所述第一电阻器和所述第一电抗部件串联并在第一连接节点处连接；以及

第二无源滤波器，所述第二无源滤波器包括：

第二电阻器，所述第二电阻器由第二电阻表征，以及第二电抗部件，所述第二电抗部件由第二电抗表征，其中所述第二电阻器和所述第二电抗部件串联并在第二连接节点处连接；以及

信号混合区段，所述信号混合区段包括用于混合具有不同频率响应特性的信号的多个晶体管。

20.如权利要求19所述的均衡器电路，其中所述无源均衡器电路接收全差分信号，并且所述信号混合区段生成全差分信号。