CN111835305A - 新型可编程线性均衡电路 - Google Patents

新型可编程线性均衡电路 Download PDF

Info

Publication number
CN111835305A
CN111835305A CN202010638068.8A CN202010638068A CN111835305A CN 111835305 A CN111835305 A CN 111835305A CN 202010638068 A CN202010638068 A CN 202010638068A CN 111835305 A CN111835305 A CN 111835305A
Authority
CN
China
Prior art keywords
transistor
circuit
source
current source
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010638068.8A
Other languages
English (en)
Inventor
徐震
唐重林
刘寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niuxin Semiconductor Shenzhen Co ltd
Original Assignee
Niuxin Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niuxin Semiconductor Shenzhen Co ltd filed Critical Niuxin Semiconductor Shenzhen Co ltd
Priority to CN202010638068.8A priority Critical patent/CN111835305A/zh
Publication of CN111835305A publication Critical patent/CN111835305A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请的实施例提供了一种新型可编程线性均衡电路，包括：差分放大电路，其包括可调电阻电路、构成输入差分对的第一晶体管和第二晶体管；可调电阻电路耦接于第一晶体管的源极和第二晶体管的源极之间；高频增益补偿电路，其包括可调电容电路、交叉耦合的第三晶体管和第四晶体管，第三晶体管的漏极与第一输出端相连，第三晶体管的栅极与第二输出端相连，第四晶体管的漏极与第二输出端相连，第四晶体管的栅极与第一输出端相连；可调电容电路耦接于第三晶体管的源极和第四晶体管的源极之间，实现了线性均衡电路中直流增益和高频补偿增益的独立调整。

Description

新型可编程线性均衡电路
技术领域
本申请涉及集成电路技术领域，具体而言，涉及一种新型可编程线性均衡电路。
背景技术
均衡性能和线性度是线性均衡电路的两个重要设计指标，线性均衡电路的均衡性能由高频补偿增益这一参数来体现，线性度由直流增益这一参数来体现。而现有的线性均衡电路中直流增益与高频补偿增益之间存在相关性，从而导致在调节直流增益的同时，高频补偿增益对应发生变化，导致线性均衡电路中无法单独进行直流增益或者高频补偿增益的调节。
发明内容
本申请的实施例提供了一种新型可编程线性均衡电路，进而至少在一定程度上解决因现有技术中线性均衡电路中直流增益和高频补偿增益之间的相关性导致无法独立进行直流增益或者高频补偿增益的调节的问题。
本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。
根据本申请实施例的一个方面，提供了一种新型可编程线性均衡电路，包括：
差分放大电路，设有第一输入端、第二输入端、第一输出端和第二输出端，其包括可调电阻电路、构成输入差分对的第一晶体管和第二晶体管，所述第一晶体管的栅极作为所述第一输入端，所述第一晶体端的漏极作为第一输出端；所述第二晶体管的栅极作为第二输入端，所述第二晶体管的漏极作为第二输出端；所述可调电阻电路耦接于所述第一晶体管的源极和所述第二晶体管的源极之间；
高频增益补偿电路，其包括可调电容电路、交叉耦合的第三晶体管和第四晶体管，所述第三晶体管的漏极与所述第一输出端相连，所述第三晶体管的栅极与所述第二输出端相连，所述第四晶体管的漏极与所述第二输出端相连，所述第四晶体管的栅极与所述第一输出端相连；所述可调电容电路耦接于所述第三晶体管的源极和所述第四晶体管的源极之间。
在本申请的一实施例中，所述可调电阻电路是可编程电阻阵列，所述可编程电阻阵列包括第一端、第二端和控制端，所述第一端与所述第一晶体管的源极相连，所述第二端与所述第二晶体管的源极相连，所述控制端用于接收第一控制信号，通过所述第一控制信号调节所述可编程电阻阵列的接入电阻值；
所述可编程电阻阵列包括并联的Z条可选电阻支路，Z为大于1的整数；所述可选电阻支路中设有开关管和第一电阻，所述第一控制信号用于控制所述开关管导通或截止，在所述开关管导通时，所述开关管所在的可选电阻支路被选通。
在本申请的一实施例中，所述开关管包括第五晶体管和第六晶体管，所述第五晶体管和所述第六晶体管共栅极，且所述第五晶体管的栅极与所述控制端相连；所述第五晶体管的漏极与所述第一端相连，所述第六晶体管的漏极与所述第二端相连，所述第一电阻耦接于所述第五晶体管的源极和所述第六晶体管的源极之间。
在本申请的一实施例中，所述差分放大电路还包括第一电流源和第二电流源，所述第一电流源的一端与所述第一晶体管的源极相连，所述第一电流源的另一端接地；
所述第二电流源的一端与所述第二晶体管的源极相连，所述第二电流源的另一端接地。
在本申请的一实施例中，所述差分放大电路还包括第一负载电阻和第二负载电阻；
所述第一负载电阻耦接于所述差分放大电路的供电端和所述第一晶体管的漏极之间；
所述第二负载电阻耦接于所述差分放大电路的供电端和所述第二晶体管的漏极之间。
在本申请的一实施例中，所述高频增益补偿电路还包括第三电流源和第四电流源；
所述第三电流源的一端与所述第三晶体管的源极相连，所述第三电流源的另一端接地；
所述第四电流源的一端与所述第四电流源的源极相连，所述第四电流源的另一端接地。
在本申请的一实施例中，所述新型可编程线性均衡电路还包括偏置支路，所述偏置支路用于提供偏置电压；
所述第一电流源包括第七晶体管，所述第七晶体管的漏极与所述第一晶体管的源极相连；
所述第二电流源包括第八晶体管，所述第八晶体管的漏极与所述第二晶体管的源极相连；
所述第三电流源包括第九晶体管，所述第九晶体管的漏极与所述第三晶体管的源极相连；
所述第四电流源包括第十晶体管，所述第十晶体管的漏极与所述第四晶体管的源极相连；
所述第七晶体管的源极、第八晶体管的源极、第九晶体管的源极和第十晶体管的源极均接地；所述第七晶体管的栅极、所述第八晶体管的栅极、所述第九晶体管的栅极和所述第十晶体管的栅极均与所述偏置支路的输出端相连。
在本申请的一实施例中，所述偏置支路包括电流源和第十一晶体管，所述第十一晶体管的漏极和栅极均与所述电流源的输出端相连，所述第十一晶体管的源极接地，由所述第十一晶体管的漏极输出偏置电压。
在本申请的一实施例中，所述可调电容电路为可编程电容阵列，所述可编程电容阵列包括第一连接端、第二连接端和控制信号输入端，所述第一连接端与所述第三晶体管的源极相连，所述第二连接端与所述第四晶体管的源极相连，所述控制信号输入端用于接收第二控制信号，通过所述第二控制信号调节所述可编程电容阵列的接入电容值；
所述可编程电容阵列包括并联的N条电容支路，N为大于1的整数；
所述电容支路包括第十二晶体管和第十三晶体管，所述第十二晶体管和第十三晶体管共源极且共漏极，所述第十二晶体管的源极与所述控制信号输入端相连；所述第十二晶体管的栅极与所述第一连接端相连；所述第十三晶体管的栅极与所述第二连接端相连。
本申请还提供了一种串并转换接口芯片，包括如上所述的线性均衡电路。
在本申请的新型可编程线性均衡电路中，采用差分放大电路和高频增益补偿电路在输出端并联的结构，通过调节差分放大电路中的可调电阻电路的接入电阻值可以独立实现直流增益的调节，通过调节高频增益补偿电路中的可调电容电路的接入电容值和交叉耦合晶体管的跨导可以独立实现高频补偿增益的调节，弱化了现有线性均衡电路中直流增益与高频补偿增益之间的相关性，从而，可以根据实际应用中直流增益和高频补偿增益的需求进行独立调节，而不需要二者之间折中。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是根据本申请一实施例示出的新型可编程线性均衡电路的电路图；
图2是根据一实施例示出的可编程电阻阵列的电路图；
图3是根据一实施例示出的可编程电容阵列的电路图；
图4是线性均衡电路中高频补偿增益曲线图。
附图标记如：100-差分放大电路；200-高频增益补偿电路；300-偏置支路；R1-第一负载电阻；R2-第二负载电阻；R0-第三电阻；R1a、R2a......RZa-第一电阻；M1-第一晶体管；M2-第二晶体管；M3-第三晶体管；M4-第四晶体管；NM1a、NM2a......NMZa-第五晶体管；NM1b、NM2b......NMZb-第六晶体管；M7-第七晶体管；M8-第八晶体管；M9-第九晶体管；M10-第十晶体管；M11-第十一晶体管；PM1a、PM2a......PMNa-第十二晶体管；PM1b、PM2b......PMNb-第十三晶体管；RCELL-可编程电阻阵列；CAPCELL-可编程电容阵列；INP-正相输入端；INN-反相输入端；OUTP-正相输出端；OUTN-反相输出端；VBN-偏置电压；IBIAS-电流源；SP1-第一端；SN1-第二端；SP2-第一连接端；SN2-第二连接端。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本申请将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
如图1所示，本实施例提供了一种新型可编程线性均衡电路，包括差分放大电路100和高频增益补偿电路200。其中，差分放大电路100，设有第一输入端、第二输入端、第一输出端和第二输出端，其包括可调电阻电路、构成输入差分对的第一晶体管M1和第二晶体管M2，第一晶体管M1的栅极作为第一输入端，第一晶体端的漏极作为第一输出端；第二晶体管M2的栅极作为第二输入端，第二晶体管M2的漏极作为第二输出端；可调电阻电路耦接于第一晶体管M1的源极和第二晶体管M2的源极之间。
高频增益补偿电路200，其包括可调电容电路、交叉耦合的第三晶体管M3和第四晶体管M4，第三晶体管M3的漏极与第一输出端相连，第三晶体管M3的栅极与第二输出端相连，第四晶体管M4的漏极与第二输出端相连，第四晶体管M4的栅极与第一输出端相连；可调电容电路耦接于第三晶体管M3的源极和第四晶体管M4的源极之间。
其中，在图1所示的实施例中，将第一输入端作为正相输入端INP，用于接收正相输入信号；第二输入端作为反相输入端INN，用于接收反相输入信号；将第一输出端作为反相输出端OUTN，用于输出反相输出信号；将第二输出端作为正相输出端OUTP，用于输出正相输出信号。当然，在其他实施例中，还可以根据实际需要进行设定。
值得一提的是，由于第一晶体管M1和第二晶体管M2构成差分输入对，理想情况下，第一晶体管M1和第二晶体管M2的参数相同。
在本实施例中，如图1所示，差分放大电路100还包括第一负载电阻R1、第二负载电阻R2、第一电流源和第二电流源。第一负载电阻R1耦接于差分放大电路100的供电端POWER和第一晶体管M1的漏极之间；第二负载电阻R2耦接于差分放大电路100的供电端POWER和第二晶体管M2的漏极之间。
第一电流源的一端与第一晶体管M1的源极相连，第一电流源的另一端接地；第二电流源的一端与第二晶体管M2的源极相连，第二电流源的另一端接地。
高频增益补偿电路200还包括第三电流源和第四电流源；第三电流源的一端与第三晶体管M3的源极相连，第三电流源的另一端接地；第四电流源的一端与第四晶体管M4的源极相连，第四电流源的另一端接地。
在本实施例中，新型可编程线性均衡电路还包括偏置支路300，该偏置支路300用于提供偏置电压VBN，基于偏置支路300提供的偏置电压VBN和晶体管来构建电流源。
具体的，如图1所示，第一电流源包括第七晶体管M7，第七晶体管M7的漏极与第一晶体管M1的源极相连；第二电流源包括第八晶体管M8，第八晶体管M8的漏极与第二晶体管M2的源极相连；第三电流源包括第九晶体管M9，第九晶体管M9的漏极与第三晶体管M3的源极相连；第四电流源包括第十晶体管M10，第十晶体管M10的漏极与第四晶体管M4的源极相连；第七晶体管M7的源极、第八晶体管M8的源极、第九晶体管M9的源极和第十晶体管M10的源极均接地；第七晶体管M7的栅极、第八晶体管M8的栅极、第九晶体管M9的栅极和第十晶体管M10的栅极均与偏置支路300的输出端相连。
在本实施例中，偏置支路300包括电流源IBIAS和第十一晶体管M11，第十一晶体管M11的漏极和栅极均与电流源的输出端相连，第十一晶体管M11的源极接地，由第十一晶体管M11的漏极输出偏置电压VBN。
在本实施例中，由偏置支路300同时为差分放大电路100中的第一电流源和第二电流源、以及高频增益补偿电路200中的第三电流源和第四电流源提供相同的偏置电压，在其他实施例中，差分放大电路100中第一电流源和第二电流源，与高频增益补偿电路200中第三电流源和第四电流源的偏置电压还可以不同，如分别为差分放大电路100中的电流源和高频增益补偿电路200中的电流源各配置一用于提供偏置电压的电路。
值得一提的是，在图1所示实施例中以一晶体管作为电流源仅仅是一种可选实施例，在其他实施例中，电流源还可以是其他形式，例如镜像电流源等，在此不进行具体限定。
在本实施例中，可调电阻电路是指可以调节接入线性均衡电路中电阻的电路。在本实施中，可调电阻电路是可编程电阻阵列RCELL，可编程电阻阵列RCELL包括第一端SP1、第二端SN1和控制端，第一端SP1与第一晶体管M1的源极相连，第二端SN1与第二晶体管M2的源极相连，控制端用于接收第一控制信号，通过第一控制信号调节可编程电阻阵列RCELL的接入电阻值。
可编程电阻阵列RCELL包括并联的Z条可选电阻支路，Z为大于1的整数。每一可选电阻支路中设有开关管和第一电阻。如图2所示，在各可选电阻支路中第一电阻分别为R1a、R2a、R3a......RZa，其中，第Y条可选电阻支路中的第一电阻为RYa，1≤Y≤Z。第一控制信号用于控制开关管导通或截止，若开关管导通，开关管所在的可选电阻支路被选通，对应的，该开关管所在可选电阻支路中的第一电阻被接入线性均衡电路中；反之，若开关管截止，该开关管所在的可选电阻支路未被连通，则该开关管所在可选电阻支路中的第一电阻未被接入线性均衡电路中。其中开关管可以是三极管、场效应管等，在此不进行具体限定。
具体的，如图2所示，在每一可选电阻支路中，开关管包括第五晶体管和第六晶体管。在图2所示实施例中，可编程电阻阵列RCELL设有Z条可选电阻支路，在各可选电阻支路中，第五晶体管分别为NM1a、NM2a...NMYa...NMZa，第六晶体管分别为NM1b、NM2b...NMYb...NMZb。其中，在第Y(1≤Y≤Z)条可选电阻支路中，其中的第一电阻为RYa，第五晶体管为NMYa，第六晶体管为NMYb。
在每一可选电阻支路中，第五晶体管和第六晶体管共栅极，且第五晶体管的栅极和第六晶体管的栅极均与控制端相连，第五晶体管的漏极与第一端SP1相连，第六晶体管的漏极与第二端SN1相连，第一电阻耦接于第五晶体管的源极和第六晶体管的源极之间。在第一控制信号使一可选电阻支路中的第五晶体管和第六晶体管导通时，该可选电阻支路对应被选通，即该可选电阻支路中的第一电阻被接入线性均衡电路中。反之，在第一控制信号使一可选电阻支路中的第五晶体管截止和第六晶体管截止，则该可选电阻支路未被选通。
在本实施例中，为了保证第一晶体管M1的源极与第二晶体管M2的源极之间始终保持有电阻接入，可编程电阻阵列RCELL还包括一常接入电阻支路，如图2所示该常接入电阻支路包括第三电阻R0，第三电阻R0的一端与第一端SP1相连，第三电阻R0的另一端与第二端SN1相连。
值得一提的是，各可选电阻支路中第一电阻的阻值可以相同也可以不同，同理，各可选电阻支路中的第五晶体管可以相同也可以不同，各可选电阻支路中的第六晶体管可以相同也可以不同，具体可根据实际需要进行设定。
图2示出了由第五晶体管和第六晶体管实现所在可选电阻支路选通的示意图，在其他实施例中，还可以在可选电阻支路中设置一个晶体管来实现所在可选电阻支路的选通。
在本实施例中，由于可编程电阻阵列RCELL包括并联的Z条可选电阻支路，第一控制信号为Z位的二进制信号，其中，控制信号中的每一位对应于一可选电阻支路。在控制信号的控制下，该可编程电阻阵列RCELL的接入电阻值为所选通各可选电阻支路的并联电阻值，由此，当选通的可选电阻支路变化时，该可编程电阻阵列RCELL的接入电阻值对应变化，实现了可编程电阻阵列RCELL的接入电阻值的调节。
在图2所示中，在控制端与第五晶体管和第六晶体管的共栅极端还串接有编码电路DECODER。在第一控制信号rtrim<M：0>经控制端输入后，通过编码电路DECODER编码，转换为温度计码控制信号SEL<2M-1，1>，以控制2M-1条可选电阻支路，即Z＝2M-1。
在本实施例中，如图3所示，可调电容电路为可编程电容阵列CAPCELL，可编程电容阵列CAPCELL包括第一连接端SP2、第二连接端SN2和控制信号输入端，第一连接端SP2与第三晶体管M3的源极相连，第二连接端SN2与第四晶体管M4的源极相连，控制信号输入端用于接收第二控制信号，通过第二控制信号调节可编程电容阵列CAPCELL的接入电容值。可编程电容阵列CAPCELL包括并联的N条电容支路，N为大于1的整数。
具体的，如图3所示，每一电容支路包括第十二晶体管和第十三晶体管。在图3示出了可编程电阻阵列RCELL的N条电容支路，各电路支路中的第十二晶体管分别为PM1a、PM2a...PMxa...PMNa，第十三晶体管分别为PM1b、PM2b...PMxb...PMNb。其中，在第X(1≤X≤N)条电容支路中，其对应的第十二晶体管为PMxa，第十三晶体管为PMxb。
在每一电容支路中，第十二晶体管和第十三晶体管共源极且共漏极，第十二晶体管的源极和漏极、以及第十三晶体管的源极和漏极均与控制信号输入端相连；第十二晶体管的栅极与第一连接端SP2相连；第十三晶体管M13的栅极与第二连接端SN2相连。
在图3的可编程电容阵列CAPCELL中，通过第二控制信号来控制改变第十二晶体管和第十三晶体管的工作状态，从而改变所在电容支路中的电容值，进而改变可编程电容阵列CAPCELL接入线性均衡电路中的电容(即接入电容值)，由此实现可编程电容阵列CAPCELL的接入电容值的调节。
在本实施例中，第二控制信号为二进制编码控制信号ctrim<N：0>，其中，该二进制编码控制信号包括N位，每一位用于控制一条电容支路中的第十二晶体管和第十三晶体管导通或截止。
其中，各电容支路中的第十二晶体管的参数可以相同也可以不同，各电容支路中的第十三晶体管的参数可以相同也可以不同，在此不进行具体限定，实际中可根据需要进行选用。
在本实施例提供的新型可编程线性均衡电路中，其差分放大电路所提供的直流增益为：
Figure BDA0002565426660000091
其中，A0为线性均衡电路提供的直流增益，无量纲；gm1为输入差分对第一晶体管M1和第二晶体管M2所提供的跨导，单位是：西门子(S)；Rs为可调电阻电路的电阻接入值，单位是：欧姆(Ω)；RL为第一负载电阻R1或第二负载电阻R2，单位是：欧姆(Ω)；
在本实施例中，由于可调电阻电路的电阻接入值可调，从而，实现了线性均衡电路中直流增益的可编程调节。
在该新型可编程线性均衡电路中，根据小信号等效电路可以确定该新型可编程线性均衡电路对应的零点和两个极点(第一极点和第二极点)，线性均衡电路的高频补偿增益曲线如图4所示，其中，线性均衡电路针对高频信号的高频补偿增益的范围由零点和两个极点所对应的角频率决定。在图4中，ωz为零点对应的角频率，ωp1为第一极点对应的角频率，ωp2为第二极点对应的角频率。
在本实施例的新型可编程线性均衡电路中，根据小信号等效电路可以按照如下的公式计算得到该零点对应的角频率ωz以及第一极点对应的角频率ωp1和第二极点对应的角频率ωp2：
Figure BDA0002565426660000101
Figure BDA0002565426660000102
Figure BDA0002565426660000103
其中，Cs为可编程电容阵列CAPCELL的接入电容值，单位是：法拉(F)；gm2为交叉耦合的第三晶体管M3和第四晶体管M4所提供的跨导的值，单位是：西门子(S)；CL为输出端负载电容值，单位是：法拉(F)。
由上可知，基于高频增益补偿支路中的可编程电容阵列，可以通过调整可编程电容阵列的接入电容值来调节线性均衡电路所对应的高频补偿增益的范围，以此来拓宽线性均衡电路的带宽。
而且，通过上述直流增益的计算公式可知，在电路中其他元件确定的情况下，该直流增益由差分放大电路中的可编程电阻阵列的接入阻值决定，而与增益补偿支路中的参数无关。
决定线性均衡电路的高频补偿增益的范围的参数中，零点对应的角频率ωz由可编程电容阵列中的接入电容值和交叉耦合晶体管M3/M4的跨导gm2决定，第一极点对应的角频率ωp1由可编程电容阵列中的接入电容值和交叉耦合晶体管M3和M4所提供的跨导gm2决定；第二极点对应的角频率ωp2由负载电阻和输出端负载电容决定。从而，可以看出，在本实施例的新型可编程线性均衡电路中，若需要调节直流增益，可以通过调节差分放大电路中的可编程电阻阵列；若需要调节高频补偿增益，可以通过调节高频增益补偿电路中的可编程电容阵列和交叉耦合晶体管M3/M4的跨导实现。
现有技术的线性均衡电路中，线性均衡电路的直流增益和高频补偿增益均受电路中同一可调参数的影响，从而，表明现有的线性均衡电路中直流增益和高频补偿增益之间存在相关性。在线性均衡电路中，直流增益直接影响线性均衡电路的线性度，高频补偿增益直接影响新型均衡电路的均衡性能，那么，由于直流增益和高频补偿增益之间存在相关性，设计过程中，就需要在线性度和均衡性能之间进行折中。
本实例的新型可编程线性均衡电路中，采用差分放大电路和高频增益补偿电路在输出端并联的结构，直流增益和高频补偿增益这两个指标分别由差分放大电路和高频增益补偿电路控制，弱化了现有线性均衡电路中直流增益与高频补偿增益之间的相关性，避免了在线性度和均衡性能之间进行折中，增加了线性均衡电路的设计裕量。
在实际应用中，可以根据设计所需要的高频补偿增益，选取零点所对应的角频率ωz和第一极点对应的角频率ωp1，进而根据上述ωz和ωp1对应的公式确定交叉耦合差分晶体管对(第三晶体管和第四晶体管)所提供的跨导和可编程电容阵列CAPCELL的接入电容Cs的范围，进而对应确定可编程电容阵列所对应的第二控制信号，使得在第二控制信号的作用下，可编程电容阵列的接入电容值满足要求。
本申请的实施例还提供了一种串并转换接口芯片，其包括上述实施例中的新型可编程线性均衡电路。该新型可编程线性均衡线路可以应用于串并转换接口芯片的模拟前端，针对信号在信道中的衰减情况，进行增益补偿，降低码间干扰抖动，减小误码率。
本领域技术人员在考虑说明书及实践这里公开的实施方式后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (10)

1.一种新型可编程线性均衡电路，其特征在于，包括：
差分放大电路，设有第一输入端、第二输入端、第一输出端和第二输出端，其包括可调电阻电路、构成输入差分对的第一晶体管和第二晶体管，所述第一晶体管的栅极作为所述第一输入端，所述第一晶体端的漏极作为第一输出端；所述第二晶体管的栅极作为第二输入端，所述第二晶体管的漏极作为第二输出端；所述可调电阻电路耦接于所述第一晶体管的源极和所述第二晶体管的源极之间；
高频增益补偿电路，其包括可调电容电路、交叉耦合的第三晶体管和第四晶体管，所述第三晶体管的漏极与所述第一输出端相连，所述第三晶体管的栅极与所述第二输出端相连，所述第四晶体管的漏极与所述第二输出端相连，所述第四晶体管的栅极与所述第一输出端相连；所述电容可调电路耦接于所述第三晶体管的源极和所述第四晶体管的源极之间。
2.根据权利要求1所述的新型可编程线性均衡电路，其特征在于，所述可调电阻电路是可编程电阻阵列，所述可编程电阻阵列包括第一端、第二端和控制端，所述第一端与所述第一晶体管的源极相连，所述第二端与所述第二晶体管的源极相连，所述控制端用于接收第一控制信号，通过所述第一控制信号调节所述可编程电阻阵列的接入电阻值；
所述可编程电阻阵列包括并联的Z条可选电阻支路，Z为大于1的整数；所述可选电阻支路中设有开关管和第一电阻，所述第一控制信号用于控制所述开关管导通或截止，在所述开关管导通时，所述开关管所在的可选电阻支路被选通。
3.根据权利要求2所述的新型可编程线性均衡电路，其特征在于，所述开关管包括第五晶体管和第六晶体管，所述第五晶体管和所述第六晶体管共栅极，且所述第五晶体管的栅极与所述控制端相连；所述第五晶体管的漏极与所述第一端相连，所述第六晶体管的漏极与所述第二端相连，所述第一电阻耦接于所述第五晶体管的源极和所述第六晶体管的源极之间。
4.根据权利要求1所述的新型可编程线性均衡电路，其特征在于，所述差分放大电路还包括第一电流源和第二电流源，所述第一电流源的一端与所述第一晶体管的源极相连，所述第一电流源的另一端接地；
所述第二电流源的一端与所述第二晶体管的源极相连，所述第二电流源的另一端接地。
5.根据权利要求4所述的新型可编程线性均衡电路，其特征在于，所述差分放大电路还包括第一负载电阻和第二负载电阻；
所述第一负载电阻耦接于所述差分放大电路的供电端和所述第一晶体管的漏极之间；
所述第二负载电阻耦接于所述差分放大电路的供电端和所述第二晶体管的漏极之间。
6.根据权利要求4所述的新型可编程线性均衡电路，其特征在于，所述高频增益补偿电路还包括第三电流源和第四电流源；
所述第三电流源的一端与所述第三晶体管的源极相连，所述第三电流源的另一端接地；
所述第四电流源的一端与所述第四电流源的源极相连，所述第四电流源的另一端接地。
7.根据权利要求6所述的新型可编程线性均衡电路，其特征在于，所述新型可编程线性均衡电路还包括偏置支路，所述偏置支路用于提供偏置电压；
所述第一电流源包括第七晶体管，所述第七晶体管的漏极与所述第一晶体管的源极相连；
所述第二电流源包括第八晶体管，所述第八晶体管的漏极与所述第二晶体管的源极相连；
所述第三电流源包括第九晶体管，所述第九晶体管的漏极与所述第三晶体管的源极相连；
所述第四电流源包括第十晶体管，所述第十晶体管的漏极与所述第四晶体管的源极相连；
所述第七晶体管的源极、第八晶体管的源极、第九晶体管的源极和第十晶体管的源极均接地；所述第七晶体管的栅极、所述第八晶体管的栅极、所述第九晶体管的栅极和所述第十晶体管的栅极均与所述偏置支路的输出端相连。
8.根据权利要求7所述的新型可编程线性均衡电路，其特征在于，所述偏置支路包括电流源和第十一晶体管，所述第十一晶体管的漏极和栅极均与所述电流源的输出端相连，所述第十一晶体管的源极接地，由所述第十一晶体管的漏极输出偏置电压。
9.根据权利要求1所述的新型可编程线性均衡电路，其特征在于，所述可调电容电路为可编程电容阵列，所述可编程电容阵列包括第一连接端、第二连接端和控制信号输入端，所述第一连接端与所述第三晶体管的源极相连，所述第二连接端与所述第四晶体管的源极相连，所述控制信号输入端用于接收第二控制信号，通过所述第二控制信号调节所述可编程电容阵列的接入电容值；
所述可编程电容阵列包括并联的N条电容支路，N为大于1的整数；
所述电容支路包括第十二晶体管和第十三晶体管，所述第十二晶体管和第十三晶体管共源极且共漏极，所述第十二晶体管的源极与所述控制信号输入端相连；所述第十二晶体管的栅极与所述第一连接端相连；所述第十三晶体管的栅极与所述第二连接端相连。
10.一种串并转换接口芯片，其特征在于，包括如权利要求1-9中任一项所述的新型可编程线性均衡电路。
CN202010638068.8A 2020-07-01 2020-07-01 新型可编程线性均衡电路 Pending CN111835305A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010638068.8A CN111835305A (zh) 2020-07-01 2020-07-01 新型可编程线性均衡电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010638068.8A CN111835305A (zh) 2020-07-01 2020-07-01 新型可编程线性均衡电路

Publications (1)

Publication Number Publication Date
CN111835305A true CN111835305A (zh) 2020-10-27

Family

ID=72901229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010638068.8A Pending CN111835305A (zh) 2020-07-01 2020-07-01 新型可编程线性均衡电路

Country Status (1)

Country Link
CN (1) CN111835305A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114301423A (zh) * 2021-12-24 2022-04-08 北京奕斯伟计算技术有限公司 均衡器、确定电子元器件取值的方法及装置
CN115080488A (zh) * 2021-03-15 2022-09-20 瑞昱半导体股份有限公司 通道损失补偿电路
CN115514598A (zh) * 2022-10-28 2022-12-23 中国人民解放军国防科技大学 基于反相器负电容补偿的连续时间线性均衡电路
CN117559962A (zh) * 2023-12-13 2024-02-13 集益威半导体(上海)有限公司 高速接收机中实现可编程低频均衡器的电路
CN117938166A (zh) * 2024-03-21 2024-04-26 深圳大学 输入前端电路、单比特时间交织模数转换电路及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9148087B1 (en) * 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
CN110650105A (zh) * 2019-09-11 2020-01-03 芯创智（北京）微电子有限公司 一种自适应连续时间线性均衡的宽带有源线性均衡器电路
CN110995186A (zh) * 2019-11-15 2020-04-10 芯创智（北京）微电子有限公司 一种可变增益放大器电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9148087B1 (en) * 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
CN110650105A (zh) * 2019-09-11 2020-01-03 芯创智（北京）微电子有限公司 一种自适应连续时间线性均衡的宽带有源线性均衡器电路
CN110995186A (zh) * 2019-11-15 2020-04-10 芯创智（北京）微电子有限公司 一种可变增益放大器电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115080488A (zh) * 2021-03-15 2022-09-20 瑞昱半导体股份有限公司 通道损失补偿电路
CN114301423A (zh) * 2021-12-24 2022-04-08 北京奕斯伟计算技术有限公司 均衡器、确定电子元器件取值的方法及装置
CN114301423B (zh) * 2021-12-24 2023-07-04 北京奕斯伟计算技术股份有限公司 均衡器、确定电子元器件取值的方法及装置
CN115514598A (zh) * 2022-10-28 2022-12-23 中国人民解放军国防科技大学 基于反相器负电容补偿的连续时间线性均衡电路
CN115514598B (zh) * 2022-10-28 2023-02-17 中国人民解放军国防科技大学 基于反相器负电容补偿的连续时间线性均衡电路
CN117559962A (zh) * 2023-12-13 2024-02-13 集益威半导体(上海)有限公司 高速接收机中实现可编程低频均衡器的电路
CN117559962B (zh) * 2023-12-13 2024-06-14 集益威半导体(上海)有限公司 高速接收机中实现可编程低频均衡器的电路
CN117938166A (zh) * 2024-03-21 2024-04-26 深圳大学 输入前端电路、单比特时间交织模数转换电路及电子设备

Similar Documents

Publication Publication Date Title
CN111835305A (zh) 新型可编程线性均衡电路
US9467313B2 (en) Continuous-time linear equalizer for high-speed receiving unit
EP3170257B1 (en) Wideband low-power amplifier
US10193515B2 (en) Continuous time linear equalizer with two adaptive zero frequency locations
JP4725441B2 (ja) 差動増幅器
CN110495095B (zh) 调节仪表放大器中的增益误差的方法
WO2018005137A1 (en) A circuit for and method of receiving an input signal
US6518906B2 (en) Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage
JP2008514036A (ja) プログラム可能な低雑音増幅器および方法
EP1415392B1 (en) Open loop variable gain amplifier using replica gain cell
CN110650105B (zh) 一种自适应连续时间线性均衡的宽带有源线性均衡器电路
US6034568A (en) Broadband dc amplifier technique with very low offset voltage
US6791415B2 (en) Integrated circuit arrangement with a transconductance amplifier
JPH07193442A (ja) 演算増幅器およびそれを用いたｄａ変換装置と電圧比較器
JP4907395B2 (ja) 可変利得増幅回路
JP2004266316A (ja) 利得可変電圧・電流変換回路とこれを用いたフィルタ回路
CN110995186A (zh) 一种可变增益放大器电路
CN110521116B (zh) 电流反馈仪表放大器中的增益误差的动态校正
WO2017154194A1 (ja) 増幅回路、受信回路、及び半導体集積回路
CN107786185B (zh) 相位内插器
JP6072387B1 (ja) 可変利得増幅器
JP5035341B2 (ja) 増幅回路
CN104617899A (zh) 差分放大器和电子设备
JP7453562B2 (ja) 差動増幅回路、受信回路及び半導体集積回路
CN115793769B (zh) 带隙基准滑动温度补偿电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination