CN115080488A

CN115080488A - 通道损失补偿电路

Info

Publication number: CN115080488A
Application number: CN202110278060.XA
Authority: CN
Inventors: 陈柏宁; 闵绍恩
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2021-03-15
Filing date: 2021-03-15
Publication date: 2022-09-20

Abstract

一种通道损失补偿电路，应用于一电子装置的接收端。通道损失补偿电路包含负载、第一及第二晶体管、第一及第二电流源、可调电容及可调电阻。第一晶体管具有第一端、第二端及第三端，其中该第一端接收一输入信号，该第二端通过一负载耦接一电源电压。第二晶体管具有第四端、第五端及第六端，其中该第四端接收该输入信号，该第五端通过该负载耦接该电源电压。第一电流源耦接于该第三端与一参考电压之间。第二电流源耦接于该第六端与该参考电压之间。可调电容耦接于该第三端与该第六端之间。可调电阻耦接于该第三端与该第六端之间。

Description

通道损失补偿电路

技术领域

本发明是关于高速串行链路(high speed serial link)，尤其是关于应用于高速串行链路的接收端的补偿电路。

背景技术

高速串行链路常见于现代的电子装置中，例如通过序列先进技术附接(SerialAdvanced Technology Attachment，SATA)、快速周边组件互连(Peripheral ComponentInterconnect(PCI)-Express，PCIe)或通用串行总线(Universal Serial Bus，USB)接口传输数据的电子装置。由于传输通道不完美(即，无法避免通道损失(channel loss))，信号在传输的过程中通常会衰减。有鉴于此，高速串行链路的接收端需要对接收到的信号进行补偿，以得到优选的眼图(eye diagram)。眼图的质量愈好，电子装置的表现则愈佳。

然而，通道损失通常是频率相依的(即，不同的频率有不同的损失)，所以提供一个能够弹性调整增益与频率的关系(即，交流响应(AC response)，可视为通道损失补偿电路的补偿特性)的通道损失补偿电路(在一些应用中亦可被称作均衡器)成为本领域的重要课题。

发明内容

鉴于先前技术的不足，本发明的一目的在于提供一种通道损失补偿电路，以改善先前技术的不足。

本发明披露一种通道损失补偿电路，应用于一电子装置的接收端。通道损失补偿电路包含一负载、一第一晶体管、一第二晶体管、一第一电流源、一第二电流源、一可调电容及一可调电阻。第一晶体管具有一第一端、一第二端及一第三端，其中该第一端接收一输入信号，该第二端通过一负载耦接一电源电压。第二晶体管具有一第四端、一第五端及一第六端，其中该第四端接收该输入信号，该第五端通过该负载耦接该电源电压。第一电流源耦接于该第三端与一参考电压之间。第二电流源耦接于该第六端与该参考电压之间。可调电容耦接于该第三端与该第六端之间。可调电阻耦接于该第三端与该第六端之间。

本发明另披露一种通道损失补偿电路，应用于一电子装置的接收端。通道损失补偿电路包含一负载、一第一晶体管、一第二晶体管、一第一电流源、一第二电流源、一电容阵列及一电阻阵列。第一晶体管具有一第一端、一第二端及一第三端，其中该第一端接收一输入信号，该第二端通过一负载耦接一电源电压。第二晶体管具有一第四端、一第五端及一第六端，其中该第四端接收该输入信号，该第五端通过该负载耦接该电源电压。第一电流源耦接于该第三端与一参考电压之间。第二电流源耦接于该第六端与该参考电压之间。电容阵列耦接于该第三端与该第六端之间，包含多个电容及多个第一开关。电阻阵列耦接于该第三端与该第六端之间，包含多个电阻及多个第二开关。该电容阵列的一等效电容值与该些第一开关的导通个数有关，以及该电阻阵列的一等效电阻值与该些第二开关的导通个数有关。

有关本发明的特征、实际操作与功效，兹配合附图作实施例详细说明如下。

附图说明

图1为本发明通道损失补偿电路的一实施例的电路图；

图2及图3为图1的通道损失补偿电路的交流响应；

图4为本发明通道损失补偿电路的另一实施例的电路图；

图5为本发明通道损失补偿电路的另一实施例的电路图；

图6为本发明通道损失补偿电路的另一实施例的电路图；

图7为根据本发明一实施例的改变极点的电路；以及

图8为根据本发明另一实施例的改变极点的电路。

具体实施方式

以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。

本发明的披露内容包含通道损失补偿电路。由于本发明的通道损失补偿电路所包含的部分元件单独而言可能为已知元件，因此在不影响该装置发明的充分披露及可实施性的前提下，以下说明对于已知元件的细节将予以节略。

图1为本发明通道损失补偿电路的一实施例的电路图。通道损失补偿电路100包含一个晶体管对(包含晶体管M1及晶体管M2)、负载110(包含电阻Ra及电阻Ra′)、电流源120、电流源125、可调电容(即，电容阵列130)及可调电阻(即，电阻阵列140)。

晶体管M1及晶体管M2以N型金氧半场效晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)(以下简称NMOS)实际操作。晶体管M1的栅极接收输入信号Vip、晶体管M1的漏极通过负载110的电阻Ra耦接电源电压VDD，晶体管M1的源极通过电流源120耦接参考电压(接地)。晶体管M2的栅极接收输入信号Vin、晶体管M2的漏极通过负载110的电阻Ra′耦接电源电压VDD，晶体管M2的源极通过电流源125耦接参考电压。晶体管M1的栅极及晶体管M2的栅极共同构成通道损失补偿电路100的输入端，而输入信号Vip及输入信号Vin共同构成一个差动输入信号Vi。通道损失补偿电路100对差动输入信号Vi进行补偿而产生差动输出信号Vo(包含输出信号Vop及输出信号Von)。晶体管M1的漏极及晶体管M2的漏极共同构成通道损失补偿电路100的输出端。输出信号Vop从晶体管M1的漏极输出，而输出信号Von从晶体管M2的漏极输出。晶体管M1的漏极及晶体管M2的漏极分别通过负载电容C_L耦接至地。负载电容C_L是通道损失补偿电路100的负载，不属于通道损失补偿电路100的一部分。

电容阵列130耦接于晶体管M1的源极与晶体管M2的源极之间，包含多个电容(C1至Cm，m＞1)及多个开关(S1a至Sma及S1a′至Sma′)。开关Spa与开关Spa′为成对的开关(1≤p≤m，即，电容阵列130包含m个开关对)，电容Cp的其中一端通过开关Spa耦接晶体管M1的源极，电容Cp的另一端通过开关Spa′耦接晶体管M2的源极。开关S1a至Sma及开关S1a′至Sma′受控制信号Ctrl1控制，换言之，可借由控制信号Ctrl1控制电容阵列130中实际上并联的电容的个数(即，所电连接的开关对为导通的电容的个数)。也就是说，电容阵列130的等效电容值是由控制信号Ctrl1控制。电容C1至Cm的电容值可以是任意数值。在一些实施例中，控制信号Ctrl1控制至少一个开关对导通。

电阻阵列140耦接于晶体管M1的源极与晶体管M2的源极之间，包含多个电阻(R1至Rn，n＞1)及多个开关(S1b至Snb及S1b′至Snb′)。开关Sqb与开关Sqb′为成对的开关(1≤q≤n，即，电阻阵列140包含n个开关对)，电阻Rq的其中一端通过开关Sqb耦接晶体管M1的源极，电阻Rq的另一端通过开关Sqb′耦接晶体管M2的源极。开关S1b至Snb及开关S1b′至Snb′受控制信号Ctrl2控制，换言之，可借由控制信号Ctr12控制电阻阵列140中实际上并联的电阻的个数(即，所电连接的开关对为导通的电阻的个数)。也就是说，电阻阵列140的等效电阻值是由控制信号Ctrl2控制。电阻R1至Rn的电阻值可以是任意数值。在一些实施例中，控制信号Ctrl2控制至少一个开关对导通。

在一些实施例中，开关S1a至Sma、开关S1a′至Sma′、开关S1b至Snb及开关S1b′至Snb′由晶体管实际操作，且控制信号Ctrl1及控制信号Ctrl2为数字信号。举例来说，控制信号Ctrl1包含m个位，每个位对应于一个开关对(开关Spa及开关Spa′)，且控制信号Ctr12包含n个位，每个位对应于一个开关对(开关Sqb及开关Sqb′)。控制信号Ctrl1及控制信号Ctrl2可以由电子装置的基频处理器(例如中央处理单元(central processing unit，CPU)、微控制器(micro controller)、微处理器(micro processor)、数字信号处理器(digital signal processor，DSP)，或其等效元件)产生。在一些实施例中，基频处理器根据差动输入信号Vi的交流响应来产生控制信号Ctrl1及控制信号Ctrl2。

图2是通道损失补偿电路100的交流响应。图2的纵轴为增益|A|(A₀及A₁为增益值)，横轴为角频率ω。横轴上有零点ω_z1＝1/(R_sC_s)、极点ω_p1＝(1+g_mR_s)/(R_sC_s)及极点ω_p2＝1/(R_LC_L)，其中，R_s为电阻阵列140的等效电阻值的一半，C_s为电容阵列130的等效电容值的两倍，g_m为晶体管M1或晶体管M2的转导(transduction)，R_L为电阻Ra或电阻Ra′的电阻值，而C_L为负载电容C_L的电容值。在一些实施例中，电阻Ra与电阻Ra′相同，晶体管M1与晶体管M2相同，且电流源120与电流源125相同。电流源120与电流源125分别用来对晶体管M1与晶体管M2提供直流偏压(即，决定g_m的值)。因此，实施本发明者可以借由调整通道损失补偿电路100中元件的参数来决定零点ω_z1、极点ω_p1及/或极点ω_p2的位置。

因为零点ω_z1及极点ω_p1的位置与电容阵列130的等效电容值及电阻阵列140的等效电阻值相关，所以可以借由控制信号Ctrl1及/或控制信号Ctrl2来改变零点ω_z1及极点ω_p1的位置(即，调整通道损失补偿电路100的补偿特性)。举例来说，请参阅图3，电阻值R_s愈大，零点ω_z1愈小(如箭头AR1所示)；电容值C_s愈大，极点ω_p1与零点ω_z1愈小(如箭头AR2所示)。由此可见，本发明的通道损失补偿电路100可以弹性地调整交流响应，因此通道损失补偿电路100可以针对多种通道损失提供合适的补偿。

图4为本发明通道损失补偿电路的另一实施例的电路图。通道损失补偿电路400与通道损失补偿电路100相似，差别在于通道损失补偿电路400的可调电阻是由晶体管M3实际操作。晶体管M3的源极耦接晶体管M1的源极、晶体管M3的漏极耦接晶体管M2的源极，晶体管M3的栅极接收控制信号Ctrl3。晶体管M3为一个主动元件，其导通电阻与施加于其栅极的电压(即，控制信号Ctrl3)有关；也就是说，可以借由控制信号Ctrl3来改变晶体管M3的等效电阻值。晶体管的导通电阻与控制信号Ctrl3的关是为本技术领域普通技术人员所熟知，故不再赘述。

图5为本发明通道损失补偿电路的另一实施例的电路图。通道损失补偿电路500与通道损失补偿电路100相似，差别在于通道损失补偿电路500的可调电容是由变容器(varactor)510实际操作。变容器510的一端耦接晶体管M1的源极，另一端耦接晶体管M2的源极。变容器510为一个主动元件，其等效电容值与施加于其上的电压(即，控制信号Ctrl4)有关；也就是说，可以借由控制信号Ctrl4来改变变容器510的等效电容值。本技术领域普通技术人员熟知变容器的电路细节及动作原理，故不再赘述。

图6为本发明通道损失补偿电路的另一实施例的电路图。通道损失补偿电路600的可调电容与可调电阻分别由变容器510及晶体管M3实际操作。

请参阅图2。在一些实施例中，可以借由改变极点ω_p2的位置来调整对差动输入信号Vi的中频及/或高频的补偿。图7及图8各示出一种调整输入负载(input loading)的电路。

在图7实施例中，负电容电路700耦接晶体管M1的漏极与晶体管M2的漏极，包含电容710及电容720。更明确地说，电容710耦接于晶体管M1的栅极与晶体管M2的漏极之间，而电容720耦接于晶体管M2的栅极与晶体管M1的漏极之间。当适当的选取负电容电路700的电容值，则图7的电路的输入负载可以被有效降低。

在图8实施例中，负电容电路800耦接晶体管M1的漏极与晶体管M2的漏极，包含交叉耦合(cross-coupled)晶体管对810、可调电容Cv及电流源822、824。更明确地说，交叉耦合晶体管对810由晶体管M4及晶体管M5组成，晶体管M4的漏极耦接晶体管M5的栅极，且晶体管M5的漏极耦接晶体管M4的栅极。负电容电路800具有四个端点：812、814、816及818，其中端点812(即，晶体管M4的漏极与晶体管M5的栅极)耦接晶体管M1的漏极，端点814(即，晶体管M5的漏极与晶体管M4的栅极)耦接晶体管M2的漏极，端点816(即，晶体管M4的源极)通过电流源822耦接参考电压，以及端点818(即，晶体管M5的源极)通过电流源824耦接参考电压。可调电容Cv耦接于端点816及端点818之间。调整电流源822及824的电流值可以改变负电容电路800的等效电容值，进而调整图8的电路的输入负载。

图7或图8的实施例可以跟图1、图4、图5或图6的实施例结合，结合后的电路可以弹性调整图2的零点ω_z1、极点ω_p1及/或极点ω_p2的位置。

综上所述，本发明的通道损失补偿电路可以弹性调整补偿特性(即，增益与频率的关系)，其效果是眼图的抖动(jitter)更小，以及取得眼图的优选最小边缘(minimum edge)的收敛点。本发明的通道损失补偿电路可以改善高速串行链路的接收端的眼图，换言之，可以提升高速串行链路的接收端的表现。

前揭实施例中的晶体管不限于NMOS，本技术领域人士可以依据上述的披露内容而以P型金氧半场效晶体管(PMOS)取代NMOS。本发明的通道损失补偿电路亦可以应用于XSGMII/TGR规格的管理型交换器(managed switch)。

请注意，前揭图示中，元件的形状、尺寸及比例仅为示意，是供本技术领域普通技术人员了解本发明之用，非用以限制本发明。

虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域普通技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求范围所界定者为准。

【符号说明】

100，400，500，600：通道损失补偿电路

M1，M2，M3，M4，M5：晶体管

110：负载

Ra，Ra′，R1，R2，Rn：电阻

120，125，822，824：电流源

130：电容阵列(可调电容)

140：电阻阵列(可调电阻)

Vip，Vin：输入信号

VDD：电源电压

Vop，Von：输出信号

C_L：负载电容

C1，C2，Cm，710，720：电容

S1a至Sma，S1a′至Sma′，S1b至Snb，S1b′至Snb′：开关

Ctrl1，Ctrl2，Ctrl3，Ctrl4：控制信号

ω_z1：零点

ω_p1，ω_p2：极点

AR1，AR2：箭头

510：变容器

700，800：负电容电路

810：交叉耦合晶体管对

Cv：可调电容

812，814，816，818：端点。

Claims

1.一种通道损失补偿电路，应用于一电子装置的接收端，包含：

一负载；

一第一晶体管，具有一第一端、一第二端及一第三端，其中该第一端接收一输入信号，该第二端通过该负载耦接一电源电压；

一第二晶体管，具有一第四端、一第五端及一第六端，其中该第四端接收该输入信号，该第五端通过该负载耦接该电源电压；

一第一电流源，耦接于该第三端与一参考电压之间；

一第二电流源，耦接于该第六端与该参考电压之间；

一可调电容，耦接于该第三端与该第六端之间；以及

一可调电阻，耦接于该第三端与该第六端之间。

2.根据权利要求1所述的通道损失补偿电路，其中该可调电容包含：

多个电容；以及

多个开关，耦接该些电容；

其中，该可调电容的一等效电容值与该些开关的导通个数有关。

3.根据权利要求2所述的通道损失补偿电路，其中该可调电阻包含：

一第三晶体管，具有一第七端、一第八端及一第九端；

其中，该第八端耦接该第三端、该第九端耦接该第六端，且该可调电阻的一等效电阻值与施加于该第七端的一电压有关。

4.根据权利要求1所述的通道损失补偿电路，其中该可调电阻包含：

多个电阻；以及

多个开关，耦接该些电阻；

其中，该可调电阻的一等效电阻值与该些开关的导通个数有关。

5.根据权利要求4所述的通道损失补偿电路，其中该可调电容是由一变容器实际操作。

6.根据权利要求1所述的通道损失补偿电路，其中该可调电容是由一变容器实际操作，且该可调电阻是由一第三晶体管实际操作，其中，该第三晶体管具有一第七端、一第八端及一第九端，该第八端耦接该第三端、该第九端耦接该第六端，且该可调电阻的一等效电阻值与施加于该第七端的一电压有关。

7.根据权利要求1所述的通道损失补偿电路，还包含：

一负电容电路，耦接于该第二端及该第五端。

8.根据权利要求7所述的通道损失补偿电路，其中该负电容电路包含：

一第一电容，耦接于该第一端与该第五端之间；以及

一第二电容，耦接于该第四端与该第二端之间。

9.根据权利要求7所述的通道损失补偿电路，其中该负电容电路包含：

一交叉耦合晶体管对，具有一第七端、一第八端、一第九端及一第十端；

一第三电流源；以及

一第四电流源；

其中，该第七端耦接该第二端、该第八端耦接该第五端、该第九端通过该第三电流源耦接该参考电压，以及该第十端通过该第四电流源耦接该参考电压。

10.一种通道损失补偿电路，应用于一电子装置的接收端，包含：

一负载；

一第一电流源，耦接于该第三端与一参考电压之间；

一第二电流源，耦接于该第六端与该参考电压之间；

一电容阵列，耦接于该第三端与该第六端之间，包含多个电容及多个第一开关；以及

一电阻阵列，耦接于该第三端与该第六端之间，包含多个电阻及多个第二开关；

其中，该电容阵列的一等效电容值与该些第一开关的导通个数有关，以及该电阻阵列的一等效电阻值与该些第二开关的导通个数有关。