JP5205846B2 - 送信装置 - Google Patents

Description

本発明は送信装置に関し、特に差動信号を用いた高速シリアルインターフェースにおける送信装置に関する。

近年、ＬＳＩ（Large Scale Integrated circuit）間などのデータ転送において、Ｓｅｒｉａｌ−ＡＴＡ（Advanced Technology Attachment）、ＰＣＩ（Peripheral Component Interconnect）−Ｅｘｐｒｅｓｓ、１０Ｇｂｉｔ−Ｅｔｈｅｒｎｅｔ（登録商標）のようなＧｂｐｓを超える高速シリアルインターフェースが普及してきた（たとえば、特許文献１参照）。そのような高速データ信号における波形の品質を保つために、振幅のばらつき、コモン電圧（Ｈ（High）レベル信号とＬ（Low）レベル信号の中心電圧）のばらつき、リターンロスなどに、様々な規格値が設定されている（たとえば、非特許文献１参照）。

図２９は、従来の送信装置及び受信装置の回路構成を示す図である。
送信装置８００ａは、ドライバ回路８１０，８２０を有している。
ドライバ回路８１０は、ｐチャネル型ＭＯＳＦＥＴ（（Metallic Oxide Semiconductor Field Effect Transistor）以下ｐＭＯＳと略す）８１１，８１２、ｎチャネル型ＭＯＳＦＥＴ（以下ｎＭＯＳと略す）８１３，８１４、抵抗Ｒａ１，Ｒａ２，Ｒｂ，Ｒｃを有している。

ｐＭＯＳ８１１のゲートには入力信号ＩＰＸが印加され、ソースには抵抗Ｒａ１を介して電源電圧ＶＤＤａが印加される。ｐＭＯＳ８１１のドレインはｎＭＯＳ８１３のドレインに接続されている。ｎＭＯＳ８１３のゲートには入力信号ＩＰが入力され、ソースは抵抗Ｒａ２を介して接地されている。ｐＭＯＳ８１２のゲートには入力信号ＰＤが入力され、ソースには抵抗Ｒｂを介して電源電圧ＶＤＤａが印加されている。ｐＭＯＳ８１２のドレインはｎＭＯＳ８１４のドレインに接続されている。ｎＭＯＳ８１４のゲートには入力信号ＰＤＸが入力され、ソースは抵抗Ｒｃを介して接地されている。ｐＭＯＳ８１１のドレインとｎＭＯＳ８１３のドレインとの間のノード（黒丸で示している）と、ｐＭＯＳ８１２のドレインとｎＭＯＳ８１４のドレインとの間のノードは接続されており、これらのノードからドライバ回路８１０の出力信号ＴＸＯＰが引き出される。

ドライバ回路８２０の回路構成はドライバ回路８１０と同様であり、入力信号ＩＰＸの代わりに入力信号ＩＮＸが入力されており、入力信号ＩＰの代わりに入力信号ＩＮが入力されており、ノードから出力信号ＴＸＯＮが引き出される。

受信装置９００は、ＡＣカップリング容量Ｃａ１，Ｃａ２、抵抗Ｒｆ１，Ｒｆ２を有している。ドライバ回路８１０の出力信号ＴＸＯＰは、ＡＣカップリング容量Ｃａ１の一方の端子に入力され、ドライバ回路８２０の出力信号ＴＸＯＮは、ＡＣカップリング容量Ｃａ２の一方の端子入力されている。ＡＣカップリング容量Ｃａ１，Ｃａ２の他方の端子は、抵抗Ｒｆ１，Ｒｆ２を介して接続されている。また、直列に接続された抵抗Ｒｆ１，Ｒｆ２間のノードには、センタータップ電圧ＶＤＤｂが印加される。

通常動作の場合、ドライバ回路８１０に入力される入力信号ＩＰ，ＩＰＸと、ドライバ回路８２０に入力される入力信号ＩＮ，ＩＮＸとは差動入力信号となる。なお、各ドライバ回路８１０，８２０に入力される２つの入力信号は同じ論理信号である。たとえば、通常動作時は、入力信号ＩＰ，ＩＰＸが“Ｈレベル”の信号の場合、入力信号ＩＮ，ＩＮＸは“Ｌレベル”の信号となる。このとき、ドライバ回路８１０では、ｐＭＯＳ８１１がオフし、ｎＭＯＳ８１３がオンする。また、コモン電圧を発生させるため、入力信号ＰＤをＬレベル、入力信号ＰＤＸをＨレベルとして、ｐＭＯＳ８１２及びｎＭＯＳ８１４をオンする。このとき、出力信号ＴＸＯＰは、Ｌレベルとなる。すなわち、ドライバ回路８１０，８２０はインバータ動作を行う。

パワーダウン時には、ドライバ回路８１０，８２０の全てのｐＭＯＳ８１１，８１２、ｎＭＯＳ８１３，８１４をオフするような入力信号ＩＰ，ＩＰＸ，ＩＮ，ＩＮＸ，ＰＤ，ＰＤＸを入力し、消費電流を最小にする。

また、ドライバ回路８１０，８２０において、前段のｐＭＯＳ８１１及びｎＭＯＳ８１３をオフするようにして、後段のｐＭＯＳ８１２及びｎＭＯＳ８１４をオンすることで、出力信号ＴＸＯＰ，ＴＸＯＮをコモン電圧とすることができる。これは、ＰＣＩ−ＥｘｐｒｅｓｓのＥｌｅｃｔｒｉｃａｌ Ｉｄｌｅ状態に対応する。

通常動作時の出力信号ＴＸＯＰ，ＴＸＯＮの振幅や、コモン電圧は電源電圧ＶＤＤａ、抵抗Ｒａ１，Ｒａ２，Ｒｂ，Ｒｃ，Ｒｆ１，Ｒｆ２の値によって決まる。リターンロスの規格を満たすために、たとえば、抵抗Ｒｆ１，Ｒｆ２の抵抗値Ｒｆを５０ｏｈｍとした場合、抵抗Ｒａ１，Ｒａ２の抵抗値をＲａ、抵抗Ｒｂ，Ｒｃの抵抗値をそれぞれの符号で示すと、１／５０＝１／Ｒｆ＝１／Ｒａ＋１／Ｒｂ＋１／Ｒｃとすることが必要である。なお、このときの抵抗値Ｒａ，Ｒｂ，Ｒｃは、ｐＭＯＳ８１１，８１２、ｎＭＯＳ８１３，８１４のオン抵抗を含めて計算する必要がある。

なお、受信装置９００側のセンタータップ電圧ＶＤＤｂは０Ｖの場合もある。また、ＡＣカップリング容量Ｃａ１，Ｃａ２は使わずにＤＣカップリングにする場合もある。また、図２９のような抵抗とｎＭＯＳ及びｐＭＯＳによるスイッチからなる出力段の回路を更に追加することで、ＰＣＩ−ＥｘｐｒｅｓｓのＰｒｅ−ｅｍｐｈａｓｉｓとＤｅ−ｅｍｐｈａｓｉｓを行うことも可能である。

このような抵抗分割によって必要な電流量を得る送信装置８００ａには、以下のような利点があった。
出力信号ＴＸＯＰ，ＴＸＯＮの振幅（出力振幅）は電源電圧ＶＤＤａと抵抗Ｒａ１，Ｒａ２，Ｒｂ，Ｒｃ，Ｒｆ１，Ｒｆ２の値によって決まる。抵抗はパッシブ素子なので、電源電圧変動がそのまま出力振幅変動となり、出力振幅は、電源電圧ＶＤＤａ＝０Ｖで０Ｖを通る直線となる。したがって、期待どおりの振幅やコモン電圧が得やすい。

また、同じ設計条件、測定条件では、ほぼ同程度の出力振幅やコモン電圧が得られる。出力信号ＴＸＯＰ，ＴＸＯＮの立ち上がり時間や立ち下がり時間が早い。リターンロス特性がかなりよく、期待値どおりの値が得やすい。コモン電圧を決めるための抵抗部分で電源電圧ＶＤＤａからグランドへ電流が流れるが、それ以外は受信装置９００側へ電流が流れるので、消費電流が少ないなどの利点があった。

上記の送信装置８００ａは抵抗分割によって必要な電流量を得るものであるが、電流源を用いるものも知られている。
図３０は、他の従来の送信装置及び受信装置の回路構成を示す図である。

受信装置９００は図２９と同じ構成であるので同一符号としている。
送信装置８００ｂは、電流源８３０，８３１、ｐＭＯＳ８３２，８３３、ｎＭＯＳ８３４，８３５、抵抗Ｒｄ１，Ｒｄ２を有している。

電源電圧ＶＤＤａを一方の端子に入力する電流源８３０は、ｐＭＯＳ８３２，８３３のソース側に電流Ｉａを供給する。ｐＭＯＳ８３２のゲートには、入力信号ＩＰＸが入力され、ドレインはｎＭＯＳ８３４のドレインに接続されている。ｐＭＯＳ８３３のゲートには入力信号ＩＮＸが入力され、ドレインはｎＭＯＳ８３５のドレインに接続されている。ｎＭＯＳ８３４，８３５のソースは電流源８３１に接続されている。電流源８３１は接地されている。また、ｐＭＯＳ８３２のドレインとｎＭＯＳ８３４のドレイン間のノードと、ｐＭＯＳ８３３のドレインとｎＭＯＳ８３５のドレイン間のノードとの間には、抵抗Ｒｄ１と抵抗Ｒｄ２が直列に接続されている。抵抗Ｒｄ１，Ｒｄ２間のノードには、コモン電圧を設定するために、たとえば、電源電圧ＶＤＤａの１／２の電圧が印加されている。送信装置８００ｂの差動の出力信号ＴＸＯＰ，ＴＸＯＮは、抵抗Ｒｄ１，Ｒｄ２の直列回路の両端のノードから引き出される。

通常動作の場合、入力信号ＩＰ，ＩＰＸと、入力信号ＩＮ，ＩＮＸとは差動入力信号となり、出力信号ＴＸＯＰ，ＴＸＯＮは反転しインバータと同様な動作を行う。
パワーダウン時には、ｐＭＯＳ８３２，８３３、ｎＭＯＳ８３４，８３５をオフするような入力信号ＩＰ，ＩＰＸ，ＩＮ，ＩＮＸ，ＰＤ，ＰＤＸを入力し、消費電流を最小にする。

図３０の送信装置８００ｂでは、電源電圧ＶＤＤａの１／２で、コモン電圧による電圧固定端を生成しているが、他にも、抵抗分割や、アンプを用いたり、フィードバック回路を用いてコモン電圧を生成する手法がある。

通常動作時の出力信号ＴＸＯＰ，ＴＸＯＮの振幅やコモン電圧は、電流源８３０，８３１の電流Ｉａ、抵抗Ｒｄ１，Ｒｄ２，Ｒｆ１，Ｒｆ２、コモン電圧の生成方法に依存する。電流源８３０，８３１自体は、基本的には出力抵抗値が無限大（ハイインピーダンス）である。そのため、リターンロスの規格を満たすために、たとえば、抵抗Ｒｆ１，Ｒｆ２を５０ｏｈｍとした場合、抵抗Ｒｄ１，Ｒｄ２も５０ｏｈｍとすることが必要である。

電流源８３０，８３１の電流Ｉａとしては、抵抗Ｒｄ１，Ｒｄ２と、抵抗Ｒｆ１，Ｒｆ２に同じ電流量を流す必要があるので、抵抗Ｒｆ１，Ｒｆ２で必要な電流の２倍の電流を生成する必要となる。

なお、図３０のような電流源８３０，８３１とｐＭＯＳ８３２，８３３及びｎＭＯＳ８３４，８３５によるスイッチからなる出力段の回路を更に追加することで、ＰＣＩ−ＥｘｐｒｅｓｓのＰｒｅ−ｅｍｐｈａｓｉｓとＤｅ−ｅｍｐｈａｓｉｓを行うことも可能である。

このような電流源８３０，８３１によって必要な電流量を得る送信装置８００ｂでは、以下のような利点があった。
電流源８３０，８３１を用いることで、ほぼ期待値どおりの電流Ｉａを生成するので、電源電圧ばらつき、温度ばらつき、プロセスばらつきによる出力信号ＴＸＯＰ，ＴＸＯＮの振幅ばらつきが少ない。ｐＭＯＳ８３２，８３３、ｎＭＯＳ８３４，８３５のばらつきを抑えることで、同じ条件での出力信号ＴＸＯＰ，ＴＸＯＮの振幅ばらつきが抑えられる。

出力信号ＴＸＯＰ，ＴＸＯＮの振幅は電流源８３０，８３１を、複数のＭＯＳＦＥＴによるカレントミラー回路で構成して、そのミラー比で変更できるので振幅の微調整が行いやすい。

図３１は、電流源のカレントミラー回路の例である。
ここでは、ｍ個のｐＭＯＳ８４１−１，８４１−２，…，８４１−ｍと、Ｍ個のｐＭＯＳ８４２−１，８４２−２，…，８４２−Ｍによりカレントミラー回路を構成している例を示している。

ｐＭＯＳ８４１−１〜８４１−ｍのドレインに接続した電流源８４０の電流をＩａａとした場合、ｐＭＯＳ８４２−１〜８４２−Ｍのドレインの電流Ｉａ（図３０の電流源８３０，８３１の電流Ｉａとして用いるので同一符号としている）は、（Ｍ／ｍ）×Ｉａａとなる。つまり、同じ大きさのＭＯＳＦＥＴを用いた場合、ミラー比（Ｍ／ｍ）を変更することで図３０の電流源８３０，８３１の電流Ｉａを微調整でき、出力信号ＴＸＯＰ，ＴＸＯＮの微調整もできる。
特開２００７−３６８４８号公報 LVDS Owner's Manual - 3rd Edition, ［平成１９年６月２６日検索］、インターネット＜URL : http://www.national.com/appinfo/lvds/0,1798,100,00.html＞

しかし、従来の送信装置では、高速データ信号における波形品質を保つための様々な規格値を同時に満たすことは困難であった。
たとえば、図２９で示したような送信装置８００ａのように抵抗分割で必要な電流量を得るタイプでは、以下のような問題があった。

抵抗分割による必要な電流量を得る送信装置では、出力振幅は電源電圧と抵抗値によって決まる。図２９では、抵抗Ｒａ１，Ｒａ２，Ｒｂ，Ｒｃ，Ｒｆ１，Ｒｆ２の抵抗値である。抵抗は、線形パッシブ素子なので、電源電圧変動がそのまま出力振幅変動となる。これにより、出力信号ＴＸＯＰ，ＴＸＯＮの振幅ばらつきが規格を満たさなくなる場合があった。

また、出力振幅は電源電圧と抵抗値によって決まることから、出力振幅の微調整が困難であった。出力振幅を調整する際には、抵抗値を変更することになるが、リターンロスの規格を満たすために一定の終端抵抗を保つ必要があり困難であった。

一方、図３０で示したような送信装置８００ｂのように電流源により必要な電流量を得るタイプにも、以下のような問題があった。
電流源の電流値によって出力信号ＴＸＯＰ，ＴＸＯＮの振幅やコモン電圧が決まるので、図３０のような送信装置８００ｂにおいて、電流源８３０，８３１の電流値が期待値どおりでないと、出力信号ＴＸＯＰ，ＴＸＯＮの振幅が期待値どおり得られない。また、電流源８３０，８３１の電流値がほぼそろっていないと、コモン電圧がＶＤＤａ／２からずれてしまう。

また、電流源のサイズが大きくなると容量が増えて、出力信号ＴＸＯＰ，ＴＸＯＮの立ち上がり時間や立ち下がり時間が遅くなる。
また、リターンロスの規格を満たすことが難しいという問題もある。理想的な電流源はインピーダンス無限大であるが、実際には数ｋｏｈｍである。また、電流源のサイズが大きくなると容量が増える。このため、高周波帯域で送信側のインピーダンスが下がり、リターンロスが悪くなる。

また、送信装置８００ｂでは、リターンロスの規格を満たすために、抵抗Ｒｄ１，Ｒｄ２を有している。しかし、受信装置９００の抵抗Ｒｆ１，Ｒｆ２と同じ電流量を流す必要があったため、電流源８３０，８３１では、抵抗Ｒｆ１，Ｒｆ２に流れる電流の２倍の電流を流す必要があり、消費電流の増大につながる問題があった。図３０のように電源電圧ＶＤＤａ／２を抵抗Ｒｆ１，Ｒｆ２間に印加して電圧固定端を生成する代わりに、アンプや、フィードバック回路を追加した場合でも、同様に消費電流の増大につながる問題があった。

本発明はこのような点に鑑みてなされたものであり、高速データ信号における波形品質を保つための様々な規格値を同時に満たすような送信装置を提供することを目的とする。

本発明者らは、電源電圧に基づく抵抗分割により出力信号を生成するドライバ回路部と、前記電源電圧の変化に応じた電流を生成し、前記ドライバ回路部から出力される前記出力信号の振幅を、前記電流により補正する出力振幅補正部と、を有することを特徴とする送信装置を提案する。

本発明は、電源電圧をもとに抵抗分割で出力信号を生成し、電源電圧の変化に応じて生成した電流により、ドライバ回路部から出力された出力信号の振幅を補正するので、抵抗分割による出力信号生成の問題点であった電源電圧のばらつきに起因する出力振幅ばらつきを抑制できる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態の送信装置及び受信装置の回路構成を示す図である。
第１の実施の形態の送信装置１００は、ドライバ回路部１１０と出力振幅補正部１２０とを有している。ドライバ回路部１１０が出力信号ＴＸＯＰ，ＴＸＯＮを生成し、出力振幅補正部１２０が、出力信号ＴＸＯＰ，ＴＸＯＮの振幅（出力振幅）を補正する構成となっている。

ドライバ回路部１１０は、２つのドライバ回路１１０ａ，１１０ｂを有しており、電源電圧ＶＤＤａを抵抗分割して、ドライバ回路１１０ａからは出力信号ＴＸＯＰ、ドライバ回路１１０ｂからは出力信号ＴＸＯＮを出力する。入力信号ＩＰ，ＩＰＸ，ＩＮ，ＩＮＸはメインシグナルであり、その他の入力信号ＰＤ，ＰＤＸ，ＩＤＬＥ，ＩＤＬＥＸは、コモン電圧やアイドル時の電圧を抵抗分割により得るために用いられる信号である。

ドライバ回路１１０ａは、ｐＭＯＳ１１１，１１２，１１３、ｎＭＯＳ１１４，１１５，１１６、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６を有している。
ｐＭＯＳ１１１のゲートには入力信号ＩＰＸが入力され、ソースには抵抗Ｒ１を介して電源電圧ＶＤＤａが印加される。ｐＭＯＳ１１１のドレインはｎＭＯＳ１１４のドレインに接続されている。ｎＭＯＳ１１４のゲートには入力信号ＩＰが入力され、ソースは抵抗Ｒ２を介して接地されている。ｐＭＯＳ１１２のゲートには入力信号ＰＤが入力され、ソースには抵抗Ｒ３を介して電源電圧ＶＤＤａが印加されている。ｐＭＯＳ１１２のドレインはｎＭＯＳ１１５のドレインに接続されている。ｎＭＯＳ１１５のゲートには入力信号ＰＤＸが入力され、ソースは抵抗Ｒ４を介して接地されている。ｐＭＯＳ１１３のゲートには入力信号ＩＤＬＥＸが入力され、ソースには抵抗Ｒ５を介して電源電圧ＶＤＤａが印加されている。ｐＭＯＳ１１３のドレインはｎＭＯＳ１１６のドレインに接続されている。ｎＭＯＳ１１６のゲートには入力信号ＩＤＬＥが入力され、ソースは抵抗Ｒ６を介して接地されている。ｐＭＯＳ１１１のドレインとｎＭＯＳ１１４のドレインとの間のノードと、ｐＭＯＳ１１２のドレインとｎＭＯＳ１１５のドレインとの間のノードと、ｐＭＯＳ１１３のドレインとｎＭＯＳ１１６のドレインとの間のノードとは接続されており、これらのノードからドライバ回路１１０ａの出力信号ＴＸＯＰが引き出される。

ドライバ回路１１０ｂも同様の構成であり、入力信号ＩＰＸの代わりに入力信号ＩＮＸが入力されており、入力信号ＩＰの代わりに入力信号ＩＮが入力される。
出力振幅補正部１２０は、出力信号ＴＸＯＰ，ＴＸＯＮの振幅を補正する機能を有している。出力振幅補正部１２０は、電流源１２１，１２２、電流調整回路１２３、ｐＭＯＳ１２４，１２５、ｎＭＯＳ１２６，１２７を有している。これらのＭＯＳＦＥＴは、入力信号ＩＰ，ＩＰＸ，ＩＮ，ＩＮＸに応じて、電流源１２１，１２２と、出力信号ＴＸＯＰ，ＴＸＯＮの信号線との接続をオンまたはオフするスイッチ回路として機能している。

一方の端子を電源端子（電源電圧ＶＤＤａが供給される電源端子。以下ＶＤＤａ端子と呼ぶ場合もある）に接続した電流源１２１は、ｐＭＯＳ１２４，１２５のソース側に電流Ｉ１を供給する。ｐＭＯＳ１２４のゲートには、入力信号ＩＰＸが入力され、ドレインはｎＭＯＳ１２６のドレインに接続されている。ｐＭＯＳ１２５のゲートには入力信号ＩＮＸが入力され、ドレインはｎＭＯＳ１２７のドレインに接続されている。ｎＭＯＳ１２６，１２７のソースは電流源１２２に接続されている。電流源１２２はグランドに接続されている。

ｐＭＯＳ１２４，１２５がオンのときは、電流源１２１からの電流Ｉ１がＴＸＯＰまたはＴＸＯＮに加わり、ｎＭＯＳ１２６，１２７がオンのときは、電流源１２２の電流Ｉ１がＴＸＯＰまたはＴＸＯＮの電流を抜き取る。

また、ｐＭＯＳ１２４のドレインとｎＭＯＳ１２６のドレイン間のノードには、ドライバ回路１１０ａから受信装置２００まで伸びる出力信号ＴＸＯＰの信号線が接続され、そのノードに流れる電流Ｉ１によって補正された出力信号ＴＸＯＰが受信装置２００に出力される。同様に、ｐＭＯＳ１２５のドレインとｎＭＯＳ１２７のドレイン間のノードには、ドライバ回路１１０ｂから受信装置２００まで伸びる出力信号ＴＸＯＮの信号線が接続され、そのノードに流れる電流Ｉ１によって補正された出力信号ＴＸＯＮが受信装置２００に出力される。

電流調整回路１２３は、電流源１２１，１２２で生成する電流Ｉ１を、電源電圧ＶＤＤａの変化に応じて調整する。
なお、出力振幅補正部１２０で生成する電流Ｉ１は、ドライバ回路部１１０で生成する電流より少ないものであり、ドライバ回路部１１０からの出力信号ＴＸＯＰ，ＴＸＯＮを補正するものである。

受信装置２００は、ＡＣカップリング容量Ｃ１，Ｃ２、抵抗Ｒ７，Ｒ８を有している。送信装置１００の出力信号ＴＸＯＰは、ＡＣカップリング容量Ｃ１の一方の端子に入力され、出力信号ＴＸＯＮは、ＡＣカップリング容量Ｃ２の一方の端子入力されている。ＡＣカップリング容量Ｃ１，Ｃ２の他方の端子は、抵抗Ｒ７，Ｒ８を介して接続されている。また、直列に接続された抵抗Ｒ７，Ｒ８間のノードには、センタータップ電圧ＶＤＤｂが印加される。

なお、受信装置２００側のセンタータップ電圧ＶＤＤｂは０Ｖの場合もある。また、ＡＣカップリング容量Ｃ１，Ｃ２は使わずにＤＣカップリングにする場合もある。
以下、第１の実施の形態の送信装置１００の動作を説明する。

通常動作の場合、ドライバ回路１１０ａに入力されるメインシグナルである入力信号ＩＰ，ＩＰＸと、ドライバ回路１１０ｂに入力されるメインシグナルである入力信号ＩＮ，ＩＮＸとは差動入力信号となる。なお、ドライバ回路１１０ａに入力される入力信号ＩＰと入力信号ＩＰＸは同じ論理信号である。また、ドライバ回路１１０ｂに入力される入力信号ＩＮと入力信号ＩＮＸは同じ論理信号である。

たとえば、入力信号ＩＰ，ＩＰＸがＨレベルの信号の場合、入力信号ＩＮ，ＩＮＸはＬレベルの信号となる。このとき、ドライバ回路１１０ａではｐＭＯＳ１１１がオフし、ｎＭＯＳ１１４がオンする。また、コモン電圧を設定するために、入力信号ＰＤをＬレベル、入力信号ＰＤＸをＨレベルとして、ｐＭＯＳ１１２、ｎＭＯＳ１１５をともにオンする。また、入力信号ＩＤＬＥをＬレベル、入力信号ＩＤＬＥＸをＨレベルとし、ｐＭＯＳ１１３、ｎＭＯＳ１１６をともにオフする。このとき、出力信号ＴＸＯＰはＬレベルの信号となる。すなわちドライバ回路１１０ａ，１１０ｂはインバータ回路として機能し、メインシグナルに対して、異符号の信号（反転信号）が出力される。

一方、出力振幅補正部１２０では、入力信号ＩＰ，ＩＰＸがＨレベル、入力信号ＩＮ，ＩＮＸがＬレベルなので、ｐＭＯＳ１２４とｎＭＯＳ１２７はオフし、ｎＭＯＳ１２６とｐＭＯＳ１２５がオンする。これによって、電流源１２１からの電流Ｉ１が、ｐＭＯＳ１２５のソース−ドレイン間に流れ、Ｈレベルとなる出力信号ＴＸＯＮの電圧を引き上げる。また、電流源１２２で生成される電流Ｉ１が、ｎＭＯＳ１２６のドレイン−ソース間に流れ、Ｌレベルとなる出力信号ＴＸＯＰの電圧を引き下げる。これによって、出力信号ＴＸＯＰ，ＴＸＯＮの振幅が増加する。

なお、通常時の出力信号ＴＸＯＰ，ＴＸＯＮの振幅やコモン電圧は、電源電圧ＶＤＤａ、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ７，Ｒ８及び、電流源１２１，１２２の電流Ｉ１によって決まる。また、リターンロスの規格を満たすために、５０ｏｈｍ伝送線路系の場合、抵抗値の値をそれぞれの符号で表し、Ｒ１＝Ｒ２、Ｒ７＝Ｒ８とした場合、１／５０＝１／Ｒ７（＝１／Ｒ８）＝１／Ｒ１（＝１／Ｒ２）＋１／Ｒ３＋１／Ｒ４とすることが必要である。なお、このときの抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値は、ｐＭＯＳ１１１，１１２、ｎＭＯＳ１１４，１１５のオン抵抗を含めて計算する必要がある。

パワーダウン時には、ドライバ回路１１０ａ，１１０ｂの全てのｐＭＯＳ１１１，１１２，１１３、ｎＭＯＳ１１４，１１５，１１６及び出力振幅補正部１２０のｐＭＯＳ１２４，１２５、ｎＭＯＳ１２６，１２７をオフするような入力信号ＩＰ，ＩＰＸ，ＩＮ，ＩＮＸ，ＰＤ，ＰＤＸ，ＩＤＬＥ，ＩＤＬＥＸを入力し、消費電流を最小にする。

ＩＤＬＥ状態としては、次の２通りが考えられる。
Ｓｅｒｉａｌ ＡＴＡのＯＯＢ（Out of Band）モードのように、終端抵抗を５０ｏｈｍにする必要がある場合、ｐＭＯＳ１１１，ｎＭＯＳ１１４及び、ｐＭＯＳ１２４，１２５、ｎＭＯＳ１２６，１２７をオフし、ｐＭＯＳ１１２，１１３、ｎＭＯＳ１１５，１１６をオンするような入力信号ＩＰ，ＩＰＸ，ＩＮ，ＩＮＸ，ＰＤ，ＰＤＸ，ＩＤＬＥ，ＩＤＬＥＸを入力する。これにより、コモン電圧と消費電流は、電源電圧ＶＤＤａ、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６によって決まり、１／５０＝１／Ｒ７（＝１／Ｒ８）＝１／Ｒ３＋１／Ｒ４＋１／Ｒ５＋１／Ｒ６とすることが必要である。なお、このときの抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６の抵抗値は、ｐＭＯＳ１１２，１１３、ｎＭＯＳ１１５，１１６のオン抵抗を含めて計算する必要がある。

ＰＣＩ−ＥｘｐｒｅｓｓのＥｌｅｃｔｒｉｃａｌ Ｉｄｌｅ状態のように、終端抵抗を５０ｏｈｍにする必要がない場合、ｐＭＯＳ１１３，ｎＭＯＳ１１６のみオンさせる。これにより、アイドル時のコモン電圧と消費電流は電源電圧ＶＤＤａ、抵抗Ｒ５，Ｒ６によって決まる。

図２は、送信装置の動作波形の一例を示す図である。
縦軸が電圧、横軸が時間を示している。
図では、通常動作時（ＡＣＴＩＶＥ）及びＩＤＬＥ時において、図上の入力信号ＩＰ，ＩＮが入力された場合の出力信号ＴＸＯＰ，ＴＸＯＮの様子を示している。通常動作時では、入力信号ＩＰと入力信号ＩＮは異符号であり、同符号のとき（時刻Ｔ１から時刻Ｔ２）、アイドル状態となっている。

前述したように、第１の実施の形態の送信装置１００において、出力振幅補正部１２０は、電流源１２１，１２２で生成する電流Ｉ１を、電源電圧ＶＤＤａの変化に応じて調整する電流調整回路１２３を有しており、出力信号ＴＸＯＰ，ＴＸＯＮの振幅を補正することができる。

図３は、第１の実施の形態の送信装置の電流調整回路によって生成される電流と、補正される出力振幅の例を示す図である。
図３の下段の図は、電源電圧ＶＤＤａと、電流源１２１，１２２で生成する電流Ｉ１の関係を示しており、縦軸が電流値、横軸が電源電圧ＶＤＤａを示している。

また、図３の上段の図は、電源電圧ＶＤＤａと出力信号ＴＸＯＰ，ＴＸＯＮの振幅の関係を示しており、縦軸が振幅、横軸が電源電圧ＶＤＤａを示している。なお、破線は補正前（出力振幅補正部１２０に入力する前）の出力信号ＴＸＯＰ，ＴＸＯＮの振幅を示している。実線は補正後の出力信号ＴＸＯＰ，ＴＸＯＮの振幅を示している。

また、図３では、電源電圧ＶＤＤａが電圧Ｖｔ−Ｖｍの範囲のときに出力振幅を補正する場合について示している。
図３の下段の図のように、電流調整回路１２３により、電圧Ｖｔ以上の電源電圧ＶＤＤａに対して、電源電圧ＶＤＤａが増加すると電流Ｉ１が線形に減少して、電圧Ｖｍで０になるようにしている。これにより、図３の上図のように、電源電圧ＶＤＤａが電圧Ｖｔのときに出力信号ＴＸＯＰ，ＴＸＯＮの振幅は補正前よりＶｕｐだけ増加され、電圧Ｖｍのときに補正前の特性と一致するようになる。すなわち、図のように電源電圧ＶＤＤａがばらついても、振幅のばらつきを抑えることができる。

図３の下段の図のような特性の電流Ｉ１は、以下のような電流調整回路１２３を用いることにより生成できる。
図４は、電源電圧の増加に伴って電流値を減少させる電流調整回路及び電流源の回路構成例を示す図である。

電流調整回路１２３は、電流減少回路１３０と、電流乗算（増幅）回路１４０を有している。
電流減少回路１３０は、電流源１３１，１３２、ｎＭＯＳ１３３，１３４，１３５，１３６，１３７、抵抗Ｒ１０，Ｒ１１を有している。

電流源１３１，１３２は、ＶＤＤａ端子に接続されており、ｎＭＯＳ１３３，１３４のドレインに電流Ｉ２を供給する。ｎＭＯＳ１３３のゲートは自身のドレインに接続されるともに、ｎＭＯＳ１３４，１３６のゲートとも接続される。ｎＭＯＳ１３３のソースは抵抗Ｒ１０を介して接地されている。ｎＭＯＳ１３４のソースは、ｎＭＯＳ１３５のドレインと接続されている。ｎＭＯＳ１３５のゲートは、ｎＭＯＳ１３４のドレインと接続されるとともに、ｎＭＯＳ１３７のゲートに接続されている。ｎＭＯＳ１３５及びｎＭＯＳ１３７のソースは接地されている。ｎＭＯＳ１３６のソースはｎＭＯＳ１３７のドレインと接続されており、ｎＭＯＳ１３６，１３７間のノードには、抵抗Ｒ１１の一方の端子が接続されている。抵抗Ｒ１１の他方の端子は、ＶＤＤａ端子に接続されている。電流減少回路１３０の出力は、ｎＭＯＳ１３６のドレイン−ソース間の電流（電流Ｉ４）となる。

このような電流減少回路１３０において、抵抗Ｒ１０に印加される電圧Ｖａは、Ｖａ＝Ｉ２×Ｒ１０となる。ｎＭＯＳ１３７には、カレントミラー回路によって、電流Ｉ２が流れる。また、ｎＭＯＳ１３６，１３７間のノードの電圧は電圧Ｖａとなるため、抵抗Ｒ１１に流れる電流Ｉ３＝（ＶＤＤａ−Ｖａ）／Ｒ１１＝（ＶＤＤａ−Ｉ２×Ｒ１０）／Ｒ１１となる。

したがって、電流減少回路１３０の出力である電流Ｉ４は、Ｉ４＝Ｉ２−Ｉ３＝（１＋Ｒ１０／Ｒ１１）×Ｉ２−ＶＤＤａ／Ｒ１１となり、電源電圧ＶＤＤａが増加するにつれて減少する関数となる。

電流乗算回路１４０は、ｍ個のｐＭＯＳ１４１−１〜１４１−ｍと、Ｍ個のｐＭＯＳ１４２−１〜１４２−Ｍと、ｐＭＯＳ１４３、ｎＭＯＳ１４４，１４５を有している。
ｐＭＯＳ１４１−１〜１４１−ｍとｐＭＯＳ１４２−１〜１４２−Ｍとはミラー比ｍ：Ｍのカレントミラー回路を構成している。ｐＭＯＳ１４１−１〜１４１−ｍのドレインは互いに接続されているとともに、電流減少回路１３０のｎＭＯＳ１３６のドレインに接続されている。ｐＭＯＳ１４１−１〜１４１−ｍ，１４２−１〜１４２−ＭのソースはＶＤＤａ端子と接続している。また、ｐＭＯＳ１４２−１〜１４２−Ｍのドレインは互いに接続されているとともに、ｎＭＯＳ１４４のドレインに接続されている。ｎＭＯＳ１４４のゲートは自身のドレインに接続されるとともに、ｎＭＯＳ１４５及び、電流源１２２（ｎＭＯＳのゲート）に接続される。ｎＭＯＳ１４４，１４５のソースはともに接地されている。ｎＭＯＳ１４５のドレインは、ｐＭＯＳ１４３のドレインに接続されている。ｐＭＯＳ１４３のソースはＶＤＤａ端子と接続している。ｐＭＯＳ１４３のゲートは、自身のドレインと接続されるとともに、電流源１２１（ｐＭＯＳのゲート）に接続される。

このような電流乗算回路１４０において、ミラー比ｍ：Ｍのカレントミラー回路に電流Ｉ４が入力されると、ｎＭＯＳ１４４に流れる電流Ｉ５は、Ｉ５＝（Ｍ／ｍ）×Ｉ４となる。ｎＭＯＳ１４４，１４５、ｐＭＯＳ１４３によるカレントミラー回路によって、電流源１２１，１２２では電流Ｉ１＝（Ｍ／ｍ）×｛（１＋Ｒ１０／Ｒ１１）×Ｉ２−ＶＤＤａ／Ｒ１１｝が流れることになる。

このようにして、電流調整回路１２３では、図３で示したような特性を持つ電流Ｉ１を生成することができ、電源電圧ＶＤＤａの変化による出力振幅ばらつきを抑制できる。
また、図４のような電流減少回路１３０を用いることにより、以下の理由で、温度ばらつきとプロセスばらつきによる出力振幅ばらつきも抑制できる。

チップ内の抵抗素子の抵抗値は一般に製造プロセスや温度で変動し、それによって出力振幅もばらつく。具体的には、抵抗値が小さいときには振幅が大きくなり、抵抗値が大きいときには振幅が小さくなる。

図４において、抵抗Ｒ１０，Ｒ１１が小さいとき電流Ｉ２は多くなり、抵抗Ｒ１０，Ｒ１１が大きいとき電流Ｉ２は少なくなる。これにより、抵抗Ｒ１０に印加される電圧Ｖａは一定である。電圧Ｖａが一定なので、抵抗Ｒ１１が小さいと電流Ｉ３が多くなり、電流減少回路１３０の出力である電流Ｉ４は少なくなる。一方抵抗Ｒ１１が大きいとき、電流Ｉ３が少なくなり電流Ｉ４は多くなる。

これによって、電流源１２１，１２２で生成される電流Ｉ１は、抵抗値が小さいときには少なくなるので、出力振幅の増加を抑制する方向に働き、抵抗値が大きいときには電流Ｉ１は多くなるので、出力振幅の減少を抑制する方向に働く。したがって、温度ばらつきとプロセスばらつきに起因する出力振幅ばらつきを抑制できる。

ところで、図１の電流源１２１，１２２で、電源電圧ＶＤＤａに依存しない一定の電流を生成することで、出力信号ＴＸＯＰ，ＴＸＯＮの振幅の微調整を行うことができる。
図５は、振幅調整用に電流源が生成する電流及び出力振幅の電源電圧に対する特性の例を示す図である。

図５の下段の図は、電源電圧ＶＤＤａと、電流源１２１，１２２で生成する電流Ｉ１の関係を示しており、縦軸が電流値、横軸が電源電圧ＶＤＤａを示している。
また、図５の上段の図は、電源電圧ＶＤＤａと出力信号ＴＸＯＰ，ＴＸＯＮの振幅の関係を示しており、縦軸が振幅、横軸が電源電圧ＶＤＤａを示している。なお、破線は補正前の出力信号ＴＸＯＰ，ＴＸＯＮの振幅を示している。実線は補正後の出力信号ＴＸＯＰ，ＴＸＯＮの振幅を示している。

また、図５では、電源電圧ＶＤＤａが電圧Ｖｔ−Ｖｍの範囲のときに出力振幅を補正する場合について示している。
図５の下段の図のように、電流調整回路１２３により、電圧Ｖｔの電源電圧ＶＤＤａに対して、電源電圧ＶＤＤａによらず一定の電流Ｉ１を生成するようにしている。これにより、図５の上段の図のように、電源電圧ＶＤＤａがＶｔを超えると、振幅が電源電圧によらずに一様に増え、微調整が可能となる。

図５の下段の図のような特性の電流Ｉ１は、図４で示したような電流調整回路１２３において、電流減少回路１３０の抵抗Ｒ１１を除いて、電流Ｉ４＝Ｉ２とした回路により生成できる。電流乗算回路１４０のミラー比を変更することで、電流量が変更でき、出力信号ＴＸＯＰ，ＴＸＯＮの振幅の微調整が行いやすい。

しかしながら、図５の下段の図のような電源電圧ＶＤＤａに依存しない電流Ｉ１を生成した場合、出力信号ＴＸＯＰ，ＴＸＯＮの振幅は、図５の上段の図のように電源電圧ＶＤＤａの変化によってばらついてしまう。

そのため、電流調整回路１２３により電流源１２１，１２２で以下のような電流を生成すればよい。
図６は、電源電圧ばらつきによる出力振幅ばらつきの抑制と振幅微調整を行う際に生成する電流と、補正される出力振幅の例を示す図である。

図６の下段の図は、電源電圧ＶＤＤａと、電流源１２１，１２２で生成する電流Ｉ１の関係を示しており、縦軸が電流値、横軸が電源電圧ＶＤＤａを示している。
また、図６の上段の図は、電源電圧ＶＤＤａと出力信号ＴＸＯＰ，ＴＸＯＮの振幅の関係を示しており、縦軸が振幅、横軸が電源電圧ＶＤＤａを示している。なお、破線は補正前の出力信号ＴＸＯＰ，ＴＸＯＮの振幅を示している。実線は補正後の出力信号ＴＸＯＰ，ＴＸＯＮの振幅を示している。

また、図６では、電源電圧ＶＤＤａが電圧Ｖｔ−Ｖｍの範囲のときに出力振幅を補正する場合について示している。
図６の下段の図のように、電流調整回路１２３により、電圧Ｖｔ以上の電源電圧ＶＤＤａに対して、図３で示したような電源電圧ＶＤＤａが増加すると線形に減少するような電流Ｉ１ａの関数と、図５で示したような電源電圧ＶＤＤａによらず一定の電流値を示すような電流Ｉ１ｂの関数とを合成した電流Ｉ１を生成するようにしている。これにより、図６の上段の図のように、電源電圧ＶＤＤａが電圧Ｖｔのときに出力信号ＴＸＯＰ，ＴＸＯＮの振幅は補正前よりＶｕｐ１だけ増加され、電圧Ｖｍでは、一定電流の分だけ電圧が補正前よりもＶｕｐ２だけ増加する。

図６の下段の図のような特性を示す電流Ｉ１は、以下のような電流調整回路１２３ａを用いることにより生成できる。
図７は、電源電圧ばらつきによる出力振幅ばらつきの抑制と振幅微調整を行うための電流を生成する電流調整回路及び電流源の回路構成を示す図である。

電流調整回路１２３ａは、電流減少回路１３０ａ、電流定数回路１３０ｂ、電流乗算回路１５０，１６０，１７０と、電流加算回路１８０を有している。
電流減少回路１３０ａにおいて、図４と同じ構成については同一符号としている。電流定数回路１３０ｂは、電流減少回路１３０ａに含まれ、ｎＭＯＳ１３８，１３９により、電流定数回路１３０ｂの出力を電流乗算回路１５０に伝達している。ｎＭＯＳ１３８のドレインは、電流乗算回路１５０のｐＭＯＳ１５１のドレインに接続されており、ソースはｎＭＯＳ１３９のドレインに接続されており、ゲートは、ｎＭＯＳ１３３，１３４，１３６，１３８のゲートと、ｎＭＯＳ１３３のドレインに接続されている。ｎＭＯＳ１３９のゲートはｎＭＯＳ１３５，１３７のゲートとｎＭＯＳ１３４のドレインに接続されており、ソースは接地されている。

電流乗算回路１５０は、カレントミラー回路を構成しており、電流定数回路１３０ｂから出力される電流をミラー比に応じて調整する。なお、図示を簡略化するため、ｐＭＯＳ１５１，１５２を１つずつ示しているが、図４で示したようにそれぞれ複数設けてもよい。以下に示す電流乗算回路１６０，１７０も同じである。

電流乗算回路１６０は、ｐＭＯＳ１６１，１６２により、カレントミラー回路を構成しており、電流減少回路１３０ａから出力される電流をミラー比に応じて調整する。
電流乗算回路１７０は、電流加算回路１８０から出力される電流を調整する機能を有し、ｎＭＯＳ１７１，１７２、ｐＭＯＳ１７３を有している。ｎＭＯＳ１７１，１７２、電流源１２２によりカレントミラー回路を構成している。また、ｐＭＯＳ１７３と電流源１２１によりカレントミラー回路を構成している。

電流加算回路１８０は、電流乗算回路１５０と電流乗算回路１６０の電流を加算して電流乗算回路１７０に入力する機能を有し、電流乗算回路１５０のｐＭＯＳ１５２と、電流乗算回路１６０のｐＭＯＳ１６２のドレインを接続した構成となっている。

このような構成の電流調整回路１２３ａにより、図６の下図で示したような特性の電流Ｉ１を生成することができ、電源電圧ＶＤＤａの変化による出力振幅ばらつきと、振幅の微調整とを両方実現できる。また、図４と同様の電流減少回路１３０ａを用いていることから、温度ばらつきやプロセスばらつきに起因する出力振幅ばらつきも抑制できる。

また、出力振幅補正部１２０において、出力振幅を補正するために生成する電流Ｉ１は少なくてよいので、電流源１２１，１２２の回路サイズを小さくすることが可能である。電流源１２１，１２２のサイズを小さくすることで、出力信号ＴＸＯＰ，ＴＸＯＮの負荷容量を減らすことができ、出力信号ＴＸＯＰ，ＴＸＯＮの立ち上がり時間及び立ち下がり時間を速くすることができる。また、これにより高周波側でのインピーダンス低下が低減され、リターンロスの悪化が低減される。

また、出力信号ＴＸＯＰ，ＴＸＯＮの信号線に対して、電流Ｉ１を流さない場合、電流源１２１または電流源１２２は、ｐＭＯＳ１２４，１２５またはｎＭＯＳ１２６，１２７によって信号線から切り離すことにより、負荷容量を減らすことができ、高周波側でのインピーダンス低下が低減され、リターンロスの悪化が低減される。

また、コモン電圧を抵抗分割によって生成しているので、安定な電圧固定端を設定することができ、リターンロスの悪化が低減される。
このように、第１の実施の形態の送信装置１００によれば、高速データ信号における波形品質を保つための様々な規格値を同時に満たすことが可能になる。

次に、第２の実施の形態の送信装置を説明する。
第１の実施の形態の送信装置１００では、電源電圧ＶＤＤａが低いほど補正前よりも出力振幅が増加するような電流Ｉ１を生成して、電源電圧ばらつきによる出力振幅ばらつきを抑制した。しかし、以下のような構成にすることによって、電源電圧ＶＤＤａが高いほど補正前よりも出力振幅が減少するような電流Ｉ１を生成し、電源電圧ばらつきによる出力振幅ばらつきを抑制することができる。

図８は、第２の実施の形態の送信装置及び受信装置の回路構成を示す図である。
第１の実施の形態の送信装置１００と同じ構成要素については同一符号とし、説明を省略する。

第２の実施の形態の送信装置１００ａでは、出力振幅補正部１２０ａにおいて、第１の実施の形態の送信装置１００と異なり、ｐＭＯＳ１２４のゲートには入力信号ＩＮＸを入力し、ｎＭＯＳ１２６のゲートには入力信号ＩＮを入力している。また、ｐＭＯＳ１２５のゲートには入力信号ＩＰＸを入力し、ｎＭＯＳ１２７のゲートには入力信号ＩＰを入力している。

通常動作の際、たとえば、入力信号ＩＰ，ＩＰＸがＨレベルで入力信号ＩＮ，ＩＮＸがＬレベルの場合、出力信号ＴＸＯＰがＬレベル、出力信号ＴＸＯＮがＨレベルとなる。このとき、出力振幅補正部１２０ａでは、ｐＭＯＳ１２４、ｎＭＯＳ１２７がオンし、ｎＭＯＳ１２６、ｐＭＯＳ１２５がオフする。このとき、電流源１２１から電流Ｉ１によってＬレベルの出力信号ＴＸＯＰの電位は引き上げられ、電流源１２２からの電流Ｉ１によってＨレベルの出力信号ＴＸＯＮの電位は引き下げられる。したがって、電流Ｉ１によって、出力信号ＴＸＯＰ，ＴＸＯＮの出力振幅は小さくなる。

第２の実施の形態の送信装置１００ａにおいて、電流調整回路１２３ｂは、電源電圧ＶＤＤａに応じて以下のような電流Ｉ１を生成する。
図９は、第２の実施の形態の送信装置の電流調整回路によって生成される電流と、補正される出力信号の振幅の例を示す図である。

図９の下段の図は、電源電圧ＶＤＤａと、電流源１２１，１２２で生成する電流Ｉ１の関係を示しており、縦軸が電流値、横軸が電源電圧ＶＤＤａを示している。
また、図９の上段の図は、電源電圧ＶＤＤａと出力信号ＴＸＯＰ，ＴＸＯＮの振幅の関係を示しており、縦軸が振幅、横軸が電源電圧ＶＤＤａを示している。なお、破線は補正前（出力振幅補正部１２０ａに入力する前）の出力信号ＴＸＯＰ，ＴＸＯＮの振幅を示している。実線は補正後の出力信号ＴＸＯＰ，ＴＸＯＮの振幅を示している。

また、図９では、電源電圧ＶＤＤａが電圧Ｖｔ−Ｖｍの範囲のときに出力振幅を補正する場合について示している。
図９の下段の図のように、電流調整回路１２３ｂにより、電圧Ｖｔ以上の電源電圧ＶＤＤａに対して、電源電圧ＶＤＤａが増加するにつれて電流Ｉ１が線形に増加するようにしている。前述のように、第２の実施の形態の送信装置１００ａでは、電流Ｉ１により、出力振幅が小さくなるので、図９の上段の図のように、電圧Ｖｔでは、振幅は補正前と同じだが、電源電圧ＶＤＤａが増加するにしたがって、補正前より振幅が減少し、電圧Ｖｍのときには、補正前より振幅がＶｄｏｗｎだけ下がる。すなわち、図のように電源電圧ＶＤＤａがばらついても、振幅のばらつきを抑えることができる。

ところで、第１の実施の形態の送信装置１００と同様に、図１の電流源１２１，１２２で、電源電圧ＶＤＤａに依存しない一定の電流を生成することで、出力信号ＴＸＯＰ，ＴＸＯＮの振幅の微調整を行うことができる。

図１０は、振幅調整用に電流源が生成する電流及び出力振幅の電源電圧に対する特性の例を示す図である。
図１０の下段の図のように、電流調整回路１２３ｂにより、電圧Ｖｔ以上の電源電圧ＶＤＤａに対して、電源電圧ＶＤＤａによらず一定の電流Ｉ１を生成するようにしている。これにより、図１０の上段の図のように、電源電圧ＶＤＤａが電圧Ｖｔを超えると、振幅が電源電圧ＶＤＤａによらずに一様に（図では電圧Ｖｄｏｗｎ）減少し、微調整が可能となる。

しかしながら、図１０の下段の図のような電源電圧ＶＤＤａに依存しない電流Ｉ１を生成した場合、出力信号ＴＸＯＰ，ＴＸＯＮの振幅は、図１０の上段の図のように電源電圧ＶＤＤａの変化によってばらついてしまう。

そのため、電流調整回路１２３ｂにより、電流源１２１，１２２で以下のような電流を生成すればよい。
図１１は、電源電圧ばらつきによる出力振幅ばらつきの抑制と振幅微調整を行う際に生成する電流の特性と、補正される出力振幅の例を示す図である。

図１１の下段の図のように、電流調整回路１２３ｂにより、電圧Ｖｔの電源電圧ＶＤＤａに対して、図９で示したような電源電圧ＶＤＤａが増加すると線形に増加するような電流Ｉ１ｃの関数と、図１０で示したような電源電圧ＶＤＤａによらず一定の電流値を示すような電流Ｉ１ｄの関数とを合成した電流Ｉ１を生成するようにしている。これにより、図１１の上段の図のように、電源電圧ＶＤＤａがＶｔのときに出力信号ＴＸＯＰ，ＴＸＯＮの振幅は補正前より一定電流の分だけ電圧がＶｄｏｗｎ１だけ減少し、電圧Ｖｍでは、Ｖｄｏｗｎ２だけ減少する。

図９、図１１の下段の図のように、電源電圧ＶＤＤａの増加に伴って増加するような電流Ｉ１は、以下のような電流調整回路１２３ｂを用いることにより生成できる。
図１２は、電源電圧の増加に伴って電流値を増加させる電流調整回路及び電流源の回路構成例を示す図である。

電流調整回路１２３ｂは、電流減少回路１３０、電流乗算回路２１０，２２０，２３０，２４０、電流減算回路２５０を有している。
電流減少回路１３０は、図４と同じ構成であり同一符号としている。

電流乗算回路２１０は、カレントミラー回路を構成しており、電流減少回路１３０から出力される電流をミラー比に応じて調整する。なお、図示を簡略化するため、ｐＭＯＳ２１１，２１２を１つずつ示しているが、実際は、図４で示したようにそれぞれ複数設けてもよい。以下に示す電流乗算回路２２０，２３０，２４０も同じである。

電流乗算回路２２０は、電流減少回路１３０のｎＭＯＳ１３５との間でカレントミラー回路を構成するｎＭＯＳ２２３と、ｐＭＯＳ２２１，２２２を有している。ｐＭＯＳ２２１，２２２はカレントミラー回路を構成しており、電流減少回路１３０の電流Ｉ２をミラー比に応じて調整する。

電流乗算回路２３０は、ｎＭＯＳ２３１，２３２により、カレントミラー回路を構成しており、電流乗算回路２１０から出力される電流をミラー比に応じて調整する。
電流乗算回路２４０は、電流減算回路２５０から出力される電流をミラー比に応じて調整する機能を有し、ｎＭＯＳ２４１，２４２、ｐＭＯＳ２４３を有している。ｎＭＯＳ２４１，２４２のゲートは、電流源１２２に接続されており、ｐＭＯＳ２４３のゲートは電流源１２１に接続されている。ｎＭＯＳ２４１，２４２、電流源１２２と、ｐＭＯＳ２４３，電流源１２１は、それぞれカレントミラー回路を構成している。

電流減算回路２５０は、電流乗算回路２２０の出力電流から電流乗算回路２３０の出力電流を減算した電流を電流乗算回路２４０に入力する機能を有し、電流乗算回路２２０のｐＭＯＳ２２２のドレイン側のノードに、電流乗算回路２３０のｎＭＯＳ２３２のドレインと電流乗算回路２４０のｎＭＯＳ２４１のドレインとを接続した構成となっている。

前述したように、電流減少回路１３０の出力である電流Ｉ４は、Ｉ４＝Ｉ２−Ｉ３＝（１＋Ｒ１０／Ｒ１１）×Ｉ２−ＶＤＤａ／Ｒ１１となり、電源電圧ＶＤＤａが増加するにつれて減少する関数となる。電流乗算回路２１０，２２０，２３０のミラー比が１：１の場合、電流減算回路２５０の出力は、Ｉ２−Ｉ４＝Ｉ２−（１＋Ｒ１０／Ｒ１１）×Ｉ２＋ＶＤＤａ／Ｒ１１となり、電源電圧ＶＤＤａが増加するにつれて増加する関数となる。

このような構成の電流調整回路１２３ｂにより、図９、図１１の下段の図で示したような特性の電流Ｉ１を生成することができ、電源電圧ＶＤＤａの変化による出力振幅ばらつきを防止できる。また、図４と同様の電流減少回路１３０を用いていることから、温度ばらつきやプロセスばらつきに起因する出力振幅ばらつきも抑制でき、第１の実施の形態の送信装置１００と同様の効果を得ることができる。

図１３は、電源電圧の増加に伴って電流値を増加させる電流調整回路及び電流源の他の回路構成例を示す図である。
電流調整回路１２３ｃは、電流増加回路２６０、電流乗算回路２７０，２８０を有している。

なお、図示の簡略化のため、電流乗算回路２７０，２８０のカレントミラー回路を構成するｐＭＯＳまたはｎＭＯＳは左右１つずつのみ示しているが、図４のように、それぞれ複数設けることで、電流を調整できる。

電流増加回路２６０は、カレントミラー回路を構成するｎＭＯＳ２６１，２６２、電流源２６３、抵抗Ｒ１２を有している。電源電圧ＶＤＤａは抵抗Ｒ１２を介してｎＭＯＳ２６１のドレイン側に印加されている。ｎＭＯＳ２６１のドレイン及びゲートと、ｎＭＯＳ２６２のゲートは接続されている。ｎＭＯＳ２６１，２６２のソースは接地されている。ｎＭＯＳ２６２のドレイン側のノードには、ＶＤＤａ端子と接続された電流源２６３から電流Ｉ６が流れ込む。このノードは、更に、電流乗算回路２７０のｐＭＯＳ２７１のドレインに接続されている。

電流乗算回路２７０は、ｐＭＯＳ２７１，２７２によりカレントミラー回路を構成しており、電流増加回路２６０から出力される電流をミラー比に応じて調整する。
電流乗算回路２８０は、ｎＭＯＳ２８１，２８２，電流源１２２によりカレントミラー回路を構成し、ｐＭＯＳ２８３、電流源１２１により別のカレントミラー回路を構成しており、電流乗算回路２７０から出力される電流をミラー比に応じて調整し、電流Ｉ１として出力する。

電流増加回路２６０の出力である電流Ｉ８は、ｎＭＯＳ２６１のドレイン電圧（＝ゲート電圧）をＶｂとすると、Ｉ８＝Ｉ７−Ｉ６＝（ＶＤＤａ−Ｖｂ）／Ｒ１２−Ｉ６＝１／Ｒ１２×ＶＤＤａ＋Ｉ６−Ｖｂ／Ｒ１２となる。したがって、電流乗算回路２７０，２８０によって調整されて、電流源１２１，１２２で発生する電流Ｉ１は、電源電圧ＶＤＤａが増加するにつれて増加する関数となる。

このような電流調整回路１２３ｃでも、図９、図１１の下段の図で示したような特性の電流Ｉ１を生成することができる。
以上、第１及び第２の実施の形態の送信装置１００，１００ａを説明してきたが、出力振幅をプラス方向に調整して補正する機能と、マイナス方向に調整して補正する機能を１つの装置で実現するようにしてもよい。たとえば、図４の電流調整回路１２３では図３の電圧Ｖｍで電流０とはならずオフセットがつく。

そのとき、図４の電流調整回路１２３を以下のように改良することが望ましい。
図１４は、電源電圧の増加に伴って電流値を減少させる電流調整回路及び電流源の他の回路構成例を示す図である。

図４の電流調整回路１２３と同一の構成要素については同一符号としている。
電流調整回路１２３ｄは、ｎＭＯＳ１９０を有している点が図４の電流調整回路１２３と異なっている。ｎＭＯＳ１９０のゲートは、ｎＭＯＳ１３５，１３７のゲートと接続している。ｎＭＯＳ１９０のドレインは、電流乗算回路１４０のｐＭＯＳ１４２−１〜１４２−ＭのドレインとｎＭＯＳ１４４のドレイン間のノードに接続されている。またソースは接地されている。ｎＭＯＳ１９０と、ｐＭＯＳ１４２−１〜１４２−Ｍと、ｎＭＯＳ１４４とは電流減算回路を構成している。

図７の電流調整回路１２３ａでも同様に、電流減算回路を使用することでオフセット電流を減らせるので、振幅を減らすように調整できる。図１２の電流調整回路１２３ｂと図１３の電流調整回路１２３ｃの場合は、電流減算回路を使用することでオフセット電流を減らせるので、振幅を増やすように調整可能である。

なお、第１及び第２の実施の形態において、ドライバ回路１１０ａ，１１０ｂは、図１のような回路構成に限定されず、以下のような構成としてもよい。
図１５及び図１６は、第１または第２の実施の形態の送信装置のドライバ回路の他の回路構成例を示す図である。

図１と同じ構成要素、信号については同一符号としている。なお、図１５、図１６では、図１の上側のドライバ回路１１０ａの等価回路を示している。
図１５のドライバ回路１１０ｃは、抵抗Ｒ１，Ｒ３，Ｒ５とｐＭＯＳ１１１，１１２，１１３の位置を入れ替え、抵抗Ｒ２，Ｒ４，Ｒ６とｎＭＯＳ１１４，１１５，１１６の位置を入れ替えたものである。

図１６のドライバ回路１１０ｄは、インバータ回路１９１，１９２，１９３，１９４，１９５を有している。図示を省略しているが、各インバータ回路１９１〜１９５は、ＶＤＤａ端子とグランド間に直列に接続されたｐＭＯＳとｎＭＯＳからなる。そして、そのｐＭＯＳ及びｎＭＯＳのゲートに各種入力信号が入力されている。

インバータ回路１９１は入力信号ＩＰＸ，ＩＰを入力する。インバータ回路１９２は入力信号ＰＤと接地電位ＧＮＤを入力する。インバータ回路１９３は電源電圧ＶＤＤａと入力信号ＰＤＸを入力する。インバータ回路１９４は入力信号ＩＤＬＥＸと接地電位ＧＮＤを入力する。インバータ回路１９５は電源電圧ＶＤＤａと入力信号ＩＤＬＥを入力する。

各インバータ回路１９１〜１９５の出力は、それぞれ抵抗Ｒ１（＝Ｒ２），Ｒ３，Ｒ４，Ｒ５，Ｒ６を介して接続され、出力信号ＴＸＯＰとして出力される。
次に、第３の実施の形態の送信装置を説明する。

図１７は、第３の実施の形態の送信装置の回路構成を示す図である。
第１の実施の形態の送信装置１００と同じ構成要素については同一符号とし、説明を省略する。

第３の実施の形態の送信装置３００は、ＰＣＩ−ＥｘｐｒｅｓｓのＰｒｅ−ｅｍｐｈａｓｉｓ及びＤｅ−ｅｍｐｈａｓｉｓを実現するものであり、ドライバ回路部３１０と、出力振幅補正部３２０に、Ｐｒｅ−ｅｍｐｈａｓｉｓ信号及びＤｅ−ｅｍｐｈａｓｉｓ信号発生用の入力信号（ブーストシグナル）ＩＢＰ，ＩＢＰＸ，ＩＢＮ，ＩＢＮＸを入力している。

ドライバ回路部３１０は、２つのドライバ回路３１０ａ，３１０ｂを有しており、電源電圧ＶＤＤａを抵抗分割して、ドライバ回路３１０ａからは出力信号ＴＸＯＰ、ドライバ回路３１０ｂからは出力信号ＴＸＯＮを出力する。

ドライバ回路３１０ａは、図１のドライバ回路１１０ａの構成の他に、入力信号ＩＢＰ，ＩＢＰＸ，ＩＢＮ，ＩＢＮＸを入力してＰｒｅ−ｅｍｐｈａｓｉｓ信号及びＤｅ−ｅｍｐｈａｓｉｓ信号を発生する構成を有している。ドライバ回路３１０ａは、入力信号ＩＢＰＸをゲートに入力するｐＭＯＳ３１１、入力信号ＩＢＰをゲートに入力するｎＭＯＳ３１２、ｐＭＯＳ３１１のソースとＶＤＤａ端子間に接続された抵抗Ｒ２０、ｎＭＯＳ３１２のソースとグランド間に接続された抵抗Ｒ２１を有している。ｐＭＯＳ３１１のドレインとｎＭＯＳ３１２のドレイン間のノードは、他のｐＭＯＳ１１１，１１２，１１３のドレインとｎＭＯＳ１１４，１１５，１１６のドレイン間のノードと接続されている。

ドライバ回路３１０ｂはドライバ回路３１０ａと同様の構成であり、入力信号ＩＰＸの代わりに入力信号ＩＮが入力されており、入力信号ＩＰの代わりに入力信号ＩＮＸが入力される。また、入力信号ＩＢＰＸの代わりに入力信号ＩＢＮＸが入力されており、入力信号ＩＢＰの代わりに入力信号ＩＢＮが入力される。

出力振幅補正部３２０は、図１の出力振幅補正部１２０の電流源１２１，１２２、電流調整回路１２３、ｐＭＯＳ１２４，１２５及びｎＭＯＳ１２６，１２７と同様に構成された、電流源３２１，３２２、電流調整回路３２３、ｐＭＯＳ３２４，３２５、ｎＭＯＳ３２６，３２７を有している。すなわち、第３の実施の形態の送信装置３００において、出力振幅補正部３２０は、メインシグナルである入力信号ＩＰ，ＩＰＸ，ＩＮ，ＩＮＸに対応した出力振幅の補正用と、Ｐｒｅ−ｅｍｐｈａｓｉｓ信号及びＤｅ−ｅｍｐｈａｓｉｓ信号の補正用の構成からなる。

ｐＭＯＳ３２４，３２５、ｎＭＯＳ３２６，３２７のゲートには、メインシグナルである入力信号ＩＰＸ，ＩＮＸ，ＩＰ，ＩＮの代わりに、ブーストシグナルである入力信号ＩＢＰＸ，ＩＢＮＸ，ＩＢＰ，ＩＢＮを入力している。出力信号ＴＸＯＰの信号線に接続したｐＭＯＳ３２４のゲートには入力信号ＩＢＰＸを入力し、ｎＭＯＳ３２６のゲートには入力信号ＩＢＰを入力している。出力信号ＴＸＯＮの信号線に接続したｐＭＯＳ３２５のゲートには入力信号ＩＢＮＸを入力し、ｎＭＯＳ３２７のゲートには入力信号ＩＢＮを入力している。この回路部によって、Ｐｒｅ−ｅｍｐｈａｓｉｓ信号及びＤｅ−ｅｍｐｈａｓｉｓ信号の出力振幅も補正する。

以下、第３の実施の形態の送信装置３００の動作を説明する。
通常動作の場合、ドライバ回路３１０ａに入力されるメインシグナルである入力信号ＩＰ，ＩＰＸと、ドライバ回路３１０ｂに入力される入力信号ＩＮ，ＩＮＸとは差動入力信号となる。同様にドライバ回路３１０ａに入力されるブーストシグナルである入力信号ＩＢＰ，ＩＢＰＸと、ドライバ回路３１０ｂに入力される入力信号ＩＢＮ，ＩＢＮＸとは差動入力信号となる。なお、ドライバ回路３１０ａに入力される入力信号ＩＰと入力信号ＩＰＸ、入力信号ＩＢＰと入力信号ＩＢＰＸはそれぞれ同じ論理信号である。また、ドライバ回路３１０ｂに入力される入力信号ＩＮと入力信号ＩＮＸ、入力信号ＩＢＮと入力信号ＩＢＮＸはそれぞれ同じ論理信号である。

図１８は、第３の実施の形態の送信装置の動作波形の一例を示す図である。
縦軸が電圧、横軸が時間を示している。
図では、通常動作時（ＡＣＴＩＶＥ）及びＩＤＬＥ時において、図上の入力信号ＩＰ，ＩＮ，ＩＢＰ，ＩＢＮが入力された場合の出力信号ＴＸＯＰ，ＴＸＯＮの様子を示している。時刻Ｔ１から時刻Ｔ２がアイドル状態となっている。他の入力信号については図示を省略している。

入力信号ＩＰと入力信号ＩＢＰが共に同符号のときにＰｒｅ−ｅｍｐｈａｓｉｓ信号が出力され、異符号のときにＤｅ−ｅｍｐｈａｓｉｓ信号が出力される。
たとえば、入力信号ＩＰ，ＩＰＸがＨレベルの信号の場合、入力信号ＩＮ，ＩＮＸがＬレベルの信号となる。このとき、ドライバ回路３１０ａではｐＭＯＳ１１１がオフ、ｎＭＯＳ１１４がオンする。また、コモン電圧を設定するために入力信号ＰＤをＬレベル、入力信号ＰＤＸをＨレベルとし、ｐＭＯＳ１１２、ｎＭＯＳ１１５をともにオンさせる。また、入力信号ＩＤＬＥをＬレベル、入力信号ＩＤＬＥＸをＨレベルとして、ｐＭＯＳ１１３、ｎＭＯＳ１１６をともにオフさせる。また、ブーストシグナルである入力信号ＩＢＰ，ＩＢＰＸが入力信号ＩＰ，ＩＰＸと同じＨレベルの信号の場合、ｐＭＯＳ３１１はオフし、ｎＭＯＳ３１２がオンする。これにより、図１８のように、出力信号ＴＸＯＰの電位は下がる（Ｐｒｅ−ｅｍｐｈａｓｉｓ）。入力信号ＩＢＰ，ＩＢＰＸがＬレベルの場合、入力信号ＩＰ，ＩＰＸと異符号となると、ｐＭＯＳ３１１がオンし、ｎＭＯＳ３１２はオフする。これにより、出力信号ＴＸＯＰの電位は上昇する（Ｄｅ−ｅｍｐｈａｓｉｓ）。なお、出力信号ＴＸＯＮは出力信号ＴＸＯＰとは逆の出力（差動出力）となる。

一方、出力振幅補正部３２０では、電源電圧ＶＤＤａの変化に応じて生成した電流Ｉ１，Ｉ１０により、出力信号ＴＸＯＰ，ＴＸＯＮの振幅を補正する。なお、Ｐｒｅ−ｅｍｐｈａｓｉｓ Ｒａｔｉｏが変わらないようにするために、電流Ｉ１と電流Ｉ１０との電流比は、電源電圧ＶＤＤａによらず一定にする。

たとえば、入力信号ＩＰ，ＩＰＸがＨレベル、入力信号ＩＮ，ＩＮＸがＬレベルの場合、出力振幅補正部３２０において、ｐＭＯＳ１２４とｎＭＯＳ１２７はオフし、ｎＭＯＳ１２６とｐＭＯＳ１２５がオンする。このとき、電流源１２１からの電流Ｉ１が、ｐＭＯＳ１２５のソース−ドレイン間に流れ、Ｈレベルとなる出力信号ＴＸＯＮの電圧を引き上げる。また、電流源１２２で生成される電流Ｉ１が、ｎＭＯＳ１２６のドレイン−ソース間に流れ、Ｌレベルとなる出力信号ＴＸＯＰの電圧を引き下げる。これによって、出力信号ＴＸＯＰ，ＴＸＯＮの振幅が増える。

また、入力信号ＩＢＰ，ＩＢＰＸが入力信号ＩＰ，ＩＰＸと同符号で、たとえば、Ｈレベル、入力信号ＩＢＮ，ＩＢＮＸがＬレベルの場合（Ｐｒｅ−ｅｍｐｈａｓｉｓ）、ＰＭＯＳ３２４とｎＭＯＳ３２７はオフし、ｎＭＯＳ３２６とｐＭＯＳ３２５がオンする。このとき電流源３２１からの電流Ｉ１０が、ｐＭＯＳ３２５のソース−ドレイン間に流れ、Ｈレベルとなる出力信号ＴＸＯＮの電圧を引き上げる。また、電流源３２２で生成される電流Ｉ１０が、ｎＭＯＳ３２６のドレイン−ソース間に流れ、Ｌレベルとなる出力信号ＴＸＯＰの電圧を引き下げる。これによって、出力信号ＴＸＯＰ，ＴＸＯＮの振幅が増える。

一方、入力信号ＩＢＰ，ＩＢＰＸが入力信号ＩＰ，ＩＰＸと異符号で、たとえば、Ｌレベル、入力信号ＩＢＮ，ＩＢＮＸがＨレベルの場合（Ｄｅ−ｅｍｐｈａｓｉｓ）、ＰＭＯＳ３２４とｎＭＯＳ３２７がオンし、ｎＭＯＳ３２６とｐＭＯＳ３２５はオフする。このとき電流源３２１からの電流Ｉ１０が、ｐＭＯＳ３２４のソース−ドレイン間に流れ、Ｌレベルとなる出力信号ＴＸＯＰの電圧を引き上げる。また、電流源３２２で生成される電流Ｉ１０が、ｎＭＯＳ３２７のドレイン−ソース間に流れ、Ｈレベルとなる出力信号ＴＸＯＮの電圧を引き下げる。これによって、出力信号ＴＸＯＰ，ＴＸＯＮの振幅が減る。

なお、通常時の出力信号ＴＸＯＰ，ＴＸＯＮの振幅やコモン電圧は、電源電圧ＶＤＤａ、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ２０，Ｒ２１と、図１で示したような受信装置２００の終端抵抗Ｒ７，Ｒ８及び、電流源１２１，１２２の電流Ｉ１、電流源３２１，３２２の電流Ｉ１０によって決まる。また、リターンロスの規格を満たすために、たとえば、受信装置２００の抵抗Ｒ７，Ｒ８の抵抗値を５０ｏｈｍとした場合、抵抗の値をそれぞれの符号で表し、Ｒ１＝Ｒ２、Ｒ７＝Ｒ８、Ｒ２０＝Ｒ２１とした場合、１／５０＝１／Ｒ７（＝１／Ｒ８）＝１／Ｒ１（＝１／Ｒ２）＋１／Ｒ３＋１／Ｒ４＋１／Ｒ２０（＝１／Ｒ２１）とすることが必要である。なお、このときの抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ２０，Ｒ２１の抵抗値は、ｐＭＯＳ１１１，１１２，３１１、ｎＭＯＳ１１４，１１５，３１２のオン抵抗を含めて計算する必要がある。

パワーダウン時と、アイドル状態では、ドライバ回路３１０ａのｐＭＯＳ３１１とｎＭＯＳ３１２及び出力振幅補正部３２０のｐＭＯＳ３２４，３２５、ｎＭＯＳ３２６，３２７をオフすること以外は第１の実施の形態の送信装置１００と同様の動作である。

第３の実施の形態の送信装置３００において、出力振幅補正部３２０の電流調整回路３２３として、図４、図７、図１４で示したような回路を用いることで、第１の実施の形態の送信装置１００や第２の実施の形態の送信装置１００ａと同様に、電源電圧ＶＤＤａがばらついても、Ｐｒｅ−ｅｍｐｈａｓｉｓ及びＤｅ−ｅｍｐｈａｓｉｓ時に出力振幅のばらつきを抑えることができる。また、プロセスばらつきや温度ばらつきによる出力振幅も補正でき、振幅の微調整も可能となる。

なお、電流Ｉ１と電流Ｉ１０との電流比を電源電圧ＶＤＤａによらず一定にした場合、Ｐｒｅ−ｅｍｐｈａｓｉｓ Ｒａｔｉｏは変わらない。電流Ｉ１と電流Ｉ１０との電流比を変更すると、Ｐｒｅ−ｅｍｐｈａｓｉｓ Ｒａｔｉｏが変わる。

また、出力振幅補正部３２０の出力信号ＴＸＯＰの信号線に接続しているｐＭＯＳ１２４とｎＭＯＳ１２６に入力している入力信号ＩＰＸ，ＩＰ及びｐＭＯＳ３２４とｎＭＯＳ３２６に入力している入力信号ＩＢＰＸ，ＩＢＰと、出力信号ＴＸＯＮの信号線に接続しているｐＭＯＳ１２５とｎＭＯＳ１２７に入力している入力信号ＩＮＸ，ＩＮ及びｐＭＯＳ３２５とｎＭＯＳ３２７に入力している入力信号ＩＢＮＸ，ＩＢＮとを、第２の実施の形態の送信装置１００ａのようにそれぞれ入れ替えてもよい。その場合、電流調整回路１２３，３２３も、電源電圧ばらつきによる出力振幅ばらつきを抑えるような電流Ｉ１，Ｉ１０を発生するような回路を、たとえば、図１２、図１３から選択して用いる。

このように、第３の実施の形態の送信装置３００によれば、ＰＣＩ−ＥｘｐｒｅｓｓのＰｒｅ−ｅｍｐｈａｓｉｓとＤｅ−ｅｍｐｈａｓｉｓに対応可能であり、電源電圧ばらつき、プロセスばらつき、温度ばらつきによる出力振幅ばらつきを抑制することができ、第１及び第２の実施の形態の送信装置１００，１００ａと同様の効果を得ることができる。

なお、第３の実施の形態の送信装置３００において、ドライバ回路３１０ａ，３１０ｂは、図１７のように回路構成に限定されず、以下のような構成としてもよい。
図１９及び図２０は、第３の実施の形態の送信装置のドライバ回路の他の回路構成例を示す図である。

図１７と同じ構成要素、信号については同一符号としている。なお、図１９、図２０では、図１７の上側のドライバ回路３１０ａの等価回路を示している。
図１９のドライバ回路３１０ｃは、抵抗Ｒ１，Ｒ３，Ｒ５，Ｒ２０とｐＭＯＳ１１１，１１２，１１３，３１１の位置を入れ替え、抵抗Ｒ２，Ｒ４，Ｒ６，Ｒ２１とｎＭＯＳ１１４，１１５，１１６，３１２の位置を入れ替えたものである。

図２０のドライバ回路３１０ｄは、インバータ回路３３１，３３２，３３３，３３４，３３５，３３６を有している。図示を省略しているが、各インバータ回路３３１〜３３６は、ＶＤＤａ端子とグランド間に直列に接続されたｐＭＯＳとｎＭＯＳからなる。そしてそのｐＭＯＳ及びｎＭＯＳのゲートに各種入力信号が入力されている。

インバータ回路３３１は入力信号ＩＰＸ，ＩＰを入力する。インバータ回路３３２は入力信号ＰＤと接地電位ＧＮＤを入力する。インバータ回路３３３は電源電圧ＶＤＤａと入力信号ＰＤＸを入力する。インバータ回路３３４は入力信号ＩＤＬＥＸと接地電位ＧＮＤを入力する。インバータ回路３３５は電源電圧ＶＤＤａと入力信号ＩＤＬＥを入力する。インバータ回路３３６は入力信号ＩＢＰＸ，ＩＢＰを入力する。

各インバータ回路３３１〜３３６の出力は、それぞれ抵抗Ｒ１（＝Ｒ２），Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ２０（＝Ｒ２１）を介して接続され、出力信号ＴＸＯＰとして出力される。

次に、第４の実施の形態の送信装置を説明する。
図２１は、第４の実施の形態の送信装置及び受信装置の回路構成を示す図である。
第１の実施の形態の送信装置１００と同一の構成要素については同一符号としている。

第４の実施の形態の送信装置４００において、出力振幅補正部４２０は、第１の実施の形態の送信装置１００における出力振幅補正部１２０と、第２の実施の形態の送信装置１００ａにおける出力振幅補正部１２０ａとを組み合わせた構成となっている。

第１の実施の形態の送信装置１００の出力振幅補正部１２０に相当する構成として、電流源４２１ａ，４２２ａ、電流調整回路４２３ａ、ｐＭＯＳ４２４ａ，４２５ａ、ｎＭＯＳ４２６ａ，４２７ａを有している。また、第２の実施の形態の送信装置１００ａにおける出力振幅補正部１２０ａに相当する構成として、電流源４２１ｂ，４２２ｂ、電流調整回路４２３ｂ、ｐＭＯＳ４２４ｂ，４２５ｂ、ｎＭＯＳ４２６ｂ，４２７ｂを有している。

第４の実施の形態の送信装置４００において、出力振幅補正部４２０は、電流調整回路４２３ａ，４２３ｂにより以下のような電流Ｉ２０，Ｉ２１を生成して出力振幅を補正する。

図２２は、第４の実施の形態の送信装置の電流調整回路によって生成される電流と、補正される出力信号の振幅の例を示す図である。
図２２の下段の図は、電源電圧ＶＤＤａと、電流源４２１ａ，４２２ａで生成する電流Ｉ２０の関係を示しており、縦軸が電流値、横軸が電源電圧ＶＤＤａを示している。

また、図２２の中段の図は、電源電圧ＶＤＤａと、電流源４２１ｂ，４２２ｂで生成する電流Ｉ２１の関係を示しており、縦軸が電流値、横軸が電源電圧ＶＤＤａを示している。

また、図２２の上段の図は、電源電圧ＶＤＤａと出力信号ＴＸＯＰ，ＴＸＯＮの振幅の関係を示しており、縦軸が振幅、横軸が電源電圧ＶＤＤａを示している。なお、破線は補正前（出力振幅補正部４２０に入力する前）の出力信号ＴＸＯＰ，ＴＸＯＮの振幅を示している。実線は補正後の出力信号ＴＸＯＰ，ＴＸＯＮの振幅を示している。

また、図２２では、電源電圧ＶＤＤａが、ターゲットとする振幅Ｖａａのときの電圧Ｖｔ２を中心とした、電圧Ｖｔ１−Ｖｍの範囲で出力振幅を補正する場合について示している。

第４の実施の形態の送信装置４００において、出力振幅補正部４２０では、電源電圧ＶＤＤａが電圧Ｖｔ１から電圧Ｖｔ２以下の間では、電流調整回路４２３ａにより、線形に減少する電流Ｉ２０を生成して、出力振幅を補正する。図３で説明したように、線形に減少するような電流Ｉ２０を用いて出力振幅を補正すると、電圧Ｖｔ１で補正前の振幅よりＶｕｐだけ増加して、電圧Ｖｔ２でターゲットの振幅Ｖａａと一致する。

このような電流調整回路４２３ａは、図４、図１４のような回路構成により実現できる。
電源電圧ＶＤＤａが電圧Ｖｔ２以上で、電圧Ｖｍ以下では、電流調整回路４２３ｂにより、線形に増加する電流Ｉ２１を生成して、出力振幅を補正する。図９で説明したように、線形に増加するような電流Ｉ２１を生成して出力振幅を補正すると、電圧Ｖｍで補正前よりＶｄｏｗｎだけ減少するような補正値が得られる。

このような電流調整回路４２３ｂは、図１２、図１３のような回路構成により実現できる。
また、Ｖｕｐ＝Ｖｄｏｗｎとするには、電流Ｉ２０と電流Ｉ２１の傾きの絶対値が等しくなるようにすればよい。

以上のような第４の実施の形態の送信装置４００によれば、電源電圧ばらつきによる振幅のずれを抑制することができ、ターゲットの振幅Ｖａａを中心とした振幅規格の範囲内に収めることが可能になる。

また、電流源４２１ａ，４２２ａと電流源４２１ｂ，４２２ｂは、それぞれ電圧Ｖｔ１から電圧Ｖｍまでの半分の範囲の電源電圧ＶＤＤａの範囲で電流を生成するので、電流値の最大値が半分になる。これにより電流源４２１ａ，４２２ａ，４２１ｂ，４２２ｂの負担を減らすことができるので、電流源４２１ａ，４２２ａ，４２１ｂ，４２２ｂを小さくできる。

ところで、第４の実施の形態の送信装置４００においても、電流調整回路４２３ａ，４２３ｂで以下のような電流Ｉ２０，Ｉ２１を生成することで、出力振幅の微調整を行うことができる。

図２３は、ターゲット振幅よりも振幅を増加させる場合において電流源が生成する電流及び出力信号の振幅の電源電圧に対する特性の例を示す図である。
図２３の下段の図のように、電流調整回路４２３ａにより、図２２の下段の図の電流Ｉ２０の関数にオフセット電流（一定の電流Ｉｔ１）を加えたものを電流Ｉ２０としている。電流調整回路４２３ｂが生成する電流Ｉ２１は、図２２と同じである。これにより、図２３の上段の図のように、電源電圧ばらつきによる出力振幅ばらつきを抑制できるとともに、出力振幅のプラス方向への微調整が可能となる。

このようにオフセット電流を加えた電流Ｉ２０を生成する電流調整回路４２３ａは、たとえば、以下のような回路構成で実現できる。
図２４は、第４の実施の形態の送信装置において、電源電圧の増加に伴って電流値を減少させる電流調整回路及び電流源の回路構成例を示す図である。

電流調整回路４２３ａは、電流減少回路４３０、電流乗算回路４４０，４５０，４６０、電流減算回路４７０、電流加算回路４８０を有している。
電流減少回路４３０は、電流Ｉ２２を流す電流源４３１，４３２、ｎＭＯＳ４３３，４３４，４３５，４３６，４３７、抵抗Ｒ３０，Ｒ３１を有している。接続関係は図４の電流減少回路１３０と同じである。

電流乗算回路４４０は、ｐＭＯＳ４４１，４４２によりカレントミラー回路を構成しており、電流減少回路４３０から出力される電流をミラー比に応じて調整する。なお、図示を簡略化するため、ｐＭＯＳ４４１，４４２を１つずつ示しているが、図４に示したようにそれぞれ複数設けてもよい。以下に示す電流乗算回路４５０，４６０も同じである。

電流乗算回路４５０は、ｐＭＯＳ４５１，４５２により、カレントミラー回路を構成し、電流加算回路４８０からの出力電流をミラー比に応じて調整する。
電流乗算回路４６０は、ｎＭＯＳ４６１，４６２と、同じくｎＭＯＳである電流源４２２ａによりカレントミラー回路を構成している。また、ｐＭＯＳ４６３と、ｐＭＯＳである電流源４２１ａによりカレントミラー回路を構成している。電流乗算回路４５０からの出力電流をミラー比に応じて調整し、電流源４２１ａ，４２２ａで出力させる。

電流減算回路４７０は、電流乗算回路４４０の出力電流から電流減少回路４３０のｎＭＯＳ４３５と自身のｎＭＯＳ４７１でミラーした定電流を減算する機能を有し、電流乗算回路４４０のｐＭＯＳ４４２のドレイン側のノードに、ｎＭＯＳ４７１のドレインとｎＭＯＳ４７２のドレインとを接続した構成となっている。ｎＭＯＳ４７１のゲートは、電流減少回路４３０のｎＭＯＳ４３５，４３７のゲートに接続されている。ｎＭＯＳ４７２のゲートは自身のドレインと接続されている。

電流加算回路４８０は、電流減算回路４７０のｎＭＯＳ４７２のゲートと自身のゲートを接続したｎＭＯＳ４８１と、電流減少回路４３０のｎＭＯＳ４３５，４３７及び電流減算回路４７０のｎＭＯＳ４７１のゲートに自身のゲートを接続したｎＭＯＳ４８２を有している。ｎＭＯＳ４８１，４８２のドレインは、電流乗算回路４５０のｎＭＯＳ４５１のドレイン側のノードに接続されている。電流加算回路４８０は、一定の電流Ｉ２２１（図２３の電流Ｉｔ１に相当）と電流減算回路４７０のｎＭＯＳ４７２と自身のｎＭＯＳ４８１でミラーした定電流を加算して、電流乗算回路４５０に出力する。

このような電流調整回路４２３ａでは、電流加算回路４８０により、オフセット（電流Ｉ２２１）を加えることで、図２３の下図のような特性の電流Ｉ２０を生成することができる。

図２５は、ターゲット振幅よりも振幅を減少させる場合において電流源が生成する電流及び出力信号の振幅の電源電圧に対する特性の例を示す図である。
図２５の中段の図のように、電流調整回路４２３ｂにより、図２２の中段の図の電流Ｉ２１の関数にオフセット電流（一定の電流Ｉｔ２）を加えたものを電流Ｉ２１としている。電流調整回路４２３ａが生成する電流Ｉ２０は、図２２と同じである。これにより、図２５の上段の図のように、電源電圧ばらつきによる出力振幅ばらつきを抑制できるとともに、出力振幅のマイナス方向への微調整が可能となる。

このようにオフセットを加えた電流Ｉ２１を生成する電流調整回路４２３ｂは、たとえば、以下のような回路構成で実現できる。
図２６は、第４の実施の形態の送信装置において、電源電圧の増加に伴って電流値を増加させる電流調整回路及び電流源の回路構成例を示す図である。

電流調整回路４２３ｂは、電流減少回路４３０、電流乗算回路５１０，５２０，５３０，５４０，５５０、電流減算回路５６０、電流加算回路５７０を有している。
電流減少回路４３０は、図２４と同じ構成であり同一符号としている。

電流乗算回路５１０は、ｐＭＯＳ５１１，５１２により、カレントミラー回路を構成しており、電流減少回路４３０からの出力電流をミラー比に応じて調整する。なお、図示を簡略化するため、ｐＭＯＳ５１１，５１２を１つずつ示しているが、図４に示したようにそれぞれ複数設けてもよい。以下に示す電流乗算回路５２０，５３０，５４０，５５０も同じである。

電流乗算回路５２０は、ｎＭＯＳ５２１，５２２により、カレントミラー回路を構成しており、電流乗算回路５１０からの出力電流をミラー比に応じて調整する。
電流乗算回路５３０は、電流減少回路４３０のｎＭＯＳ４３５とカレントミラー回路を構成するｎＭＯＳ５３３と、そのｎＭＯＳ５３３のドレインと接続したｐＭＯＳ５３１と、そのｐＭＯＳ５３１とカレントミラー回路を構成するｐＭＯＳ５３２と、を有している。電流Ｉ２２をミラー比に応じて調整する。

電流乗算回路５４０は、電流加算回路５７０からの出力電流をミラー比に応じて調整する。
電流乗算回路５５０は、ｎＭＯＳ５５１，５５２と、同じくｎＭＯＳである電流源４２２ｂによりカレントミラー回路を構成している。また、ｐＭＯＳ５５３と、ｐＭＯＳである電流源４２１ｂによりカレントミラー回路を構成している。電流乗算回路５４０からの出力電流をミラー比に応じて調整し、電流源４２１ｂ，４２２ｂで出力させる。

電流減算回路５６０は、電流乗算回路５３０の出力電流から電流乗算回路５２０の出力電流を減算する機能を有し、電流乗算回路５３０のｐＭＯＳ５３２のドレイン側のノードに、ｎＭＯＳ５２２のドレインとｎＭＯＳ５６１のドレインとを接続した構成となっている。

電流加算回路５７０は、電流減算回路５６０のｎＭＯＳ５６１のゲートと自身のゲートを接続してカレントミラー回路を構成するｎＭＯＳ５７１と、電流減少回路４３０のｎＭＯＳ４３５，４３７及び電流乗算回路５３０のｎＭＯＳ５３３のゲートに自身のゲートを接続したｎＭＯＳ５７２を有している。ｎＭＯＳ５７１，５７２のドレインは、電流乗算回路５４０のｐＭＯＳ５４１のドレイン側のノードに接続されている。電流加算回路５７０は、電流Ｉ２２１（ここでは、図２５の電流Ｉｔ２に相当）と電流減算回路５６０のｎＭＯＳ５６１とミラーした自身のｎＭＯＳ５７１の電流を加算する。

このような電流調整回路４２３ｂでは、電流加算回路５７０により、オフセット（電流Ｉ２２１）を加えることで、図２５の中段の図のような特性の電流Ｉ２１を生成することができる。

また、以下のような回路構成にしてもよい。
図２７は、第４の実施の形態の送信装置において、電源電圧の増加に伴って電流値を増加させる電流調整回路及び電流源の他の回路構成例を示す図である。

図１３の電流調整回路１２３ｃと同じ構成要素については同一符号としている。
電流調整回路４２３ｃは、電流増加回路２６０、電流乗算回路２７０，２８０の他に、電流加算回路６１０を有している。

電流加算回路６１０は、電流乗算回路２７０のｐＭＯＳ２７２と、電流源６１１からなり、ｐＭＯＳ２７２のドレインに流れる電流に電流源６１１の電流Ｉ２３を加算して、電流乗算回路２８０に入力するような構成としている。

このような電流調整回路４２３ｃでも、図２５の中段の図で示したような特性の電流Ｉ２１を生成することができる。
次に、第５の実施の形態の送信装置を説明する。

図２８は、第５の実施の形態の送信装置の回路構成を示す図である。
第５の実施の形態の送信装置７００は、第３の実施の形態の送信装置３００と、第４の実施の形態の送信装置４００とを組み合わせたものである。

すなわち、出力振幅補正部７２０では、第４の実施の形態の送信装置４００の出力振幅補正部４２０と同様に、メインシグナルである入力信号ＩＰ，ＩＰＸ，ＩＮ，ＩＮＸを入力して、出力振幅を電源電圧ＶＤＤａが低いほど増加させるように補正する構成（電流Ｉ３０を生成する電流源７２１ａ，７２２ａ、電流調整回路７２３ａ、ｐＭＯＳ７２４ａ，７２５ａ、ｎＭＯＳ７２６ａ，７２７ａ）と、入力信号ＩＰ，ＩＰＸ，ＩＮ，ＩＮＸを入力して、出力振幅を電源電圧ＶＤＤａが高いほど減少させるように補正する構成（電流Ｉ３１を生成する電流源７２１ｂ，７２２ｂ、電流調整回路７２３ｂ、ｐＭＯＳ７２４ｂ，７２５ｂ、ｎＭＯＳ７２６ｂ，７２７ｂ）を有している。

更に、出力振幅補正部７２０は、ブーストシグナルである入力信号ＩＢＰ，ＩＢＰＸ，ＩＢＮ，ＩＢＮＸを入力して、Ｐｒｅ−ｅｍｐｈａｓｉｓ信号またはＤｅ−ｅｍｐｈａｓｉｓ信号の振幅を電源電圧ＶＤＤａが低いほど増加させるように補正する構成（電流Ｉ３２を生成する電流源７２１ｃ，７２２ｃ、電流調整回路７２３ｃ、ｐＭＯＳ７２４ｃ，７２５ｃ、ｎＭＯＳ７２６ｃ，７２７ｃ）と、入力信号ＩＢＰ，ＩＢＰＸ，ＩＢＮ，ＩＢＮＸを入力して、出力振幅を電源電圧ＶＤＤａが高いほど減少させるように補正する構成（電流Ｉ３３を生成する電流源７２１ｄ，７２２ｄ、電流調整回路７２３ｄ、ｐＭＯＳ７２４ｄ，７２５ｄ、ｎＭＯＳ７２６ｄ，７２７ｄ）を有している。

電流調整回路７２３ａ，７２３ｃは、図４、図１４のような回路が用いられる。
また、図２４の回路とすることでオフセット電流を加算でき、出力振幅を微調整できる。

一方、電流調整回路７２３ｂ，７２３ｄは、図１２、図１３のような回路が用いられる。
また、図２６，２７の回路とすることでオフセット電流を加算でき、出力振幅を微調整できる。

このような第５の実施の形態の送信装置７００によれば、第４の実施の形態の送信装置４００と同様の効果を得ることができるとともに、ＰＣＩ−ＥｘｐｒｅｓｓのＰｒｅ−ｅｍｐｈａｓｉｓ及びＤｅ−ｅｍｐｈａｓｉｓに対応することができる。

以上第１乃至第５の実施の形態の送信装置を説明してきたが、本発明は上記の構成に限定されるものではない。電流調整回路も様々な回路構成で実現可能である。
たとえば、電流減少回路として、電流乗算回路（電流増幅回路）と減算回路を使用して傾きを反転させたものにも置き換えられるし、差動アンプを用いて構成するようにしてもよい。

また、電流調整回路として、電源電圧をＡＤＣ（Analog Digital Converter）で認識してからＤＳＰ（Digital Signal Processor）で信号処理して、ＤＡＣ（Digital Analog Converter）で電圧（または電流）に変換するようにしてもよい。この場合、どんな電流関数でも実現できる。

（付記１） 電源電圧に基づく抵抗分割により出力信号を生成するドライバ回路部と、
前記電源電圧の変化に応じた電流を生成し、前記ドライバ回路部から出力される前記出力信号の振幅を、前記電流により補正する出力振幅補正部と、
を有することを特徴とする送信装置。

（付記２） 前記出力振幅補正部は、前記電源電圧が増加すると線形に減少するような前記電流を生成することを特徴とする付記１に記載の送信装置。
（付記３） 前記電流により、前記電源電圧が低いほど、前記電源電圧の前記振幅を増加させることを特徴とする付記２記載の送信装置。

（付記４） 前記出力振幅補正部は、前記電源電圧が増加すると線形に増加するような前記電流を生成することを特徴とする付記１に記載の送信装置。
（付記５） 前記電流により、前記電源電圧が高いほど、前記電源電圧の前記振幅が減少することを特徴とする付記４に記載の送信装置。

（付記６） 前記出力振幅補正部は、前記電源電圧が所定の電圧以下では、前記電源電圧が増加すると線形に減少するような前記電流を生成し、前記電源電圧が前記所定の電圧以上の場合に、前記電源電圧が増加すると線形に増加するような前記電流を生成することを特徴とする付記１に記載の送信装置。

（付記７） 前記電源電圧が前記所定の電圧以下では、前記電源電圧が低いほど、前記電源電圧の前記振幅を増加させ、前記電源電圧が前記所定の電圧以上では、前記電源電圧が高いほど、前記電源電圧の前記振幅を減少させることを特徴とする付記６に記載の送信装置。

（付記８） 前記出力信号は、Ｐｒｅ−ｅｍｐｈａｓｉｓ信号またはＤｅ−ｅｍｐｈａｓｉｓ信号を含み、前記出力振幅補正部は、前記Ｐｒｅ−ｅｍｐｈａｓｉｓ信号または前記Ｄｅ−ｅｍｐｈａｓｉｓ信号の振幅を、前記電源電圧の変化に応じて生成した前記電流により補正することを特徴とする付記１乃至７の何れか一項に記載の送信装置。

（付記９） 前記出力振幅補正部は、前記電源電圧の変化に応じて生成した前記電流の他に、前記電源電圧に依存しない一定のオフセット電流を生成することを特徴とする付記１乃至８の何れか一項に記載の送信装置。

（付記１０） 前記出力振幅補正部は、前記電流を生成する電流源と、前記電流を前記電源電圧の変化に応じて調整する電流調整回路と、前記出力振幅補正部への入力信号に応じて、前記電流源と前記出力信号の信号線との接続をオンまたはオフするスイッチ回路と、を有することを特徴とする付記１乃至９の何れか一項に記載の送信装置。

（付記１１） 前記電流源、前記電流調整回路及び前記スイッチ回路は、メインの入力信号に対応した出力信号の振幅の補正用と、前記Ｐｒｅ−ｅｍｐｈａｓｉｓ信号または前記Ｄｅ−ｅｍｐｈａｓｉｓ信号の振幅の補正用とで、別々に設けられていることを特徴とする付記１０に記載の送信装置。

（付記１２） 前記電流調整回路は、電流減少回路と、ミラー比により前記電流を調整する電流乗算回路とを有し、前記電源電圧が増加すると線形に減少するような前記電流を前記電流源により生成させることを特徴とする付記１０または１１の何れか一項に記載の送信装置。

（付記１３） 前記電流調整回路は、電流減少回路と、電流減算回路とを有し、前記電源電圧が増加すると線形に増加するような前記電流を前記電流源により生成させることを特徴とする付記１０乃至１２の何れか一項に記載の送信装置。

（付記１４） 前記電流調整回路は、電流増加回路を有し、前記電源電圧が増加すると線形に増加するような前記電流を前記電流源により生成させることを特徴とする付記１０乃至１３の何れか一項に記載の送信装置。

（付記１５） 前記電流調整回路は、一定の電流値を加算する電流加算回路を更に有することを特徴とする付記１０乃至１４の何れか一項に記載の送信装置。
（付記１６） 前記電流調整回路は、カレントミラー回路を構成する複数のＭＯＳＦＥＴを具備した電流乗算回路を更に有し、ミラー比により電流を調整することを特徴とする付記１０乃至１５の何れか一項に記載の送信装置。

第１の実施の形態の送信装置及び受信装置の回路構成を示す図である。 送信装置の動作波形の一例を示す図である。 第１の実施の形態の送信装置の電流調整回路によって生成される電流と、補正される出力振幅の例を示す図である。 電源電圧の増加に伴って電流値を減少させる電流調整回路及び電流源の回路構成例を示す図である。 振幅調整用に電流源が生成する電流及び出力振幅の電源電圧に対する特性の例を示す図である。 電源電圧ばらつきによる出力振幅ばらつきの抑制と振幅微調整を行う際に生成する電流と、補正される出力振幅の例を示す図である。 電源電圧ばらつきによる出力振幅ばらつきの抑制と振幅微調整を行うための電流を生成する電流調整回路及び電流源の回路構成を示す図である。 第２の実施の形態の送信装置及び受信装置の回路構成を示す図である。 第２の実施の形態の送信装置の電流調整回路によって生成される電流と、補正される出力信号の振幅の例を示す図である。 振幅調整用に電流源が生成する電流及び出力振幅の電源電圧に対する特性の例を示す図である。 電源電圧ばらつきによる出力振幅ばらつきの抑制と振幅微調整を行う際に生成する電流の特性と、補正される出力振幅の例を示す図である。 電源電圧の増加に伴って電流値を増加させる電流調整回路及び電流源の回路構成例を示す図である。 電源電圧の増加に伴って電流値を増加させる電流調整回路及び電流源の他の回路構成例を示す図である。 電源電圧の増加に伴って電流値を減少させる電流調整回路及び電流源の他の回路構成例を示す図である。 第１または第２の実施の形態の送信装置のドライバ回路の他の回路構成例を示す図である（その１）。 第１または第２の実施の形態の送信装置のドライバ回路の他の回路構成例を示す図である（その２）。 第３の実施の形態の送信装置の回路構成を示す図である。 第３の実施の形態の送信装置の動作波形の一例を示す図である。 第３の実施の形態の送信装置のドライバ回路の他の回路構成例を示す図である。（その１） 第３の実施の形態の送信装置のドライバ回路の他の回路構成例を示す図である。（その２） 第４の実施の形態の送信装置及び受信装置の回路構成を示す図である。 第４の実施の形態の送信装置の電流調整回路によって生成される電流と、補正される出力信号の振幅の例を示す図である。 ターゲット振幅よりも振幅を増加させる場合において電流源が生成する電流及び出力信号の振幅の電源電圧に対する特性の例を示す図である。 第４の実施の形態の送信装置において、電源電圧の増加に伴って電流値を減少させる電流調整回路及び電流源の回路構成例を示す図である。 ターゲット振幅よりも振幅を減少させる場合において電流源が生成する電流及び出力信号の振幅の電源電圧に対する特性の例を示す図である。 第４の実施の形態の送信装置において、電源電圧の増加に伴って電流値を増加させる電流調整回路及び電流源の回路構成例を示す図である。 第４の実施の形態の送信装置において、電源電圧の増加に伴って電流値を増加させる電流調整回路及び電流源の他の回路構成例を示す図である。 第５の実施の形態の送信装置の回路構成を示す図である。 従来の送信装置及び受信装置の回路構成を示す図である。 他の従来の送信装置及び受信装置の回路構成を示す図である。 電流源のカレントミラー回路の例である。

符号の説明

１００ 送信装置
１１０ ドライバ回路部
１１０ａ，１１０ｂ ドライバ回路
１２０ 出力振幅補正部
１２１，１２２ 電流源
１２３ 電流調整回路
１２４，１２５ ｐＭＯＳ
１２６，１２７ ｎＭＯＳ
２００ 受信装置

Claims (7)

1. 電源電圧が供給され、入力信号に基づいて出力信号を生成するドライバ回路部と、
   前記電源電圧が第１電圧以上、第２電圧以下の場合に、前記電源電圧の増加に応じて電流値が減少し、前記電源電圧の減少に応じて電流値が増加する第１電流を生成して、前記入力信号に応じて前記第１電流を前記出力信号に加える第１の出力振幅補正部と、
   前記電源電圧が前記第２電圧以上の場合に、前記電源電圧の増加に応じて電流値が増加する第２電流を生成し、前記入力信号の反転信号に応じて前記第２電流を前記出力信号に加える第２の出力振幅補正部と、
   を有することを特徴とする送信装置。
2. 前記第１の出力振幅補正部は、前記出力信号の振幅を、前記第２電圧に対応する値よりも小さい値から前記第２電圧に対応する値へ増加させ、
   前記第２の出力振幅補正部は、前記出力信号の振幅を、前記第２電圧に対応する値よりも大きい値から前記第２電圧に対応する値へ減少させることを特徴とする請求項１に記載の送信装置。
3. 前記第１電流は、前記電源電圧が前記第１電圧である時に最大の値となることを特徴とする請求項１に記載の送信装置。
4. 前記第１の出力振幅補正部は、前記電源電圧に依存しない一定のオフセット電流を前記第１電流に加えることを特徴とする請求項１乃至３の何れか一項に記載の送信装置。
5. 前記第２の出力振幅補正部は、前記電源電圧に依存しない一定のオフセット電流を前記第２電流に加えることを特徴とする請求項１乃至４の何れか一項に記載の送信装置。
6. 前記第１の出力振幅補正部は、
   前記第１電流を生成する第１の電流源と、
   前記第１電流を前記電源電圧の増加に基づいて減少させる第１の電流調整回路と、
   前記入力信号に応じて前記第１の電流源と前記出力信号の信号線とを接続する第１のスイッチ回路と、
   を有することを特徴とする請求項１乃至５の何れか一項に記載の送信装置。
7. 前記第２の出力振幅補正部は、
   前記第２電流を生成する第２の電流源と、
   前記第２電流を前記電源電圧の増加に基づいて増加させる第２の電流調整回路と、
   前記入力信号の反転信号に応じて、前記第２の電流源と前記出力信号の信号線とを接続する第２のスイッチ回路と、
   を有することを特徴とする請求項１乃至６の何れか一項に記載の送信装置。

Images