JP2005303830A - 差動出力回路 - Google Patents

Abstract

【課題】 差動出力のばらつきを抑え、かつ、回路構成の簡易化を図ることのできる差動出力回路を提供する。
【解決手段】 差動出力回路において、ＭＯＳトランジスタＭ１はゲートに増幅器ＯＰ１の出力が接続され、ドレインにＳＷ２とＳＷ４とが接続され、増幅器ＯＰ１は負端子に第１の固定電位が接続され、正端子に負荷Ｒ１と負荷Ｒ２とが接続され、ＭＯＳトランジスタＭｐ１１はゲートに増幅器ＯＰ１１の出力が接続され、ドレインにＳＷ１とＳＷ３とが接続され、増幅器ＯＰ１１は正端子に第２の固定電位が接続され、負端子に端子ｃが接続され、ＳＷ１とＳＷ２の接続点に端子ａと負荷Ｒ１とが接続され、ＳＷ３とＳＷ４の接続点に端子ｂと負荷Ｒ２とが接続され、端子ａはＳＷ２およびＳＷ３が導通したときに端子ｃに接続され、端子ｂはＳＷ１およびＳＷ４が導通したときに端子ｃに接続される。
【選択図】 図２

Description

本発明は、差動出力回路に関し、特に、差動出力のばらつきを抑える差動出力回路に関する。

高速、低消費電力および低ＥＭＩ（Electro Magnetic Interference）を特徴とする、ＬＶＤＳ（Low Voltage Differential Signaling）規格の差動伝送回路は、例えば、画像のデジタルデータを大量かつ高速に伝送することが要求される、ディジタルディスプレイのインタフェース回路などに用いられている。

従来の差動出力回路においては、ＬＶＤＳ構成の複数の出力回路にそれぞれ電流調整用ＭＯＳＦＥＴを付加し、そのひとつをダミー出力回路として用いて出力端子に終端抵抗を接続してハイレベルとローレベルを形成し、それを基準の出力ハイレベルとローレベルととそれぞれ比較して所望の出力レベルになるように上記電流調整用ＭＯＳＦＥＴの制御信号を形成するとともに、かかる制御信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して自動電流調整を行なう構成にしている（例えば、特許文献１参照）。

このような構成によって、低振幅信号を安定的に形成することができる出力回路を備えた差動出力回路を提供することができる。
特開２０００−１３４０８２号公報

しかしながら、特許文献１記載の差動出力回路では、電流調整用のＭＯＳＦＥＴおよび制御信号の発生回路が必要であり、また、複数の差動出力回路の１つをダミー出力回路として用いるため、回路構成が複雑化するという欠点があった。

そこで、本発明は、差動出力のばらつきを抑え、かつ、回路構成の簡易化を図ることのできる差動出力回路を提供することを目的とする。

上記課題を解決するために、この発明に係わる差動出力回路は、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１の増幅器と、第２の増幅器と、第１の負荷と、第２の負荷と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第５のスイッチとを含み、第１のＭＯＳトランジスタは、ゲートに第１の増幅器の出力が接続され、ドレインに第２のスイッチと、第４のスイッチとが接続され、第１の増幅器は、負の端子に第１の固定電位が接続され、正の端子に第１の負荷と、第２の負荷とが接続され、第２のＭＯＳトランジスタは、ゲートに第２の増幅器の出力が接続され、ドレインに第１のスイッチと、第３のスイッチとが接続され、第２の増幅器は、正の端子に第２の固定電位が接続され、負の端子に第５のスイッチの第１の端子が接続され、第１のスイッチと、第２のスイッチとが第１のノードに接続され、第１のノードに、第５のスイッチの第２の端子と、第１の負荷とが接続され、第３のスイッチと、第４のスイッチとが第２のノードに接続され、第２のノードに、第５のスイッチの第３の端子と、第２の負荷とが接続され、第５のスイッチの第２の端子は、第２のスイッチおよび第３のスイッチが導通したときに第５のスイッチの第１の端子に接続され、第５のスイッチの第３の端子は、第１のスイッチおよび第４のスイッチが導通したときに第５のスイッチの第１の端子に接続される。

差動出力のばらつきを抑え、かつ、回路構成の簡易化を図ることができる。

まず、本実施の形態に係る差動出力回路との比較のために、従来から使用されていると想定される差動出力回路について図面を用いて説明する。

［構成］
図１は、従来から使用されていると想定される差動出力回路の構成を示す。同図を参照して、この差動出力回路は、ＮチャネルＭＯＳトランジスタＭ１と、ＰチャネルＭＯＳトランジスタＭｐ１と、スイッチＳＷ１と、スイッチＳＷ２と、スイッチＳＷ３と、スイッチＳＷ４と、演算増幅器ＯＰ１と、負荷Ｒ１と、負荷Ｒ２と、外部負荷ＲＬと、インバータ回路２と、定電圧回路３とを含む。

ＮチャネルＭＯＳトランジスタＭ１のゲートに演算増幅器ＯＰ１の出力が接続され、ソースに第３の固定電位（接地電位）が接続され、ドレインにスイッチＳＷ２およびスイッチＳＷ４が接続される。

ＰチャネルＭＯＳトランジスタＭｐ１のゲートに定電圧回路３が接続され、ソースに第４の固定電位Ｖｄｄが接続され、ドレインにスイッチＳＷ１およびスイッチＳＷ３が接続される。

スイッチＳＷ１およびスイッチＳＷ２の接続点（第１のノード）に、負荷Ｒ１および出力端子ＯＵＴ１が接続される。

スイッチＳＷ３およびスイッチＳＷ４の接続点（第２のノード）に、負荷Ｒ２および出力端子ＯＵＴ２が接続される。

演算増幅器ＯＰ１の正端子に、負荷Ｒ１および負荷Ｒ２が接続される。

出力端子ＯＵＴ１には出力電圧ＶＯＵＴ＋が印加され、出力端子ＯＵＴ２には出力電圧ＶＯＵＴ−が印加される。

外部負荷ＲＬは、この差動出力回路に対する負荷であり、差動出力回路からの信号を受信する外部回路に配置され、外部負荷ＲＬの一方に出力端子ＯＵＴ１、他方に出力端子ＯＵＴ２が接続され、外部負荷ＲＬの両端に、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−（以下、これらをまとめて差動出力とする）に対応する電圧が供給される。

入力端子ＩＮ１は、入力信号ＶＩＮを入力する。ここで、入力信号ＶＩＮは、伝送する論理がハイのときは、第４の固定電位Ｖｄｄに対応したレベル（以下、ハイレベルとする）となり、また、伝送する論理がローのときは、第３の固定電位（接地電位）に対応したレベル（以下、ローレベルとする）となる。

インバータ回路２は、入力信号ＶＩＮがハイレベルである場合には、ローレベルの信号を出力し、入力信号ＶＩＮがローレベルである場合には、ハイレベルを出力する。

スイッチＳＷ１およびスイッチＳＷ４は、入力信号ＶＩＮに接続され、入力信号ＶＩＮがハイレベルである場合には、オン状態となり、入力信号ＶＩＮがローレベルである場合には、オフ状態となる。

スイッチＳＷ２およびスイッチＳＷ３は、インバータ回路２の出力に接続され、入力信号ＶＩＮがローレベルである場合には、オン状態となり、入力信号ＶＩＮがハイレベルである場合には、オフ状態となる。

定電圧回路３は、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が一定値となるように、ＰチャネルＭＯＳトランジスタＭｐ１のゲートに定電圧を供給する。

負荷Ｒ１および負荷Ｒ２は、演算増幅器ＯＰ１の正端子に出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧を供給するためのものであり、外部負荷ＲＬに対して十分にインピーダンスが高い。したがって、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流は、負荷Ｒ１および負荷Ｒ２には、ほとんど流れない。

演算増幅器ＯＰ１は、正端子に出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧が入力され、負端子に所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）が入力される。ここで、演算増幅器ＯＰ１は、正端子に印加される電圧と負端子に印加される電圧とが等しい場合に、正の電圧を出力しており、正端子に印加される電圧が負端子に印加される電圧より大きいときは、出力電圧を増加し、また、正端子に印加される電圧が負端子に印加される電圧より小さいときは、出力電圧を減少させる。

ＮチャネルＭＯＳトランジスタＭ１は、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が増加した場合でも、増加した電流を流せるように、十分に駆動されている。

また、ＮチャネルＭＯＳトランジスタＭ１は線形領域で動作し、ゲート・ソース間電圧が大きくなるとドレイン・ソース間の抵抗が小さくなり、ゲート・ソース間電圧が小さくなるとドレイン・ソース間の抵抗が大きくなり、また、いずれの場合にもＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流を流せるように、十分に駆動されている。

したがって、外部負荷ＲＬに流れる電流は、ＮチャネルＭＯＳトランジスタＭ１のドレイン電流では制限されず、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流で決まる。

ＰチャネルＭＯＳトランジスタＭｐ１は飽和領域で動作する。

ここで、ＬＶＤＳ規格においては、外部負荷ＲＬにおける電圧降下、すなわち、差動出力の振幅が所定の範囲内であり、外部負荷ＲＬにおける差動出力の中間電圧が所定の範囲内であることが要求されている。

［動作］
次に、この差動出力回路の動作について説明する。

入力端子ＩＮ１に入力信号ＶＩＮが入力される。入力信号ＶＩＮがハイレベルである場合には、スイッチＳＷ１およびスイッチＳＷ４は、オン状態となり、スイッチＳＷ２およびスイッチＳＷ３は、オフ状態となるから、出力端子ＯＵＴ１から出力端子ＯＵＴ２への方向に電流が流れ、出力電圧ＶＯＵＴ＋の方が電圧が高くなり、出力電圧ＶＯＵＴ−の方が電圧が低くとなる（以下、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の、低い方の電圧を低出力側電圧とし、高い方の電圧を高出力側電圧とする）。

一方、入力信号ＶＩＮがローレベルである場合には、スイッチＳＷ１およびスイッチＳＷ４は、オフ状態となり、スイッチＳＷ２およびスイッチＳＷ３は、オン状態となるから、出力端子ＯＵＴ２から出力端子ＯＵＴ１への方向に電流が流れ、出力電圧ＶＯＵＴ＋が低出力側電圧となり、出力電圧ＶＯＵＴ−が高出力側電圧となる。

まず、入力信号ＶＩＮがハイレベルである場合について説明する。

入力信号ＶＩＮがハイレベルである場合は、上述のように、出力電圧ＶＯＵＴ＋が高出力側電圧となり、出力電圧ＶＯＵＴ−が低出力側電圧となる。

出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧が、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）であると仮定すると、ＮチャネルＭＯＳトランジスタＭ１のドレイン・ソース間抵抗と、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流から、ＮチャネルＭＯＳトランジスタＭ１のドレイン・ソース間電圧が決まる。ＮチャネルＭＯＳトランジスタＭ１のドレイン・ソース間電圧と、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流から、ＮチャネルＭＯＳトランジスタＭ１のゲート・ソース間電圧が決まり、演算増幅器ＯＰ１の帰還回路が成立する。

この差動出力回路を起動したとき、すなわち、この差動出力回路に各固定電位を供給し、動作を開始させたときの、演算増幅器ＯＰ１による帰還動作について説明する。以下の動作は、差動出力回路を起動した際の瞬時的な動作であり、実際は、演算増幅器ＯＰ１の応答速度が遅いため、緩やかな動作となる。

演算増幅器ＯＰ１は、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧が、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）よりも小さい場合は、出力電圧を小さくする。これにより、ＮチャネルＭＯＳトランジスタＭ１のドレイン・ソース間の抵抗が大きくなり、ＮチャネルＭＯＳトランジスタＭ１のドレイン・ソース間における電圧降下が大きくなり、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧を大きくし、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）に調整することができる。

また、演算増幅器ＯＰ１は、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧が、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）よりも大きい場合は、出力電圧を大きくする。これにより、ＮチャネルＭＯＳトランジスタＭ１のドレイン・ソース間の抵抗が小さくなり、ＮチャネルＭＯＳトランジスタＭ１のドレイン・ソース間における電圧降下が小さくなり、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧を小さくし、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）に調整することができる。

このように、従来から使用されていると想定される差動出力回路では、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧のばらつきを抑え、所望の値にすることができる。

ここで、温度条件や製造ばらつきにより、定電圧回路３の出力電圧が変動し、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が、所望の電流値から変動した場合の、この差動出力回路の動作について説明する。

定電圧回路３の出力電圧が小さくなり、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が、所望の電流値より大きくなると、外部負荷ＲＬにおける電圧降下、すなわち、差動出力の振幅が大きくなる。また、定電圧回路３の出力電圧が大きくなり、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が、所望の電流値より小さくなると、外部負荷ＲＬにおける電圧降下、すなわち、差動出力の振幅が小さくなる。

ここで、ＰチャネルＭＯＳトランジスタＭｐ１は、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が増加しても、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧が変動しないため、差動出力の振幅の変動を抑制するような動作をすることはできない。

次に、入力信号ＶＩＮがローレベルである場合について説明する。

この場合は、上述のように、出力電圧ＶＯＵＴ＋が低出力側電圧となり、出力電圧ＶＯＵＴ−が高出力側電圧となる。

入力信号ＶＩＮがローレベルの場合でも、外部負荷ＲＬに流れる電流の方向が逆になるだけで、ＮチャネルＭＯＳトランジスタＭ１、ＰチャネルＭＯＳトランジスタＭｐ１および演算増幅器ＯＰ１の動作は、入力信号ＶＩＮがハイレベルである場合と同様である。

このように、従来から使用されていると想定される差動出力回路では、温度条件や製造ばらつきにより、定電圧回路３の出力電圧が変動し、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流、すなわち、外部負荷ＲＬに流れる電流が、所望の電流値から変動した場合に、差動出力のばらつきを抑えることができないという欠点があった。

次に、本発明の実施の形態について、図面を用いて説明する。

＜第１の実施の形態＞
本実施の形態は、従来から使用されていると想定される差動出力回路に、出力電圧ＶＯＵＴ＋あるいは出力電圧ＶＯＵＴ−の低出力側電圧のレベルを検出する手段を備えた差動出力回路に関する。

［構成］
図２は、第１の実施の形態に係る差動出力回路の構成を示す。同図を参照して、この差動出力回路は、図１に示す従来から使用されていると想定される差動出力回路に対して、さらに、演算増幅器ＯＰ１１と、スイッチＳＷ１１と、ＰチャネルＭＯＳトランジスタＭｐ１１とを含む。

ＰチャネルＭＯＳトランジスタＭｐ１１のゲートに演算増幅器ＯＰ１１の出力が接続され、ソースに第４の固定電位Ｖｄｄが接続され、ドレインにスイッチＳＷ１と、スイッチＳＷ３と、ＰチャネルＭＯＳトランジスタＭｐ１のドレインとが接続される。

スイッチＳＷ１１は、端子ａにスイッチＳＷ１と、スイッチＳＷ２と、負荷Ｒ１と、出力端子ＯＵＴ１とが接続され、端子ｂにスイッチＳＷ３と、スイッチＳＷ４と、負荷Ｒ２と、出力端子ＯＵＴ２とが接続され、端子ｃに演算増幅器ＯＰ１１の負端子が接続される。

スイッチＳＷ１１は、入力端子ＩＮ１に接続され、入力信号ＶＩＮがハイレベルである場合には、端子ｂと端子ｃとの間が導通し、また、端子ａと端子ｃとの間が非導通となり、入力信号ＶＩＮがローレベルである場合には、端子ａと端子ｃとの間が導通し、また、端子ｂと端子ｃとの間が非導通となる。

演算増幅器ＯＰ１１は、負端子に出力電圧ＶＯＵＴ＋または出力電圧ＶＯＵＴ−が入力され、正端子に所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）が入力される。

ここで、演算増幅器ＯＰ１１は、正端子に印加される電圧と負端子に印加される電圧とが等しい場合に、正の電圧を出力しており、正端子に印加される電圧が負端子に印加される電圧より大きいときは、出力電圧を増加し、また、正端子に印加される電圧が負端子に印加される電圧より小さいときは、出力電圧を減少させる。

これにより、演算増幅器ＯＰ１１においては、低出力側電圧が、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）と等しく、差動出力が安定している場合にも、一定のＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流が流れるため、低出力側電圧と所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）の大小により、ＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流を増減させることができる。

ＮチャネルＭＯＳトランジスタＭ１は、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流およびＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流が増加した場合でも、増加した電流を流せるように、十分に駆動されている。

また、ＮチャネルＭＯＳトランジスタＭ１は線形領域で動作し、ゲート・ソース間電圧が大きくなるとドレイン・ソース間の抵抗が小さくなり、ゲート・ソース間電圧が小さくなるとドレイン・ソース間の抵抗が大きくなり、また、いずれの場合にもＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流およびＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流を流せるように、十分に駆動されている。

したがって、外部負荷ＲＬに流れる電流は、ＮチャネルＭＯＳトランジスタＭ１のドレイン電流では制限されず、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流およびＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流で決まる。

ＰチャネルＭＯＳトランジスタＭｐ１１は飽和領域で動作する。

その他の構成は、図１に示す従来から使用されていると想定される差動出力回路と同様である。

［動作］
次に、本実施の形態に係る差動出力回路の動作について説明する。

この差動出力回路は、図１に示す従来から使用されていると想定される差動出力回路に対して、演算増幅器ＯＰ１１による制御回路を追加したものであり、これ以外の動作については、図１に示す従来から使用されていると想定される差動出力回路と同様である。

まず、入力信号ＶＩＮがハイレベルである場合について説明する。

入力信号ＶＩＮがハイレベルである場合は、上述のように、出力電圧ＶＯＵＴ＋が高出力側電圧となり、出力電圧ＶＯＵＴ−が低出力側電圧となる。また、スイッチＳＷ１１は、端子ｂと端子ｃとの間が導通し、また、端子ａと端子ｃとの間が非導通となる。すなわち、低出力側電圧である、出力電圧ＶＯＵＴ−が演算増幅器ＯＰ１１の負端子に入力される。

この差動出力回路を起動したときの、演算増幅器ＯＰ１による帰還動作および演算増幅器ＯＰ１１による帰還動作について説明する。これは、差動出力回路を起動した際の瞬時的な動作であり、実際は、演算増幅器ＯＰ１および演算増幅器ＯＰ１１の応答速度が遅いため、緩やかな動作となる。

演算増幅器ＯＰ１１は、出力電圧ＶＯＵＴ−が、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）となるように、ＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流を調整する。

出力電圧ＶＯＵＴ−が、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）より大きい場合は、演算増幅器ＯＰ１１による帰還動作が行なわれる。すなわち、演算増幅器ＯＰ１１の出力電圧が小さくなり、ＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流が大きくなる。そうすると、外部負荷ＲＬに流れる電流が大きくなり、出力電圧ＶＯＵＴ−が小さくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）に調整することができる。

出力電圧ＶＯＵＴ−が、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）より小さい場合は、演算増幅器ＯＰ１１による帰還動作が行なわれる。すなわち、演算増幅器ＯＰ１１の出力電圧が大きくなり、ＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流が小さくなる。そうすると、外部負荷ＲＬに流れる電流が小さくなり、出力電圧ＶＯＵＴ−が大きくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）に調整することができる。

なお、演算増幅器ＯＰ１による帰還動作は、図１に示す従来から使用されていると想定される差動出力回路と同様である。

以上のような動作により、この差動出力回路は、差動出力の中間電圧を、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）とし、また、差動出力の低出力側電圧を、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）とすることができる。

ここで、中間電圧は、差動出力回路の低出力側電圧及び高出力側電圧の中間電圧であるから、所望の中間電圧と、所望の低出力側電圧あるいは所望の高出力側電圧とを得ることができれば、所望の振幅を得ることができる。

次に、温度条件や製造ばらつきにより、定電圧回路３の出力電圧が変動し、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が、所望の電流値から変動した場合の、この差動出力回路の動作について説明する。

定電圧回路３の出力電圧が大きくなり、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が、所望の電流値より小さくなると、外部負荷ＲＬに流れる電流が小さくなり、差動出力の振幅が小さくなる。また、出力電圧ＶＯＵＴ−が大きくなる。

ここで、出力電圧ＶＯＵＴ−が大きくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）より大きくなると、上述のように、演算増幅器ＯＰ１１による帰還動作が行なわれ、ＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流が大きくなり、外部負荷ＲＬに流れる電流が大きくなり、差動出力の振幅が大きくなる。また、出力電圧ＶＯＵＴ−が小さくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）に調整することができる。

また、定電圧回路３の出力電圧が小さくなり、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が、所望の電流値より大きくなると、外部負荷ＲＬに流れる電流が大きくなり、差動出力の振幅が大きくなる。また、出力電圧ＶＯＵＴ−が小さくなる。

ここで、出力電圧ＶＯＵＴ−が小さくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）より小さくなると、上述のように、演算増幅器ＯＰ１１による帰還動作が行なわれ、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が小さくなり、外部負荷ＲＬに流れる電流が小さくなり、差動出力の振幅が小さくなる。また、出力電圧ＶＯＵＴ−が大きくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）に調整することができる。

次に、入力信号ＶＩＮがローレベルである場合について説明する。

この場合は、上述のように、出力電圧ＶＯＵＴ＋が低出力側電圧となり、出力電圧ＶＯＵＴ−が高出力側電圧となる。また、端子ａと端子ｃとの間が導通し、また、端子ｂと端子ｃとの間が非導通となる。すなわち、低出力側電圧である、出力電圧ＶＯＵＴ＋が演算増幅器ＯＰ１１の負端子に入力される。

入力信号ＶＩＮがローレベルの場合でも、外部負荷ＲＬに流れる電流の方向が逆になるだけで、ＮチャネルＭＯＳトランジスタＭ１、ＰチャネルＭＯＳトランジスタＭｐ１、ＰチャネルＭＯＳトランジスタＭｐ１１、演算増幅器ＯＰ１および演算増幅器ＯＰ１１の動作は、入力信号ＶＩＮがハイレベルである場合と同様である。

したがって、特許文献１記載の差動出力回路では、差動出力を安定化するために、差動出力回路とは別に制御回路およびダミー回路を設けるため、回路構成が複雑化するという欠点があるが、本実施の形態に係る差動出力回路では、差動出力回路の内部で帰還動作を行なうため、回路構成の簡易化を図ることができる。

また、図１に示す従来から使用されていると想定されている差動出力回路では、温度条件や製造ばらつきにより、外部負荷に流れる電流が変動した場合に、差動出力の振幅のばらつきを抑えることができないという欠点があるが、本実施の形態に係る差動出力回路では、低出力側電圧と所望の低出力側電圧値との差に応じて、外部負荷ＲＬに流れる電流を増減させるため、常に所望の低出力側電圧値を得ることができ、差動出力の振幅のばらつきを抑え、高速伝送化および長距離伝送化を図ることができる。

また、本実施の形態に係る差動出力回路では、スイッチＳＷ１１の切替動作により、入力信号ＶＩＮの論理がハイまたはローの、いずれの場合でも、演算増幅器ＯＰ１１に低出力側電圧を供給することができ、常に差動出力のばらつきを抑え、高速伝送化および長距離伝送化を図ることができる。

＜第２の実施の形態＞
本実施の形態は、第１の実施の形態において、出力電圧ＶＯＵＴ＋あるいは出力電圧ＶＯＵＴ−の高出力側電圧のレベルを検出する手段を備えた差動出力回路に関する。

［構成］
図３は、第２の実施の形態に係る差動出力回路の構成を示す。同図を参照して、この差動出力回路は、第１の実施の形態に係る差動出力回路に対して、演算増幅器ＯＰ１１の負端子の入力を、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）とした点で相違する。

スイッチＳＷ１１は、インバータ回路２の出力に接続され、入力信号ＶＩＮがローレベルである場合には、端子ｂと端子ｃとの間が導通し、また、端子ａと端子ｃとの間が非導通となり、入力信号ＶＩＮがハイレベルである場合には、端子ａと端子ｃとの間が導通し、また、端子ｂと端子ｃとの間が非導通となる。

演算増幅器ＯＰ１１は、正端子に出力電圧ＶＯＵＴ＋または出力電圧ＶＯＵＴ−が入力され、負端子に所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）が入力される。また、演算増幅器ＯＰ１１の、正端子および負端子に入力される電圧と出力電圧の関係は、図２に示す第１の実施の形態に係る差動出力回路における演算増幅器ＯＰ１１と同様である。

これにより、演算増幅器ＯＰ１１においては、高出力側電圧が、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）と等しく、差動出力が安定している場合にも、一定のＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流が流れるため、高出力側電圧と所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）の大小により、ＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流を増減させることができる。

他の構成は図１に示す第１の実施の形態に係る差動出力回路と同様である。

［動作］
本実施の形態に係る差動出力回路の動作について説明する。

この差動出力回路は、第１の実施の形態と同様に、図１に示す従来から使用されていると想定される差動出力回路に対して、演算増幅器ＯＰ１１による制御回路を追加したものであり、これ以外の動作については、図１に示す従来から使用されていると想定される差動出力回路と同様である。

まず、入力信号ＶＩＮがハイレベルである場合について説明する。

入力信号ＶＩＮがハイレベルである場合は、上述のように、出力電圧ＶＯＵＴ＋が高出力側電圧となり、出力電圧ＶＯＵＴ−が低出力側電圧となる。また、スイッチＳＷ１１は、端子ａと端子ｃとの間が導通し、また、端子ｂと端子ｃとの間が非導通となる。すなわち、高出力側電圧である、出力電圧ＶＯＵＴ＋が演算増幅器ＯＰ１１の負端子に入力される。

この差動出力回路を起動したときの、演算増幅器ＯＰ１１による帰還動作について説明する。これは、差動出力回路を起動した際の瞬時的な動作であり、実際は、演算増幅器ＯＰ１１の応答速度が遅いため、緩やかな動作となる。

演算増幅器ＯＰ１１は、出力電圧ＶＯＵＴ＋が、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）となるように、ＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流を調整する。

出力電圧ＶＯＵＴ＋が、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）より大きい場合は、演算増幅器ＯＰ１１による帰還動作が行なわれる。すなわち、演算増幅器ＯＰ１１の出力電圧が大きくなり、ＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流が小さくなる。そうすると、外部負荷ＲＬに流れる電流が小さくなり、出力電圧ＶＯＵＴ＋が小さくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）に調整することができる。

出力電圧ＶＯＵＴ＋が、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）より小さい場合は、演算増幅器ＯＰ１１による帰還動作が行なわれる。すなわち、演算増幅器ＯＰ１１の出力電圧が小さくなり、ＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流が大きくなる。そうすると、外部負荷ＲＬに流れる電流が大きくなり、出力電圧ＶＯＵＴ＋が大きくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）に調整することができる。

なお、演算増幅器ＯＰ１による帰還動作は、図２に示す第１の実施の形態に係る差動出力回路と同様である。

以上のような動作により、この差動出力回路は、差動出力の中間電圧を、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）とし、また、差動出力の高出力側電圧を、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）とすることができる。

ここで、中間電圧は、差動出力回路の低出力側電圧及び高出力側電圧の中間電圧であるから、所望の中間電圧と、所望の低出力側電圧あるいは所望の高出力側電圧とを得ることができれば、所望の振幅を得ることができる。

次に、温度条件や製造ばらつきにより、定電圧回路３の出力電圧が変動し、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が、所望の電流値から変動した場合の、この差動出力回路の動作について説明する。

定電圧回路３の出力電圧が大きくなり、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が、所望の電流値より小さくなると、外部負荷ＲＬに流れる電流が小さくなり、差動出力の振幅が小さくなる。また、出力電圧ＶＯＵＴ＋が小さくなる。

ここで、出力電圧ＶＯＵＴ＋が小さくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）より小さくなると、上述のように、演算増幅器ＯＰ１１による帰還動作が行なわれ、ＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流が大きくなり、外部負荷ＲＬに流れる電流が大きくなり、差動出力の振幅が大きくなる。また、出力電圧ＶＯＵＴ＋が大きくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）に調整することができる。

また、定電圧回路３の出力電圧が小さくなり、ＰチャネルＭＯＳトランジスタＭｐ１のドレイン電流が、所望の電流値より大きくなると、外部負荷ＲＬに流れる電流が大きくなり、差動出力の振幅が大きくなる。また、出力電圧ＶＯＵＴ＋が大きくなる。

ここで、出力電圧ＶＯＵＴ＋が大きくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）より大きくなると、上述のように、演算増幅器ＯＰ１１による帰還動作が行なわれ、ＰチャネルＭＯＳトランジスタＭｐ１１のドレイン電流が小さくなり、外部負荷ＲＬに流れる電流が小さくなり、差動出力の振幅が小さくなる。また、出力電圧ＶＯＵＴ＋が小さくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）に調整することができる。

次に、入力信号ＶＩＮがローレベルである場合について説明する。

この場合は、上述のように、出力電圧ＶＯＵＴ＋が低出力側電圧となり、出力電圧ＶＯＵＴ−が高出力側電圧となる。また、端子ｂと端子ｃとの間が導通し、また、端子ａと端子ｃとの間が非導通となる。すなわち、高出力側電圧である、出力電圧ＶＯＵＴ−が演算増幅器ＯＰ１１の正端子に入力される。

入力信号ＶＩＮがローレベルの場合でも、外部負荷ＲＬに流れる電流の方向が逆になるだけで、ＮチャネルＭＯＳトランジスタＭ１、ＰチャネルＭＯＳトランジスタＭｐ１、ＰチャネルＭＯＳトランジスタＭｐ１１、演算増幅器ＯＰ１および演算増幅器ＯＰ１１の動作は、入力信号ＶＩＮがハイレベルである場合と同様である。

したがって、特許文献１記載の差動出力回路では、差動出力を安定化するために、差動出力回路とは別に制御回路およびダミー回路を設けるため、回路構成が複雑化するという欠点があるが、本実施の形態に係る差動出力回路では、差動出力回路の内部で帰還動作を行なうため、回路構成の簡易化を図ることができる。

また、図１に示す従来から使用されていると想定されている差動出力回路では、温度条件や製造ばらつきにより、外部負荷に流れる電流が変動した場合に、差動出力の振幅のばらつきを抑えることができないという欠点があるが、本実施の形態に係る差動出力回路では、高出力側電圧と所望の高出力側電圧値との差に応じて、外部負荷ＲＬに流れる電流を増減させるため、常に所望の高出力側電圧値を得ることができ、差動出力の振幅のばらつきを抑え、高速伝送化および長距離伝送化を図ることができる。

また、本実施の形態に係る差動出力回路では、スイッチＳＷ１１の切替動作により、入力信号ＶＩＮの論理がハイまたはローの、いずれの場合でも、演算増幅器ＯＰ１１に高出力側電圧を供給することができ、常に差動出力のばらつきを抑え、高速伝送化および長距離伝送化を図ることができる。

＜第３の実施の形態＞
本実施の形態は、図２に示す第１の実施の形態に係る差動出力回路における、差動出力の振幅を制御する演算増幅器ＯＰ１１と、差動出力の中間電圧を制御する演算増幅器ＯＰ１の位置を入れ替えた差動出力回路に関する。

［構成］
図４は、第３の実施の形態に係る差動出力回路の構成を示す。同図を参照して、この差動出力回路は、ＮチャネルＭＯＳトランジスタＭ２１と、ＮチャネルＭＯＳトランジスタＭ２２と、ＰチャネルＭＯＳトランジスタＭｐ２１と、スイッチＳＷ２１と、スイッチＳＷ２２と、スイッチＳＷ２３と、スイッチＳＷ２４と、スイッチＳＷ２５と、演算増幅器ＯＰ２１と、演算増幅器ＯＰ２２と、負荷Ｒ２１と、負荷Ｒ２２と、外部負荷ＲＬと、インバータ回路２２と、定電圧回路２３とを含む。

ＰチャネルＭＯＳトランジスタＭｐ２１のゲートに演算増幅器ＯＰ２１の出力が接続され、ソースに第４の固定電位Ｖｄｄが接続され、ドレインにスイッチＳＷ２１と、スイッチＳＷ２３とが接続される。

ＮチャネルＭＯＳトランジスタＭ２１のゲートに定電圧回路２３が接続され、ソースに第３の固定電位（接地電位）が接続され、ドレインにスイッチＳＷ２２、スイッチＳＷ２４およびＮチャネルＭＯＳトランジスタＭ２２のドレインが接続される。

ＮチャネルＭＯＳトランジスタＭ２２のゲートに演算増幅器ＯＰ２２の出力が接続され、ソースに第３の固定電位（接地電位）が接続され、ドレインにスイッチＳＷ２２、スイッチＳＷ２４およびＮチャネルＭＯＳトランジスタＭ２１のドレインが接続される。

スイッチＳＷ２１およびスイッチＳＷ２２の接続点（第１のノード）に、負荷Ｒ２１および出力端子ＯＵＴ２１が接続される。

スイッチＳＷ２３およびスイッチＳＷ２４の接続点（第２のノード）に、負荷Ｒ２２および出力端子ＯＵＴ２２が接続される。

演算増幅器ＯＰ２１の正端子に、負荷Ｒ２１および負荷Ｒ２２が接続される。

出力端子ＯＵＴ２１には出力電圧ＶＯＵＴ＋が印加され、出力端子ＯＵＴ２２には出力電圧ＶＯＵＴ−が印加される。

外部負荷ＲＬは、この差動出力回路に対する負荷であり、差動出力回路からの信号を受信する外部回路に配置され、外部負荷ＲＬの一方に出力端子ＯＵＴ２１、他方に出力端子ＯＵＴ２２が接続され、外部負荷ＲＬの両端に、差動出力が印加される。

入力端子ＩＮ２１は、入力信号ＶＩＮを入力する。

インバータ回路２２は、入力信号ＶＩＮを入力し、図１に示す従来から使用されていると想定される差動出力回路におけるインバータ回路２と同様の動作を行なう。

スイッチＳＷ２１およびスイッチＳＷ２４は、入力信号ＶＩＮに接続され、図１に示す従来から使用されていると想定される差動出力回路におけるスイッチＳＷ１およびスイッチＳＷ４と同様の動作を行なう。

スイッチＳＷ２２およびスイッチＳＷ２３は、インバータ回路２２の出力に接続され、図１に示す従来から使用されていると想定される差動出力回路におけるスイッチＳＷ２およびスイッチＳＷ３と同様の動作を行なう。

スイッチＳＷ２５は、端子ａにスイッチＳＷ２１と、スイッチＳＷ２２と、負荷Ｒ２１と、出力端子ＯＵＴ２１とが接続され、端子ｂにスイッチＳＷ２３と、スイッチＳＷ２４と、負荷Ｒ２２と、出力端子ＯＵＴ２２とが接続され、端子ｃに演算増幅器ＯＰ２２の正端子が接続される。

スイッチＳＷ２５は、入力端子ＩＮ２１に接続され、図２に示す第１の実施の形態に係る差動出力回路におけるスイッチＳＷ１１と同様の動作を行なう。

定電圧回路２３は、ＮチャネルＭＯＳトランジスタＭ２１のドレイン電流が一定値となるように、ＮチャネルＭＯＳトランジスタＭ２１のゲートに定電圧を供給する。

負荷Ｒ２１および負荷Ｒ２２は、演算増幅器ＯＰ２１の正端子に出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧を供給するためのものであり、外部負荷ＲＬに対して十分にインピーダンスが高い。したがって、ＰチャネルＭＯＳトランジスタＭｐ２１のドレイン電流は、負荷Ｒ２１および負荷Ｒ２２には、ほとんど流れない。

演算増幅器ＯＰ２１は、正端子に出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧が入力され、負端子に所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）が入力される。また、演算増幅器ＯＰ２１の、入力電圧に対する出力電圧の関係は、図１に示す従来から使用されていると想定される差動出力回路における演算増幅器ＯＰ１と同様である。

演算増幅器ＯＰ２２は、正端子に出力電圧ＶＯＵＴ＋または出力電圧ＶＯＵＴ−が入力され、負端子に所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）が入力される。また、演算増幅器ＯＰ２２の、正端子および負端子に入力される電圧と出力電圧の関係は、図２に示す第１の実施の形態に係る差動出力回路における演算増幅器ＯＰ１１と同様である。

これにより、演算増幅器ＯＰ２２においては、低出力側電圧が、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）と等しく、差動出力が安定している場合にも、一定のＮチャネルＭＯＳトランジスタＭ２２のドレイン電流が流れるため、低出力側電圧と所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）の大小により、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流を増減させることができる。

ＰチャネルＭＯＳトランジスタＭｐ２１は、ＮチャネルＭＯＳトランジスタＭ２１のドレイン電流およびＮチャネルＭＯＳトランジスタＭ２２のドレイン電流が増加した場合でも、これらの電流を流せるように、十分に駆動されている。

また、ＰチャネルＭＯＳトランジスタＭｐ２１は線形領域で動作し、ゲート・ソース間電圧が大きくなるとドレイン・ソース間の抵抗が大きくなり、ゲート・ソース間電圧が小さくなるとドレイン・ソース間の抵抗が小さくなり、また、いずれの場合にもＮチャネルＭＯＳトランジスタＭ２１のドレイン電流およびＮチャネルＭＯＳトランジスタＭ２２のドレイン電流を流せるように、十分に駆動されている。

したがって、外部負荷ＲＬに流れる電流は、ＰチャネルＭＯＳトランジスタＭｐ２１のドレイン電流では制限されず、ＮチャネルＭＯＳトランジスタＭ２１のドレイン電流およびＮチャネルＭＯＳトランジスタＭ２２のドレイン電流で決まる。

ＮチャネルＭＯＳトランジスタＭ２１およびＮチャネルＭＯＳトランジスタＭ２２は、飽和領域で動作する。

［動作］
次に、この差動出力回路の動作について説明する。

出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧が、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）であると仮定すると、ＰチャネルＭＯＳトランジスタＭｐ２１のドレイン・ソース間抵抗と、ＰチャネルＭＯＳトランジスタＭｐ２１のドレイン電流から、ＰチャネルＭＯＳトランジスタＭｐ２１のドレイン・ソース間電圧が決まる。ＰチャネルＭＯＳトランジスタＭｐ２１のドレイン・ソース間電圧と、ＰチャネルＭＯＳトランジスタＭｐ２１のドレイン電流から、ＰチャネルＭＯＳトランジスタＭｐ２１のゲート・ソース間電圧が決まり、演算増幅器ＯＰ２１の帰還回路が成立する。

まず、入力信号ＶＩＮがハイレベルである場合について説明する。

入力信号ＶＩＮがハイレベルである場合は、上述のように、出力電圧ＶＯＵＴ＋が高出力側電圧となり、出力電圧ＶＯＵＴ−が低出力側電圧となる。また、スイッチＳＷ２５は、端子ｂと端子ｃとの間が導通し、また、端子ａと端子ｃとの間が非導通となる。すなわち、低出力側電圧である、出力電圧ＶＯＵＴ−が演算増幅器ＯＰ２２の正端子に入力される。

この差動出力回路を起動したときの、演算増幅器ＯＰ２１による帰還動作および演算増幅器ＯＰ２２による帰還動作について説明する。これは、差動出力回路を起動した際の瞬時的な動作であり、実際は、演算増幅器ＯＰ２１および演算増幅器ＯＰ２２の応答速度が遅いため、緩やかな動作となる。

演算増幅器ＯＰ２２は、出力電圧ＶＯＵＴ−が、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）となるように、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流を調整する。

出力電圧ＶＯＵＴ−が、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）より大きい場合は、演算増幅器ＯＰ２２による帰還動作が行なわれる。すなわち、演算増幅器ＯＰ２２の出力電圧が大きくなり、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流が大きくなる。そうすると、外部負荷ＲＬに流れる電流が大きくなり、出力電圧ＶＯＵＴ−が小さくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）に調整することができる。

また、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧が、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）よりも小さい場合は、演算増幅器ＯＰ２１による帰還動作が行なわれる。すなわち、演算増幅器ＯＰ２１の出力電圧が小さくなり、ＰチャネルＭＯＳトランジスタＭｐ２１のドレイン・ソース間の抵抗が小さくなり、ＰチャネルＭＯＳトランジスタＭｐ２１のドレイン・ソース間における電圧降下が小さくなり、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧が大きくなり、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）に調整することができる。

出力電圧ＶＯＵＴ−が、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）より小さい場合は、演算増幅器ＯＰ２２による帰還動作が行なわれる。すなわち、演算増幅器ＯＰ２２の出力電圧が小さくなり、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流が小さくなる。そうすると、外部負荷ＲＬに流れる電流が小さくなり、出力電圧ＶＯＵＴ−が大きくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）に調整することができる。

また、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧が、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）よりも大きい場合は、演算増幅器ＯＰ２１による帰還動作が行なわれる。すなわち、演算増幅器ＯＰ２１の出力電圧が大きくなり、ＰチャネルＭＯＳトランジスタＭｐ２１のドレイン・ソース間の抵抗が大きくなり、ＰチャネルＭＯＳトランジスタＭｐ２１のドレイン・ソース間における電圧降下が大きくなり、出力電圧ＶＯＵＴ＋および出力電圧ＶＯＵＴ−の中間電圧が小さくなり、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）に調整することができる。

以上のような動作により、この差動出力回路は、差動出力の中間電圧を、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）とし、また、差動出力の低出力側電圧を、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）とすることができる。

次に、温度条件や製造ばらつきにより、定電圧回路２３の出力電圧が変動し、ＮチャネルＭＯＳトランジスタＭ２１のドレイン電流が、所望の電流値から変動した場合の、この差動出力回路の動作について説明する。

定電圧回路２３の出力電圧が小さくなり、ＮチャネルＭＯＳトランジスタＭ２１のドレイン電流が、所望の電流値より小さくなると、外部負荷ＲＬに流れる電流が小さくなり、差動出力の振幅が小さくなる。また、出力電圧ＶＯＵＴ−が大きくなる。

ここで、出力電圧ＶＯＵＴ−が大きくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）より大きくなると、上述のように、演算増幅器ＯＰ２２による帰還動作が行なわれ、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流が大きくなり、外部負荷ＲＬに流れる電流が大きくなり、差動出力の振幅が大きくなる。また、出力電圧ＶＯＵＴ−が小さくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）に調整することができる。

また、定電圧回路２３の出力電圧が大きくなり、ＮチャネルＭＯＳトランジスタＭ２１のドレイン電流が、所望の電流値より大きくなると、外部負荷ＲＬに流れる電流が大きくなり、差動出力の振幅が大きくなる。また、出力電圧ＶＯＵＴ−が小さくなる。

ここで、出力電圧ＶＯＵＴ−が小さくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）より小さくなると、上述のように、演算増幅器ＯＰ２２による帰還動作が行なわれ、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流が小さくなり、外部負荷ＲＬに流れる電流が小さくなり、差動出力の振幅が小さくなる。また、出力電圧ＶＯＵＴ−が大きくなり、所望の低出力側電圧Ｖｒｅｆ＿Ｌ（第２の固定電位Ａ）に調整することができる。

次に、入力信号ＶＩＮがローレベルである場合について説明する。

この場合は、上述のように、出力電圧ＶＯＵＴ＋が低出力側電圧となり、出力電圧ＶＯＵＴ−が高出力側電圧となる。また、端子ａと端子ｃとの間が導通し、また、端子ｂと端子ｃとの間が非導通となる。すなわち、低出力側電圧である、出力電圧ＶＯＵＴ＋が演算増幅器ＯＰ２２の正端子に入力される。

入力信号ＶＩＮがローレベルの場合でも、外部負荷ＲＬに流れる電流の方向が逆になるだけで、ＮチャネルＭＯＳトランジスタＭ２１、ＮチャネルＭＯＳトランジスタＭ２２、ＰチャネルＭＯＳトランジスタＭｐ２１、演算増幅器ＯＰ２１および演算増幅器ＯＰ２２の動作は、入力信号ＶＩＮがハイレベルである場合と同様である。

したがって、特許文献１記載の差動出力回路では、差動出力を安定化するために、差動出力回路とは別に制御回路およびダミー回路を設けるため、回路構成が複雑化するという欠点があるが、本実施の形態に係る差動出力回路では、差動出力回路の内部で帰還動作を行なうため、回路構成の簡易化を図ることができる。

また、図１に示す従来から使用されていると想定されている差動出力回路では、温度条件や製造ばらつきにより、外部負荷に流れる電流が変動した場合に、差動出力の振幅のばらつきを抑えることができないという欠点があるが、本実施の形態に係る差動出力回路では、低出力側電圧と所望の低出力側電圧値との差に応じて、外部負荷ＲＬに流れる電流を増減させるため、常に所望の低出力側電圧値を得ることができ、差動出力の振幅のばらつきを抑え、高速伝送化および長距離伝送化を図ることができる。

また、本実施の形態に係る差動出力回路では、スイッチＳＷ２５の切替動作により、入力信号ＶＩＮの論理がハイまたはローの、いずれの場合でも、演算増幅器ＯＰ２２に低出力側電圧を供給することができ、常に差動出力のばらつきを抑え、高速伝送化および長距離伝送化を図ることができる。

＜第４の実施の形態＞
本実施の形態は、第３の実施の形態において、出力電圧ＶＯＵＴ＋あるいは出力電圧ＶＯＵＴ−の高出力側電圧のレベルを検出する手段を備えた差動出力回路に関する。

［構成］
図５は、第４の実施の形態に係る差動出力回路の構成を示す。同図を参照して、この差動出力回路は、第３の実施の形態に係る差動出力回路に対して、演算増幅器ＯＰ２２の正端子の入力を、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）とした点で相違する。

スイッチＳＷ２５は、インバータ回路２２の出力に接続され、入力信号ＶＩＮがローレベルである場合には、端子ｂと端子ｃとの間が導通し、また、端子ａと端子ｃとの間が非導通となり、入力信号ＶＩＮがハイレベルである場合には、端子ａと端子ｃとの間が導通し、また、端子ｂと端子ｃとの間が非導通となる。

演算増幅器ＯＰ２２は、負端子に出力電圧ＶＯＵＴ＋または出力電圧ＶＯＵＴ−が入力され、正端子に所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）が入力される。また、演算増幅器ＯＰ２２の、正端子および負端子に入力される電圧と出力電圧の関係は、図２に示す第１の実施の形態に係る差動出力回路における演算増幅器ＯＰ１１と同様である。

これにより、演算増幅器ＯＰ２２においては、高出力側電圧が、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）と等しく、差動出力が安定している場合にも、一定のＮチャネルＭＯＳトランジスタＭ２２のドレイン電流が流れるため、高出力側電圧と所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）の大小により、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流を増減させることができる。

他の構成は第３の実施の形態に係る差動出力回路と同様である。

［動作］
本実施の形態に係る差動出力回路の動作について説明する。

この差動出力回路は、演算増幅器ＯＰ２２による帰還動作以外は、図４に示す第３の実施の形態に係る差動出力回路と同様である。

まず、入力信号ＶＩＮがハイレベルである場合について説明する。

入力信号ＶＩＮがハイレベルである場合は、上述のように、出力電圧ＶＯＵＴ＋が高出力側電圧となり、出力電圧ＶＯＵＴ−が低出力側電圧となる。また、スイッチＳＷ２５は、端子ａと端子ｃとの間が導通し、また、端子ｂと端子ｃとの間が非導通となる。すなわち、高出力側電圧である、出力電圧ＶＯＵＴ＋が演算増幅器ＯＰ２２の負端子に入力される。

この差動出力回路を起動したときの、演算増幅器ＯＰ２２による帰還動作について説明する。これは、差動出力回路を起動した際の瞬時的な動作であり、実際は、演算増幅器ＯＰ２２の応答速度が遅いため、緩やかな動作となる。

演算増幅器ＯＰ２２は、出力電圧ＶＯＵＴ＋が、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）となるように、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流を調整する。

出力電圧ＶＯＵＴ＋が、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）より大きい場合は、演算増幅器ＯＰ２２による帰還動作が行なわれる。すなわち、演算増幅器ＯＰ２２の出力電圧が小さくなり、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流が小さくなる。そうすると、外部負荷ＲＬに流れる電流が小さくなり、出力電圧ＶＯＵＴ＋が小さくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）に調整することができる。

出力電圧ＶＯＵＴ＋が、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）より小さい場合は、演算増幅器ＯＰ２２による帰還動作が行なわれる。すなわち、演算増幅器ＯＰ２２の出力電圧が大きくなり、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流が大きくなる。そうすると、外部負荷ＲＬに流れる電流が大きくなり、出力電圧ＶＯＵＴ＋が大きくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）に調整することができる。

なお、演算増幅器ＯＰ２１による帰還動作は、図４に示す第３の実施の形態に係る差動出力回路と同様である。

以上のような動作により、この差動出力回路は、差動出力の中間電圧を、所望の中間電圧Ｖｒｅｆ＿ＣＭ（第１の固定電位）とし、また、差動出力の高出力側電圧を、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）とすることができる。

次に、温度条件や製造ばらつきにより、定電圧回路３の出力電圧が変動し、ＮチャネルＭＯＳトランジスタＭ２１のドレイン電流が、所望の電流値から変動した場合の、この差動出力回路の動作について説明する。

定電圧回路３の出力電圧が小さくなり、ＮチャネルＭＯＳトランジスタＭ２１のドレイン電流が、所望の電流値より小さくなると、外部負荷ＲＬに流れる電流が小さくなり、差動出力の振幅が小さくなる。また、出力電圧ＶＯＵＴ＋が小さくなる。

ここで、出力電圧ＶＯＵＴ＋が小さくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）より小さくなると、上述のように、演算増幅器ＯＰ１１による帰還動作が行なわれ、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流が大きくなり、外部負荷ＲＬに流れる電流が大きくなり、差動出力の振幅が大きくなる。また、出力電圧ＶＯＵＴ＋が大きくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）に調整することができる。

また、定電圧回路３の出力電圧が大きくなり、ＮチャネルＭＯＳトランジスタＭ２１のドレイン電流が、所望の電流値より大きくなると、外部負荷ＲＬに流れる電流が大きくなり、差動出力の振幅が大きくなる。また、出力電圧ＶＯＵＴ＋が大きくなる。

ここで、出力電圧ＶＯＵＴ＋が大きくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）より大きくなると、上述のように、演算増幅器ＯＰ１１による帰還動作が行なわれ、ＮチャネルＭＯＳトランジスタＭ２２のドレイン電流が小さくなり、外部負荷ＲＬに流れる電流が小さくなり、差動出力の振幅が小さくなる。また、出力電圧ＶＯＵＴ＋が小さくなり、所望の高出力側電圧Ｖｒｅｆ＿Ｈ（第２の固定電位Ｂ）に調整することができる。

次に、入力信号ＶＩＮがローレベルである場合について説明する。

この場合は、上述のように、出力電圧ＶＯＵＴ＋が低出力側電圧となり、出力電圧ＶＯＵＴ−が高出力側電圧となる。また、端子ｂと端子ｃとの間が導通し、また、端子ａと端子ｃとの間が非導通となる。すなわち、高出力側電圧である、出力電圧ＶＯＵＴ−が演算増幅器ＯＰ２２の負端子に入力される。

入力信号ＶＩＮがローレベルの場合でも、外部負荷ＲＬに流れる電流の方向が逆になるだけで、ＮチャネルＭＯＳトランジスタＭ２１、ＮチャネルＭＯＳトランジスタＭ２２、ＰチャネルＭＯＳトランジスタＭｐ２１、演算増幅器ＯＰ２１および演算増幅器ＯＰ２２の動作は、入力信号ＶＩＮがハイレベルである場合と同様である。

したがって、特許文献１記載の差動出力回路では、差動出力を安定化するために、差動出力回路とは別に制御回路およびダミー回路を設けるため、回路構成が複雑化するという欠点があるが、本実施の形態に係る差動出力回路では、差動出力回路の内部で帰還動作を行なうため、回路構成の簡易化を図ることができる。

また、図１に示す従来から使用されていると想定されている差動出力回路では、温度条件や製造ばらつきにより、外部負荷に流れる電流が変動した場合に、差動出力の振幅のばらつきを抑えることができないという欠点があるが、本実施の形態に係る差動出力回路では、高出力側電圧と所望の高出力側電圧値との差に応じて、外部負荷ＲＬに流れる電流を増減させるため、常に所望の高出力側電圧値を得ることができ、差動出力の振幅のばらつきを抑え、高速伝送化および長距離伝送化を図ることができる。

また、本実施の形態に係る差動出力回路では、スイッチＳＷ２５の切替動作により、入力信号ＶＩＮの論理がハイまたはローの、いずれの場合でも、演算増幅器ＯＰ２２に高出力側電圧を供給することができ、常に差動出力のばらつきを抑え、高速伝送化および長距離伝送化を図ることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

従来から使用されいていると想定される差動出力回路の構成を示す図である。 第１の実施の形態に係わる差動出力回路の構成を示す図である。 第２の実施の形態に係わる差動出力回路の構成を示す図である。 第３の実施の形態に係わる差動出力回路の構成を示す図である。 第４の実施の形態に係わる差動出力回路の構成を示す図である。

符号の説明

Ｍ１，Ｍ２１，Ｍ２２ ＮチャネルＭＯＳトランジスタ、Ｍｐ１，Ｍｐ１１，Ｍｐ２１ ＰチャネルＭＯＳトランジスタ、ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ１１，ＳＷ２５ スイッチ、ＯＰ１，ＯＰ１１，ＯＰ２１，ＯＰ２２ 演算増幅器、Ｒ１，Ｒ２，Ｒ２１，Ｒ２２ 負荷、ＲＬ 外部負荷、２，２２ インバータ回路、３，２３ 定電圧回路、ａ，ｂ，ｃ 端子、ＩＮ１，ＩＮ２１ 入力端子、ＯＵＴ１，ＯＵＴ２，ＯＵＴ２１，ＯＵＴ２２ 出力端子。

Claims (4)

1. 第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１の増幅器と、第２の増幅器と、第１の負荷と、第２の負荷と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第５のスイッチとを含み、
   前記第１のＭＯＳトランジスタは、ゲートに前記第１の増幅器の出力が接続され、ドレインに前記第２のスイッチと、前記第４のスイッチとが接続され、
   前記第１の増幅器は、負の端子に第１の固定電位が接続され、正の端子に前記第１の負荷と、前記第２の負荷とが接続され、
   前記第２のＭＯＳトランジスタは、ゲートに前記第２の増幅器の出力が接続され、ドレインに前記第１のスイッチと、前記第３のスイッチとが接続され、
   前記第２の増幅器は、正の端子に第２の固定電位が接続され、負の端子に前記第５のスイッチの第１の端子が接続され、
   前記第１のスイッチと、前記第２のスイッチとが第１のノードに接続され、
   前記第１のノードに、前記第５のスイッチの第２の端子と、前記第１の負荷とが接続され、
   前記第３のスイッチと、前記第４のスイッチとが第２のノードに接続され、
   前記第２のノードに、前記第５のスイッチの第３の端子と、前記第２の負荷とが接続され、
   前記第５のスイッチの前記第２の端子は、前記第２のスイッチおよび前記第３のスイッチが導通したときに前記第５のスイッチの前記第１の端子に接続され、
   前記第５のスイッチの前記第３の端子は、前記第１のスイッチおよび前記第４のスイッチが導通したときに前記第５のスイッチの前記第１の端子に接続される、差動出力回路。
2. 第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１の増幅器と、第２の増幅器と、第１の負荷と、第２の負荷と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第５のスイッチとを含み、
   前記第１のＭＯＳトランジスタは、ゲートに前記第１の増幅器の出力が接続され、ドレインに前記第２のスイッチと、前記第４のスイッチとが接続され、
   前記第１の増幅器は、負の端子に第１の固定電位が接続され、正の端子に前記第１の負荷と、前記第２の負荷とが接続され、
   前記第２のＭＯＳトランジスタは、ゲートに前記第２の増幅器の出力が接続され、ドレインに前記第１のスイッチと、前記第３のスイッチとが接続され、
   前記第２の増幅器は、正の端子に前記第５のスイッチの第１の端子が接続され、負の端子に第２の固定電位が接続され、
   前記第１のスイッチと、前記第２のスイッチとが第１のノードに接続され、
   前記第１のノードに、前記第５のスイッチの第２の端子と、前記第１の負荷とが接続され、
   前記第３のスイッチと、前記第４のスイッチとが第２のノードに接続され、
   前記第２のノードに、前記第５のスイッチの第３の端子と、前記第２の負荷とが接続され、
   前記第５のスイッチの前記第２の端子は、前記第１のスイッチおよび前記第４のスイッチが導通したときに前記第５のスイッチの前記第１の端子に接続され、
   前記第５のスイッチの前記第３の端子は、前記第２のスイッチおよび前記第３のスイッチが導通したときに前記第５のスイッチの前記第１の端子に接続される、差動出力回路。
3. 第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１の増幅器と、第２の増幅器と、第１の負荷と、第２の負荷と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第５のスイッチとを含み、
   前記第１のＭＯＳトランジスタは、ゲートに前記第１の増幅器の出力が接続され、ドレインに前記第１のスイッチと、前記第３のスイッチとが接続され、
   前記第１の増幅器は、正の端子に前記第１の負荷と、前記第２の負荷とが接続され、負の端子に第１の固定電位が接続され、
   前記第２のＭＯＳトランジスタは、ゲートに前記第２の増幅器の出力が接続され、ドレインに前記第２のスイッチと、前記第４のスイッチとが接続され、
   前記第２の増幅器は、正の端子に前記第５のスイッチの第１の端子が接続され、負の端子に第２の固定電位が接続され、
   前記第１のスイッチと、前記第２のスイッチとが第１のノードに接続され、
   前記第１のノードに、前記第５のスイッチの第２の端子と、前記第１の負荷とが接続され、
   前記第３のスイッチと、前記第４のスイッチとが第２のノードに接続され、
   前記第２のノードに、前記第５のスイッチの第３の端子と、前記第２の負荷とが接続され、
   前記第５のスイッチの前記第２の端子は、前記第２のスイッチおよび前記第３のスイッチが導通したときに前記第５のスイッチの前記第１の端子に接続され、
   前記第５のスイッチの前記第３の端子は、前記第１のスイッチおよび前記第４のスイッチが導通したときに前記第５のスイッチの前記第１の端子に接続される、差動出力回路。
4. 第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１の増幅器と、第２の増幅器と、第１の負荷と、第２の負荷と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第５のスイッチとを含み、
   前記第１のＭＯＳトランジスタは、ゲートに前記第１の増幅器の出力が接続され、ドレインに前記第１のスイッチと、前記第３のスイッチとが接続され、
   前記第１の増幅器は、正の端子に前記第１の負荷と、前記第２の負荷とが接続され、負の端子に第１の固定電位が接続され、
   前記第２のＭＯＳトランジスタは、ゲートに前記第２の増幅器の出力が接続され、ドレインに前記第２のスイッチと、前記第４のスイッチとが接続され、
   前記第２の増幅器は、正の端子に第２の固定電位が接続され、負の端子に前記第５のスイッチの第１の端子が接続され、
   前記第１のスイッチと、前記第２のスイッチとが第１のノードに接続され、
   前記第１のノードに、前記第５のスイッチの第２の端子と、前記第１の負荷とが接続され、
   前記第３のスイッチと、前記第４のスイッチとが第２のノードに接続され、
   前記第２のノードに、前記第５のスイッチの第３の端子と、前記第２の負荷とが接続され、
   前記第５のスイッチの前記第２の端子は、前記第１のスイッチおよび前記第４のスイッチが導通したときに前記第５のスイッチの前記第１の端子に接続され、
   前記第５のスイッチの前記第３の端子は、前記第２のスイッチおよび前記第３のスイッチが導通したときに前記第５のスイッチの前記第１の端子に接続される、差動出力回路。

Images