JP4777861B2 - コンパレータ回路 - Google Patents

Description

本発明は、入力される複数の電圧を比較して、その比較結果に応じた出力を行なうコンパレータ回路に関する。

コンパレータ回路は、複数の入力信号を比較し、その比較結果に応じた信号を出力する。この出力信号が、コンパレータ回路を搭載した回路全体の動作状況に対応している場合もある。例えば、回路全体が待機状態の場合、コンパレータ回路がローレベルの信号を出力する構成の回路もある。この場合、稼動状態でないため、消費電流を低く抑えることが望まれている。従って、回路の一部であるコンパレータ回路においても、消費電流を低減するための工夫が行なわれている（例えば、特許文献１及び特許文献２参照。）。

特許文献１に記載のコンパレータ回路では、２つの入力信号を比較し、これら入力信号の電圧差を増幅して出力する差動増幅器と、差動増幅器の出力を電流増幅する電流増幅器と、これら差動増幅器及び電流増幅器に定電流回路と、差動増幅器の出力を検出して定電流回路を制御する定電流制御回路を有する。定電流制御回路は、ローレベル及びハイレベルの出力に応じてスイッチ回路と、これを制御するスイッチ制御回路とを備えている。しかし、このコンパレータ回路では、スイッチ回路のオンオフによって、定電流回路に流す電流量を変化させるため、スイッチ回路の切換時、すなわちコンパレータ回路の出力切換時に、グリッチの発生が生じることがある。

一方、特許文献２に記載のコンパレータ回路では、入力電圧と基準電圧を比較し、バイアス電流が供給されて活性化するコンパレータ回路において、バイアス電流に加算して、バイアス増強電流を出力するバイアス増強回路を備えている。このコンパレータ回路では、スイッチ回路を用いることなく、電流の状態に応じた電流をバイアス増強回路から出力する。従って、特許文献１記載の回路とは異なり、グリッチの発生を抑制することができる。
特開平８−７８９７５号公報（図１） 特開２００２−２１７６９１号公報（図１）

上述した特許文献１に記載のコンパレータ回路では、低消費電流モードの場合、差動増幅回路には電流が流れない構成になっている。しかし、その分、定電流制御回路に電流を流す必要がある。このため、コンパレータ回路全体としては、電流消費の抑制が困難であった。

また、特許文献２に記載のコンパレータ回路では、電流の状況を監視しているバイアス増強回路には常に電力が供給されている。このため、低消費電流モードにおいて、消費電力の低減については不十分であった。

本発明は、上述した問題に鑑みてなされ、その目的は、出力切換の遷移状態におけるグリッチの発生を抑制しながら、低消費モードにおける消費電流を低減できるコンパレータ回路を提供することにある。

上記問題点を解決するために、本発明は、第１トランジスタのゲート端子に入力される
第１の電圧と、第２トランジスタのゲート端子に入力される第２の電圧との電圧差に応じて出力レベルを変更する出力端子を有する比較コア回路部を備えたコンパレータであって、前記第２トランジスタを流れる電流の電流量が変化する遷移状態の場合には、この電流量に応じたモニタ電流を出力し、前記第２の電圧が前記第１の電圧よりも高く前記第２トランジスタに電流が流れない場合には前記モニタ電流を遮断するモニタ回路部と、前記モニタ電流を非線形的に増大させて、前記比較コア回路部を動作させるバイアスに加算する非線形増幅回路部とを備えたことを要旨とする。

モニタ回路部は、第２の電圧が第１の電圧よりも高く第２トランジスタに電流が流れない場合には、モニタ回路部に電流が流れないため、消費電流を低減することができる。また、第２トランジスタを流れる電流の電流量が変化する遷移状態の場合には、この電流量に応じたモニタ電流を出力する。そして、非線形増幅回路部は、モニタ回路部が出力するモニタ電流を非線形に増幅し、この増幅した電流を比較コア回路部に供給する。このため、遷移状態においては、比較コア回路部に供給される電流が滑らかに変化するため、グリッチの発生を抑制できる。また、第２トランジスタに電流が流れないときに比較コア回路部に供給する電流を少なくしても、出力レベルがローレベルからハイレベルに切り換わる切換電位付近においては、比較コア回路部に供給する電流を大きくすることができるので、応答スピードが遅くならない。このため、第２トランジスタに電流が流れない場合に、コンパレータ回路に供給する電流を少なくしても、切換電位においては応答スピードが遅くならない電流を流すことができる。従って、消費する電流を小さくすることができるとともに、モニタ回路部には電流が流れないので、消費電流を低減することができる。

本発明のコンパレータ回路において、前記比較コア回路部は、定電流源と、前記第１トランジスタに流れる電流を入力電流とし、前記第２トランジスタに流す電流を出力電流とする第１のカレントミラー回路とを更に備え、前記第２トランジスタと前記第１のカレントミラー回路との接続ノードが出力端子であることを要旨とする。従って、第２トランジスタに電流が流れない場合には、比較コア回路部の定電流源に応じた電流が流れる。このため、この定電流源の電流値を小さく設定することにより、効率よく消費電流を低減することができる。

本発明のコンパレータ回路において、前記モニタ回路部は、トランジスタで構成されており、このトランジスタのゲート端子は、前記第２トランジスタのゲート端子と共通化され、このトランジスタのソース端子は、前記第２トランジスタのソース端子と共通化されており、このトランジスタは、前記第２トランジスタのサイズより小さいことを要旨とする。

モニタ回路部のゲート端子及びソース端子が、それぞれ第２トランジスタのゲート端子及びソース端子と共通化されている。このため、第２トランジスタのオン／オフに同期して、モニタ回路部を構成するトランジスタもオン／オフするとともに、第２トランジスタに電流が流れる遷移状態のときには、モニタ回路部を構成するトランジスタに、第２トランジスタに対するサイズ比に応じたモニタ電流が流れる。よって、簡単な構成で、前記第２トランジスタを流れる電流の電流量が変化する遷移状態の場合には、この電流量に応じたモニタ電流を出力し、前記第２の電圧が前記第１の電圧よりも高く第２トランジスタに電流が流れない場合には前記モニタ電流を遮断するモニタ回路を構成できる。更に、モニタ回路部を構成するトランジスタが、第２トランジスタのサイズより小さいので、モニタ回路部に流れる電流は少なくなる。このため、比較コア回路部に流れる電流を多くすることができるので、応答スピードが遅くなることを回避することができる。

本発明のコンパレータ回路において、前記非線形増幅回路部は、前記モニタ回路部に流れる電流を入力電流とする第２のカレントミラー回路と、この第２のカレントミラー回路
の出力電流を入力電流とする第３のカレントミラー回路と、この第３のカレントミラー回路の出力側トランジスタに接続される定電流源とを備え、この出力側トランジスタは、前記第１トランジスタ及び前記第２トランジスタのソース端子に接続されていることを要旨とする。

モニタ電流は、第２のカレントミラー回路及び第３のカレントミラー回路によって増幅され、この増幅された電流は比較コア回路部及びモニタ回路部に供給される。ここでは、フィードバックループが構成されるため、この非線形増幅回路部は、入力電流に対して、フィードバックによりバランスした電流を出力する。従って、比較的簡単な構成の非線形増幅回路部により、滑らかな変化の電流を出力することができる。

本発明のコンパレータ回路において、異なる前記第２の電圧をそれぞれ入力する第２端子が複数存在し、前記比較コア回路部は、前記第２端子の数に対応する数の前記第２トランジスタを備えており、前記モニタ回路部は、前記第２トランジスタのそれぞれに対応する数のトランジスタを備えており、これらトランジスタのゲート端子及びソース端子は、対応する第２トランジスタのそれぞれのゲート端子及びソース端子と共通化されるとともに、これらトランジスタのドレイン端子は前記第１のカレントミラー回路に接続されていることを要旨とする。

従って、第２トランジスタを流れる電流の電流量が変化する遷移状態では、滑らかに電流が増幅されるためグリッチの発生を抑制できるとともに、比較コア回路部に十分な電流を供給できるので、第２トランジスタに電流が流れない場合には消費電流を小さくすることができる。また、第２トランジスタのそれぞれがオフ状態のときには、各第２トランジスタに対応するモニタ回路部の各トランジスタには電流が流れないので、いっそう消費電流を低減することができる。

本発明によれば、遷移状態におけるグリッチの発生を抑制することができるとともに、低消費電流モードでの消費電流を低減することができる。

以下、本発明を具体化した一実施形態について図１〜図１０を用いて説明する。
図１に示すように、本実施形態のコンパレータ回路１０は、正入力端子の第１の電圧Ｖ１と負入力端子の第２の電圧Ｖ２との比較を行なう比較器である。ここで、正入力端子が第１端子に相当し、負入力端子が第２端子に相当する。本実施形態のコンパレータ回路１０は、電圧Ｖ１が電圧Ｖ２より高い場合にはハイレベルの出力電圧ＶＯＵＴを出力し、電圧Ｖ１が電圧Ｖ２よりも低い場合にはローレベルの出力電圧ＶＯＵＴを出力する。

本実施形態のコンパレータ回路１０は、比較コア回路部２０、モニタ回路部を構成するトランジスタＭ６及び非線形増幅回路部３０から構成されている。
比較コア回路部２０は、電源電圧ＶＣＣラインに接続される定電流源２１を備えている。この定電流源２１は、電流値ｉ１の電流を供給する。定電流源２１は、トランジスタＭ１，Ｍ２を介して接地電圧ＧＮＤラインに接続されているとともに、トランジスタＭ３，Ｍ４を介しても接地電圧ＧＮＤラインに接続されている。

これらトランジスタＭ１，Ｍ３は、ｐチャンネルのＭＯＳトランジスタで構成されており、トランジスタＭ２，Ｍ４は、ｎチャンネルのＭＯＳトランジスタで構成されている。本実施形態では、トランジスタＭ１，Ｍ３は同じ大きさ、トランジスタＭ２，Ｍ４は同じ大きさのトランジスタから構成されている。

トランジスタＭ１のゲート端子には、正入力端子の電圧Ｖ１が供給される。また、トランジスタＭ３のゲート端子には、負入力端子の電圧Ｖ２が供給される。トランジスタＭ２，Ｍ４のゲート端子は、相互に接続されており、これらは更にトランジスタＭ２のドレイン端子に接続されている。このため、トランジスタＭ２，Ｍ４は、第１のカレントミラー回路を構成する。従って、トランジスタＭ３，Ｍ４に流れる電流の電流値は、これらトランジスタＭ３，Ｍ４のうち、小さな電流しか流せない方のトランジスタＭ３，Ｍ４によって決まる。具体的には、トランジスタＭ３に比べてトランジスタＭ４が流すことのできる電流が小さい場合には、トランジスタＭ４で決まる電流値の電流が、トランジスタＭ３，Ｍ４に流れる。ここで、トランジスタＭ４で決まる電流は、第１のカレントミラー回路の出力電流であり、トランジスタＭ１，Ｍ２に流れる電流（第１のカレントミラー回路の入力電流）と同じになる。一方、トランジスタＭ３に比べてトランジスタＭ４が流すことのできる電流が大きい場合には、トランジスタＭ３で決まる電流値の電流が、トランジスタＭ３，Ｍ４に流れる。

また、本実施形態のコンパレータ回路１０は、トランジスタＭ３，Ｍ４のドレイン端子が出力端子となっており、出力電圧ＶＯＵＴを出力する。なお、出力端子から電流が流出しない場合には、トランジスタＭ１，Ｍ２には同じ電流が流れ、トランジスタＭ３，Ｍ４には同じ電流が流れる。

一方、モニタ回路部であるトランジスタＭ６は、本実施形態では、ｐチャンネルのＭＯＳトランジスタであり、トランジスタＭ１，Ｍ３の１／αの大きさで構成されている。このトランジスタＭ６のソース端子は、トランジスタＭ１，Ｍ３のソース端子に接続されている。このトランジスタＭ６のゲート端子には、電圧Ｖ２が供給される。

非線形増幅回路部３０は、トランジスタＭ６から供給されるモニタ電流を非線形的に増幅して比較コア回路部２０に電流供給を行なう回路である。この非線形増幅回路部３０は、トランジスタＭ６のドレイン端子に接続されたトランジスタＭ７を備えている。このトランジスタＭ７は、ｎチャンネルのＭＯＳトランジスタである。トランジスタＭ７のソース端子は、接地電圧ＧＮＤラインに接続されている。トランジスタＭ７のゲート端子は、このトランジスタＭ７のドレイン端子に接続されている。

更に、非線形増幅回路部３０は、接地電圧ＧＮＤラインにソース端子が接続されるトランジスタＭ９を備える。このトランジスタＭ９は、ｎチャンネルのＭＯＳトランジスタであり、トランジスタＭ７のＮ倍の大きさをしている。このトランジスタＭ９のゲート端子は、トランジスタＭ７のゲート端子に接続されている。従って、トランジスタＭ７，Ｍ９は、第２のカレントミラー回路を構成する。また、トランジスタＭ９は、トランジスタＭ７のＮ倍の大きさであるため、トランジスタＭ９には、トランジスタＭ７に流れる電流のＮ倍の電流が、第２のカレントミラー回路の出力電流として出力される。

トランジスタＭ９のドレイン端子は、トランジスタＭ８を介して電源電圧ＶＣＣラインに接続されている。そして、トランジスタＭ８のゲート端子は、このドレイン端子と、トランジスタＭ５のゲート端子に接続されている。トランジスタＭ８は、ｐチャンネルのＭＯＳトランジスタである。従って、このトランジスタＭ８とトランジスタＭ５とは、第３のカレントミラー回路を構成する。

トランジスタＭ５は、トランジスタＭ８と同じ大きさのｐチャンネルのＭＯＳトランジスタである。このトランジスタＭ５のドレイン端子は、トランジスタＭ１，Ｍ３，Ｍ６のソース端子に接続されている。更に、このトランジスタＭ５のソース端子は、定電流源３２を介して電源電圧ＶＣＣラインに接続されている。定電流源３２は、電流値ｉ２の電流をトランジスタＭ５に供給する。

次に、本実施形態のコンパレータ回路１０の動作について、３つの動作領域に分けて説明する。ここで、３つの動作領域には、図２に示すように、負入力端子の電圧Ｖ２が正入力端子の電圧Ｖ１より十分に高い第１領域Ｉと、電圧Ｖ２が電圧Ｖ１より十分に低い第２領域IIと、第１領域Ｉ〜第２領域IIに遷移するときの第３領域IIIとがある。

（第１領域Ｉにおけるコンパレータ回路１０の動作）
まず、電圧Ｖ２が電圧Ｖ１より十分に高く、第２トランジスタとしてのトランジスタＭ３に電流が流れない第１領域Ｉにおけるコンパレータ回路１０の動作について、図３を用いて説明する。

トランジスタＭ１，Ｍ３のソース端子の電圧は同じであるので、ソース・ゲート端子間の電圧差が小さいトランジスタＭ３はオフし、電圧差が大きいトランジスタＭ１はオンする。このため、定電流源２１の電流は、トランジスタＭ３へは流れず、トランジスタＭ１に流れ込む。

そして、トランジスタＭ１に流れた電流は、トランジスタＭ２に流れる。このため、このトランジスタＭ２とカレントミラー回路を構成するトランジスタＭ４はオンになって、同じ電流を流すように動作する。一方、トランジスタＭ３はオフになっているため、トランジスタＭ３からトランジスタＭ４へは電流を流せない。従って、トランジスタＭ４のドレイン端子は、トランジスタＭ４を介して接地電圧ＧＮＤになり、出力電圧ＶＯＵＴはローレベルになる。

一方、電圧Ｖ２がゲート端子に供給されるトランジスタＭ６も、トランジスタＭ３と同様に、オフする。そして、トランジスタＭ６を介して電流が流れないため、トランジスタＭ７には電流が流れず、トランジスタＭ７はオフになる。このため、このトランジスタＭ７とカレントミラー回路を構成しているトランジスタＭ９にも電流が流れず、このトランジスタＭ９に接続されているトランジスタＭ８にも電流が流れず、トランジスタＭ８もオフになる。そして、このトランジスタＭ８とともに、カレントミラー回路を構成しているトランジスタＭ５にも電流が流れないため、トランジスタＭ５もオフする。このため、非線形増幅回路部３０には、電流が流れない。

従って、第１領域Ｉにおいて、コンパレータ回路１０での消費電流は、定電流源２１から流れる電流値ｉ１の電流のみで一定である。
（第２領域IIにおけるコンパレータ回路１０の動作）
次に、電圧Ｖ２が電圧Ｖ１より十分に低く、第１トランジスタとしてのトランジスタＭ１に電流が流れない第２領域IIにおけるコンパレータ回路１０の動作について、図４を用いて説明する。

トランジスタＭ１，Ｍ３のソース端子の電圧は同じであるので、ソース・ゲート端子間の電圧差が大きいトランジスタＭ３はオンし、電圧差が小さいトランジスタＭ１はオフする。このため、定電流源２１の電流は、トランジスタＭ１へは流れない。

そして、トランジスタＭ１に電流が流れないため、このトランジスタＭ１に接続されているトランジスタＭ２にも電流は流れず、トランジスタＭ２もオフになる。また、このトランジスタＭ２とともに、カレントミラー回路を構成するトランジスタＭ４もオフする。

ここで、トランジスタＭ３はオンしているが、これに接続されるトランジスタＭ４がオフになっているため、トランジスタＭ３，Ｍ４を介して電流は流れない。このため、トランジスタＭ３のドレイン端子は、トランジスタＭ３及び定電流源２１を介して、電圧が上
昇し、出力電圧ＶＯＵＴはハイレベルとなる。

このようにトランジスタＭ１，Ｍ３を介して電流が流れないため、定電流源２１からの電流は、トランジスタＭ６に供給される。トランジスタＭ６に供給された電流は、そのままトランジスタＭ７に供給されて、トランジスタＭ７はオンする。そして、このトランジスタＭ７とともに、カレントミラー回路を構成するトランジスタＭ９がオンし、このトランジスタＭ９には、トランジスタＭ７を流れるＮ倍の電流が流れる。この電流は、トランジスタＭ８を介して流れるため、トランジスタＭ８もオンする。そして、このトランジスタＭ８とカレントミラー回路を構成するトランジスタＭ５にも電流が流れて、トランジスタＭ５もオンになる。

トランジスタＭ５がオンすると、定電流源３２からの電流値ｉ２の電流が流れる。このとき、トランジスタＭ１，Ｍ３を介して電流が流れないため、定電流源３２からの電流は、トランジスタＭ６に供給される。

従って、第２領域IIにおいて、コンパレータ回路１０の消費電流は、定電流源２１，３２からの電流（ｉ１，ｉ２）と、トランジスタＭ８，Ｍ９を流れる電流（Ｎ・（ｉ１＋ｉ２））との合計値で一定である。

（第３域IIIにおけるコンパレータ回路１０の動作）
次に、上述した第１領域Ｉと第２領域IIとの間の遷移領域である第３領域IIIにおける
動作について、図５〜図１０を用いて説明する。

まず、電圧Ｖ１が電圧Ｖ２と同じ場合（Ｖ１−Ｖ２＝Ｖｉ＝０の場合）について説明する。この場合、トランジスタＭ１，Ｍ３のソース端子の電圧は同じであり、ゲート端子に供給される電圧も同じである。従って、トランジスタＭ１，Ｍ３のそれぞれには同じ電流が流れる。更に、トランジスタＭ１，Ｍ３を流れた電流は、それぞれトランジスタＭ２，Ｍ４を流れる。

また、トランジスタＭ１，Ｍ３は、トランジスタＭ６に対してα倍の大きさである。従って、トランジスタＭ６に流れる電流のα倍の電流が、トランジスタＭ１〜Ｍ４に流れることになる。なお、トランジスタＭ６を流れる電流は、そのままトランジスタＭ７に供給される。

従って、トランジスタＭ１，Ｍ３，Ｍ６のドレイン端子の電流は、α：α：１の割合で、トランジスタＭ１，Ｍ３，Ｍ６のそれぞれを介して流れることになる。ここで、トランジスタＭ５を流れる電流値をｉＭ５とすると、トランジスタＭ１，Ｍ３，Ｍ６に供給される電流値の合計は、定電流源２１の電流値ｉ１と電流値ｉＭ５との和である。すなわち、トランジスタＭ６を流れる電流値をｉＭ６とすると、
ｉ１＋ｉＭ５＝ｉＭ６×（２α＋１） …（１）
となる。

次に、トランジスタＭ５を流れる電流値ｉＭ５について、図６を用いて説明する。この図６は、コンパレータ回路１０の非線形増幅回路部３０を抽出した回路図を示している。また、図６において、定電流源３２を、トランジスタＭ３２，Ｍ３３と定電流源３２０とを用いて構成している。ここで、トランジスタＭ３２，Ｍ３３は、同じ大きさのｐチャンネルＭＯＳトランジスタである。トランジスタＭ３２，Ｍ３３のソース端子は電源電圧ＶＣＣに接続されている。トランジスタＭ３２，Ｍ３３のゲート端子は相互に接続されているとともに、トランジスタＭ３３のドレイン端子に接続されて、カレントミラー回路を構成している。トランジスタＭ３３のドレイン端子は、電流値ｉ２を流す定電流源３２０を
介して、接地電圧ＧＮＤラインに接続されている。更に、トランジスタＭ３２のドレイン端子は、非線形増幅回路部３０のトランジスタＭ５のソース端子に接続されている。このように定電流源３２を構成にすることにより、現実に設計可能な非線形増幅回路部３０の入出力特性を把握することができる。

図６には、トランジスタＭ７のドレイン端子に供給される非線形増幅回路部３０の入力電流Ｉi3に対する、トランジスタＭ５から流れる非線形増幅回路部３０の出力電流Ｉo3の入出力特性を示している。図６に示すように、入力電流Ｉi3が「０」のときには、出力電流Ｉo3も「０」になる。トランジスタＭ３２の影響が無視できる場合には、入力電流Ｉi3が徐々に大きくなるときには、出力電流Ｉo3は、傾きｉ２／Ｉs3の直線に接するように上昇する。この傾きは、トランジスタのサイズ比から、〔トランジスタＭ９〕／〔トランジスタＭ７〕×〔トランジスタＭ５〕／〔トランジスタＭ８〕になる。ここで、〔〕は面積を表わす。本実施形態では、トランジスタＭ９はトランジスタＭ７のＮ倍の大きさであり、トランジスタＭ５はトランジスタＭ８と同じ大きさであるため、傾きｉ２／Ｉs3は「Ｎ」になる。

トランジスタＭ３２の影響が無視できない場合には、トランジスタＭ７，Ｍ９，Ｍ８，Ｍ５が構成するカレントミラー回路の動作から、トランジスタＭ３２のドレインソース間電圧のオン抵抗を加味した値を計算する。これにより、入力電流Ｉi3に対する出力電流Ｉo3の入出力特性が得られる。

具体的には、入力電流Ｉi3の上昇とともに、トランジスタＭ３２の電流制限が効いてくるので、傾きｉ２／Ｉs3は直線から乖離する。一方、トランジスタＭ３２は定電流源でもあるので、トランジスタＭ３２を介して接続されているトランジスタＭ５を流れる電流の最大値は、トランジスタＭ３２の電流値ｉ２を超えることはできない。従って、入力電流Ｉi3が大きいところでは、電流値ｉ２に漸近していく。このことから、入力電流Ｉi3に対する出力電流Ｉo3の入出力特性は、以下の式で近似することができる。
Ｉo3≒ｉ２×[１−ｅｘｐ（−Ｉi3／Ｉs3）] …（２）
本実施形態のコンパレータ回路１０において、非線形増幅回路部３０の入力電流Ｉi3に相当する電流はトランジスタＭ６を流れる電流値ｉＭ６であり、出力電流Ｉo3に相当する電流は、トランジスタＭ５を流れる電流値ｉＭ５である。従って、
ｉＭ５＝ｉ２×[１−ｅｘｐ（−ｉＭ６／Ｉs3）] …（３）
となる。この（３）式の電流値ｉＭ６に（１）式の関係を代入すると、
ｉＭ５＝ｉ２×[１−ｅｘｐ（−（ｉ１＋ｉＭ５）／Ｉs3×（２α＋１）] …（４）となる。

次に、比較コア回路部２０に流れる電流について、図８及び図９を用いて説明する。ここで、トランジスタＭ１，Ｍ３，Ｍ６のドレイン端子に供給される電流の合計をＩi2とし、トランジスタＭ６のドレイン端子を流れる電流をＩo2とする。

まず、入力端子間の電圧差Ｖｉが０より大きい場合（電圧Ｖ１＞電圧Ｖ２の場合）について説明する。ここで、トランジスタＭ２，Ｍ４がないとした場合には、ソース・ゲート間の電圧差の関係から、トランジスタＭ１を流れる電流よりも、トランジスタＭ３を流れる電流が大きくなる。この回路では、トランジスタＭ２，Ｍ４があるため、トランジスタＭ３を流れる電流は、トランジスタＭ１と同じ電流に制限されることになる。そこで、トランジスタＭ１，Ｍ３のそれぞれに流れる電流の電流値をＩａとする。

更に、トランジスタＭ１を、トランジスタＭ１ａ，Ｍ１ｂに分解し、トランジスタＭ１ａのサイズを、トランジスタＭ１の１／αのサイズ、すなわちトランジスタＭ６と同じサイズと想定する。ここで、トランジスタＭ１，Ｍ３に流れる電流の合計比は「２α」であ
るため、トランジスタＭ１ｂとトランジスタＭ３には、「２α−１」の比の電流が流れると想定できる。

ここで、トランジスタＭ１ａ及びトランジスタＭ６の２つのみに着目し、これらトランジスタＭ１ａ，トランジスタＭ６に流れる電流の合計の電流値をＩｂとする。この場合、トランジスタＭ１ａとトランジスタＭ６とは差動増幅器を構成して、この電流値Ｉｂの電流を分け合うので、図２の第３領域IIIにおいて、トランジスタＭ６を流れる電流Ｉo2は
、Ｖｉ＝０のときの電流がＩｂ／２で、Ｖｉ＝Ｖｔのときの電流がＩｂとなる直線で近似できる。一方、第３領域IIIにおいて、トランジスタＭ１ａを流れる電流の電流値Ｉａは
、Ｖｉ＝０のときの電流がＩｂ／２で、Ｖｉ＝Ｖｔのときの電流が０となる直線で近似できる。

すなわち、
Ｉo2＝（Ｉｂ／２）・（１＋Ｖｉ／Ｖｔ） …（５）
Ｉａ＝（Ｉｂ／２）・（１−Ｖｉ／Ｖｔ） …（６）
で表わすことができる。ここで、電流値Ｉｂは、合計電流Ｉi2から、トランジスタＭ１ｂ，Ｍ３を流れる電流を除いたものであるから、
Ｉｂ＝Ｉi2−Ｉａ・（２α−１） …（７）
と表わすことができる。

そして、上記（５）式を変形すると、Ｉｂ＝２・Ｉo2／（１＋Ｖｉ／Ｖｔ）となる。この式のＩｂと、上記（６）式のＩａとを（７）式に代入することにより、
Ｉo2＝[（Ｖｉ／Ｖｔ＋１）・Ｉi2]／[（１−Ｖｉ／Ｖｔ）・（２α−１）＋２]…（８）となる。

次に、入力端子間の電圧差Ｖｉが０より小さい場合（電圧Ｖ１＜電圧Ｖ２の場合）について説明する。ここで、トランジスタＭ２，Ｍ４がないとした場合には、ソース・ゲート間の電圧差の関係から、トランジスタＭ３を流れる電流よりも、トランジスタＭ１を流れる電流が大きくなる。このため、トランジスタＭ２，Ｍ４があっても、トランジスタＭ３を流れる電流が制限されることがない。従って、トランジスタＭ３に流れる電流は、トランジスタＭ６に流れる電流Ｉo2のα倍になる。そこで、トランジスタＭ１に流れる電流の電流値をＩｃとする。

更に、トランジスタＭ１において、トランジスタＭ３と同じサイズのトランジスタを想定する。トランジスタＭ１，Ｍ３のそれぞれに流れる電流は「α」の比で同じであるため、これを用いる。

ここで、トランジスタＭ１，Ｍ３の２つのみに着目し、これらトランジスタＭ１，Ｍ３を流れる電流の合計の電流値をＩｄとする。この場合、トランジスタＭ１とトランジスタＭ３とは差動増幅器を構成して、この電流値Ｉｄの電流を分け合うので、図２の第３領域IIIにおいて、トランジスタＭ３を流れる電流（α・Ｉo2）は、Ｖｉ＝−Ｖｔのときの電
流が０で、Ｖｉ＝０のときの電流がＩｄ／２となる直線で近似できる。一方、第３領域IIIにおいて、トランジスタＭ１を流れる電流の電流値Ｉｃは、Ｖｉ＝−Ｖｔのときの電流
がＩｃで、Ｖｉ＝０のときの電流がＩｄ／２となる直線で近似できる。

すなわち、
α・Ｉo2＝（Ｉｄ／２）・（Ｖｉ／Ｖｔ＋１） …（９）
Ｉｃ＝（Ｉｄ／２）・（Ｖｉ／−Ｖｔ＋１） …（１０）
で示すことができる。ここで、電流値Ｉｄは、合計電流Ｉi2から、トランジスタＭ６を流れる電流を除いたものであるから、
Ｉｄ＝Ｉi2−Ｉo2 …（１１）
と表わすことができる。

そして、上記（９）式を変形すると、Ｉｄ＝２・α・Ｉo2／（Ｖｉ／Ｖｔ＋１）となる。この式のＩｄを上記（１１）式に代入することにより、
Ｉo2＝[（Ｖｉ／Ｖｔ＋１）・Ｉi2]／[（１＋Ｖｉ／Ｖｔ）＋２α] …（１２）
となる。

ここで、電流値Ｉi2は、電流値ｉ１と電流値ｉＭ５の合計値であり、トランジスタＭ６を流れる電流Ｉo2は、非線形増幅回路部３０の出力電流Ｉo3になっている。このため、トランジスタＭ５を流れる電流値ｉＭ５の電流は、電圧差Ｖｉが０より大きいときには（４）式と（８）式の係数を乗算した値、電圧差Ｖｉが０より小さいときには（４）式と（１２）式の係数を乗算した値となり、図１０に示すように変化する。このとき、トランジスタＭ８を流れる電流値ｉＭ８の電流は、トランジスタＭ６のＮ倍となるため、図１０に示すように変化する。なお、コンパレータ回路１０における消費電流ＩＣＣは、電流値ｉ１，ｉＭ５，ｉＭ８の合計であり、図１０に示すように変化する。

図１０から明らかなように、トランジスタＭ５を流れる電流は、滑らかに変化する非線形の曲線となって増幅される。比較コア回路部２０には、電流値（ｉ１＋ｉ５）が供給されてバイアスが変化する。従って、電圧差Ｖｉ＝０において、比較コア回路部２０には十分な電流が供給される。

本実施形態によれば、以下のような効果を得ることができる。
・ 本実施形態では、コンパレータ回路１０は、比較コア回路部２０、モニタ回路部を構成するトランジスタＭ６及び非線形増幅回路部３０から構成されている。非線形増幅回路部３０は、トランジスタＭ６から供給されるモニタ電流を非線形的に増幅して比較コア回路部２０に電流の供給を行なう。そして、この非線形増幅回路部３０が増幅した電流が比較コア回路部２０及びトランジスタＭ６に供給され、この電流に基づいてトランジスタＭ６はモニタ電流を流す。このため、図１０に示すように第３領域IIIにおいては、比較
コア回路部２０に供給される電流が滑らかに増加し、グリッチの発生を抑制することができる。また、非線形的に増幅するため、ローレベルとハイレベルの切換電位（Ｖｉ＝０）においては、比較コア回路部２０に供給する電流を十分に大きくすることができる。従って、トランジスタＭ３に電流が流れない場合には、コンパレータ回路１０において消費される電流を小さくしても、切換電位付近においては、応答スピードが遅くならない大きい電流を供給することができる。このため、電流を小さくして、消費電流を低減することができる。

・ 本実施形態では、トランジスタＭ６のソース端子及びゲート端子のそれぞれは、トランジスタＭ３のソース端子及びゲート端子のそれぞれに接続されている。このため、トランジスタＭ６はトランジスタＭ３と同期してオン／オフになる。従って、トランジスタＭ３がオフになってトランジスタＭ３に電流が流れない場合には、トランジスタＭ６もオフになってトランジスタＭ６には電流が流れないので、消費電流をいっそう低減することができる。

・ 本実施形態では、比較コア回路部２０の定電流源２１は、トランジスタＭ１，Ｍ２を介して、又はトランジスタＭ３，Ｍ４を介して、接地電圧ＧＮＤラインに接続されている。トランジスタＭ１，Ｍ３の各ゲート端子には、電圧Ｖ１，Ｖ２がそれぞれ供給される。このため、トランジスタＭ３がオフの場合には、比較コア回路部２０には、定電流源２１の電流値ｉ１が流れる。従って、この電流値ｉ１を小さく設定することにより、消費電流を効率よく低減することができる。

・ 本実施形態では、モニタ回路部を構成するトランジスタＭ６は、比較コア回路部２０のトランジスタＭ３の１／αの大きさである。ここで、αが１より大きい場合には、電流は主としてトランジスタＭ１，Ｍ３に流れるため、比較コア回路部に流れる電流を多くすることができ、応答スピードが遅くなることを回避することができる。

・ 本実施形態では、非線形増幅回路部３０は、トランジスタＭ７，Ｍ９から構成される第２のカレントミラー回路と、トランジスタＭ８，Ｍ５から構成される第３のカレントミラー回路と、トランジスタＭ５に接続される定電流源３２とを備える。更に、トランジスタＭ５は、トランジスタＭ１，Ｍ３，Ｍ６のソース端子に接続されている。このような構成にすることにより、トランジスタＭ６を流れる電流は、第２のカレントミラー回路及び第３のカレントミラー回路によって増幅され、この増幅された電流が比較コア回路部２０及びトランジスタＭ６に供給される。従って、フィードバックループが構成されるため、この非線形増幅回路部は、入力電流に対して、フィードバックによりバランスした電流を出力する。従って、比較的簡単な構成の非線形増幅回路部３０により、遷移状態において、滑らかな変化の電流を出力することができる。

また、上記実施形態は以下のように変更してもよい。
○ 上記実施形態においては、コンパレータ回路１０に入力される負入力端子は１つとした。これに限らず、負入力端子を複数設けて、それぞれの負入力端子に異なる第２の電圧Ｖ２を供給し、正入力端子の第１の電圧Ｖ１と比較する第２の電圧Ｖ２を複数にしてもよい。この場合、比較コア回路部２０に第２の電圧が供給されるトランジスタと、このトランジスタに対応するモニタ回路部のトランジスタとを更に設ける。具体的には、図１１に示すように、比較コア回路部２０に、ｐチャンネルのＭＯＳトランジスタからなるトランジスタＭ３０を設ける。このトランジスタＭ３０は、トランジスタＭ３と同様に、そのソース端子が定電流源２１に接続されており、そのドレイン端子が出力端子に接続されている。また、トランジスタＭ３０のゲート端子には、トランジスタＭ３のゲート端子に接続される負入力端子の電圧Ｖ２１とは異なる負入力端子の電圧Ｖ２２が接続されている。加えて、モニタ回路部に、ｐチャンネルのＭＯＳトランジスタからなるトランジスタＭ６０を更に設ける。このトランジスタＭ６０は、トランジスタＭ６と同様に、そのソース端子がトランジスタＭ６のソース端子と接続されており、そのドレイン端子がトランジスタＭ７のドレイン端子に接続されている。そして、トランジスタＭ６０のゲート端子は、対応するトランジスタＭ３０のゲート端子と共通化されている。

従って、トランジスタＭ６がトランジスタＭ３を流れる電流に応じた動作を行なうのと同様に、トランジスタＭ６０はトランジスタＭ３０を流れる電流に応じた動作を行なう。従って、各トランジスタＭ３，Ｍ３０が、第３領域IIIにおける遷移状態になるときには
、滑らかに電流が増幅されるためグリッチの発生を抑制できるとともに、比較コア回路部２０に十分な電流を供給できるので、トランジスタＭ３，Ｍ３０に電流が流れない場合には消費電流を小さくすることができる。更に、トランジスタＭ３，Ｍ３０がオフのときには、それぞれに対応するトランジスタＭ６，Ｍ６０には電流が流れないので、いっそう消費電流を低減することができる。

なお、図１１のコンパレータ回路は、負入力端子を２つとした。これに限らず、更に多くの負入力端子を設け、それぞれに供給される第２の電圧と、正入力端子の電圧Ｖ１とを比較する構成としてもよい。

○ 上記実施形態においては、第２領域IIにおいて、定電流源２１，３２からの合計電流（ｉ１＋ｉ２）と、トランジスタＭ８，Ｍ９を流れる電流（Ｎ・（ｉ１＋ｉ２））の合計電流を消費するコンパレータ回路１０とした。これに限らず、本実施形態のコンパレー
タ回路１０を採用する回路によっては、第２領域IIにおいては、第１領域Ｉと同様に低消費電流を実現する構成としてもよい。例えば、図１０においてＶｉ＝０を中心として左右対称の曲線で電流が変化するコンパレータ回路としてもよい。

実施形態におけるコンパレータ回路の回路図。 コンパレータの動作領域を説明するための説明図。 第１領域Ｉにおけるコンパレータ回路の動作を説明するための説明図。 第２領域IIにおけるコンパレータ回路の動作を説明するための説明図。 第３領域IIIにおけるコンパレータ回路の動作を説明するための説明図。 第３領域IIIの説明のために抽出した非線形増幅回路部の配線回路図。 非線形増幅回路の出力電流−入力電流の関係を示すグラフ。 第３領域IIIの説明のために抽出した比較コア回路部の配線回路図。 比較コア回路部の出力電流−電圧差の関係を示すグラフ。 第３領域IIIのコンパレータ回路の電流変化を示すグラフ。 変更例におけるコンパレータ回路の回路図。

符号の説明

Ｍ１…第１トランジスタとしてのトランジスタ、Ｍ２，Ｍ４…第１のカレントミラー回路を構成するトランジスタ、Ｍ３，Ｍ３０…第２トランジスタとしてのトランジスタ、Ｍ６，Ｍ６０…モニタ回路部を構成するトランジスタ、Ｍ７，Ｍ９…第２のカレントミラー回路を構成するトランジスタ、Ｍ５，Ｍ８…第３のカレントミラー回路を構成するトランジスタ、Ｖｉ…電圧差、ＶＯＵＴ…出力端子の電圧、Ｖ１…第１の電圧、Ｖ２，Ｖ２１，Ｖ２２…第２の電圧、１０…コンパレータ回路、２０…比較コア回路部、２１…比較コア回路部の定電流源、３０…非線形増幅回路部、３２…非線形増幅回路部の定電流源。

Claims (3)

1. 第１トランジスタのゲート端子に入力される第１の電圧と、第２トランジスタのゲート端子に入力される第２の電圧との電圧差に応じて出力レベルを変更する出力端子を有する比較コア回路部を備えたコンパレータであって、
   前記第２トランジスタを流れる電流の電流量が変化する遷移状態の場合には、この電流量に応じたモニタ電流を出力し、前記第２の電圧が前記第１の電圧よりも高く前記第２トランジスタに電流が流れない場合には前記モニタ電流を遮断するモニタ回路部であって、前記モニタ回路部は、前記第２トランジスタのゲート端子と共有するゲート端子と、前記第２トランジスタのソース端子と共有するソース端子とを有するトランジスタを含み、前記トランジスタは、前記第２トランジスタのサイズよりも小さい、前記モニタ回路部と、 前記モニタ電流を非線形的に増大させて、前記比較コア回路部を動作させるバイアスに加算する非線形増幅回路部と、
   複数の第２端子であって、前記複数の第２端子の各々は異なる前記第２の電圧を入力し、前記比較コア回路部は、前記第２端子の各々に対応する前記第２トランジスタを含み、前記モニタ回路部は、前記第２トランジスタのそれぞれに対応するトランジスタを含み、各トランジスタは、対応する第２トランジスタのそれぞれのゲート端子及びソース端子を共有するゲート端子及びソース端子を有し、各トランジスタは、前記第１のカレントミラー回路に接続されているドレイン端子を有する、前記複数の第２端子と
   を備えたことを特徴とするコンパレータ回路。
2. 前記比較コア回路部は、
   第１の定電流源と、
   前記第１トランジスタに流れる電流を入力電流とし、前記第２トランジスタに流す電流を出力電流とする第１のカレントミラー回路とを更に備え、
   前記第２トランジスタと前記第１のカレントミラー回路との接続ノードが出力端子であることを特徴とする、請求項１に記載のコンパレータ回路。
3. 前記非線形増幅回路部は、
   前記モニタ回路部に流れる電流を入力電流とする第２のカレントミラー回路と、
   この第２のカレントミラー回路の出力電流を入力電流とする第３のカレントミラー回路と、
   この第３のカレントミラー回路の出力側トランジスタに接続される第２の定電流源とを備え、
   この出力側トランジスタは、前記第１トランジスタ及び前記第２トランジスタのソース端子に接続されていることを特徴とする、請求項２に記載のコンパレータ回路。

Images