JP2009267558A - 増幅回路 - Google Patents

Abstract

【課題】増幅器の消費電力を抑制する。
【解決手段】インバータにより構成された差動増幅器１１０は、ＮＭＯＳトランジスタ１４２を介して電源電圧ＶＣＣと接続され、ＰＭＯＳトランジスタ１４４を介して接地電圧ＧＮＤと接続されている。ＮＭＯＳトランジスタ１４２は制御信号端子ＰＳと接続され、ＰＭＯＳトランジスタ１４４は、インバータ１５０を介して制御信号端子ＰＳと接続される。ＮＭＯＳトランジスタ１４２とＰＭＯＳトランジスタ１４４は、制御信号端子ＰＳからの制御信号により同時に切断可能に制御される。
【選択図】図１

Description

本発明は、増幅回路に関する。

低電源電圧低電力消費が要求されるポータブル電子機器には、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）技術がよく用いられており、様々な視点からＣＭＯＳ増幅器が提案されている。

図７は、特許文献１と特許文献２に開示された増幅器を概略化して模式図である。この増幅器１０は、ＣＭＯＳプシュプルインバータ（以下単にインバータという）１１と負帰還抵抗１４から構成される。インバータ１１は、互いにドレインが接続されたＮＭＯＳトランジスタ１２とＰＭＯＳトランジスタ１３を有し、ＮＭＯＳトランジスタ１２のソースが電源電圧ＶＣＣに接続され、ＰＭＯＳトランジスタ１３のソースが接地電圧ＧＮＤに接続されている。また、ＮＭＯＳトランジスタ１２とＰＭＯＳトランジスタ１３は、ゲートが共に入力電圧ＶＩＮに接続され、入力電圧ＶＩＮにより駆動される。また、負帰還抵抗１４は、インバータ１１の入力電圧ＶＩＮと出力電圧ＶＯＵＴとの間に接続されている。

増幅器１０は、ＮＭＯＳトランジスタ１２とＰＭＯＳトランジスタ１３が共に飽和領域で動作する際に、最大の電圧ゲインを得ることができる。

図７に示す増幅器１０において、負帰還抵抗１４の存在により、増幅器１０におけるＤＣバイアス点を安定させることができる。また、負帰還抵抗１４は、インバータ１１が動作帯域で十分なゲインを達成しているときに、増幅器１０の出力抵抗を軽減する効用をもたらすこともできる。

また、特許文献３と特許文献４には、差動増幅器が提案されている。図８は、特許文献３と特許文献４に開示された差動増幅器を概略した模式図である。図８に示す差動増幅器３０は、図７に示す増幅器１０を２つ備えてなる。差動増幅器３０は、差動構成により、図７に示す増幅器１０より高いゲインを得ることが可能である。
特開昭６２−１６０８１５号公報 特開昭６１−２８９７１７号公報 特開平８―７７７７９号公報 特開２０００−３０６３８２号公報

近年、バッテリ駆動の移動通信機器が普及しており、これらの移動通信機器について、低電力消費が要求される。ところで、上述した各増幅器では、無信号時にも電流を消費し、無駄な電力消費が生じている。

本発明の１つの態様は、増幅回路である。この増幅回路は、第１のスイッチ回路と、第２のスイッチ回路と、増幅器を備える。

増幅器は、インバータにより構成され、第１のスイッチ回路を介して第１の電源電圧と接続され、第２のスイッチ回路を介して第２の電源電圧と接続されている。
第１のスイッチ回路と第２のスイッチ回路は、同時に切断可能である。

なお、上記態様の増幅回路を方法や装置に置き換えて表現したものも、本発明の態様として有効である。

本発明の技術によれば、ＣＭＯＳ増幅器の電力消費を軽減することができる。

以下、図面を参照して本発明の実施の形態を説明する。
図１は、本発明の実施の形態にかかる増幅回路１００を示す。増幅回路１００は、差動増幅器１１０と、ＮＭＯＳトランジスタ１４２と、ＰＭＯＳトランジスタ１４４と、インバータ１５０を備える。差動増幅器１１０は、相補的な入力信号ＶＩＮ−とＶＩＮ＋が夫々入力されるプシュプルインバータ１２０とプシュプルインバータ１３０により構成され、プシュプルインバータ１２０とプシュプルインバータ１３０に対して、負帰還抵抗１２６と負帰還抵抗１３６が夫々設けられている。

プシュプルインバータ１２０は、互いのドレインが接続されたＮＭＯＳトランジスタ１２２とＰＭＯＳトランジスタ１２４を有し、ＮＭＯＳトランジスタ１２２とＰＭＯＳトランジスタ１２４のゲートは入力ＶＩＮ−に接続されている。また、ＮＭＯＳトランジスタ１２２のソースはＮＭＯＳトランジスタ１４２を介して電源電圧ＶＣＣに接続され、ＰＭＯＳトランジスタ１２４のソースはＰＭＯＳトランジスタ１４４を介して接地電圧ＧＮＤに接続される。また、負帰還抵抗１２６は、プシュプルインバータ１２０の入力ＶＩＮ−と出力ＶＯＵＴ−の間に接続される。

プシュプルインバータ１３０は、互いのドレインが接続されたＮＭＯＳトランジスタ１３２とＰＭＯＳトランジスタ１３４を有し、ＮＭＯＳトランジスタ１３２とＰＭＯＳトランジスタ１３４のゲートは、入力ＶＩＮ＋と接続されている。また、ＮＭＯＳトランジスタ１３２のソースはＮＭＯＳトランジスタ１４２を介して電源電圧ＶＣＣに接続され、ＰＭＯＳトランジスタ１３４のソースは接地電圧ＧＮＤに接続される。また、負帰還抵抗１３６は、プシュプルインバータ１３０の入力ＶＩＮ＋と出力ＶＯＵＴ＋の間に接続される。

ＮＭＯＳトランジスタ１４２は、ゲートが制御信号端子ＰＳに接続され、ソースが電源電圧ＶＣＣに接続され、ドレインがＮＭＯＳトランジスタ１２２とＮＭＯＳトランジスタ１３２のソースに接続されている。ＮＭＯＳトランジスタ１４２は、制御信号端子ＰＳからの制御信号によりオン／オフが制御される。

ＰＭＯＳトランジスタ１４４は、ゲートがインバータ１５０を介して制御信号端子ＰＳに接続され、ソースが接地電圧ＧＮＤに接続され、ドレインがＰＭＯＳトランジスタ１２４とＰＭＯＳトランジスタ１３４のドレインに接続される。ＰＭＯＳトランジスタ１４４は、制御信号端子ＰＳからの制御信号の反転信号によりオン／オフが制御される。

インバータ１５０は、入力が制御信号端子ＰＳに接続され、出力がＰＭＯＳトランジスタ１４４のゲートに接続される。インバータ１５０は、制御信号端子ＰＳの制御信号を反転してＰＭＯＳトランジスタ１４４のゲートに入力する。

すなわち、制御信号端子ＰＳからの制御信号がＨｉであるときには、ＮＭＯＳトランジスタ１４２とＰＭＯＳトランジスタ１４４は共にオンし、制御信号端子ＰＳからの制御信号がＬｏｗであるときには、ＮＭＯＳトランジスタ１４２とＰＭＯＳトランジスタ１４４は共にオフする。増幅回路１００は、ＮＭＯＳトランジスタ１４２とＰＭＯＳトランジスタ１４４のオン／オフに応じた２つの動作モードを有する。以下の説明において、ＮＭＯＳトランジスタ１４２とＰＭＯＳトランジスタ１４４が共にオンしているときの動作モードを「通常モード」といい、ＮＭＯＳトランジスタ１４２とＰＭＯＳトランジスタ１４４が共にオフしているときに動作モードを「省電力モード」という。

省電力モードにおいて、ＮＭＯＳトランジスタ１４２とＰＭＯＳトランジスタ１４４がオフするため、差動増幅器１１０に電源供給がなされず、電流消費がキャンセルされる。そのため、無信号時に、制御信号端子ＰＳからの制御信号のレベルをＨｉにセットして差動増幅器１１０の動作モードを省電力モードにすることにより、差動増幅器１１０における電力消費が無くなり、消費電力を節約することができる。以下の説明において、無信号時の消費電流を「回路電流」という。

制御信号端子ＰＳからの制御信号のレベルをＨｉからＬｏｗに切り替えると、増幅回路１００は通常モードで動作する。通常動作モードにおいて、差動信号ＶＩＮ−とＶＩＮ＋が入力されれば、差動増幅器１１０は、差動増幅動作をする。

図２は、省電力モードで動作する増幅回路１００と、差動増幅器３０における回路電流を示す。なお、図２は、増幅回路１００における差動増幅器１１０のトランジスタや負帰還抵抗は、差動増幅器３０におけるトランジスタと負帰還抵抗と同様のものが用いられた場合の例である。

図２に示すように、１．１ｍＡ程度の回路電流が生じる差動増幅器３０に対して、省電力モードで動作する増幅回路１００は、回路電流がゼロであり、電力を消費しない。従って、増幅回路１００によれば、それが装着された電子機器の電力消費を抑制することができ、特に低電力消費が要求されるバッテリ駆動の移動通信機器などにとっては有利である。

増幅回路１００は、省電力モードにより低電力消費を実現できること以外に、通常動作モード時においても、電源リップル除去率（ＰＳＲＲ：Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｒｉｐｐｌｅ Ｒｅｊｅｃｔｉｏｎ）を高めることができる効用を有する。これについて、まず図７に示す増幅器１０のＰＳＲＲを説明する。

図３に示す増幅回路２０は、図７に示す増幅器１０におけるＮＭＯＳトランジスタ１２とＰＭＯＳトランジスタ１３が飽和領域で動作する際の増幅器１０の等価回路である。増幅回路２０において、定電流源２１と抵抗Ｒ０１は、増幅器１０のＮＭＯＳトランジスタ１２に等価し、定電流源２２と抵抗Ｒ０２は、増幅器１０の１３に等価する。

図３から分かるように、増幅回路２０では、電源電圧ＶＣＣまたは接地電圧ＧＮＤの変動が抵抗Ｒ０１と抵抗Ｒ０２を介して直接出力電圧ＶＯＵＴに伝わる。そのため、ＰＳＲＲが低いという問題がある。
この問題は、図８に示す差動増幅器３０においても同様に存在する。

それに対して、増幅回路１００では、通常動作モード時に、制御信号端子ＰＳからの制御信号のレベルが一定であるため、電源電圧ＶＣＣから接地電圧ＧＮＤに流れる電流の大きさは、オンしたＮＭＯＳトランジスタ１４２とＰＭＯＳトランジスタ１４４の能力により一定に決まり、バイアス電流が安定する。そのため、増幅回路１００における過渡電流の上限が制限され、過渡電流の変動幅が狭められる。

過渡電流の変動幅が狭められることによって、電源電圧ＶＣＣと接地電圧ＧＮＤの変動が増幅回路１００の出力に与える影響も弱められ、ＰＳＲＲが高められる。

図４は、通常動作モード時の増幅回路１００と、差動増幅器３０における過渡電流を示す。図４も、増幅回路１００における差動増幅器１１０のトランジスタや負帰還抵抗は、差動増幅器３０におけるトランジスタと負帰還抵抗と同様のものが用いられた場合の例である。図示のように、差動増幅器３０における過渡電流は約１．００７ｍＡ〜約１．０６７ｍＡ間で変動する。それに対して、増幅回路１００においては、過渡電流は、約５３４μＡ〜５６２μＡ間で変動し、差動増幅器３０の場合より過渡電流の変動幅が著しく狭められている。

その結果、図５に示すように、広い動作周波数範囲において、増幅回路１００は、差動増幅器３０より高いＰＳＲＲが得られている。

以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、さまざまな変更、増減を加えてもよい。これらの変更、増減が加えられた変形例も本発明の範囲にあることは当業者に理解されるところである。

例えば、増幅回路１００は、本発明の技術を差動増幅回路に適用した例である。本発明の技術は、図７に示す増幅器１０にも適用することができる。図６は、図１に示す増幅回路１００におけるＮＭＯＳトランジスタ１４２、ＰＭＯＳトランジスタ１４４、インバータ１５０を図７に示す増幅器１０に対して設けられてなる増幅回路３００を示す。図６において、図１の増幅回路１００と図７の増幅器１０のものと同一の構成について同様の符号を付与している。

図６に示す増幅回路３００によれば、制御信号端子ＰＳからの制御信号により増幅回路１００の場合と同様の制御を行うことにより、回路電流をキャンセルして電力消費を抑制すると共に、過渡電流の変動幅を狭めてＰＳＲＲを高めることができる。

本発明の実施の形態にかかる増幅回路を示す図である。 図１に示す増幅回路における回路電流と、従来の差動増幅器における回路電流とを比較する図である。 従来の増幅器の等価回路を示す図である。 図１に示す増幅回路における過渡電流と、従来の差動増幅器における過渡電流とを比較する図である。 図１に示す増幅回路と従来の差動増幅器の電源リップル除去率ＰＳＲＲを比較する図である。 本発明にかかる別の態様の増幅回路を示す図である。 従来の増幅器の模式図である。 従来の差動増幅の模式図である。

符号の説明

１０ 増幅器 １１ インバータ
１２ ＮＭＯＳトランジスタ １３ ＰＭＯＳトランジスタ
１４ 負帰還抵抗 ２０ 増幅回路
２１ 定電流源 ２２ 定電流源
Ｒ０１ 抵抗 Ｒ０２ 抵抗
３０ 差動増幅器 １００ 増幅回路
１１０ 差動増幅器 １２０ プシュプルインバータ
１２２ ＮＭＯＳトランジスタ １２４ ＰＭＯＳトランジスタ
１２６ 負帰還抵抗 １３０ プシュプルインバータ
１３２ ＮＭＯＳトランジスタ １３４ ＰＭＯＳトランジスタ
１３６ 負帰還抵抗 １４２ ＮＭＯＳトランジスタ
１４４ ＰＭＯＳトランジスタ １５０ インバータ ３００ 増幅回路

Claims (5)

1. 第１のスイッチ回路と、
   第２のスイッチ回路と、
   前記第１のスイッチ回路を介して第１の電源電圧と接続され、前記第２のスイッチ回路を介して第２の電源電圧と接続され、インバータにより構成された増幅器とを有し、
   前記第１のスイッチ回路と前記第２のスイッチ回路は、同時に切断可能に構成されていることを特徴とする増幅回路。
2. 前記第１のスイッチ回路と前記第２のスイッチ回路は、ＣＭＯＳトランジスタであることを特徴とする請求項１または２に記載の増幅回路。
3. 制御信号の入力端子と、
   前記入力端子と接続されたインバータとをさらに備え、
   前記第１のスイッチ回路と前記第２のスイッチ回路の一方は、ゲートが前記入力端子に接続され、他方は、前記インバータを介して前記入力端子に接続されていることを特徴とする請求項２に記載の増幅回路。
4. 前記インバータは、負帰還回路を備えることを特徴とする請求項１から３のいずれか１項に記載の増幅回路。
5. 前記増幅器は、２つの前記インバータにより構成された差動増幅器であることを特徴とする請求項４に記載の増幅回路。

Images