JP2005327256A - 定電圧回路 - Google Patents

Abstract

【課題】 低消費電力化を図ることができると共に発振等の不安定な動作になることを防止できる定電圧回路を得る。
【解決手段】 負荷１０に流れる電流が小さいときは、出力電圧制御トランジスタＭ１のソース‐ゲート間電圧の絶対値が小さいことから、ＰＭＯＳトランジスタＭ１１のゲート電圧は大きくなってＰＭＯＳトランジスタＭ１１のオン抵抗が大きくなり、位相補償用の抵抗値が大きくなるようにし、負荷１０に流れる電流が大きいときは、出力電圧制御トランジスタＭ１のソース‐ゲート間電圧の絶対値が大きいことから、ＰＭＯＳトランジスタＭ１１のゲート電圧は小さくなってＰＭＯＳトランジスタＭ１１のオン抵抗が小さくなり、位相補償用の抵抗値が小さくなるようにした。
【選択図】 図１

Description

本発明は、位相補償を行う周波数補償回路を有する誤差増幅器を備えた定電圧回路に関する。

従来、定電圧回路を構成する誤差増幅器には、発振等の不安定な動作に陥らないように位相補償を行う周波数補償回路が設けられている。
図２は、従来の定電圧回路の例を示した回路図である。
図２の定電圧回路１００において、誤差増幅器ＡＭＰａは、差動対をなすＮＭＯＳトランジスタＭ１０４，Ｍ１０５と、該差動対の負荷をなすカレントミラー回路を形成するＰＭＯＳトランジスタＭ１０６，Ｍ１０７と、前記差動対にバイアス電流を供給する定電流源をなすＮＭＯＳトランジスタＭ１０３とを備えている。更に、誤差増幅器ＡＭＰａは、出力回路部を形成するＰＭＯＳトランジスタＭ１０８及びＮＭＯＳトランジスタＭ１０９、並びに抵抗Ｒ１０３及び容量Ｃ１０１からなる周波数補償回路１０２を備えている。

誤差増幅器ＡＭＰａにおいて、非反転入力端をなすＮＭＯＳトランジスタＭ１０５のゲートには、出力電圧Ｖｏｕｔを抵抗Ｒ１０１及びＲ１０２で分圧した分圧電圧ＶＦＢａが入力され、反転入力端をなすＮＭＯＳトランジスタＭ１０４のゲートには基準電圧発生回路１０１からの所定の基準電圧Ｖｒｅｆが入力されている。誤差増幅器ＡＭＰａは、分圧電圧ＶＦＢａが基準電圧Ｖｒｅｆになるように出力電圧制御トランジスタＭ１０１の動作制御を行い、出力電圧制御トランジスタＭ１０１から負荷１１０に出力される電流を制御する。

ここで、広帯域、高利得の増幅回路では帰還をかけて使用し、誤差増幅回路ＡＭＰａにおいても負帰還がかけられているが、誤差増幅回路ＡＭＰａ自体の位相が直流での値から１８０°まで変化すると、誤差増幅回路ＡＭＰａは、帰還回路から正帰還されるため発振する。抵抗Ｒ１０３は、誤差増幅回路ＡＭＰａ自体の位相が直流での値から１８０°まで変化することを防止するためにあり、誤差増幅回路ＡＭＰａの動作を安定させるために不可欠なものである。

一方、図３は、図２の抵抗Ｒ１０３の代わりにＰＭＯＳトランジスタＭ１３１のオン抵抗を使用した場合を示した図であり、一般的に、定電圧回路だけに限らず増幅回路においては、図３で示したように周波数補償回路の抵抗にＭＯＳトランジスタのオン抵抗を使用した場合もあるが、この場合においても、周波数補償回路の抵抗の抵抗値は、基本的に固定されていた。
また、定電圧回路に接続された負荷に流れる電流を検出して、位相補償回路の回路定数を変化させる技術もあった（例えば、特許文献１参照。）。
特開２００２−２９７２４８号公報

定電圧回路から負荷に出力される電流は、負荷の動作状態に応じて極めて小さい値から大きな値まで広範囲に変化する。定電圧回路は、負荷に出力されるこのような広範囲の負荷電流のいずれの電流値においても、発振等の不安定な動作に陥らないようにすることが要求される。
しかし、誤差増幅器の負帰還回路の周波数特性は負荷電流の値によって大きく変化し、周波数補償回路の定数が固定されている場合、負荷電流値によっては誤差増幅器の発振に対する位相余裕が小さくなり、誤差増幅器の動作が不安定になる場合があった。

一方、定電圧回路は、できるだけ小さい消費電流で動作することが望ましく、このため、誤差増幅器のバイアス電流はできるだけ小さいことが要求される。しかし、従来では、誤差増幅器のバイアス電流を小さくすると、発振に対する位相余裕が一層小さくなるため、誤差増幅器の動作が不安定になる傾向が増進されるため、定電圧回路の低消費電力化を図る妨げになっていた。
また、定電圧回路に接続された負荷に流れる電流を検出して位相補償回路の回路定数を変化させる技術においては、回路定数を変化させる際に行われるスイッチングによるスイッチングノイズ等によって発生する発振等の不具合が生じるという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、負荷電流の変化に応じて周波数補償回路を構成する抵抗の抵抗値を変化させるようにして、低消費電力化を図ることができると共に発振等の不安定な動作になることを防止できる定電圧回路を得ることを目的とする。

この発明に係る定電圧回路は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路において、
入力された制御信号に応じた電流を前記入力端子から出力端子に出力する出力電圧制御トランジスタと、
所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路と、
前記出力端子からの出力電圧Ｖｏｕｔを検出し、該検出した出力電圧Ｖｏｕｔに比例した電圧ＶＦＢを生成して出力する出力電圧検出回路と、
前記比例電圧ＶＦＢが前記基準電圧Ｖｒｅｆになるように前記出力電圧制御トランジスタの動作制御を行う誤差増幅器と、
を備え、
前記誤差増幅器は、出力電圧制御トランジスタから出力される電流の増加に応じて出力信号の位相補償量を低減させる周波数補償回路を備えるものである。

また、前記周波数補償回路は、出力電圧制御トランジスタから出力される電流の減少に応じて出力信号の位相補償量を増加させるようにした。

具体的には、前記周波数補償回路は、
前記出力電圧制御トランジスタから出力される電流に応じた電圧Ｖ１を生成して出力する電圧変換回路部と、
前記電圧Ｖ１の変化に応じてオン抵抗値が変化する第１のトランジスタと、
を備え、
前記第１のトランジスタのオン抵抗は、前記誤差増幅器における位相補償用の抵抗をなすようにした。

本発明の定電圧回路によれば、定電圧の供給先である負荷に流れる電流に応じて、誤差増幅器の周波数補償回路における定数を変化させるようにしたことから、誤差増幅器のバイアス電流を低減させて低消費電力化を図ることができると共に、発振等の不安定な動作になることを防止することができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧回路の例を示した回路図である。
図１において、定電圧回路１は、入力電圧Ｖｉｎから所定の定電圧を生成し出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する。出力端子ＯＵＴと接地電圧との間には負荷１０とコンデンサＣ２が並列に接続されている。

定電圧回路１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、出力電圧Ｖｏｕｔを分圧して分圧電圧ＶＦＢを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２と、ゲートに入力される信号に応じて出力端子ＯＵＴに出力する電流ｉｏの制御を行うＰＭＯＳトランジスタからなる出力電圧制御トランジスタＭ１と、分圧電圧ＶＦＢが基準電圧Ｖｒｅｆになるように出力電圧制御トランジスタＭ１の動作制御を行う誤差増幅器ＡＭＰとを備えている。なお、抵抗Ｒ１及びＲ２は出力電圧検出回路をなす。

誤差増幅器ＡＭＰは、基準電圧Ｖｒｅｆが非反転入力端に入力されると共に分圧電圧ＶＦＢが反転入力端に入力され、誤差増幅器ＡＭＰの出力信号によって出力電圧制御トランジスタＭ１の動作制御が行われる。
入力端子ＩＮと出力端子ＯＵＴとの間に出力電圧制御トランジスタＭ１が接続され、誤差増幅器ＡＭＰの出力端は、出力電圧制御トランジスタＭ１のゲートに接続されている。また、出力端子ＯＵＴと接地電圧との間に、抵抗Ｒ１及びＲ２の直列回路が接続され、抵抗Ｒ１とＲ２との接続部から分圧電圧ＶＦＢが出力される。

誤差増幅器ＡＭＰは、ＮＭＯＳトランジスタＭ２〜Ｍ４，Ｍ８と、ＰＭＯＳトランジスタＭ５〜Ｍ７と、誤差増幅器ＡＭＰが発振等の不安定な動作に陥らないように位相補償を行う周波数補償回路３とで構成されている。
ＮＭＯＳトランジスタＭ３及びＭ４は差動対をなし、ＰＭＯＳトランジスタＭ５及びＭ６はカレントミラー回路を形成して該差動対の負荷をなしている。ＰＭＯＳトランジスタＭ５及びＭ６において、各ソースは入力端子ＩＮにそれぞれ接続され、各ゲートは接続され該接続部はＰＭＯＳトランジスタＭ５のドレインに接続されている。

ＰＭＯＳトランジスタＭ５のドレインはＮＭＯＳトランジスタＭ３のドレインに、ＰＭＯＳトランジスタＭ６のドレインはＮＭＯＳトランジスタＭ４のドレインにそれぞれ接続されている。ＮＭＯＳトランジスタＭ３及びＭ４の各ソースは接続され、該接続部と接地電圧との間にＮＭＯＳトランジスタＭ２が接続されている。基準電圧発生回路２は、入力電圧Ｖｉｎを電源にして作動し、ＮＭＯＳトランジスタＭ２及びＭ３の各ゲートには基準電圧Ｖｒｅｆがそれぞれ入力され、ＮＭＯＳトランジスタＭ２は定電流源をなす。ＮＭＯＳトランジスタＭ４のゲートには、分圧電圧ＶＦＢが入力されている。

また、ＰＭＯＳトランジスタＭ７及びＮＭＯＳトランジスタＭ８は、誤差増幅器ＡＭＰの出力回路部をなし、入力端子ＩＮと接地電圧との間には、ＰＭＯＳトランジスタＭ７及びＮＭＯＳトランジスタＭ８が直列に接続されている。ＰＭＯＳトランジスタＭ７とＮＭＯＳトランジスタＭ８との接続部は、誤差増幅器ＡＭＰの出力端をなし、出力電圧制御トランジスタＭ１のゲートに接続されている。ＰＭＯＳトランジスタＭ７のゲートは、ＰＭＯＳトランジスタＭ６とＮＭＯＳトランジスタＭ４との接続部に接続され、ＮＭＯＳトランジスタＭ８のゲートには基準電圧Ｖｒｅｆが入力され、ＮＭＯＳトランジスタＭ８は定電流源をなす。

また、周波数補償回路３は、ＰＭＯＳトランジスタＭ１１，Ｍ１２、ＮＭＯＳトランジスタＭ１３、抵抗Ｒ３及びコンデンサＣ１で構成されている。なお、ＰＭＯＳトランジスタＭ１１は第１のトランジスタをなし、ＰＭＯＳトランジスタＭ１２及びＮＭＯＳトランジスタＭ１３は電圧変換回路部をなす。出力電圧制御トランジスタＭ１のゲートと接地電圧との間にはＰＭＯＳトランジスタＭ１２とＮＭＯＳトランジスタＭ１３が直列に接続され、該接続部の電圧をＶ１とする。ＰＭＯＳトランジスタＭ１２においてゲートはドレインに接続され、ＮＭＯＳトランジスタＭ１３のゲートには基準電圧Ｖｒｅｆが入力されている。また、ＰＭＯＳトランジスタＭ６とＮＭＯＳトランジスタＭ４との接続部と、ＰＭＯＳトランジスタＭ７とＮＭＯＳトランジスタＭ８との接続部との間には、ＰＭＯＳトランジスタＭ１１、抵抗Ｒ３及びコンデンサＣ１が直列に接続されている。ＰＭＯＳトランジスタＭ１１のゲートには、電圧Ｖ１が入力されている。

このような構成において、負荷１０に流れる電流は出力電圧制御トランジスタＭ１のソース‐ゲート間電圧を読み取ることにより検出する。すなわち、定電流源をなすＮＭＯＳトランジスタＭ１３に電流を供給されるＰＭＯＳトランジスタＭ１２を介して、位相補償用の抵抗をなすＰＭＯＳトランジスタＭ１１のゲートに電圧Ｖ１を供給している。このため、負荷１０に流れる電流が小さいときは、出力電圧制御トランジスタＭ１のソース‐ゲート間電圧の絶対値が小さいことから、ＰＭＯＳトランジスタＭ１１のゲート電圧は大きくなってＰＭＯＳトランジスタＭ１１のオン抵抗が大きくなり、位相補償用の抵抗値が大きくなる。すなわち、周波数補償回路３による位相補償量は増加する。

また、負荷１０に流れる電流が大きいときは、出力電圧制御トランジスタＭ１のソース‐ゲート間電圧の絶対値が大きいことから、ＰＭＯＳトランジスタＭ１１のゲート電圧は小さくなってＰＭＯＳトランジスタＭ１１のオン抵抗が小さくなり、位相補償用の抵抗値が小さくなる。すなわち、周波数補償回路３による位相補償量は低減する。一方、ＰＭＯＳトランジスタＭ１１に直列に接続された固定抵抗Ｒ３は、必要に応じて設けるようにし、位相補償用の抵抗値が過渡的に極端に小さくならないようにする働きをする。

このように、本第１の実施の形態における定電圧回路は、負荷１０に流れる電流の広範囲な変化に対応して誤差増幅器ＡＭＰにおける周波数補償回路３の定数を連続して変化させることができ、負荷１０に流れる電流が広範囲に変化してもより正確に誤差増幅器ＡＭＰの位相補償を行うことができるため、誤差増幅器ＡＭＰのバイアス電流を低減させて低消費電力化を図ることができると共に、発振等の不安定な動作になることを防止して安定した動作を行うことができる。

一方、図１の定電圧回路１において、誤差増幅器ＡＭＰのバイアス電流を出力電流ｉｏに応じて可変するようにしてもよく、このようにした場合、図１の定電圧回路１は、図４のようになる。図４では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図４における図１との相違点は、出力電流ｉｏに応じて誤差増幅器ＡＭＰのバイアス電流を調整するバイアス電流調整回路４を追加したことにある。
図４において、定電圧回路１は、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、出力電圧制御トランジスタＭ１と、誤差増幅器ＡＭＰと、バイアス電流調整回路４とを備えている。

また、バイアス電流調整回路４は、ＰＭＯＳトランジスタＭ２１及びＮＭＯＳトランジスタＭ２２〜Ｍ２４で構成されている。入力端子ＩＮと接地電圧との間には、ＰＭＯＳトランジスタＭ２１とＮＭＯＳトランジスタＭ２２が直列に接続されており、ＰＭＯＳトランジスタＭ２１のゲートは出力電圧制御トランジスタＭ１のゲートに接続されている。また、ＮＭＯＳトランジスタＭ２２〜Ｍ２４はカレントミラー回路を形成しており、ＮＭＯＳトランジスタＭ２２〜Ｍ２４の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ２２のドレインに接続されている。ＮＭＯＳトランジスタＭ２３は誤差増幅器ＡＭＰのＮＭＯＳトランジスタＭ２に並列に接続され、ＮＭＯＳトランジスタＭ２４は誤差増幅器ＡＭＰのＮＭＯＳトランジスタＭ８に並列に接続されている。

このような構成において、ＰＭＯＳトランジスタＭ２１は、出力電圧制御トランジスタＭ１の１／１０００〜１／１００００のトランジスタサイズであり、出力電流ｉｏに比例した電流を出力する。ＰＭＯＳトランジスタＭ２１から出力された電流に比例した電流が、ＮＭＯＳトランジスタＭ２２〜Ｍ２４で形成されたカレントミラー回路によって生成され、ＮＭＯＳトランジスタＭ２３によって差動対をなすＮＭＯＳトランジスタＭ３，Ｍ４にバイアス電流として供給されると共に、ＮＭＯＳトランジスタＭ２４によって誤差増幅器ＡＭＰの出力回路部におけるＰＭＯＳトランジスタＭ７にバイアス電流として供給される。

このようにすることにより、差動対をなすＮＭＯＳトランジスタＭ３，Ｍ４は、ＮＭＯＳトランジスタＭ２で所定のバイアス電流が供給されると共に、バイアス電流調整回路４のＰＭＯＳトランジスタＭ２１及びＮＭＯＳトランジスタＭ２２，Ｍ２３によって出力電流ｉｏに比例したバイアス電流が供給される。更に、出力回路部をなすＰＭＯＳトランジスタＭ７は、ＮＭＯＳトランジスタＭ８で所定のバイアス電流が供給されると共に、バイアス電流調整回路４のＰＭＯＳトランジスタＭ２１及びＮＭＯＳトランジスタＭ２２，Ｍ２４によって出力電流ｉｏに比例したバイアス電流が供給される。このため、図１の場合と同様の効果を得ることができると共に、出力電流ｉｏの増加に応じて、定電圧回路１の出力電圧Ｖｏｕｔの変化に対する誤差増幅器ＡＭＰの応答速度を速くすることができる。

本発明の第１の実施の形態における定電圧回路の例を示した回路図である。 従来の定電圧回路の例を示した回路図である。 従来の定電圧回路の他の例を示した回路図である。 本発明の第１の実施の形態における定電圧回路の他の例を示した回路図である。

符号の説明

１ 定電圧回路
２ 基準電圧発生回路
３ 周波数補償回路
１０ 負荷
ＡＭＰ 誤差増幅器
Ｍ１ 出力電圧制御トランジスタ
Ｒ１，Ｒ２ 抵抗
４ バイアス電流調整回路

Claims (3)

1. 入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路において、
   入力された制御信号に応じた電流を前記入力端子から出力端子に出力する出力電圧制御トランジスタと、
   所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路と、
   前記出力端子からの出力電圧Ｖｏｕｔを検出し、該検出した出力電圧Ｖｏｕｔに比例した電圧ＶＦＢを生成して出力する出力電圧検出回路と、
   前記比例電圧ＶＦＢが前記基準電圧Ｖｒｅｆになるように前記出力電圧制御トランジスタの動作制御を行う誤差増幅器と、
   を備え、
   前記誤差増幅器は、出力電圧制御トランジスタから出力される電流の増加に応じて出力信号の位相補償量を低減させる周波数補償回路を備えることを特徴とする定電圧回路。
2. 前記周波数補償回路は、出力電圧制御トランジスタから出力される電流の減少に応じて出力信号の位相補償量を増加させることを特徴とする請求項１記載の定電圧回路。
3. 前記周波数補償回路は、
   前記出力電圧制御トランジスタから出力される電流に応じた電圧Ｖ１を生成して出力する電圧変換回路部と、
   前記電圧Ｖ１の変化に応じてオン抵抗値が変化する第１のトランジスタと、
   を備え、
   前記第１のトランジスタのオン抵抗は、前記誤差増幅器における位相補償用の抵抗をなすことを特徴とする請求項１又は２記載の定電圧回路。
   

Images