JP2002297248A - ボルテージレギュレータ - Google Patents
ボルテージレギュレータInfo
- Publication number
- JP2002297248A JP2002297248A JP2001104510A JP2001104510A JP2002297248A JP 2002297248 A JP2002297248 A JP 2002297248A JP 2001104510 A JP2001104510 A JP 2001104510A JP 2001104510 A JP2001104510 A JP 2001104510A JP 2002297248 A JP2002297248 A JP 2002297248A
- Authority
- JP
- Japan
- Prior art keywords
- phase compensation
- output
- circuit
- voltage
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 出力電流のダイナミックレンジが大きく発振
しにくいボルテージレギュレータを得る。 【解決手段】 演算増幅器５に対する帰還電圧ＶＦＢの
位相を進ませて位相補償を行う位相補償回路４に対し
て、電流検出回路１５で検出されたドライバトランジス
タ６から出力される電流に応じて、位相補償用抵抗Ｒ３
の短絡制御を行って位相補償回路４の時定数を変えるよ
うに制御し、電圧ＶＦＢに対して位相補償が行われる周
波数の制御を行う位相補償制御回路７を設けるようにし
た。
しにくいボルテージレギュレータを得る。 【解決手段】 演算増幅器５に対する帰還電圧ＶＦＢの
位相を進ませて位相補償を行う位相補償回路４に対し
て、電流検出回路１５で検出されたドライバトランジス
タ６から出力される電流に応じて、位相補償用抵抗Ｒ３
の短絡制御を行って位相補償回路４の時定数を変えるよ
うに制御し、電圧ＶＦＢに対して位相補償が行われる周
波数の制御を行う位相補償制御回路７を設けるようにし
た。
Description
【０００１】
【発明の属する技術分野】本発明は、出力電流の大小に
対応して複数段階で位相補償用の抵抗値や容量値を切り
替える回路を備える負帰還増幅器で構成されたボルテー
ジレギュレータに関する。
対応して複数段階で位相補償用の抵抗値や容量値を切り
替える回路を備える負帰還増幅器で構成されたボルテー
ジレギュレータに関する。
【０００２】
【従来の技術】従来、出力電流のダイナミックレンジが
大きい負帰還増幅器では、比較的大きな位相補償用の容
量を出力端に接続し、該容量においては等価直列抵抗Ｅ
ＳＲが比較的大きいものを通常使用し、負帰還回路に設
けられた位相補償用の抵抗及び容量を固定していた。こ
のような出力電流のダイナミックレンジが大きい負帰還
増幅器を使用した従来のボルテージレギュレータの回路
例を図５に示す。なお、図５では、ボルテージレギュレ
ータにシリーズレギュレータを使用した場合を例にして
示している。
大きい負帰還増幅器では、比較的大きな位相補償用の容
量を出力端に接続し、該容量においては等価直列抵抗Ｅ
ＳＲが比較的大きいものを通常使用し、負帰還回路に設
けられた位相補償用の抵抗及び容量を固定していた。こ
のような出力電流のダイナミックレンジが大きい負帰還
増幅器を使用した従来のボルテージレギュレータの回路
例を図５に示す。なお、図５では、ボルテージレギュレ
ータにシリーズレギュレータを使用した場合を例にして
示している。
【０００３】図５のボルテージレギュレータ１００にお
いて、演算増幅器１０１は、基準電圧発生回路１０２か
らの所定の基準電圧ＶＲＥＦと、出力電圧ＶＯＵＴの検
出を行う抵抗１０３及び１０４によって出力電圧ＶＯＵ
Ｔが分圧された分圧電圧ＶＦＢとの電圧比較を行う。こ
の際、該分圧電圧ＶＦＢは、位相補償用抵抗１０５及び
位相補償用容量１０６からなる位相補償回路で位相補償
が行われて演算増幅器１０１の非反転入力端に入力され
る。
いて、演算増幅器１０１は、基準電圧発生回路１０２か
らの所定の基準電圧ＶＲＥＦと、出力電圧ＶＯＵＴの検
出を行う抵抗１０３及び１０４によって出力電圧ＶＯＵ
Ｔが分圧された分圧電圧ＶＦＢとの電圧比較を行う。こ
の際、該分圧電圧ＶＦＢは、位相補償用抵抗１０５及び
位相補償用容量１０６からなる位相補償回路で位相補償
が行われて演算増幅器１０１の非反転入力端に入力され
る。
【０００４】演算増幅器１０１は、上記比較結果に応じ
た電圧をＰチャネル型ＭＯＳトランジスタ（以下、ＰＭ
ＯＳトランジスタと呼ぶ）であるドライバトランジスタ
１０７のゲートに出力して、ドライバトランジスタ１０
７から出力される電流の調整を行う。更に、このように
することによって、演算増幅器１０１は、出力電圧ＶＯ
ＵＴが所定値で一定になるようにしている。また、出力
電圧ＶＯＵＴが出力される出力端子１０８と接地との間
には、上述したような等価直列抵抗ＥＳＲが大きく容量
が比較的大きい位相補償用容量１０９が接続されてい
る。
た電圧をＰチャネル型ＭＯＳトランジスタ（以下、ＰＭ
ＯＳトランジスタと呼ぶ）であるドライバトランジスタ
１０７のゲートに出力して、ドライバトランジスタ１０
７から出力される電流の調整を行う。更に、このように
することによって、演算増幅器１０１は、出力電圧ＶＯ
ＵＴが所定値で一定になるようにしている。また、出力
電圧ＶＯＵＴが出力される出力端子１０８と接地との間
には、上述したような等価直列抵抗ＥＳＲが大きく容量
が比較的大きい位相補償用容量１０９が接続されてい
る。
【０００５】演算増幅器１０１は、負帰還制御が行われ
ていることから非反転入力端の信号に対する出力端の信
号の位相が反転しているが、通常では発振が起こること
はない。しかし、フィードバックループ内の寄生容量等
が存在することによって、演算増幅器１０１は、非反転
入力端の信号に対する出力端の信号の位相が遅れ、該位
相の遅れが１８０°になる周波数においては正帰還にな
ってしまう。このとき、演算増幅器１０１は、利得が０
ｄＢを超えていると発振する。このため、位相補償用抵
抗１０５及び位相補償用容量１０６で帰還電圧の位相を
進ませて演算増幅器１０１が発振しないようにしてい
る。
ていることから非反転入力端の信号に対する出力端の信
号の位相が反転しているが、通常では発振が起こること
はない。しかし、フィードバックループ内の寄生容量等
が存在することによって、演算増幅器１０１は、非反転
入力端の信号に対する出力端の信号の位相が遅れ、該位
相の遅れが１８０°になる周波数においては正帰還にな
ってしまう。このとき、演算増幅器１０１は、利得が０
ｄＢを超えていると発振する。このため、位相補償用抵
抗１０５及び位相補償用容量１０６で帰還電圧の位相を
進ませて演算増幅器１０１が発振しないようにしてい
る。
【０００６】一方、携帯機器等のように電池を使用した
機器の普及及び環境問題の観点からも、今後更に電池を
使用した機器の低消費電力化、小型化及び低コスト化が
進むものと考えられる。このような機器の低消費電力化
を図るためには、電源電圧を低下させることが最も有効
である。これに伴って、ボルテージレギュレータ１００
の出力電圧ＶＯＵＴの低電圧化が要求され、出力電圧Ｖ
ＯＵＴの低電圧化を行うと、抵抗１０３の抵抗値を小さ
くする必要があった。
機器の普及及び環境問題の観点からも、今後更に電池を
使用した機器の低消費電力化、小型化及び低コスト化が
進むものと考えられる。このような機器の低消費電力化
を図るためには、電源電圧を低下させることが最も有効
である。これに伴って、ボルテージレギュレータ１００
の出力電圧ＶＯＵＴの低電圧化が要求され、出力電圧Ｖ
ＯＵＴの低電圧化を行うと、抵抗１０３の抵抗値を小さ
くする必要があった。
【０００７】
【発明が解決しようとする課題】しかし、該抵抗１０３
の抵抗値を小さくすると、位相補償用容量１０６による
位相補償の効果が小さくなるため、位相余裕がなくなり
演算増幅器１０１が発振しやすくなる、いいかえれば、
帰還率が増えることにより帰還系が不安定になりやすい
という問題があった。なお、位相余裕とは、負帰還の増
幅器を形成する演算増幅器の利得が０ｄＢ以上ある周波
数領域において、演算増幅器の入力端に入力される電圧
に対する帰還電圧の位相が１８０°以上遅れない位相範
囲を示している。
の抵抗値を小さくすると、位相補償用容量１０６による
位相補償の効果が小さくなるため、位相余裕がなくなり
演算増幅器１０１が発振しやすくなる、いいかえれば、
帰還率が増えることにより帰還系が不安定になりやすい
という問題があった。なお、位相余裕とは、負帰還の増
幅器を形成する演算増幅器の利得が０ｄＢ以上ある周波
数領域において、演算増幅器の入力端に入力される電圧
に対する帰還電圧の位相が１８０°以上遅れない位相範
囲を示している。
【０００８】また、小型・低コスト・高性能化を図るた
めに、位相補償用容量１０９を小さくし（小型・低コス
ト化）たり、また、積層セラミックコンデンサ等のよう
な等価直列抵抗ＥＳＲの小さい（高性能化）部品にする
ことが要求されている。位相補償用容量１０９の容量値
を小さくしたり、等価直列抵抗ＥＳＲの小さなものを位
相補償用容量１０９に使用すると、位相補償用容量１０
９による位相補償が行われる周波数が高くなり位相余裕
がなくなるという問題が生じる。このような位相余裕の
低下は、出力端子１０８と位相補償用容量１０９との間
に適当な値の抵抗を接続すると改善されるが、該抵抗を
追加することによって部品点数が増加し、出力電圧ＶＯ
ＵＴに対するリップル除去率が低下するといった問題が
発生する。
めに、位相補償用容量１０９を小さくし（小型・低コス
ト化）たり、また、積層セラミックコンデンサ等のよう
な等価直列抵抗ＥＳＲの小さい（高性能化）部品にする
ことが要求されている。位相補償用容量１０９の容量値
を小さくしたり、等価直列抵抗ＥＳＲの小さなものを位
相補償用容量１０９に使用すると、位相補償用容量１０
９による位相補償が行われる周波数が高くなり位相余裕
がなくなるという問題が生じる。このような位相余裕の
低下は、出力端子１０８と位相補償用容量１０９との間
に適当な値の抵抗を接続すると改善されるが、該抵抗を
追加することによって部品点数が増加し、出力電圧ＶＯ
ＵＴに対するリップル除去率が低下するといった問題が
発生する。
【０００９】また、出力端子１０８に接続される負荷１
１０の変動によって、出力端子１０８からの出力される
電流のダイナミックレンジが大きくなる場合、該出力電
流の大きさによってドライバトランジスタ１０７の位相
遅れが生じる周波数が大きく変化する。このため、演算
増幅器１０１における位相遅れが生じる周波数とドライ
バトランジスタ１０７における位相遅れが生じる周波数
とが同じになる状態が発生する。このような状態になる
と、位相の遅れが大きくなり、位相余裕が低下して発振
する場合があった。このように、位相余裕の観点から見
て悪条件がそろい、潜在的に位相余裕が足りない状況で
は、特に出力電流ＩＯＵＴの大きさによってドライバト
ランジスタ１０７の位相遅れが生じる周波数が大きく動
いてしまうという問題が深刻になっていた。
１０の変動によって、出力端子１０８からの出力される
電流のダイナミックレンジが大きくなる場合、該出力電
流の大きさによってドライバトランジスタ１０７の位相
遅れが生じる周波数が大きく変化する。このため、演算
増幅器１０１における位相遅れが生じる周波数とドライ
バトランジスタ１０７における位相遅れが生じる周波数
とが同じになる状態が発生する。このような状態になる
と、位相の遅れが大きくなり、位相余裕が低下して発振
する場合があった。このように、位相余裕の観点から見
て悪条件がそろい、潜在的に位相余裕が足りない状況で
は、特に出力電流ＩＯＵＴの大きさによってドライバト
ランジスタ１０７の位相遅れが生じる周波数が大きく動
いてしまうという問題が深刻になっていた。
【００１０】本発明は、上記のような問題を解決するた
めになされたものであり、位相余裕を確保するために、
出力電流に応じて位相補償用抵抗又は位相補償用容量を
変えて、位相遅れが発生する周波数を制御することによ
り、出力電流のダイナミックレンジが大きく発振しにく
いボルテージレギュレータを得ることを目的とする。
めになされたものであり、位相余裕を確保するために、
出力電流に応じて位相補償用抵抗又は位相補償用容量を
変えて、位相遅れが発生する周波数を制御することによ
り、出力電流のダイナミックレンジが大きく発振しにく
いボルテージレギュレータを得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係るボルテー
ジレギュレータは、あらかじめ設定された基準電圧を基
に所定の定電圧を生成して出力端子から出力するボルテ
ージレギュレータにおいて、該出力端子から出力された
電圧の検出を行い、該検出した出力電圧に応じた電圧を
生成して出力する検出回路部と、該検出回路部から出力
された電圧と基準電圧との電圧比較を行い、該比較結果
を示す電圧を出力する差動増幅回路部と、検出回路部か
ら出力された電圧の位相を進ませて帰還電圧として該差
動増幅回路部に出力し、位相補償を行う位相補償回路部
と、差動増幅回路部から出力された電圧に応じた電流を
出力するドライバトランジスタを有し、上記出力端子を
介して所定の定電圧を出力する出力回路部と、該出力回
路部から出力された電流に応じて、位相補償回路部が位
相補償を行う周波数の制御を行う位相補償制御回路部と
を備えるものである。
ジレギュレータは、あらかじめ設定された基準電圧を基
に所定の定電圧を生成して出力端子から出力するボルテ
ージレギュレータにおいて、該出力端子から出力された
電圧の検出を行い、該検出した出力電圧に応じた電圧を
生成して出力する検出回路部と、該検出回路部から出力
された電圧と基準電圧との電圧比較を行い、該比較結果
を示す電圧を出力する差動増幅回路部と、検出回路部か
ら出力された電圧の位相を進ませて帰還電圧として該差
動増幅回路部に出力し、位相補償を行う位相補償回路部
と、差動増幅回路部から出力された電圧に応じた電流を
出力するドライバトランジスタを有し、上記出力端子を
介して所定の定電圧を出力する出力回路部と、該出力回
路部から出力された電流に応じて、位相補償回路部が位
相補償を行う周波数の制御を行う位相補償制御回路部と
を備えるものである。
【００１２】上記位相補償制御回路部は、差動増幅回路
部から出力される電圧の検出を行い、該検出した電圧か
ら出力回路部の出力電流を検出するようにする。
部から出力される電圧の検出を行い、該検出した電圧か
ら出力回路部の出力電流を検出するようにする。
【００１３】また、上記位相補償制御回路部は、出力回
路部から出力される電流が増加すると、位相補償回路部
に対して、位相補償を行う周波数が高くなるように制御
し、出力回路部から出力される電流が減少すると、位相
補償回路部に対して、位相補償を行う周波数が低くなる
ように制御するようにする。
路部から出力される電流が増加すると、位相補償回路部
に対して、位相補償を行う周波数が高くなるように制御
し、出力回路部から出力される電流が減少すると、位相
補償回路部に対して、位相補償を行う周波数が低くなる
ように制御するようにする。
【００１４】具体的には、上記位相補償回路部は、定電
圧が出力される出力端子と差動増幅回路部の帰還電圧が
入力される入力端との間に接続された少なくとも１つの
位相補償用容量と、検出回路部の出力端と差動増幅回路
部の帰還電圧が入力される入力端との間に接続された少
なくとも１つの位相補償用抵抗とで形成され、位相補償
制御回路部は、出力回路部から出力される電流が増加す
ると、位相補償用容量と位相補償用抵抗との時定数を小
さくし、出力回路部から出力される電流が減少すると、
該時定数を大きくするようにした。
圧が出力される出力端子と差動増幅回路部の帰還電圧が
入力される入力端との間に接続された少なくとも１つの
位相補償用容量と、検出回路部の出力端と差動増幅回路
部の帰還電圧が入力される入力端との間に接続された少
なくとも１つの位相補償用抵抗とで形成され、位相補償
制御回路部は、出力回路部から出力される電流が増加す
ると、位相補償用容量と位相補償用抵抗との時定数を小
さくし、出力回路部から出力される電流が減少すると、
該時定数を大きくするようにした。
【００１５】上記位相補償制御回路部は、出力回路部か
ら出力される電流が増加すると、位相補償回路部の時定
数をなす抵抗値を小さくし、出力回路部から出力される
電流が減少すると、位相補償回路部の時定数をなす抵抗
値を大きくするようにしてもよい。
ら出力される電流が増加すると、位相補償回路部の時定
数をなす抵抗値を小さくし、出力回路部から出力される
電流が減少すると、位相補償回路部の時定数をなす抵抗
値を大きくするようにしてもよい。
【００１６】また、上記位相補償制御回路部は、出力回
路部から出力される電流が増加すると、位相補償回路部
の時定数をなす容量を小さくし、出力回路部から出力さ
れる電流が減少すると、位相補償回路部の時定数をなす
容量を大きくするようにしてもよい。
路部から出力される電流が増加すると、位相補償回路部
の時定数をなす容量を小さくし、出力回路部から出力さ
れる電流が減少すると、位相補償回路部の時定数をなす
容量を大きくするようにしてもよい。
【００１７】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 第１の実施の形態．図１は、本発明の第１の実施の形態
におけるボルテージレギュレータの例を示した回路図で
ある。図１において、ボルテージレギュレータ１は、所
定の基準電圧ＶＲＥＦを生成して出力する基準電圧発生
回路２と、出力電圧ＶＯＵＴの検出を行い該検出した出
力電圧ＶＯＵＴに応じた電圧ＶＦＢを生成して出力する
検出回路３と、該電圧ＶＦＢの位相を進ませて位相補償
を行う位相補償回路４と、該位相補償回路４を介して入
力された電圧ＶＦＢと基準電圧ＶＲＥＦとの電圧比較を
行って該比較結果を出力する演算増幅器５とを備えてい
る。
づいて、本発明を詳細に説明する。 第１の実施の形態．図１は、本発明の第１の実施の形態
におけるボルテージレギュレータの例を示した回路図で
ある。図１において、ボルテージレギュレータ１は、所
定の基準電圧ＶＲＥＦを生成して出力する基準電圧発生
回路２と、出力電圧ＶＯＵＴの検出を行い該検出した出
力電圧ＶＯＵＴに応じた電圧ＶＦＢを生成して出力する
検出回路３と、該電圧ＶＦＢの位相を進ませて位相補償
を行う位相補償回路４と、該位相補償回路４を介して入
力された電圧ＶＦＢと基準電圧ＶＲＥＦとの電圧比較を
行って該比較結果を出力する演算増幅器５とを備えてい
る。
【００１８】また、ボルテージレギュレータ１は、演算
増幅器５から出力された上記比較結果を示す電圧に応じ
た電流を出力して出力電圧ＶＯＵＴを一定にするＰチャ
ネル型ＭＯＳトランジスタであるドライバトランジスタ
６と、演算増幅器５における出力電圧の検出を行い、該
検出した出力電圧に応じて、位相補償回路４が電圧ＶＦ
Ｂに対して位相補償を行う周波数の制御を行う位相補償
制御回路７とを備えている。更に、ボルテージレギュレ
ータ１は、出力電圧ＶＯＵＴが出力される出力端子１０
と接地との間に位相補償用容量Ｃが接続され、該位相補
償用容量Ｃは、等価直列抵抗ＥＳＲを有している。ま
た、出力端子１０と接地との間には負荷１１が接続され
る。
増幅器５から出力された上記比較結果を示す電圧に応じ
た電流を出力して出力電圧ＶＯＵＴを一定にするＰチャ
ネル型ＭＯＳトランジスタであるドライバトランジスタ
６と、演算増幅器５における出力電圧の検出を行い、該
検出した出力電圧に応じて、位相補償回路４が電圧ＶＦ
Ｂに対して位相補償を行う周波数の制御を行う位相補償
制御回路７とを備えている。更に、ボルテージレギュレ
ータ１は、出力電圧ＶＯＵＴが出力される出力端子１０
と接地との間に位相補償用容量Ｃが接続され、該位相補
償用容量Ｃは、等価直列抵抗ＥＳＲを有している。ま
た、出力端子１０と接地との間には負荷１１が接続され
る。
【００１９】検出回路３は、出力電圧ＶＯＵＴと接地と
の間に接続された抵抗Ｒ１とＲ２との直列回路で構成さ
れ、位相補償回路４は、位相補償用抵抗Ｒ３と位相補償
用容量Ｃ１とで構成されている。また、位相補償制御回
路７は、演算増幅器５の出力端の電圧を検出してドライ
バトランジスタ６のドレイン電流の検出を行う電流検出
回路１５と、該電流検出回路１５によってスイッチング
制御されるＮチャネル型ＭＯＳトランジスタ（以下、Ｎ
ＭＯＳトランジスタと呼ぶ）ＱＮ１とで構成されてい
る。
の間に接続された抵抗Ｒ１とＲ２との直列回路で構成さ
れ、位相補償回路４は、位相補償用抵抗Ｒ３と位相補償
用容量Ｃ１とで構成されている。また、位相補償制御回
路７は、演算増幅器５の出力端の電圧を検出してドライ
バトランジスタ６のドレイン電流の検出を行う電流検出
回路１５と、該電流検出回路１５によってスイッチング
制御されるＮチャネル型ＭＯＳトランジスタ（以下、Ｎ
ＭＯＳトランジスタと呼ぶ）ＱＮ１とで構成されてい
る。
【００２０】位相補償回路４において、位相補償用抵抗
Ｒ３は、検出回路３における抵抗Ｒ１とＲ２との接続部
と演算増幅器５の非反転入力端との間に接続され、位相
補償用容量Ｃ１は、出力端子１０と演算増幅器５の非反
転入力端との間に接続されている。演算増幅器５におい
て、反転入力端には基準電圧発生回路２から基準電圧Ｖ
ＲＥＦが、非反転入力端には位相補償回路４を介して検
出回路３からの分圧電圧ＶＦＢがそれぞれ印加され、出
力端は、ドライバトランジスタ６のゲートに接続されて
いる。
Ｒ３は、検出回路３における抵抗Ｒ１とＲ２との接続部
と演算増幅器５の非反転入力端との間に接続され、位相
補償用容量Ｃ１は、出力端子１０と演算増幅器５の非反
転入力端との間に接続されている。演算増幅器５におい
て、反転入力端には基準電圧発生回路２から基準電圧Ｖ
ＲＥＦが、非反転入力端には位相補償回路４を介して検
出回路３からの分圧電圧ＶＦＢがそれぞれ印加され、出
力端は、ドライバトランジスタ６のゲートに接続されて
いる。
【００２１】ドライバトランジスタ６は、電源電圧ＶＤ
Ｄと出力端子１０との間に接続され、サブストレートゲ
ートには電源電圧ＶＤＤが印加されている。一方、位相
補償制御回路７において、ＮＭＯＳトランジスタＱＮ１
は、位相補償回路４の位相補償用抵抗Ｒ３に並列に接続
され、ＮＭＯＳトランジスタＱＮ１において、ゲートが
電流検出回路１５に接続され、サブストレートゲートは
接地されている。検出回路３から出力される電圧ＶＦＢ
は、演算増幅器５の帰還電圧となる。検出回路３の抵抗
Ｒ１とＲ２は、出力電圧ＶＯＵＴが設定された電圧であ
るときの分圧電圧ＶＦＢが基準電圧ＶＲＥＦと同じにな
るような抵抗比になるように設定されている。
Ｄと出力端子１０との間に接続され、サブストレートゲ
ートには電源電圧ＶＤＤが印加されている。一方、位相
補償制御回路７において、ＮＭＯＳトランジスタＱＮ１
は、位相補償回路４の位相補償用抵抗Ｒ３に並列に接続
され、ＮＭＯＳトランジスタＱＮ１において、ゲートが
電流検出回路１５に接続され、サブストレートゲートは
接地されている。検出回路３から出力される電圧ＶＦＢ
は、演算増幅器５の帰還電圧となる。検出回路３の抵抗
Ｒ１とＲ２は、出力電圧ＶＯＵＴが設定された電圧であ
るときの分圧電圧ＶＦＢが基準電圧ＶＲＥＦと同じにな
るような抵抗比になるように設定されている。
【００２２】演算増幅器５は、基準電圧ＶＲＥＦと電圧
ＶＦＢが釣り合っている状態から、何らかの原因で出力
電圧ＶＯＵＴが低下した場合、ドライバトランジスタ６
のゲート電圧を低下させてドライバトランジスタ６の電
流駆動能力を大きくし、出力電圧ＶＯＵＴを上昇させ
る。また、演算増幅器５は、基準電圧ＶＲＥＦと分圧電
圧ＶＦＢが釣り合っている状態から、何らかの原因で出
力電圧ＶＯＵＴが上昇した場合、ドライバトランジスタ
６のゲート電圧を上昇させてドライバトランジスタ６の
電流駆動能力を小さくし、出力電圧ＶＯＵＴを低下させ
る。このようにして、ボルテージレギュレータ１は、出
力電圧ＶＯＵＴを所定の電圧で一定にすることができ
る。
ＶＦＢが釣り合っている状態から、何らかの原因で出力
電圧ＶＯＵＴが低下した場合、ドライバトランジスタ６
のゲート電圧を低下させてドライバトランジスタ６の電
流駆動能力を大きくし、出力電圧ＶＯＵＴを上昇させ
る。また、演算増幅器５は、基準電圧ＶＲＥＦと分圧電
圧ＶＦＢが釣り合っている状態から、何らかの原因で出
力電圧ＶＯＵＴが上昇した場合、ドライバトランジスタ
６のゲート電圧を上昇させてドライバトランジスタ６の
電流駆動能力を小さくし、出力電圧ＶＯＵＴを低下させ
る。このようにして、ボルテージレギュレータ１は、出
力電圧ＶＯＵＴを所定の電圧で一定にすることができ
る。
【００２３】ここで、負荷１１の変動によって、出力端
子１０から負荷１１に流れる電流が大きくなり、ドライ
バトランジスタ６から出力される電流が増加すると、ド
ライバトランジスタ６によって位相遅れが生じる周波数
が高周波数側に移動する。これに対して、出力端子１０
から負荷１１に流れる電流が小さくなり、ドライバトラ
ンジスタ６から出力される電流が減少すると、ドライバ
トランジスタ６によって位相遅れが生じる周波数が低周
波数側に移動する。
子１０から負荷１１に流れる電流が大きくなり、ドライ
バトランジスタ６から出力される電流が増加すると、ド
ライバトランジスタ６によって位相遅れが生じる周波数
が高周波数側に移動する。これに対して、出力端子１０
から負荷１１に流れる電流が小さくなり、ドライバトラ
ンジスタ６から出力される電流が減少すると、ドライバ
トランジスタ６によって位相遅れが生じる周波数が低周
波数側に移動する。
【００２４】一方、位相補償回路４は、演算増幅器５に
対する帰還電圧ＶＦＢの位相を進ませて位相補償を行う
ものであり、位相補償用抵抗Ｒ３と位相補償用容量Ｃ１
との時定数を小さくすると位相補償回路４によって位相
補償が行われる周波数が高周波数側に移動する。また、
位相補償用抵抗Ｒ３と位相補償用容量Ｃ１との時定数を
大きくすると、位相補償回路４によって位相補償が行わ
れる周波数が低周波数側に移動する。
対する帰還電圧ＶＦＢの位相を進ませて位相補償を行う
ものであり、位相補償用抵抗Ｒ３と位相補償用容量Ｃ１
との時定数を小さくすると位相補償回路４によって位相
補償が行われる周波数が高周波数側に移動する。また、
位相補償用抵抗Ｒ３と位相補償用容量Ｃ１との時定数を
大きくすると、位相補償回路４によって位相補償が行わ
れる周波数が低周波数側に移動する。
【００２５】これらのことから、電流検出回路１５は、
ドライバトランジスタ６におけるゲート電圧の検出を行
うことによってドライバトランジスタ６から出力される
出力電流の検出を行い、該検出した出力電流に応じてＮ
ＭＯＳトランジスタＱＮ１のスイッチング制御を行う。
例えば、電流検出回路１５は、該検出した出力電流が所
定値α以上であると判定したときは、ＮＭＯＳトランジ
スタＱＮ１をオンさせて位相補償用抵抗Ｒ３を短絡し、
位相補償回路４の時定数を小さくする。このようにする
ことにより、ドライバトランジスタ６によって位相遅れ
が生じる周波数が高周波数側に移動しても、位相補償回
路４で位相補償が行われる周波数を高周波数側に移動さ
せことができ、位相余裕を大きくすることができる。
ドライバトランジスタ６におけるゲート電圧の検出を行
うことによってドライバトランジスタ６から出力される
出力電流の検出を行い、該検出した出力電流に応じてＮ
ＭＯＳトランジスタＱＮ１のスイッチング制御を行う。
例えば、電流検出回路１５は、該検出した出力電流が所
定値α以上であると判定したときは、ＮＭＯＳトランジ
スタＱＮ１をオンさせて位相補償用抵抗Ｒ３を短絡し、
位相補償回路４の時定数を小さくする。このようにする
ことにより、ドライバトランジスタ６によって位相遅れ
が生じる周波数が高周波数側に移動しても、位相補償回
路４で位相補償が行われる周波数を高周波数側に移動さ
せことができ、位相余裕を大きくすることができる。
【００２６】また、例えば、電流検出回路１５は、該検
出した出力電流が所定値α未満であると判定したとき
は、ＮＭＯＳトランジスタＱＮ１をオフさせ、位相補償
回路４の時定数を大きくする。このようにすることによ
り、ドライバトランジスタ６によって位相遅れが生じる
周波数が低周波数側に移動しても、位相補償回路４で位
相補償が行われる周波数を低周波数側に移動させことが
でき、位相余裕を大きくすることができる。
出した出力電流が所定値α未満であると判定したとき
は、ＮＭＯＳトランジスタＱＮ１をオフさせ、位相補償
回路４の時定数を大きくする。このようにすることによ
り、ドライバトランジスタ６によって位相遅れが生じる
周波数が低周波数側に移動しても、位相補償回路４で位
相補償が行われる周波数を低周波数側に移動させことが
でき、位相余裕を大きくすることができる。
【００２７】なお、図１では、ドライバトランジスタ６
から出力される電流が所定値αよりも大きいか小さいか
の判定に応じて位相補償回路４の位相補償が行われる周
波数を切り替えるようにしたが、ドライバトランジスタ
６から出力される電流における異なる複数の所定値、例
えば２つの所定値α及びβとの大小関係に応じて位相補
償回路４の時定数を３段階に変えるようにしてもよい。
図２は、このようにした場合のボルテージレギュレータ
の例を示した回路図である。なお、図２では、図１と同
じものは同じ符号で示しており、ここではその説明を省
略すると共に図１との相違点のみ説明する。
から出力される電流が所定値αよりも大きいか小さいか
の判定に応じて位相補償回路４の位相補償が行われる周
波数を切り替えるようにしたが、ドライバトランジスタ
６から出力される電流における異なる複数の所定値、例
えば２つの所定値α及びβとの大小関係に応じて位相補
償回路４の時定数を３段階に変えるようにしてもよい。
図２は、このようにした場合のボルテージレギュレータ
の例を示した回路図である。なお、図２では、図１と同
じものは同じ符号で示しており、ここではその説明を省
略すると共に図１との相違点のみ説明する。
【００２８】図２における図１との相違点は、図１の位
相補償回路４に位相補償用抵抗Ｒ４を追加したことと、
図１の位相補償制御回路７にＮＭＯＳトランジスタＱＮ
２を追加し、図１の電流検出回路１５が検出した電流と
所定値α及びβ（α＞β）との大小関係を判定してＮＭ
ＯＳトランジスタＱＮ１及びＱＮ２の動作制御を行うよ
うにしたことにある。これらに伴って、図１の位相補償
回路４を位相補償回路４ａに、図１の位相補償制御回路
７を位相補償制御回路７ａに、図１のボルテージレギュ
レータ１をボルテージレギュレータ１ａにした。
相補償回路４に位相補償用抵抗Ｒ４を追加したことと、
図１の位相補償制御回路７にＮＭＯＳトランジスタＱＮ
２を追加し、図１の電流検出回路１５が検出した電流と
所定値α及びβ（α＞β）との大小関係を判定してＮＭ
ＯＳトランジスタＱＮ１及びＱＮ２の動作制御を行うよ
うにしたことにある。これらに伴って、図１の位相補償
回路４を位相補償回路４ａに、図１の位相補償制御回路
７を位相補償制御回路７ａに、図１のボルテージレギュ
レータ１をボルテージレギュレータ１ａにした。
【００２９】図２において、ボルテージレギュレータ１
ａは、基準電圧発生回路２と、検出回路３と、電圧ＶＦ
Ｂの位相を進ませて位相補償を行う位相補償回路４ａ
と、該位相補償回路４ａを介して入力された電圧ＶＦＢ
と基準電圧ＶＲＥＦとの電圧比較を行って該比較結果を
出力する演算増幅器５と、ドライバトランジスタ６とを
備えている。更に、ボルテージレギュレータ１ａは、演
算増幅器５における出力電圧の検出を行い、該検出した
出力電圧に応じて、位相補償回路４ａが電圧ＶＦＢに対
して位相補償を行う周波数の制御を行う位相補償制御回
路７ａと、位相補償用容量Ｃとを備えている。
ａは、基準電圧発生回路２と、検出回路３と、電圧ＶＦ
Ｂの位相を進ませて位相補償を行う位相補償回路４ａ
と、該位相補償回路４ａを介して入力された電圧ＶＦＢ
と基準電圧ＶＲＥＦとの電圧比較を行って該比較結果を
出力する演算増幅器５と、ドライバトランジスタ６とを
備えている。更に、ボルテージレギュレータ１ａは、演
算増幅器５における出力電圧の検出を行い、該検出した
出力電圧に応じて、位相補償回路４ａが電圧ＶＦＢに対
して位相補償を行う周波数の制御を行う位相補償制御回
路７ａと、位相補償用容量Ｃとを備えている。
【００３０】位相補償回路４ａは、位相補償用抵抗Ｒ
３，Ｒ４と位相補償用容量Ｃ１とで構成されている。ま
た、位相補償制御回路７ａは、演算増幅器５の出力端の
電圧を検出してドライバトランジスタ６のドレイン電流
の検出を行う電流検出回路１５ａと、該電流検出回路１
５ａによってスイッチング制御されるＮＭＯＳトランジ
スタＱＮ１及びＱＮ２とで構成されている。
３，Ｒ４と位相補償用容量Ｃ１とで構成されている。ま
た、位相補償制御回路７ａは、演算増幅器５の出力端の
電圧を検出してドライバトランジスタ６のドレイン電流
の検出を行う電流検出回路１５ａと、該電流検出回路１
５ａによってスイッチング制御されるＮＭＯＳトランジ
スタＱＮ１及びＱＮ２とで構成されている。
【００３１】位相補償回路４ａにおいて、位相補償用抵
抗Ｒ３とＲ４は直列に接続され、該直列回路は、検出回
路３における抵抗Ｒ１とＲ２との接続部と演算増幅器５
の非反転入力端との間に接続されている。演算増幅器５
の非反転入力端には位相補償回路４ａを介して検出回路
３からの分圧電圧ＶＦＢが印加されている。次に、位相
補償制御回路７ａにおいて、ＮＭＯＳトランジスタＱＮ
１は、位相補償用抵抗Ｒ３とＲ４との直列回路に並列に
接続され、ＮＭＯＳトランジスタＱＮ２は、位相補償用
抵抗Ｒ４に並列に接続されている。ＮＭＯＳトランジス
タＱＮ１及びＱＮ２は、電流検出回路１５ａからの制御
信号に応じてスイッチング動作を行う。なお、ＮＭＯＳ
トランジスタＱＮ２においても、サブストレートゲート
は接地されている。
抗Ｒ３とＲ４は直列に接続され、該直列回路は、検出回
路３における抵抗Ｒ１とＲ２との接続部と演算増幅器５
の非反転入力端との間に接続されている。演算増幅器５
の非反転入力端には位相補償回路４ａを介して検出回路
３からの分圧電圧ＶＦＢが印加されている。次に、位相
補償制御回路７ａにおいて、ＮＭＯＳトランジスタＱＮ
１は、位相補償用抵抗Ｒ３とＲ４との直列回路に並列に
接続され、ＮＭＯＳトランジスタＱＮ２は、位相補償用
抵抗Ｒ４に並列に接続されている。ＮＭＯＳトランジス
タＱＮ１及びＱＮ２は、電流検出回路１５ａからの制御
信号に応じてスイッチング動作を行う。なお、ＮＭＯＳ
トランジスタＱＮ２においても、サブストレートゲート
は接地されている。
【００３２】電流検出回路１５ａは、ドライバトランジ
スタ６におけるゲート電圧の検出を行うことによってド
ライバトランジスタ６から出力される出力電流の検出を
行い、該検出した出力電流に応じてＮＭＯＳトランジス
タＱＮ１及びＱＮ２のスイッチング制御をそれぞれ行
う。例えば、電流検出回路１５ａは、該検出した出力電
流が所定値α以上であると判定したときは、ＮＭＯＳト
ランジスタＱＮ１及びＱＮ２を共にオンさせて位相補償
用抵抗Ｒ３及びＲ４を短絡し、位相補償回路４ａの時定
数が最小となるようにする。なお、このとき、ＮＭＯＳ
トランジスタＱＮ１及びＱＮ２を共にオンさせる理由
は、トランジスタのスイッチング回数を低減させ、該ス
イッチングによるノイズの発生を低減させるためであ
る。
スタ６におけるゲート電圧の検出を行うことによってド
ライバトランジスタ６から出力される出力電流の検出を
行い、該検出した出力電流に応じてＮＭＯＳトランジス
タＱＮ１及びＱＮ２のスイッチング制御をそれぞれ行
う。例えば、電流検出回路１５ａは、該検出した出力電
流が所定値α以上であると判定したときは、ＮＭＯＳト
ランジスタＱＮ１及びＱＮ２を共にオンさせて位相補償
用抵抗Ｒ３及びＲ４を短絡し、位相補償回路４ａの時定
数が最小となるようにする。なお、このとき、ＮＭＯＳ
トランジスタＱＮ１及びＱＮ２を共にオンさせる理由
は、トランジスタのスイッチング回数を低減させ、該ス
イッチングによるノイズの発生を低減させるためであ
る。
【００３３】また、電流検出回路１５ａは、該検出した
出力電流が所定値β以上所定値α未満であると判定した
ときは、ＮＭＯＳトランジスタＱＮ１をオフさせＮＭＯ
ＳトランジスタＱＮ２をオンさせて位相補償用抵抗Ｒ４
を短絡し、位相補償回路４ａの時定数を大きくする。更
に、電流検出回路１５ａは、該検出した出力電流が所定
値β未満であると判定したときは、ＮＭＯＳトランジス
タＱＮ１及びＱＮ２を共にオフさせて位相補償回路４ａ
の時定数が最大になるようにする。このように、ドライ
バトランジスタ６によって位相遅れが生じる周波数の移
動に応じて、位相補償回路４で位相補償が行われる周波
数を移動させことができ、出力電流の変動に対してより
正確に位相余裕を大きくすることができる。
出力電流が所定値β以上所定値α未満であると判定した
ときは、ＮＭＯＳトランジスタＱＮ１をオフさせＮＭＯ
ＳトランジスタＱＮ２をオンさせて位相補償用抵抗Ｒ４
を短絡し、位相補償回路４ａの時定数を大きくする。更
に、電流検出回路１５ａは、該検出した出力電流が所定
値β未満であると判定したときは、ＮＭＯＳトランジス
タＱＮ１及びＱＮ２を共にオフさせて位相補償回路４ａ
の時定数が最大になるようにする。このように、ドライ
バトランジスタ６によって位相遅れが生じる周波数の移
動に応じて、位相補償回路４で位相補償が行われる周波
数を移動させことができ、出力電流の変動に対してより
正確に位相余裕を大きくすることができる。
【００３４】なお、図２では、ドライバトランジスタ６
から出力される電流値に応じて、位相補償回路４ａの位
相補償が行われる周波数を３段階に切り替えるようにし
た。しかし、これは一例であり、直列に接続される位相
補償用抵抗の数を増やし、ドライバトランジスタ６から
出力される電流値に応じて該各位相補償用抵抗の短絡制
御を行うことにより、位相補償回路４ａの位相補償が行
われる周波数を４段階以上に切り替えるようにしてもよ
い。
から出力される電流値に応じて、位相補償回路４ａの位
相補償が行われる周波数を３段階に切り替えるようにし
た。しかし、これは一例であり、直列に接続される位相
補償用抵抗の数を増やし、ドライバトランジスタ６から
出力される電流値に応じて該各位相補償用抵抗の短絡制
御を行うことにより、位相補償回路４ａの位相補償が行
われる周波数を４段階以上に切り替えるようにしてもよ
い。
【００３５】上記のように、本第１の実施の形態におけ
るボルテージレギュレータは、演算増幅器５に対する帰
還電圧ＶＦＢの位相を進ませて位相補償を行う位相補償
回路に対して、ドライバトランジスタ６から出力される
電流に応じて、位相補償用抵抗の値を変えて位相補償回
路の時定数を変えるように制御し、電圧ＶＦＢに対して
位相補償が行われる周波数の制御を行う位相補償制御回
路を設けるようにした。このことから、負荷１１の変動
等によって出力電流が変化しドライバトランジスタ６の
位相遅れが生じる周波数に変動が生じた場合においても
発振しにくくすることができるため、出力電流のダイナ
ミックレンジを大きくしても発振しにくいボルテージレ
ギュレータを得ることができる。
るボルテージレギュレータは、演算増幅器５に対する帰
還電圧ＶＦＢの位相を進ませて位相補償を行う位相補償
回路に対して、ドライバトランジスタ６から出力される
電流に応じて、位相補償用抵抗の値を変えて位相補償回
路の時定数を変えるように制御し、電圧ＶＦＢに対して
位相補償が行われる周波数の制御を行う位相補償制御回
路を設けるようにした。このことから、負荷１１の変動
等によって出力電流が変化しドライバトランジスタ６の
位相遅れが生じる周波数に変動が生じた場合においても
発振しにくくすることができるため、出力電流のダイナ
ミックレンジを大きくしても発振しにくいボルテージレ
ギュレータを得ることができる。
【００３６】第２の実施の形態．上記第１の実施の形態
では、少なくとも１つからなる位相補償用抵抗の短絡制
御を行って位相補償が行われる周波数を変えるようにし
たが、複数の位相補償用容量の並列接続制御を行って位
相補償が行われる周波数を変えるようにしてもよく、こ
のようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態におけるボルテージ
レギュレータの例を示した回路図である。なお、図３で
は、図１と同じものは同じ符号で示しており、ここでは
その説明を省略すると共に図１との相違点のみ説明す
る。
では、少なくとも１つからなる位相補償用抵抗の短絡制
御を行って位相補償が行われる周波数を変えるようにし
たが、複数の位相補償用容量の並列接続制御を行って位
相補償が行われる周波数を変えるようにしてもよく、こ
のようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態におけるボルテージ
レギュレータの例を示した回路図である。なお、図３で
は、図１と同じものは同じ符号で示しており、ここでは
その説明を省略すると共に図１との相違点のみ説明す
る。
【００３７】図３における図１との相違点は、図１の位
相補償回路４における位相補償用容量Ｃ１の代わりに位
相補償用容量Ｃ２，Ｃ３を設けたことと、図１の位相補
償制御回路７において、ＮＭＯＳトランジスタＱＮ１の
代わりに該位相補償用容量の接続制御を行うＮＭＯＳト
ランジスタＱＮ３を設け、図１の電流検出回路１５は検
出した出力電流に応じて該ＮＭＯＳトランジスタＱＮ３
のスイッチング制御を行うことにある。これに伴って、
図１の電流検出回路１５を電流検出回路１５ｂに、位相
補償回路４を位相補償回路４ｂに、図１の位相補償制御
回路７を位相補償制御回路７ｂに、図１のボルテージレ
ギュレータ１をボルテージレギュレータ１ｂにした。
相補償回路４における位相補償用容量Ｃ１の代わりに位
相補償用容量Ｃ２，Ｃ３を設けたことと、図１の位相補
償制御回路７において、ＮＭＯＳトランジスタＱＮ１の
代わりに該位相補償用容量の接続制御を行うＮＭＯＳト
ランジスタＱＮ３を設け、図１の電流検出回路１５は検
出した出力電流に応じて該ＮＭＯＳトランジスタＱＮ３
のスイッチング制御を行うことにある。これに伴って、
図１の電流検出回路１５を電流検出回路１５ｂに、位相
補償回路４を位相補償回路４ｂに、図１の位相補償制御
回路７を位相補償制御回路７ｂに、図１のボルテージレ
ギュレータ１をボルテージレギュレータ１ｂにした。
【００３８】図３において、ボルテージレギュレータ１
ｂは、基準電圧発生回路２と、検出回路３と、電圧ＶＦ
Ｂの位相を進ませて位相補償を行う位相補償回路４ｂ
と、該位相補償回路４ｂを介して入力された電圧ＶＦＢ
と基準電圧ＶＲＥＦとの電圧比較を行って該比較結果を
出力する演算増幅器５と、ドライバトランジスタ６とを
備えている。更に、ボルテージレギュレータ１ｂは、演
算増幅器５の出力電圧をモニタし、該モニタした出力電
圧に応じて、位相補償回路４ｂが電圧ＶＦＢに対して位
相補償を行う周波数の制御を行う位相補償制御回路７ｂ
と、位相補償用容量Ｃとを備えている。
ｂは、基準電圧発生回路２と、検出回路３と、電圧ＶＦ
Ｂの位相を進ませて位相補償を行う位相補償回路４ｂ
と、該位相補償回路４ｂを介して入力された電圧ＶＦＢ
と基準電圧ＶＲＥＦとの電圧比較を行って該比較結果を
出力する演算増幅器５と、ドライバトランジスタ６とを
備えている。更に、ボルテージレギュレータ１ｂは、演
算増幅器５の出力電圧をモニタし、該モニタした出力電
圧に応じて、位相補償回路４ｂが電圧ＶＦＢに対して位
相補償を行う周波数の制御を行う位相補償制御回路７ｂ
と、位相補償用容量Ｃとを備えている。
【００３９】位相補償回路４ｂは、位相補償用抵抗Ｒ３
と位相補償用容量Ｃ２，Ｃ３とで構成されている。ま
た、位相補償制御回路７ｂは、電流検出回路１５ｂと、
該電流検出回路１５ｂによってスイッチング制御される
ＮＭＯＳトランジスタＱＮ３とで構成されている。位相
補償用容量Ｃ３とＮＭＯＳトランジスタＱＮ３との直列
回路が位相補償用容量Ｃ２と並列に接続されており、Ｎ
ＭＯＳトランジスタＱＮ３のゲートは電流検出回路１５
ｂに接続され、ＮＭＯＳトランジスタＱＮ３のサブスト
レートゲートは接地されている。なお、本第２の実施の
形態では、位相補償用容量Ｃ２とＣ３との合成容量は、
上記第１の実施の形態における位相補償用容量Ｃ１と同
じになる場合を例にして説明する。
と位相補償用容量Ｃ２，Ｃ３とで構成されている。ま
た、位相補償制御回路７ｂは、電流検出回路１５ｂと、
該電流検出回路１５ｂによってスイッチング制御される
ＮＭＯＳトランジスタＱＮ３とで構成されている。位相
補償用容量Ｃ３とＮＭＯＳトランジスタＱＮ３との直列
回路が位相補償用容量Ｃ２と並列に接続されており、Ｎ
ＭＯＳトランジスタＱＮ３のゲートは電流検出回路１５
ｂに接続され、ＮＭＯＳトランジスタＱＮ３のサブスト
レートゲートは接地されている。なお、本第２の実施の
形態では、位相補償用容量Ｃ２とＣ３との合成容量は、
上記第１の実施の形態における位相補償用容量Ｃ１と同
じになる場合を例にして説明する。
【００４０】電流検出回路１５ｂは、検出した出力電流
に応じてＮＭＯＳトランジスタＱＮ３のスイッチング制
御を行う。例えば、電流検出回路１５ｂは、該検出した
出力電流が所定値α以上であると判定したときは、ＮＭ
ＯＳトランジスタＱＮ３をオフさせて位相補償用容量Ｃ
２に関する時定数を小さくする。このようにすることに
より、ドライバトランジスタ６によって位相遅れが生じ
る周波数が高周波数側に移動しても、位相補償回路４ｂ
で位相補償が行われる周波数を高周波数側に移動させこ
とができ、位相余裕を大きくすることができる。
に応じてＮＭＯＳトランジスタＱＮ３のスイッチング制
御を行う。例えば、電流検出回路１５ｂは、該検出した
出力電流が所定値α以上であると判定したときは、ＮＭ
ＯＳトランジスタＱＮ３をオフさせて位相補償用容量Ｃ
２に関する時定数を小さくする。このようにすることに
より、ドライバトランジスタ６によって位相遅れが生じ
る周波数が高周波数側に移動しても、位相補償回路４ｂ
で位相補償が行われる周波数を高周波数側に移動させこ
とができ、位相余裕を大きくすることができる。
【００４１】また、例えば、電流検出回路１５ｂは、該
検出した出力電流が所定値α未満であると判定したとき
は、ＮＭＯＳトランジスタＱＮ３をオンさせ、位相補償
用容量Ｃ２に関する時定数を大きくする。このようにす
ることにより、ドライバトランジスタ６によって位相遅
れが生じる周波数が低周波数側に移動しても、位相補償
回路４ｂで位相補償が行われる周波数を低周波数側に移
動させことができ、位相余裕を大きくすることができ
る。
検出した出力電流が所定値α未満であると判定したとき
は、ＮＭＯＳトランジスタＱＮ３をオンさせ、位相補償
用容量Ｃ２に関する時定数を大きくする。このようにす
ることにより、ドライバトランジスタ６によって位相遅
れが生じる周波数が低周波数側に移動しても、位相補償
回路４ｂで位相補償が行われる周波数を低周波数側に移
動させことができ、位相余裕を大きくすることができ
る。
【００４２】なお、図３においても、ドライバトランジ
スタ６から出力される電流が所定値αよりも大きいか小
さいかの判定に応じて位相補償回路４ｂの位相補償が行
われる周波数を切り替えるようにしたが、ドライバトラ
ンジスタ６から出力される電流における異なる複数の所
定値、例えば２つの所定値α及びβとの大小関係に応じ
て位相補償用容量Ｃ２に関する時定数を３段階に変える
ようにしてもよい。図４は、このようにした場合のボル
テージレギュレータの例を示した回路図である。なお、
図４では、図３と同じものは同じ符号で示しており、こ
こではその説明を省略すると共に図３との相違点のみ説
明する。
スタ６から出力される電流が所定値αよりも大きいか小
さいかの判定に応じて位相補償回路４ｂの位相補償が行
われる周波数を切り替えるようにしたが、ドライバトラ
ンジスタ６から出力される電流における異なる複数の所
定値、例えば２つの所定値α及びβとの大小関係に応じ
て位相補償用容量Ｃ２に関する時定数を３段階に変える
ようにしてもよい。図４は、このようにした場合のボル
テージレギュレータの例を示した回路図である。なお、
図４では、図３と同じものは同じ符号で示しており、こ
こではその説明を省略すると共に図３との相違点のみ説
明する。
【００４３】図４における図３との相違点は、図３の位
相補償回路４ｂに位相補償用容量Ｃ４を追加したこと
と、図３の位相補償制御回路７ｂにＮＭＯＳトランジス
タＱＮ４を追加し、図３の電流検出回路１５ｂが検出し
た電流と所定値α及びβとの大小関係を判定してＮＭＯ
ＳトランジスタＱＮ３及びＱＮ４の動作制御を行うよう
にしたことにある。これらに伴って、図３の電流検出回
路１５ｂを電流検出回路１５ｃに、図３の位相補償回路
４ｂを位相補償回路４ｃに、図３の位相補償制御回路７
ｂを位相補償制御回路７ｃに、図３のボルテージレギュ
レータ１ｂをボルテージレギュレータ１ｃにした。
相補償回路４ｂに位相補償用容量Ｃ４を追加したこと
と、図３の位相補償制御回路７ｂにＮＭＯＳトランジス
タＱＮ４を追加し、図３の電流検出回路１５ｂが検出し
た電流と所定値α及びβとの大小関係を判定してＮＭＯ
ＳトランジスタＱＮ３及びＱＮ４の動作制御を行うよう
にしたことにある。これらに伴って、図３の電流検出回
路１５ｂを電流検出回路１５ｃに、図３の位相補償回路
４ｂを位相補償回路４ｃに、図３の位相補償制御回路７
ｂを位相補償制御回路７ｃに、図３のボルテージレギュ
レータ１ｂをボルテージレギュレータ１ｃにした。
【００４４】図４において、ボルテージレギュレータ１
ｃは、基準電圧発生回路２と、検出回路３と、電圧ＶＦ
Ｂの位相を進ませて位相補償を行う位相補償回路４ｃ
と、該位相補償回路４ｃを介して入力された電圧ＶＦＢ
と基準電圧ＶＲＥＦとの電圧比較を行って該比較結果を
出力する演算増幅器５と、ドライバトランジスタ６とを
備えている。更に、ボルテージレギュレータ１ｃは、演
算増幅器５における出力電圧の検出を行い、該検出した
出力電圧に応じて、位相補償回路４ｃが電圧ＶＦＢに対
して位相補償を行う周波数の制御を行う位相補償制御回
路７ｃと、位相補償用容量Ｃとを備えている。
ｃは、基準電圧発生回路２と、検出回路３と、電圧ＶＦ
Ｂの位相を進ませて位相補償を行う位相補償回路４ｃ
と、該位相補償回路４ｃを介して入力された電圧ＶＦＢ
と基準電圧ＶＲＥＦとの電圧比較を行って該比較結果を
出力する演算増幅器５と、ドライバトランジスタ６とを
備えている。更に、ボルテージレギュレータ１ｃは、演
算増幅器５における出力電圧の検出を行い、該検出した
出力電圧に応じて、位相補償回路４ｃが電圧ＶＦＢに対
して位相補償を行う周波数の制御を行う位相補償制御回
路７ｃと、位相補償用容量Ｃとを備えている。
【００４５】位相補償回路４ｃは、位相補償用抵抗Ｒ３
と位相補償用容量Ｃ２〜Ｃ４とで構成されている。ま
た、位相補償制御回路７ｃは、演算増幅器５の出力端の
電圧を検出してドライバトランジスタ６のドレイン電流
の検出を行う電流検出回路１５ｃと、該電流検出回路１
５ｃによってスイッチング制御されるＮＭＯＳトランジ
スタＱＮ３及びＱＮ４とで構成されている。
と位相補償用容量Ｃ２〜Ｃ４とで構成されている。ま
た、位相補償制御回路７ｃは、演算増幅器５の出力端の
電圧を検出してドライバトランジスタ６のドレイン電流
の検出を行う電流検出回路１５ｃと、該電流検出回路１
５ｃによってスイッチング制御されるＮＭＯＳトランジ
スタＱＮ３及びＱＮ４とで構成されている。
【００４６】位相補償用容量Ｃ３とＮＭＯＳトランジス
タＱＮ３との直列回路及び位相補償用容量Ｃ４とＮＭＯ
ＳトランジスタＱＮ４との直列回路がそれぞれ位相補償
用容量Ｃ２と並列に接続されており、ＮＭＯＳトランジ
スタＱＮ３及びＱＮ４の各ゲートは電流検出回路１５ｃ
に接続されている。なお、ＮＭＯＳトランジスタＱＮ４
においてもサブストレートゲートは接地されている。電
流検出回路１５ｃは、検出した出力電流に応じてＮＭＯ
ＳトランジスタＱＮ３及びＱＮ４のスイッチング制御を
行う。例えば、電流検出回路１５ｃは、該検出した出力
電流が所定値α以上であると判定したときは、ＮＭＯＳ
トランジスタＱＮ３及びＱＮ４をそれぞれオフさせて位
相補償回路４ｃの時定数が最小となるようにする。
タＱＮ３との直列回路及び位相補償用容量Ｃ４とＮＭＯ
ＳトランジスタＱＮ４との直列回路がそれぞれ位相補償
用容量Ｃ２と並列に接続されており、ＮＭＯＳトランジ
スタＱＮ３及びＱＮ４の各ゲートは電流検出回路１５ｃ
に接続されている。なお、ＮＭＯＳトランジスタＱＮ４
においてもサブストレートゲートは接地されている。電
流検出回路１５ｃは、検出した出力電流に応じてＮＭＯ
ＳトランジスタＱＮ３及びＱＮ４のスイッチング制御を
行う。例えば、電流検出回路１５ｃは、該検出した出力
電流が所定値α以上であると判定したときは、ＮＭＯＳ
トランジスタＱＮ３及びＱＮ４をそれぞれオフさせて位
相補償回路４ｃの時定数が最小となるようにする。
【００４７】また、電流検出回路１５ｃは、該検出した
出力電流が所定値β以上所定値α未満であると判定した
ときは、ＮＭＯＳトランジスタＱＮ３をオンさせＮＭＯ
ＳトランジスタＱＮ４をオフさせて、位相補償回路４ｃ
の時定数を大きくする。更に、電流検出回路１５ｃは、
該検出した出力電流が所定値β未満であると判定したと
きは、ＮＭＯＳトランジスタＱＮ３及びＱＮ４を共にオ
ンさせて位相補償回路４ｃの時定数が最大になるように
する。このように、ドライバトランジスタ６によって位
相遅れが生じる周波数の移動に応じて、位相補償回路４
ｃで位相補償が行われる周波数を移動させことができ、
出力電流の変動に対してより正確に位相余裕を大きくす
ることができる。
出力電流が所定値β以上所定値α未満であると判定した
ときは、ＮＭＯＳトランジスタＱＮ３をオンさせＮＭＯ
ＳトランジスタＱＮ４をオフさせて、位相補償回路４ｃ
の時定数を大きくする。更に、電流検出回路１５ｃは、
該検出した出力電流が所定値β未満であると判定したと
きは、ＮＭＯＳトランジスタＱＮ３及びＱＮ４を共にオ
ンさせて位相補償回路４ｃの時定数が最大になるように
する。このように、ドライバトランジスタ６によって位
相遅れが生じる周波数の移動に応じて、位相補償回路４
ｃで位相補償が行われる周波数を移動させことができ、
出力電流の変動に対してより正確に位相余裕を大きくす
ることができる。
【００４８】なお、図４では、ドライバトランジスタ６
から出力される電流値に応じて、位相補償回路４ｃの位
相補償が行われる周波数を３段階に切り替えるようにし
た。しかし、これは一例であり、並列に接続される位相
補償用容量の数を増やし、ドライバトランジスタ６から
出力される電流値に応じて該各位相補償用容量の接続制
御を行うことにより、位相補償回路４ｃの位相補償が行
われる周波数を４段階以上に切り替えるようにしてもよ
い。
から出力される電流値に応じて、位相補償回路４ｃの位
相補償が行われる周波数を３段階に切り替えるようにし
た。しかし、これは一例であり、並列に接続される位相
補償用容量の数を増やし、ドライバトランジスタ６から
出力される電流値に応じて該各位相補償用容量の接続制
御を行うことにより、位相補償回路４ｃの位相補償が行
われる周波数を４段階以上に切り替えるようにしてもよ
い。
【００４９】上記のように、本第２の実施の形態におけ
るボルテージレギュレータは、演算増幅器５に対する帰
還電圧ＶＦＢの位相を進ませて位相補償を行う位相補償
回路に対して、ドライバトランジスタ６から出力される
電流に応じて、位相補償用容量の値を変えて位相補償回
路の時定数を変えるように制御する位相補償制御回路を
設けるようにした。このことから、上記第１の実施の形
態と同様の効果を得ることができる。
るボルテージレギュレータは、演算増幅器５に対する帰
還電圧ＶＦＢの位相を進ませて位相補償を行う位相補償
回路に対して、ドライバトランジスタ６から出力される
電流に応じて、位相補償用容量の値を変えて位相補償回
路の時定数を変えるように制御する位相補償制御回路を
設けるようにした。このことから、上記第１の実施の形
態と同様の効果を得ることができる。
【００５０】
【発明の効果】上記の説明から明らかなように、本発明
のボルテージレギュレータによれば、出力回路部から出
力された電流に応じて、位相補償回路部が位相補償を行
う周波数の制御を行う位相補償制御回路部を備えるよう
にした。このことから、負荷の変動等によって、ドライ
バトランジスタから出力される電流が変動してドライバ
トランジスタの位相遅れが生じる周波数に変動が生じた
場合においても発振が起きにくくすることができ、出力
電圧の低電圧化を行った場合においても、位相余裕を容
易に確保することができる。
のボルテージレギュレータによれば、出力回路部から出
力された電流に応じて、位相補償回路部が位相補償を行
う周波数の制御を行う位相補償制御回路部を備えるよう
にした。このことから、負荷の変動等によって、ドライ
バトランジスタから出力される電流が変動してドライバ
トランジスタの位相遅れが生じる周波数に変動が生じた
場合においても発振が起きにくくすることができ、出力
電圧の低電圧化を行った場合においても、位相余裕を容
易に確保することができる。
【００５１】上記位相補償制御回路部は、差動増幅回路
部から出力される電圧の検出を行い、該検出した電圧か
ら出力回路部の出力電流を検出するようにしてもよい。
このようにすることにより、出力回路部の出力電流を容
易に検出することができる。
部から出力される電圧の検出を行い、該検出した電圧か
ら出力回路部の出力電流を検出するようにしてもよい。
このようにすることにより、出力回路部の出力電流を容
易に検出することができる。
【００５２】また、上記位相補償制御回路部は、出力回
路部から出力される電流が増加すると、位相補償を行う
周波数が高くなるように位相補償回路部を制御し、出力
回路部から出力される電流が減少すると、位相補償を行
う周波数が低くなるように位相補償回路部を制御するよ
うにした。このことから、出力電流のダイナミックレン
ジを大きくした場合においても、発振を防止することが
でき、出力端子に接続する位相補償用容量等に安価な小
容量コンデンサを使用することができ、また、ＥＳＲの
小さい積層セラミックコンデンサ等を使用することがで
き、コストの削減、小型化、高性能化及び低消費電力化
を容易に行うことができる。
路部から出力される電流が増加すると、位相補償を行う
周波数が高くなるように位相補償回路部を制御し、出力
回路部から出力される電流が減少すると、位相補償を行
う周波数が低くなるように位相補償回路部を制御するよ
うにした。このことから、出力電流のダイナミックレン
ジを大きくした場合においても、発振を防止することが
でき、出力端子に接続する位相補償用容量等に安価な小
容量コンデンサを使用することができ、また、ＥＳＲの
小さい積層セラミックコンデンサ等を使用することがで
き、コストの削減、小型化、高性能化及び低消費電力化
を容易に行うことができる。
【００５３】具体的には、出力回路部から出力される電
流が増加すると、位相補償用容量と位相補償用抵抗との
時定数を小さくし、出力回路部から出力される電流が減
少すると、該時定数を大きくするようにした。このこと
から、位相補償回路部が位相補償を行う周波数の制御を
行うことができる。
流が増加すると、位相補償用容量と位相補償用抵抗との
時定数を小さくし、出力回路部から出力される電流が減
少すると、該時定数を大きくするようにした。このこと
から、位相補償回路部が位相補償を行う周波数の制御を
行うことができる。
【００５４】上記位相補償制御回路部は、出力回路部か
ら出力される電流に応じて、位相補償回路部における時
定数をなす抵抗値を変えるようにした。このことから、
位相補償回路部が位相補償を行う周波数の制御を容易に
行うことができる。
ら出力される電流に応じて、位相補償回路部における時
定数をなす抵抗値を変えるようにした。このことから、
位相補償回路部が位相補償を行う周波数の制御を容易に
行うことができる。
【００５５】また、上記位相補償制御回路部は、出力回
路部から出力される電流に応じて、位相補償回路部にお
ける時定数をなす容量を変えるようにしてもよく、この
ようにした場合においても、位相補償回路部が位相補償
を行う周波数の制御を容易に行うことができる。
路部から出力される電流に応じて、位相補償回路部にお
ける時定数をなす容量を変えるようにしてもよく、この
ようにした場合においても、位相補償回路部が位相補償
を行う周波数の制御を容易に行うことができる。
【図１】 本発明の第１の実施の形態におけるボルテー
ジレギュレータの例を示した回路図である。
ジレギュレータの例を示した回路図である。
【図２】 本発明の第１の実施の形態におけるボルテー
ジレギュレータの他の例を示した回路図である。
ジレギュレータの他の例を示した回路図である。
【図３】 本発明の第２の実施の形態におけるボルテー
ジレギュレータの例を示した回路図である。
ジレギュレータの例を示した回路図である。
【図４】 本発明の第２の実施の形態におけるボルテー
ジレギュレータの他の例を示した回路図である。
ジレギュレータの他の例を示した回路図である。
【図５】 従来のボルテージレギュレータの回路例を示
した図である。
した図である。
１，１ａ，１ｂ，１ｃ ボルテージレギュレータ ２ 基準電圧発生回路 ３ 検出回路 ４ 位相補償回路 ５ 演算増幅器 ６ ドライバトランジスタ ７，７ａ，７ｂ，７ｃ 位相補償制御回路 １１ 負荷 １５，１５ａ，１５ｂ，１５ｃ 電流検出回路 Ｒ３，Ｒ４ 位相補償用抵抗 Ｃ１〜Ｃ４ 位相補償用容量 ＱＮ１〜ＱＮ４ ＮＭＯＳトランジスタ
Claims (6)
- 【請求項１】 あらかじめ設定された基準電圧を基に所
定の定電圧を生成して出力端子から出力するボルテージ
レギュレータにおいて、 上記出力端子から出力された電圧の検出を行い、該検出
した出力電圧に応じた電圧を生成して出力する検出回路
部と、 該検出回路部から出力された電圧と上記基準電圧との電
圧比較を行い、該比較結果を示す電圧を出力する差動増
幅回路部と、 上記検出回路部から出力された電圧の位相を進ませて帰
還電圧として該差動増幅回路部に出力し、位相補償を行
う位相補償回路部と、 上記差動増幅回路部から出力された電圧に応じた電流を
出力するドライバトランジスタを有し、上記出力端子を
介して所定の定電圧を出力する出力回路部と、 該出力回路部から出力された電流に応じて、上記位相補
償回路部が位相補償を行う周波数の制御を行う位相補償
制御回路部と、を備えることを特徴とするボルテージレ
ギュレータ。 - 【請求項２】 上記位相補償制御回路部は、差動増幅回
路部から出力される電圧の検出を行い、該検出した電圧
から出力回路部の出力電流を検出することを特徴とする
請求項１記載のボルテージレギュレータ。 - 【請求項３】 上記位相補償制御回路部は、出力回路部
から出力される電流が増加すると、上記位相補償回路部
に対して、位相補償を行う周波数が高くなるように制御
し、出力回路部から出力される電流が減少すると、上記
位相補償回路部に対して、位相補償を行う周波数が低く
なるように制御することを特徴とする請求項１又は２記
載のボルテージレギュレータ。 - 【請求項４】 上記位相補償回路部は、上記定電圧が出
力される出力端子と上記差動増幅回路部の帰還電圧が入
力される入力端との間に接続された少なくとも１つの位
相補償用容量と、上記検出回路部の出力端と上記差動増
幅回路部の帰還電圧が入力される入力端との間に接続さ
れた少なくとも１つの位相補償用抵抗とで形成され、上
記位相補償制御回路部は、出力回路部から出力される電
流が増加すると、上記位相補償用容量と該位相補償用抵
抗との時定数を小さくし、出力回路部から出力される電
流が減少すると、該時定数を大きくすることを特徴とす
る請求項１、２又は３記載のボルテージレギュレータ。 - 【請求項５】 上記位相補償制御回路部は、出力回路部
から出力される電流が増加すると、位相補償回路部の上
記時定数をなす抵抗値を小さくし、出力回路部から出力
される電流が減少すると、位相補償回路部の上記時定数
をなす抵抗値を大きくすることを特徴とする請求項４記
載のボルテージレギュレータ。 - 【請求項６】 上記位相補償制御回路部は、出力回路部
から出力される電流が増加すると、位相補償回路部の上
記時定数をなす容量を小さくし、出力回路部から出力さ
れる電流が減少すると、位相補償回路部の上記時定数を
なす容量を大きくすることを特徴とする請求項４記載の
ボルテージレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001104510A JP3964148B2 (ja) | 2001-04-03 | 2001-04-03 | ボルテージレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001104510A JP3964148B2 (ja) | 2001-04-03 | 2001-04-03 | ボルテージレギュレータ |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007020885A Division JP2007109267A (ja) | 2007-01-31 | 2007-01-31 | ボルテージレギュレータ |
| JP2007106831A Division JP2007188533A (ja) | 2007-04-16 | 2007-04-16 | ボルテージレギュレータ及びボルテージレギュレータの位相補償方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002297248A true JP2002297248A (ja) | 2002-10-11 |
| JP3964148B2 JP3964148B2 (ja) | 2007-08-22 |
Family
ID=18957360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001104510A Expired - Fee Related JP3964148B2 (ja) | 2001-04-03 | 2001-04-03 | ボルテージレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3964148B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327256A (ja) * | 2004-04-15 | 2005-11-24 | Ricoh Co Ltd | 定電圧回路 |
| JP2006323711A (ja) * | 2005-05-20 | 2006-11-30 | Fuji Electric Device Technology Co Ltd | 分圧抵抗回路およびシリーズレギュレータ回路 |
| JP2007011972A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | 直流電源電圧安定化回路 |
| JP2008059541A (ja) * | 2006-08-30 | 2008-03-13 | Seiko Npc Corp | 定電圧回路 |
| CN100440096C (zh) * | 2004-03-29 | 2008-12-03 | 富士通微电子株式会社 | 开关调压器控制电路、开关调压器和开关调压器控制方法 |
| US7663406B2 (en) | 2007-09-13 | 2010-02-16 | Ricoh Company, Ltd. | Output circuit |
| JP2010130863A (ja) * | 2008-11-29 | 2010-06-10 | Asahi Kasei Toko Power Device Corp | スイッチング電源装置 |
| JP2010191885A (ja) * | 2009-02-20 | 2010-09-02 | Seiko Instruments Inc | ボルテージレギュレータ |
| US7986188B2 (en) | 2009-04-03 | 2011-07-26 | Elpida Memory, Inc. | Non-inverting amplifier circuit, semiconductor integrated circuit, and phase compensation method of non-inverting amplifier circuit |
| US20120286769A1 (en) * | 2011-05-12 | 2012-11-15 | Stmicroelectronics S.R.L. | Current sensing device for a multi-phase switched voltage regulator |
| CN103051177A (zh) * | 2012-12-20 | 2013-04-17 | 矽力杰半导体技术(杭州)有限公司 | 一种快速响应的控制电路及其控制方法 |
| JP2014059628A (ja) * | 2012-09-14 | 2014-04-03 | Toshiba Corp | ボルテージレギュレータ |
| JP2018185617A (ja) * | 2017-04-25 | 2018-11-22 | 株式会社東芝 | 電源装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009134698A (ja) * | 2007-11-09 | 2009-06-18 | Seiko Instruments Inc | ボルテージレギュレータ |
-
2001
- 2001-04-03 JP JP2001104510A patent/JP3964148B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440096C (zh) * | 2004-03-29 | 2008-12-03 | 富士通微电子株式会社 | 开关调压器控制电路、开关调压器和开关调压器控制方法 |
| JP2005327256A (ja) * | 2004-04-15 | 2005-11-24 | Ricoh Co Ltd | 定電圧回路 |
| JP2006323711A (ja) * | 2005-05-20 | 2006-11-30 | Fuji Electric Device Technology Co Ltd | 分圧抵抗回路およびシリーズレギュレータ回路 |
| JP2007011972A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | 直流電源電圧安定化回路 |
| JP2008059541A (ja) * | 2006-08-30 | 2008-03-13 | Seiko Npc Corp | 定電圧回路 |
| US7663406B2 (en) | 2007-09-13 | 2010-02-16 | Ricoh Company, Ltd. | Output circuit |
| JP2010130863A (ja) * | 2008-11-29 | 2010-06-10 | Asahi Kasei Toko Power Device Corp | スイッチング電源装置 |
| JP2010191885A (ja) * | 2009-02-20 | 2010-09-02 | Seiko Instruments Inc | ボルテージレギュレータ |
| US7986188B2 (en) | 2009-04-03 | 2011-07-26 | Elpida Memory, Inc. | Non-inverting amplifier circuit, semiconductor integrated circuit, and phase compensation method of non-inverting amplifier circuit |
| US20120286769A1 (en) * | 2011-05-12 | 2012-11-15 | Stmicroelectronics S.R.L. | Current sensing device for a multi-phase switched voltage regulator |
| US9203315B2 (en) * | 2011-05-12 | 2015-12-01 | Stmicroelectronics S.R.L. | Current sensing device for a multi-phase switched voltage regulator |
| JP2014059628A (ja) * | 2012-09-14 | 2014-04-03 | Toshiba Corp | ボルテージレギュレータ |
| US9058048B2 (en) | 2012-09-14 | 2015-06-16 | Kabushiki Kaisha Toshiba | Voltage regulator having error amplifier |
| CN103051177A (zh) * | 2012-12-20 | 2013-04-17 | 矽力杰半导体技术(杭州)有限公司 | 一种快速响应的控制电路及其控制方法 |
| JP2018185617A (ja) * | 2017-04-25 | 2018-11-22 | 株式会社東芝 | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3964148B2 (ja) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129966B2 (en) | Voltage regulator circuit and control method therefor | |
| US8242760B2 (en) | Constant-voltage circuit device | |
| TWI437404B (zh) | Voltage regulator | |
| US7199566B2 (en) | Voltage regulator | |
| US7948223B2 (en) | Constant voltage circuit using plural error amplifiers to improve response speed | |
| US7420356B2 (en) | Current direction detection circuit and switching regulator having the same | |
| US8810219B2 (en) | Voltage regulator with transient response | |
| US8044653B2 (en) | Low drop-out voltage regulator | |
| CN113110694B (zh) | 一种具有电流浪涌抑制的低压差线性稳压器电路 | |
| JP5008472B2 (ja) | ボルテージレギュレータ | |
| JP2002297248A (ja) | ボルテージレギュレータ | |
| JPH0962380A (ja) | 内部降圧回路 | |
| US20080068054A1 (en) | Switching regulator | |
| JP2005100296A (ja) | 定電圧回路 | |
| JP2009116679A (ja) | リニアレギュレータ回路、リニアレギュレーション方法及び半導体装置 | |
| JP2003084846A (ja) | 基準電圧発生回路 | |
| US20190302820A1 (en) | Series regulator | |
| JP2017126259A (ja) | 電源装置 | |
| JP2004240646A (ja) | 定電圧回路 | |
| JP2001147726A (ja) | ボルテージ・レギュレータ | |
| US7786713B2 (en) | Series regulator circuit with high current mode activating parallel charging path | |
| TWI666538B (zh) | 穩壓器與穩壓方法 | |
| JP2007109267A (ja) | ボルテージレギュレータ | |
| US9152157B2 (en) | Fast response current source | |
| US20050088154A1 (en) | Voltage regulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070125 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070125 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |