JP3964148B2 - ボルテージレギュレータ - Google Patents
ボルテージレギュレータ Download PDFInfo
- Publication number
- JP3964148B2 JP3964148B2 JP2001104510A JP2001104510A JP3964148B2 JP 3964148 B2 JP3964148 B2 JP 3964148B2 JP 2001104510 A JP2001104510 A JP 2001104510A JP 2001104510 A JP2001104510 A JP 2001104510A JP 3964148 B2 JP3964148 B2 JP 3964148B2
- Authority
- JP
- Japan
- Prior art keywords
- phase compensation
- output
- voltage
- circuit unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、出力電流の大小に対応して複数段階で位相補償用の抵抗値や容量値を切り替える回路を備える負帰還増幅器で構成されたボルテージレギュレータに関する。
【0002】
【従来の技術】
従来、出力電流のダイナミックレンジが大きい負帰還増幅器では、比較的大きな位相補償用の容量を出力端に接続し、該容量においては等価直列抵抗ESRが比較的大きいものを通常使用し、負帰還回路に設けられた位相補償用の抵抗及び容量を固定していた。このような出力電流のダイナミックレンジが大きい負帰還増幅器を使用した従来のボルテージレギュレータの回路例を図5に示す。なお、図5では、ボルテージレギュレータにシリーズレギュレータを使用した場合を例にして示している。
【0003】
図5のボルテージレギュレータ100において、演算増幅器101は、基準電圧発生回路102からの所定の基準電圧VREFと、出力電圧VOUTの検出を行う抵抗103及び104によって出力電圧VOUTが分圧された分圧電圧VFBとの電圧比較を行う。この際、該分圧電圧VFBは、位相補償用抵抗105及び位相補償用容量106からなる位相補償回路で位相補償が行われて演算増幅器101の非反転入力端に入力される。
【0004】
演算増幅器101は、上記比較結果に応じた電圧をPチャネル型MOSトランジスタ(以下、PMOSトランジスタと呼ぶ)であるドライバトランジスタ107のゲートに出力して、ドライバトランジスタ107から出力される電流の調整を行う。更に、このようにすることによって、演算増幅器101は、出力電圧VOUTが所定値で一定になるようにしている。また、出力電圧VOUTが出力される出力端子108と接地との間には、上述したような等価直列抵抗ESRが大きく容量が比較的大きい位相補償用容量109が接続されている。
【0005】
演算増幅器101は、負帰還制御が行われていることから非反転入力端の信号に対する出力端の信号の位相が反転しているが、通常では発振が起こることはない。しかし、フィードバックループ内の寄生容量等が存在することによって、演算増幅器101は、非反転入力端の信号に対する出力端の信号の位相が遅れ、該位相の遅れが180°になる周波数においては正帰還になってしまう。このとき、演算増幅器101は、利得が0dBを超えていると発振する。このため、位相補償用抵抗105及び位相補償用容量106で帰還電圧の位相を進ませて演算増幅器101が発振しないようにしている。
【0006】
一方、携帯機器等のように電池を使用した機器の普及及び環境問題の観点からも、今後更に電池を使用した機器の低消費電力化、小型化及び低コスト化が進むものと考えられる。このような機器の低消費電力化を図るためには、電源電圧を低下させることが最も有効である。これに伴って、ボルテージレギュレータ100の出力電圧VOUTの低電圧化が要求され、出力電圧VOUTの低電圧化を行うと、抵抗103の抵抗値を小さくする必要があった。
【0007】
【発明が解決しようとする課題】
しかし、該抵抗103の抵抗値を小さくすると、位相補償用容量106による位相補償の効果が小さくなるため、位相余裕がなくなり演算増幅器101が発振しやすくなる、いいかえれば、帰還率が増えることにより帰還系が不安定になりやすいという問題があった。なお、位相余裕とは、負帰還の増幅器を形成する演算増幅器の利得が0dB以上ある周波数領域において、演算増幅器の入力端に入力される電圧に対する帰還電圧の位相が180°以上遅れない位相範囲を示している。
【0008】
また、小型・低コスト・高性能化を図るために、位相補償用容量109を小さくし(小型・低コスト化)たり、また、積層セラミックコンデンサ等のような等価直列抵抗ESRの小さい(高性能化)部品にすることが要求されている。位相補償用容量109の容量値を小さくしたり、等価直列抵抗ESRの小さなものを位相補償用容量109に使用すると、位相補償用容量109による位相補償が行われる周波数が高くなり位相余裕がなくなるという問題が生じる。このような位相余裕の低下は、出力端子108と位相補償用容量109との間に適当な値の抵抗を接続すると改善されるが、該抵抗を追加することによって部品点数が増加し、出力電圧VOUTに対するリップル除去率が低下するといった問題が発生する。
【0009】
また、出力端子108に接続される負荷110の変動によって、出力端子108から出力される電流のダイナミックレンジが大きくなる場合、該出力電流の大きさによってドライバトランジスタ107の位相遅れが生じる周波数が大きく変化する。このため、演算増幅器101における位相遅れが生じる周波数とドライバトランジスタ107における位相遅れが生じる周波数とが同じになる状態が発生する。このような状態になると、位相の遅れが大きくなり、位相余裕が低下して発振する場合があった。このように、位相余裕の観点から見て悪条件がそろい、潜在的に位相余裕が足りない状況では、特に出力電流IOUTの大きさによってドライバトランジスタ107の位相遅れが生じる周波数が大きく動いてしまうという問題が深刻になっていた。
【0010】
本発明は、上記のような問題を解決するためになされたものであり、位相余裕を確保するために、出力電流に応じて位相補償用抵抗又は位相補償用容量を変えて、位相遅れが発生する周波数を制御することにより、出力電流のダイナミックレンジが大きく発振しにくいボルテージレギュレータを得ることを目的とする。
【0011】
【課題を解決するための手段】
この発明に係るボルテージレギュレータは、あらかじめ設定された基準電圧を基に所定の定電圧を生成して出力端子から出力するボルテージレギュレータにおいて、
上記出力端子から出力された電圧の検出を行い、該検出した出力電圧に応じた電圧を生成して出力する検出回路部と、
該検出回路部から出力された電圧と上記基準電圧との電圧比較を行い、該比較結果を示す電圧を出力する差動増幅回路部と、
上記検出回路部から出力された電圧の位相を進ませて帰還電圧として該差動増幅回路部に出力し、位相補償を行う位相補償回路部と、
上記差動増幅回路部から出力された電圧に応じた電流を出力するドライバトランジスタを有し、上記出力端子を介して所定の定電圧を出力する出力回路部と、
該出力回路部から出力された電流に応じて、上記位相補償回路部が位相補償を行う周波数の制御を行う位相補償制御回路部と、
を備え、
上記位相補償回路部は、上記定電圧が出力される出力端子と上記差動増幅回路部の帰還電圧が入力される入力端との間に接続された位相補償用容量と、上記検出回路部の出力端と上記差動増幅回路部の帰還電圧が入力される入力端との間に接続された位相補償用抵抗とで形成され、上記位相補償制御回路部は、出力回路部から出力される電流に応じて上記位相補償用容量と上記位相補償用抵抗との時定数を変えることにより上記位相補償を行う周波数の制御を行うものである。
【0012】
具体的には、上記位相補償用抵抗は可変抵抗からなり、上記位相補償制御回路部は、上記出力回路部から出力される電流に応じて、上記位相補償用抵抗の抵抗値を変えて上記位相補償を行う周波数の制御を行うようにした。
【0013】
また、上記位相補償用容量は可変容量からなり、上記位相補償制御回路部は、上記出力回路部から出力される電流に応じて、上記位相補償用容量の容量値を変えて上記位相補償を行う周波数の制御を行うようにしてもよい。
【0014】
また、上記位相補償制御回路部は、出力回路部から出力される電流が増加すると、上記位相補償用容量と上記位相補償用抵抗との時定数を小さくして位相補償を行う周波数が高くなるようにし、出力回路部から出力される電流が減少すると、該時定数を大きくして位相補償を行う周波数が低くなるようにする。
【0015】
また、上記位相補償制御回路部は、差動増幅回路部から出力される電圧の検出を行い、該検出した電圧から出力回路部の出力電流を検出するようにした。
【0017】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるボルテージレギュレータの例を示した回路図である。
図1において、ボルテージレギュレータ1は、所定の基準電圧VREFを生成して出力する基準電圧発生回路2と、出力電圧VOUTの検出を行い該検出した出力電圧VOUTに応じた電圧VFBを生成して出力する検出回路3と、該電圧VFBの位相を進ませて位相補償を行う位相補償回路4と、該位相補償回路4を介して入力された電圧VFBと基準電圧VREFとの電圧比較を行って該比較結果を出力する演算増幅器5とを備えている。
【0018】
また、ボルテージレギュレータ1は、演算増幅器5から出力された上記比較結果を示す電圧に応じた電流を出力して出力電圧VOUTを一定にするPチャネル型MOSトランジスタであるドライバトランジスタ6と、演算増幅器5における出力電圧の検出を行い、該検出した出力電圧に応じて、位相補償回路4が電圧VFBに対して位相補償を行う周波数の制御を行う位相補償制御回路7とを備えている。更に、ボルテージレギュレータ1は、出力電圧VOUTが出力される出力端子10と接地との間に位相補償用容量Cが接続され、該位相補償用容量Cは、等価直列抵抗ESRを有している。また、出力端子10と接地との間には負荷11が接続される。
【0019】
検出回路3は、出力電圧VOUTと接地との間に接続された抵抗R1とR2との直列回路で構成され、位相補償回路4は、位相補償用抵抗R3と位相補償用容量C1とで構成されている。また、位相補償制御回路7は、演算増幅器5の出力端の電圧を検出してドライバトランジスタ6のドレイン電流の検出を行う電流検出回路15と、該電流検出回路15によってスイッチング制御されるNチャネル型MOSトランジスタ(以下、NMOSトランジスタと呼ぶ)QN1とで構成されている。
【0020】
位相補償回路4において、位相補償用抵抗R3は、検出回路3における抵抗R1とR2との接続部と演算増幅器5の非反転入力端との間に接続され、位相補償用容量C1は、出力端子10と演算増幅器5の非反転入力端との間に接続されている。演算増幅器5において、反転入力端には基準電圧発生回路2から基準電圧VREFが、非反転入力端には位相補償回路4を介して検出回路3からの分圧電圧VFBがそれぞれ印加され、出力端は、ドライバトランジスタ6のゲートに接続されている。
【0021】
ドライバトランジスタ6は、電源電圧VDDと出力端子10との間に接続され、サブストレートゲートには電源電圧VDDが印加されている。一方、位相補償制御回路7において、NMOSトランジスタQN1は、位相補償回路4の位相補償用抵抗R3に並列に接続され、NMOSトランジスタQN1において、ゲートが電流検出回路15に接続され、サブストレートゲートは接地されている。検出回路3から出力される電圧VFBは、演算増幅器5の帰還電圧となる。検出回路3の抵抗R1とR2は、出力電圧VOUTが設定された電圧であるときの分圧電圧VFBが基準電圧VREFと同じになるような抵抗比になるように設定されている。
【0022】
演算増幅器5は、基準電圧VREFと電圧VFBが釣り合っている状態から、何らかの原因で出力電圧VOUTが低下した場合、ドライバトランジスタ6のゲート電圧を低下させてドライバトランジスタ6の電流駆動能力を大きくし、出力電圧VOUTを上昇させる。また、演算増幅器5は、基準電圧VREFと分圧電圧VFBが釣り合っている状態から、何らかの原因で出力電圧VOUTが上昇した場合、ドライバトランジスタ6のゲート電圧を上昇させてドライバトランジスタ6の電流駆動能力を小さくし、出力電圧VOUTを低下させる。このようにして、ボルテージレギュレータ1は、出力電圧VOUTを所定の電圧で一定にすることができる。
【0023】
ここで、負荷11の変動によって、出力端子10から負荷11に流れる電流が大きくなり、ドライバトランジスタ6から出力される電流が増加すると、ドライバトランジスタ6によって位相遅れが生じる周波数が高周波数側に移動する。これに対して、出力端子10から負荷11に流れる電流が小さくなり、ドライバトランジスタ6から出力される電流が減少すると、ドライバトランジスタ6によって位相遅れが生じる周波数が低周波数側に移動する。
【0024】
一方、位相補償回路4は、演算増幅器5に対する帰還電圧VFBの位相を進ませて位相補償を行うものであり、位相補償用抵抗R3と位相補償用容量C1との時定数を小さくすると位相補償回路4によって位相補償が行われる周波数が高周波数側に移動する。また、位相補償用抵抗R3と位相補償用容量C1との時定数を大きくすると、位相補償回路4によって位相補償が行われる周波数が低周波数側に移動する。
【0025】
これらのことから、電流検出回路15は、ドライバトランジスタ6におけるゲート電圧の検出を行うことによってドライバトランジスタ6から出力される出力電流の検出を行い、該検出した出力電流に応じてNMOSトランジスタQN1のスイッチング制御を行う。例えば、電流検出回路15は、該検出した出力電流が所定値α以上であると判定したときは、NMOSトランジスタQN1をオンさせて位相補償用抵抗R3を短絡し、位相補償回路4の時定数を小さくする。このようにすることにより、ドライバトランジスタ6によって位相遅れが生じる周波数が高周波数側に移動しても、位相補償回路4で位相補償が行われる周波数を高周波数側に移動させことができ、位相余裕を大きくすることができる。
【0026】
また、例えば、電流検出回路15は、該検出した出力電流が所定値α未満であると判定したときは、NMOSトランジスタQN1をオフさせ、位相補償回路4の時定数を大きくする。このようにすることにより、ドライバトランジスタ6によって位相遅れが生じる周波数が低周波数側に移動しても、位相補償回路4で位相補償が行われる周波数を低周波数側に移動させことができ、位相余裕を大きくすることができる。
【0027】
なお、図1では、ドライバトランジスタ6から出力される電流が所定値αよりも大きいか小さいかの判定に応じて位相補償回路4の位相補償が行われる周波数を切り替えるようにしたが、ドライバトランジスタ6から出力される電流における異なる複数の所定値、例えば2つの所定値α及びβとの大小関係に応じて位相補償回路4の時定数を3段階に変えるようにしてもよい。図2は、このようにした場合のボルテージレギュレータの例を示した回路図である。なお、図2では、図1と同じものは同じ符号で示しており、ここではその説明を省略すると共に図1との相違点のみ説明する。
【0028】
図2における図1との相違点は、図1の位相補償回路4に位相補償用抵抗R4を追加したことと、図1の位相補償制御回路7にNMOSトランジスタQN2を追加し、図1の電流検出回路15が検出した電流と所定値α及びβ(α>β)との大小関係を判定してNMOSトランジスタQN1及びQN2の動作制御を行うようにしたことにある。これらに伴って、図1の位相補償回路4を位相補償回路4aに、図1の位相補償制御回路7を位相補償制御回路7aに、図1のボルテージレギュレータ1をボルテージレギュレータ1aにした。
【0029】
図2において、ボルテージレギュレータ1aは、基準電圧発生回路2と、検出回路3と、電圧VFBの位相を進ませて位相補償を行う位相補償回路4aと、該位相補償回路4aを介して入力された電圧VFBと基準電圧VREFとの電圧比較を行って該比較結果を出力する演算増幅器5と、ドライバトランジスタ6とを備えている。更に、ボルテージレギュレータ1aは、演算増幅器5における出力電圧の検出を行い、該検出した出力電圧に応じて、位相補償回路4aが電圧VFBに対して位相補償を行う周波数の制御を行う位相補償制御回路7aと、位相補償用容量Cとを備えている。
【0030】
位相補償回路4aは、位相補償用抵抗R3,R4と位相補償用容量C1とで構成されている。また、位相補償制御回路7aは、演算増幅器5の出力端の電圧を検出してドライバトランジスタ6のドレイン電流の検出を行う電流検出回路15aと、該電流検出回路15aによってスイッチング制御されるNMOSトランジスタQN1及びQN2とで構成されている。
【0031】
位相補償回路4aにおいて、位相補償用抵抗R3とR4は直列に接続され、該直列回路は、検出回路3における抵抗R1とR2との接続部と演算増幅器5の非反転入力端との間に接続されている。演算増幅器5の非反転入力端には位相補償回路4aを介して検出回路3からの分圧電圧VFBが印加されている。次に、位相補償制御回路7aにおいて、NMOSトランジスタQN1は、位相補償用抵抗R3とR4との直列回路に並列に接続され、NMOSトランジスタQN2は、位相補償用抵抗R4に並列に接続されている。NMOSトランジスタQN1及びQN2は、電流検出回路15aからの制御信号に応じてスイッチング動作を行う。なお、NMOSトランジスタQN2においても、サブストレートゲートは接地されている。
【0032】
電流検出回路15aは、ドライバトランジスタ6におけるゲート電圧の検出を行うことによってドライバトランジスタ6から出力される出力電流の検出を行い、該検出した出力電流に応じてNMOSトランジスタQN1及びQN2のスイッチング制御をそれぞれ行う。例えば、電流検出回路15aは、該検出した出力電流が所定値α以上であると判定したときは、NMOSトランジスタQN1及びQN2を共にオンさせて位相補償用抵抗R3及びR4を短絡し、位相補償回路4aの時定数が最小となるようにする。なお、このとき、NMOSトランジスタQN1及びQN2を共にオンさせる理由は、トランジスタのスイッチング回数を低減させ、該スイッチングによるノイズの発生を低減させるためである。
【0033】
また、電流検出回路15aは、該検出した出力電流が所定値β以上所定値α未満であると判定したときは、NMOSトランジスタQN1をオフさせNMOSトランジスタQN2をオンさせて位相補償用抵抗R4を短絡し、位相補償回路4aの時定数を大きくする。更に、電流検出回路15aは、該検出した出力電流が所定値β未満であると判定したときは、NMOSトランジスタQN1及びQN2を共にオフさせて位相補償回路4aの時定数が最大になるようにする。このように、ドライバトランジスタ6によって位相遅れが生じる周波数の移動に応じて、位相補償回路4で位相補償が行われる周波数を移動させことができ、出力電流の変動に対してより正確に位相余裕を大きくすることができる。
【0034】
なお、図2では、ドライバトランジスタ6から出力される電流値に応じて、位相補償回路4aの位相補償が行われる周波数を3段階に切り替えるようにした。しかし、これは一例であり、直列に接続される位相補償用抵抗の数を増やし、ドライバトランジスタ6から出力される電流値に応じて該各位相補償用抵抗の短絡制御を行うことにより、位相補償回路4aの位相補償が行われる周波数を4段階以上に切り替えるようにしてもよい。
【0035】
上記のように、本第1の実施の形態におけるボルテージレギュレータは、演算増幅器5に対する帰還電圧VFBの位相を進ませて位相補償を行う位相補償回路に対して、ドライバトランジスタ6から出力される電流に応じて、位相補償用抵抗の値を変えて位相補償回路の時定数を変えるように制御し、電圧VFBに対して位相補償が行われる周波数の制御を行う位相補償制御回路を設けるようにした。このことから、負荷11の変動等によって出力電流が変化しドライバトランジスタ6の位相遅れが生じる周波数に変動が生じた場合においても発振しにくくすることができるため、出力電流のダイナミックレンジを大きくしても発振しにくいボルテージレギュレータを得ることができる。
【0036】
第2の実施の形態.
上記第1の実施の形態では、少なくとも1つからなる位相補償用抵抗の短絡制御を行って位相補償が行われる周波数を変えるようにしたが、複数の位相補償用容量の並列接続制御を行って位相補償が行われる周波数を変えるようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
図3は、本発明の第2の実施の形態におけるボルテージレギュレータの例を示した回路図である。なお、図3では、図1と同じものは同じ符号で示しており、ここではその説明を省略すると共に図1との相違点のみ説明する。
【0037】
図3における図1との相違点は、図1の位相補償回路4における位相補償用容量C1の代わりに位相補償用容量C2,C3を設けたことと、図1の位相補償制御回路7において、NMOSトランジスタQN1の代わりに該位相補償用容量の接続制御を行うNMOSトランジスタQN3を設け、図1の電流検出回路15は検出した出力電流に応じて該NMOSトランジスタQN3のスイッチング制御を行うことにある。これに伴って、図1の電流検出回路15を電流検出回路15bに、位相補償回路4を位相補償回路4bに、図1の位相補償制御回路7を位相補償制御回路7bに、図1のボルテージレギュレータ1をボルテージレギュレータ1bにした。
【0038】
図3において、ボルテージレギュレータ1bは、基準電圧発生回路2と、検出回路3と、電圧VFBの位相を進ませて位相補償を行う位相補償回路4bと、該位相補償回路4bを介して入力された電圧VFBと基準電圧VREFとの電圧比較を行って該比較結果を出力する演算増幅器5と、ドライバトランジスタ6とを備えている。更に、ボルテージレギュレータ1bは、演算増幅器5の出力電圧をモニタし、該モニタした出力電圧に応じて、位相補償回路4bが電圧VFBに対して位相補償を行う周波数の制御を行う位相補償制御回路7bと、位相補償用容量Cとを備えている。
【0039】
位相補償回路4bは、位相補償用抵抗R3と位相補償用容量C2,C3とで構成されている。また、位相補償制御回路7bは、電流検出回路15bと、該電流検出回路15bによってスイッチング制御されるNMOSトランジスタQN3とで構成されている。位相補償用容量C3とNMOSトランジスタQN3との直列回路が位相補償用容量C2と並列に接続されており、NMOSトランジスタQN3のゲートは電流検出回路15bに接続され、NMOSトランジスタQN3のサブストレートゲートは接地されている。なお、本第2の実施の形態では、位相補償用容量C2とC3との合成容量は、上記第1の実施の形態における位相補償用容量C1と同じになる場合を例にして説明する。
【0040】
電流検出回路15bは、検出した出力電流に応じてNMOSトランジスタQN3のスイッチング制御を行う。例えば、電流検出回路15bは、該検出した出力電流が所定値α以上であると判定したときは、NMOSトランジスタQN3をオフさせて位相補償用容量C2に関する時定数を小さくする。このようにすることにより、ドライバトランジスタ6によって位相遅れが生じる周波数が高周波数側に移動しても、位相補償回路4bで位相補償が行われる周波数を高周波数側に移動させことができ、位相余裕を大きくすることができる。
【0041】
また、例えば、電流検出回路15bは、該検出した出力電流が所定値α未満であると判定したときは、NMOSトランジスタQN3をオンさせ、位相補償用容量C2に関する時定数を大きくする。このようにすることにより、ドライバトランジスタ6によって位相遅れが生じる周波数が低周波数側に移動しても、位相補償回路4bで位相補償が行われる周波数を低周波数側に移動させことができ、位相余裕を大きくすることができる。
【0042】
なお、図3においても、ドライバトランジスタ6から出力される電流が所定値αよりも大きいか小さいかの判定に応じて位相補償回路4bの位相補償が行われる周波数を切り替えるようにしたが、ドライバトランジスタ6から出力される電流における異なる複数の所定値、例えば2つの所定値α及びβとの大小関係に応じて位相補償用容量C2に関する時定数を3段階に変えるようにしてもよい。図4は、このようにした場合のボルテージレギュレータの例を示した回路図である。なお、図4では、図3と同じものは同じ符号で示しており、ここではその説明を省略すると共に図3との相違点のみ説明する。
【0043】
図4における図3との相違点は、図3の位相補償回路4bに位相補償用容量C4を追加したことと、図3の位相補償制御回路7bにNMOSトランジスタQN4を追加し、図3の電流検出回路15bが検出した電流と所定値α及びβとの大小関係を判定してNMOSトランジスタQN3及びQN4の動作制御を行うようにしたことにある。これらに伴って、図3の電流検出回路15bを電流検出回路15cに、図3の位相補償回路4bを位相補償回路4cに、図3の位相補償制御回路7bを位相補償制御回路7cに、図3のボルテージレギュレータ1bをボルテージレギュレータ1cにした。
【0044】
図4において、ボルテージレギュレータ1cは、基準電圧発生回路2と、検出回路3と、電圧VFBの位相を進ませて位相補償を行う位相補償回路4cと、該位相補償回路4cを介して入力された電圧VFBと基準電圧VREFとの電圧比較を行って該比較結果を出力する演算増幅器5と、ドライバトランジスタ6とを備えている。更に、ボルテージレギュレータ1cは、演算増幅器5における出力電圧の検出を行い、該検出した出力電圧に応じて、位相補償回路4cが電圧VFBに対して位相補償を行う周波数の制御を行う位相補償制御回路7cと、位相補償用容量Cとを備えている。
【0045】
位相補償回路4cは、位相補償用抵抗R3と位相補償用容量C2〜C4とで構成されている。また、位相補償制御回路7cは、演算増幅器5の出力端の電圧を検出してドライバトランジスタ6のドレイン電流の検出を行う電流検出回路15cと、該電流検出回路15cによってスイッチング制御されるNMOSトランジスタQN3及びQN4とで構成されている。
【0046】
位相補償用容量C3とNMOSトランジスタQN3との直列回路及び位相補償用容量C4とNMOSトランジスタQN4との直列回路がそれぞれ位相補償用容量C2と並列に接続されており、NMOSトランジスタQN3及びQN4の各ゲートは電流検出回路15cに接続されている。なお、NMOSトランジスタQN4においてもサブストレートゲートは接地されている。電流検出回路15cは、検出した出力電流に応じてNMOSトランジスタQN3及びQN4のスイッチング制御を行う。例えば、電流検出回路15cは、該検出した出力電流が所定値α以上であると判定したときは、NMOSトランジスタQN3及びQN4をそれぞれオフさせて位相補償回路4cの時定数が最小となるようにする。
【0047】
また、電流検出回路15cは、該検出した出力電流が所定値β以上所定値α未満であると判定したときは、NMOSトランジスタQN3をオンさせNMOSトランジスタQN4をオフさせて、位相補償回路4cの時定数を大きくする。更に、電流検出回路15cは、該検出した出力電流が所定値β未満であると判定したときは、NMOSトランジスタQN3及びQN4を共にオンさせて位相補償回路4cの時定数が最大になるようにする。このように、ドライバトランジスタ6によって位相遅れが生じる周波数の移動に応じて、位相補償回路4cで位相補償が行われる周波数を移動させことができ、出力電流の変動に対してより正確に位相余裕を大きくすることができる。
【0048】
なお、図4では、ドライバトランジスタ6から出力される電流値に応じて、位相補償回路4cの位相補償が行われる周波数を3段階に切り替えるようにした。しかし、これは一例であり、並列に接続される位相補償用容量の数を増やし、ドライバトランジスタ6から出力される電流値に応じて該各位相補償用容量の接続制御を行うことにより、位相補償回路4cの位相補償が行われる周波数を4段階以上に切り替えるようにしてもよい。
【0049】
上記のように、本第2の実施の形態におけるボルテージレギュレータは、演算増幅器5に対する帰還電圧VFBの位相を進ませて位相補償を行う位相補償回路に対して、ドライバトランジスタ6から出力される電流に応じて、位相補償用容量の値を変えて位相補償回路の時定数を変えるように制御する位相補償制御回路を設けるようにした。このことから、上記第1の実施の形態と同様の効果を得ることができる。
【0050】
【発明の効果】
上記の説明から明らかなように、本発明のボルテージレギュレータによれば、出力回路部から出力された電流に応じて、位相補償回路部が位相補償を行う周波数の制御を行う位相補償制御回路部を備えるようにした。このことから、負荷の変動等によって、ドライバトランジスタから出力される電流が変動してドライバトランジスタの位相遅れが生じる周波数に変動が生じた場合においても発振が起きにくくすることができ、出力電圧の低電圧化を行った場合においても、位相余裕を容易に確保することができる。
【0051】
上記位相補償制御回路部は、差動増幅回路部から出力される電圧の検出を行い、該検出した電圧から出力回路部の出力電流を検出するようにしてもよい。このようにすることにより、出力回路部の出力電流を容易に検出することができる。
【0052】
また、上記位相補償制御回路部は、出力回路部から出力される電流が増加すると、位相補償を行う周波数が高くなるように位相補償回路部を制御し、出力回路部から出力される電流が減少すると、位相補償を行う周波数が低くなるように位相補償回路部を制御するようにした。このことから、出力電流のダイナミックレンジを大きくした場合においても、発振を防止することができ、出力端子に接続する位相補償用容量等に安価な小容量コンデンサを使用することができ、また、ESRの小さい積層セラミックコンデンサ等を使用することができ、コストの削減、小型化、高性能化及び低消費電力化を容易に行うことができる。
【0053】
具体的には、出力回路部から出力される電流が増加すると、位相補償用容量と位相補償用抵抗との時定数を小さくし、出力回路部から出力される電流が減少すると、該時定数を大きくするようにした。このことから、位相補償回路部が位相補償を行う周波数の制御を行うことができる。
【0054】
上記位相補償制御回路部は、出力回路部から出力される電流に応じて、位相補償回路部における時定数をなす抵抗値を変えるようにした。このことから、位相補償回路部が位相補償を行う周波数の制御を容易に行うことができる。
【0055】
また、上記位相補償制御回路部は、出力回路部から出力される電流に応じて、位相補償回路部における時定数をなす容量を変えるようにしてもよく、このようにした場合においても、位相補償回路部が位相補償を行う周波数の制御を容易に行うことができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態におけるボルテージレギュレータの例を示した回路図である。
【図2】 本発明の第1の実施の形態におけるボルテージレギュレータの他の例を示した回路図である。
【図3】 本発明の第2の実施の形態におけるボルテージレギュレータの例を示した回路図である。
【図4】 本発明の第2の実施の形態におけるボルテージレギュレータの他の例を示した回路図である。
【図5】 従来のボルテージレギュレータの回路例を示した図である。
【符号の説明】
1,1a,1b,1c ボルテージレギュレータ
2 基準電圧発生回路
3 検出回路
4 位相補償回路
5 演算増幅器
6 ドライバトランジスタ
7,7a,7b,7c 位相補償制御回路
11 負荷
15,15a,15b,15c 電流検出回路
R3,R4 位相補償用抵抗
C1〜C4 位相補償用容量
QN1〜QN4 NMOSトランジスタ
Claims (5)
- あらかじめ設定された基準電圧を基に所定の定電圧を生成して出力端子から出力するボルテージレギュレータにおいて、
上記出力端子から出力された電圧の検出を行い、該検出した出力電圧に応じた電圧を生成して出力する検出回路部と、
該検出回路部から出力された電圧と上記基準電圧との電圧比較を行い、該比較結果を示す電圧を出力する差動増幅回路部と、
上記検出回路部から出力された電圧の位相を進ませて帰還電圧として該差動増幅回路部に出力し、位相補償を行う位相補償回路部と、
上記差動増幅回路部から出力された電圧に応じた電流を出力するドライバトランジスタを有し、上記出力端子を介して所定の定電圧を出力する出力回路部と、
該出力回路部から出力された電流に応じて、上記位相補償回路部が位相補償を行う周波数の制御を行う位相補償制御回路部と、
を備え、
上記位相補償回路部は、上記定電圧が出力される出力端子と上記差動増幅回路部の帰還電圧が入力される入力端との間に接続された位相補償用容量と、上記検出回路部の出力端と上記差動増幅回路部の帰還電圧が入力される入力端との間に接続された位相補償用抵抗とで形成され、上記位相補償制御回路部は、出力回路部から出力される電流に応じて上記位相補償用容量と上記位相補償用抵抗との時定数を変えることにより上記位相補償を行う周波数の制御を行うことを特徴とするボルテージレギュレータ。 - 上記位相補償用抵抗は可変抵抗からなり、上記位相補償制御回路部は、上記出力回路部から出力される電流に応じて、上記位相補償用抵抗の抵抗値を変えて上記位相補償を行う周波数の制御を行うことを特徴とする請求項1記載のボルテージレギュレータ。
- 上記位相補償用容量は可変容量からなり、上記位相補償制御回路部は、上記出力回路部から出力される電流に応じて、上記位相補償用容量の容量値を変えて上記位相補償を行う周波数の制御を行うことを特徴とする請求項1記載のボルテージレギュレータ。
- 上記位相補償制御回路部は、出力回路部から出力される電流が増加すると、上記位相補償用容量と上記位相補償用抵抗との時定数を小さくして位相補償を行う周波数が高くなるようにし、出力回路部から出力される電流が減少すると、該時定数を大きくして位相補償を行う周波数が低くなるようにすることを特徴とする請求項1、2又は3記載のボルテージレギュレータ。
- 上記位相補償制御回路部は、差動増幅回路部から出力される電圧の検出を行い、該検出した電圧から出力回路部の出力電流を検出することを特徴とする請求項1、2、3又は4記載のボルテージレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001104510A JP3964148B2 (ja) | 2001-04-03 | 2001-04-03 | ボルテージレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001104510A JP3964148B2 (ja) | 2001-04-03 | 2001-04-03 | ボルテージレギュレータ |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007020885A Division JP2007109267A (ja) | 2007-01-31 | 2007-01-31 | ボルテージレギュレータ |
JP2007106831A Division JP2007188533A (ja) | 2007-04-16 | 2007-04-16 | ボルテージレギュレータ及びボルテージレギュレータの位相補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002297248A JP2002297248A (ja) | 2002-10-11 |
JP3964148B2 true JP3964148B2 (ja) | 2007-08-22 |
Family
ID=18957360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001104510A Expired - Fee Related JP3964148B2 (ja) | 2001-04-03 | 2001-04-03 | ボルテージレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3964148B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101430572B (zh) * | 2007-11-09 | 2012-09-05 | 精工电子有限公司 | 电压调节器 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4252485B2 (ja) * | 2004-03-29 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | スイッチングレギュレータ制御回路、スイッチングレギュレータ、およびスイッチングレギュレータ制御方法 |
JP2005327256A (ja) * | 2004-04-15 | 2005-11-24 | Ricoh Co Ltd | 定電圧回路 |
JP2006323711A (ja) * | 2005-05-20 | 2006-11-30 | Fuji Electric Device Technology Co Ltd | 分圧抵抗回路およびシリーズレギュレータ回路 |
JP2007011972A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | 直流電源電圧安定化回路 |
JP4814747B2 (ja) * | 2006-08-30 | 2011-11-16 | セイコーNpc株式会社 | 定電圧回路 |
JP5031499B2 (ja) | 2007-09-13 | 2012-09-19 | 株式会社リコー | 出力回路 |
JP5296508B2 (ja) * | 2008-11-29 | 2013-09-25 | 旭化成エレクトロニクス株式会社 | スイッチング電源装置 |
JP5331508B2 (ja) * | 2009-02-20 | 2013-10-30 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP5594980B2 (ja) | 2009-04-03 | 2014-09-24 | ピーエスフォー ルクスコ エスエイアールエル | 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法 |
ITMI20110832A1 (it) * | 2011-05-12 | 2012-11-13 | St Microelectronics Srl | Dispositivo di sensing di corrente per un regolatore di tensione multifase a commutazione |
JP5818761B2 (ja) | 2012-09-14 | 2015-11-18 | 株式会社東芝 | ボルテージレギュレータ |
CN103051177B (zh) * | 2012-12-20 | 2015-03-11 | 矽力杰半导体技术(杭州)有限公司 | 一种快速响应的控制电路及其控制方法 |
JP6740169B2 (ja) * | 2017-04-25 | 2020-08-12 | 株式会社東芝 | 電源装置 |
-
2001
- 2001-04-03 JP JP2001104510A patent/JP3964148B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101430572B (zh) * | 2007-11-09 | 2012-09-05 | 精工电子有限公司 | 电压调节器 |
Also Published As
Publication number | Publication date |
---|---|
JP2002297248A (ja) | 2002-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8242760B2 (en) | Constant-voltage circuit device | |
JP3964148B2 (ja) | ボルテージレギュレータ | |
JP5331508B2 (ja) | ボルテージレギュレータ | |
US8129966B2 (en) | Voltage regulator circuit and control method therefor | |
US7368896B2 (en) | Voltage regulator with plural error amplifiers | |
US7199566B2 (en) | Voltage regulator | |
JP5014194B2 (ja) | ボルテージレギュレータ | |
US6965218B2 (en) | Voltage regulator | |
US8665020B2 (en) | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same | |
JP2005243032A (ja) | 線形電圧調整器用の効率的な周波数補償 | |
JP2005100296A (ja) | 定電圧回路 | |
JP2007049845A (ja) | スイッチング・レギュレータ | |
JP2009116679A (ja) | リニアレギュレータ回路、リニアレギュレーション方法及び半導体装置 | |
JP3087838B2 (ja) | 定電圧発生回路 | |
JP3610556B1 (ja) | 定電圧電源装置 | |
JP2007188533A (ja) | ボルテージレギュレータ及びボルテージレギュレータの位相補償方法 | |
JP2007109267A (ja) | ボルテージレギュレータ | |
JP4169670B2 (ja) | 出力制御回路と定電圧源icおよび電子機器 | |
JP2009134698A (ja) | ボルテージレギュレータ | |
US7956588B2 (en) | Voltage regulator | |
JP2005115659A (ja) | ボルテージ・レギュレータ | |
JP4908019B2 (ja) | スイッチングレギュレータ | |
JP2007140755A (ja) | ボルテージレギュレータ | |
JP2010115072A (ja) | レギュレータ回路 | |
JP2000181554A (ja) | 基準電圧発生回路のスタートアップ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070125 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070125 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070523 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |