JP5014194B2 - ボルテージレギュレータ - Google Patents

Description

本発明は、定電圧を出力するボルテージレギュレータに関し、より詳しくは、ボルテージレギュレータの低消費電力化に関する。

ボルテージレギュレータは、出力に接続されている電子機器に対して、入力電圧や負荷に供給する出力電流の変動によらず、安定な電圧を供給することを目的とする。その使用範囲は、情報機器や携帯通信機器等の安定動作を目的として広く用いられている。

携帯通信機器において、電池の小型軽量化を図り、動作時間を延長することは機器の性質上至上命題である。長い動作時間を確保と、電池の小型軽量化を両立するためには、ボルテージレギュレータを含めた装置の低消費電力化が有効である。

ボルテージレギュレータの消費電力Pｄは（１）式で示される。

Pd＝Vin・Iss＋（Vin-Vout）・Iout ・・・・・（１）
（１）式において、Vinはボルテージレギュレータへの入力電圧、Voutはボルテージレギュレータからの出力電圧、Ioutはボルテージレギュレータから負荷に接続している機器へ供給される出力電流、Issはボルテージレギュレータ自体が動作するために必要な消費電流である。

ここで、VoutとIoutはボルテージレギュレータの負荷として接続されている回路の要求仕様で定まるため、ボルテージレギュレータの消費電力の削減にはVin-Voutを小さくする、すなわち入出力電圧差を小さくすることとIssすなわちボルテージレギュレータの消費電流を小さくすることが必要である。

入出力電圧差の小さい、所謂ＬＤＯと呼ばれるボルテージレギュレータにおいては、入出力電圧差を小さくすることに適しているP型のＭＯＳトランジスタを出力ドライバとして使用している。ここで、動作に必要な最低の入出力電圧差は、出力ドライバのＯＮ抵抗にほぼ比例する。このため、同一プロセスにおいてより入出力を小さくするためには出力ドライバのＷ長を大きくしなければならない。このことはすなわちゲート面積の増大を意味する。

一方、ボルテージレギュレータは内部の基準電圧と、ボルテージレギュレータが出力する電圧をモニタする参照電圧が等しくなるように、出力ドライバの制御を行っている。負荷電流の急激な変動などの過渡応答時に出力電圧の変動を小さくすることは、いかに早く出力ドライバの制御端子であるゲート電位を変化させることができるかで決定される。出力ドライバのゲート端子は大きな寄生容量をもつため、ゲート電位の変動をすばやく行なう為にはゲートの充放電電流となる差動増幅回路の動作電流を大きくするか、ゲート面積を小さくすることでゲート容量値を小さくするより方法はない。このことは、入出力電圧差と消費電流との間にトレードオフが存在することを示しており、消費電力の小さいボルテージレギュレータの設計を困難なものとさせている。

消費電流を抑えつつ、過渡応答特性を改善させる構成として、図２に示すような回路が提案されている。

図２に示す従来のボルテージレギュレータは、出力トランジスタ９に並列に接続されたトランジスタ６により出力電流をモニタし、出力電流に比例した電流をトランジスタ８すなわち差動増幅回路のテール電流に帰還している。このような回路構成としたことにより、差動増幅回路の動作電流は、ボルテージレギュレータの出力電流に比例して増加することになる。従って、ボルテージレギュレータの軽負荷時の消費電流を抑えつつ、重負荷時の過渡応答特性を向上させることが可能となる。

また、前述した以外の低消費電力化の手法として、ボルテージレギュレータ自身にも出力電圧のレギュレート動作を行う通常動作状態と、レギュレート動作を停止し、ボルテージレギュレータ自身の消費電流を低減する待機動作状態の２つの状態を持つことも低消費電流化には有効である。
特開平３−１５８９１２号公報

しかしながら、従来の図２の構成のボルテージレギュレータにおいて、通常の出力電圧信号の帰還系の他に、出力電流を差動増幅回路に帰還する帰還系が存在する。このため、双方の帰還系の動作点が同時に動く場合において、各々の帰還系の相互作用により動作が不安定になる場合がある。

本発明は、上記問題を鑑みてなされたものであり、その目的は、双方の帰還系の動作点が同時に動く場合においても、安定に動作するボルテージレギュレータを提供することである。

そこで、本発明のボルテージレギュレータは、基準電圧と参照電圧との差分の絶対値が一定値より大きくなる状態を検出し、その検出より一定期間は出力電流の帰還系による動作点の変動を緩やかにすることで、不安定動作を抑制する構成とした。また、同様に基準電圧と参照電圧が等しくならない状態を検出しその状態より一定期間は出力電流の変動を停止させ、一定期間後に出力電流の帰還動作を開始するようにした。

また、前述した待機動作状態と通常動作状態を有するボルテージレギュレータにおいて、基準電圧と参照電圧が等しくならない期間は、待機動作状態から通常動作状態に移行する期間に存在するため、待機状態から通常動作状態に移行した状態遷移を検出し、その状態より一定期間は出力電流の帰還系による動作点の変動を緩やかにすることで、不安定動作を抑制する構成とした。さらには、待機状態から通常動作状態に移行した状態遷移を検出し、その状態より一定期間は出力電流の変動を停止させ、一定期間後に出力電流の帰還動作を開始するようにした。

本発明の本質は、通常の帰還系の動作点の変動に対して、出力電流の帰還系の動作点の変動に遅延を設けることであるので、出力電流の帰還系自身が、出力電流の急激な増加を検出して差動増幅回路の電流の増加を緩やかにするような構成としても同様な効果が得られることは明らかである。

本発明のボルテージレギュレータによれば、基準電圧と参照電圧との差分の絶対値が一定値より大きくなる状態を検出し、その状態より一定期間は出力電流の帰還系による動作点の変動を緩やかにする回路構成としたので、軽負荷時の消費電流を抑えつつ、重負荷時の過渡応答特性を向上させることが可能であり、過渡的な応答における動作安定性を向上したボルテージレギュレータを提供することが可能となる。

図１は、本発明のボルテージレギュレータの概念を示す図である。

本発明のボルテージレギュレータは、基準電圧回路１００と、定電流回路１０１と、差動増幅回路１０２と、出力ドライバ１０３と、分圧回路１０４と、出力電流検出回路１０５と、電流ミラー回路１０６を備えている。

基準電圧回路１００は、電源電圧が入力される入力端子２００と接地端子２０２との間に接続され、入力電圧によらず一定の基準電圧VREFを差動増幅回路１０２の反転入力端子に供給している。出力ドライバ１０３は、入力端子２００と出力端子２０１に接続され、制御端子２０３は差動増幅回路１０２の出力に基づいて制御されている。定電流回路１０１は、入力端子２００と接地端子２０２との間に接続され、一定の電流を差動増幅回路１０２に供給している。なお、定電流回路１０１は、図２におけるトランジスタ５のように一定の基準電圧VREFをゲート・ソース間に印加したＭＯＳトランジスタを用いてもよい。分圧回路１０４は、出力端子２０１と接地端子２０２との間に接続され、出力電圧をあらかじめ定められた分割比によって分割した参照電圧VFBを差動増幅回路１０２の非反転入力端子に供給している。 差動増幅回路１０２は、一定の基準電圧VREFと出力電圧に基づいた参照電圧VFBとを比較し、両者が等しくなるよう出力ドライバ１０３を制御するため、出力端子２０１の出力電圧は、出力電流によらず一定の電圧を出力するように動作する。出力電流検出回路１０５は、出力ドライバ１０３の制御端子２０３の電位を検出して、出力電流に応じた電流を、電流ミラー回路１０６に入力する。なお、出力電流検出回路１０５は出力ドライバ１０３に流れる電流そのものを検出してもよい。電流ミラー回路１０６は、電流検出手段１０５から供給される出力電流に基づいた電流を差動増幅回路１０２の差動増幅回路の電流供給端子２０４に供給している。この電流の帰還により、出力電流が０の場合には、差動増幅回路１０２への電流供給は定電流回路１０１からのみの供給となり、消費電流の低減が図られる。また、出力電流が大きい場合には、定電流回路１０１からの電流供給に加え、出力電流に応じた電流が差動増幅回路１０２へ供給されるため、過渡応答特性が改善される。

ここで、電流ミラー回路１０６は、ボルテージレギュレータの動作状態によって、出力電流検出回路１０５の出力電流が変化してから、差動増幅回路１０２の動作電流を変化させる動作に遅延を設ける機能を備えている。従って、急激な出力電流の増大などの過渡応答時においては、電流ミラー回路１０６の効果により、参照電圧VFBの変化の帰還による回路内部動作点の変動が先行し、その後に出力電流の増大による差動増幅回路の動作電流の増大がおこる。そのため、この電流の帰還による動作点の変動は前記参照電圧VFBの帰還による動作点の変動よりも遅く、もしくは緩やかに起こるため、双方の帰還系の動作点が同時に動くことに起因する、各々の帰還系の相互作用による動作不安定を抑制することが可能となる。

図３は、第１の実施例のボルテージレギュレータの回路図である。

第１の実施例のボルテージレギュレータは、基準電圧回路１００と、定電流回路１０１と、差動増幅回路１０２と、出力ドライバ１０３と、分圧回路１０４と、出力電流検出回路１０５と、電流ミラー回路１０６と、差電圧検出回路１０７を備えている。

基準電圧回路１００は、電源電圧が入力される入力端子２００と接地端子２０２との間に接続され、入力電圧によらず一定の基準電圧VREFを差動増幅回路１０２の反転入力端子に供給している。出力ドライバ１０３は、入力端子２００と出力端子２０１に接続され、制御端子２０３は差動増幅回路の出力に基づいて制御されている。分圧回路１０４は、出力端子２０１と接地端子２０２との間に接続され、出力電圧をあらかじめ定められた分割比によって分割した参照電圧VFBを差動増幅回路１０２の非反転入力端子に供給している。差動増幅回路１０２は、基準電圧VREFと出力電圧に基づいた参照電圧VFBとが入力端子に入力され、その出力端子は出力ドライバ１０３の制御端子２０３に接続される。定電流回路１０１は、入力端子２００と接地端子２０２との間に接続され、一定の電流を差動増幅回路１０２の電流供給端子２０４に供給している。

出力電流検出回路１０５は、出力ドライバ１０３の制御端子２０３に並列に接続されたＰＭＯＳトランジスタで構成され、出力電流に比例した電流を、電流ミラー回路１０６に入力している。電流ミラー回路１０６は、電流検出手段１０５から供給される電流に基づいた電流を差動増幅回路１０２の電流供給端子２０４に供給している。

電流ミラー回路１０６は、図５に示すような、所謂スイッチトカレント回路となっている。電流入力端子２０６はＮＭＯＳトランジスタ１０のゲート端子とドレイン端子に接続されている。電流出力端子２０７は、ＮＭＯＳトランジスタ１１のドレイン端子に接続されている。ＮＭＯＳトランジスタ１１のゲート・ソース間には容量５２が接続されている。ＮＭＯＳトランジスタ１０および１１のゲート間にはスイッチとして動作するＮＭＯＳトランジスタ１２が接続されている。このＮＭＯＳトランジスタ１２のゲート端子はインバータ回路５３を介して制御端子２０８によって制御されている。

差電圧検出回路１０７は、基準電圧回路１００の出力する基準電圧VREFと分圧回路１０４の出力する参照電圧VFBを比較し、電流ミラー回路１０６の制御端子２０８を制御する信号を出力する。

差電圧検出回路１０７の構成の一例を図６に示す。入力端子２０９および２１０は、各々参照電圧VFBと基準電圧VREFが入力される。比較回路５４は、参照電圧VFBとオフセット電圧５６が加わった基準電圧が入力される。比較回路５５は、参照電圧VFBとオフセット電圧５７が加わった基準電圧VREFが入力される。夫々の比較結果はＯＲ回路５８によって論理和が取られ、出力端子２１１に制御信号VDETとして出力される。出力端子２１１は、電流ミラー回路１０６の制御端子２０８に接続されている。

上述のように構成した第１の実施例のボルテージレギュレータは、以下のように動作して、過渡的な応答における動作安定性を有する。

差動増幅回路１０２は、基準電圧回路１００の出力する基準電圧VREFと分圧回路１０４が出力電圧を分圧した参照電圧VFBとを比較し、出力ドライバ１０３の制御端子２０３を制御して、出力端子２０１の電圧が一定になるように動作する。

差動増幅回路１０２の動作電流は、定電流回路１０１と電流ミラー回路１０６が流す電流とによって制御されている。電流ミラー回路１０６が流す電流は、出力電流検出回路１０５の流す出力電流に比例した電流を、ＮＭＯＳトランジスタ１０および１１で設定された電流ミラー比に従ってミラーした値である。電流ミラー回路１０６は、スイッチトカレント回路であり、差電圧検出回路１０７の制御信号によって動作が制御されている。

図６の差電圧検出回路１０７において、入力端子２０９に入力された参照電圧VFBと入力端子２１０に入力された基準電圧VREFは、夫々オフセット電圧５６および５７が加えられた電圧と比較回路５４および５５で比較される。そして、参照電圧VFBが基準電圧VREFとオフセット電圧５６の和より大きい場合、または基準電圧VREFが参照電圧VFBとオフセット電圧５７の和よりも大きい場合に、出力端子２１１はHの信号を出力する。逆に、参照電圧VFBが基準電圧VREFとオフセット電圧５６の和より小さく、かつ基準電圧VREFが参照電圧VFBとオフセット電圧５７の和よりも小さい場合に、出力端子２１１はＬの信号を出力する。すなわち出力信号は、オフセット電圧５６およびオフセット電圧５７と基準電圧VREFおよび参照電圧VFBの差の絶対値|VREF-VFB|の大小によって変化する。そして、その出力信号は電流ミラー回路１０６の制御端子２０８に入力される。

図５の電流ミラー回路１０６において、制御端子２０８にLの信号が入力されたとき、ＮＭＯＳトランジスタ１２のゲートはＨとなり、ソース・ドレイン間は導通状態となり、電流ミラー動作を行う。一方、制御端子２０８にHの信号が入力されたとき、ＮＭＯＳトランジスタ１２のゲート電位はＬとなり、ＮＭＯＳトランジスタ１０から１１のゲートへの経路は絶縁状態となる。このとき、容量５２にはＮＭＯＳトランジスタ１１の絶縁状態となる前のゲート・ソース電圧が保持される。このため、結果としてＮＭＯＳトランジスタ１１の出力電流、すなわち電流出力端子２０７の出力電流は、制御端子２０８がHに遷移する直前の電流を出力し続けることとなる。

上述のような動作によって、出力電圧の変動が、電流ミラー回路１０６の流す電流によって、差動増幅回路１０２の動作電流として帰還される。この電流の帰還により、出力電流が０の場合には、差動増幅回路１０２への動作電流の供給は定電流回路１０１からのみの供給となり、消費電流の低減が図られる。また、出力電流が大きい場合には、定電流回路１０１からの電流供給に加え、出力電流に応じた電流が電流ミラー回路１０６から供給されるため、差動増幅回路１０２の過渡応答特性が改善される。

図８は、出力電流が変化したときの、第１の実施例のボルテージレギュレータの各節点の電圧電流の変化を示す図である。

図８（ａ）のように出力電流Ioutが増加した場合、図８（ｂ）のように出力電圧Voutが追従しきれずにアンダーシュートを生ずる。結果、参照電圧VFBもまたアンダーシュートを生ずるため、差電圧の絶対値|VREF-VFB|は大きくなる。差電圧の絶対値|VREF-VFB|がオフセット電圧５６および５７よりも大きい場合、図８（ｃ）のように差電圧検出回路１０７の出力信号VDETはHとなる。従って、図８（ｄ）のように、電流ミラー回路１０６の制御端子２０８がLからHに遷移してHの間は、電流出力端子２０７に流れる電流は変化しない。ＮＭＯＳトランジスタ１１のドレイン電流Ｉ10、すなわち電流出力端子２０７に流れる電流の保持は、差電圧の絶対値|VREF-VFB|がオフセット電圧５６および５７より小さくなり、制御端子２０８が再度Lへ遷移するまで継続される。制御端子２０８がLへ遷移した後は、電流ミラー回路１０６は通常の電流ミラー動作に移行するため、差動増幅回路１０２の動作電流は出力電流の変動に応じて増減する。

結果として急激な出力電流の増大時においては、電流ミラー回路１０６の効果により、参照電圧VFBの変化による帰還による回路内部動作点の変動が先行し、その後出力電流の増大による差動増幅回路１０２の動作電流の増大がおこる。そのため、この電流の帰還による動作点の変動は参照電圧VFBの帰還による動作点の変動よりも遅くに起こるため、双方の帰還系の動作点が同時に動くことに起因する、各々の帰還系の相互作用により動作不安定を抑制することが可能となる。

図４は、第２の実施例のボルテージレギュレータの回路図である。

第２の実施例のボルテージレギュレータは、基準電圧回路１００と、定電流回路１０１と、差動増幅回路１０２と、出力ドライバ１０３と、分圧回路１０４と、出力電流検出回路１０５と、電流ミラー回路４０６を備えている。図３の第１の実施例のボルテージレギュレータとの差は、電流ミラー回路１０６の代わりに電流ミラー回路４０６を、差電圧検出回路１０７の代わりに動作選択端子２０５を備えた点である。

電流ミラー回路４０６および動作選択端子２０５の動作以外は、図３の第１の実施例のボルテージレギュレータと同様なので省略する。

第２の実施例のボルテージレギュレータは、例えば、動作選択端子２０５がHレベルにあるときは通常動作状態になり、Lレベルにあるときは低消費の待機動作状態になる。待機動作状態の場合には、基準電圧回路１００、定電流回路１０１をはじめとする各回路は停止状態となる。

図７は、第２の実施例のボルテージレギュレータの電流ミラー回路４０６の回路図である。

端子２０６、２０７及び２０８とＮＭＯＳトランジスタ１０及び１１からなる電流ミラー回路は電流ミラー回路１０６と同様である。

電流ミラー回路４０６は、ＮＭＯＳトランジスタ１０と１１のゲート間に可変抵抗として動作するＮＭＯＳトランジスタ１２が接続されている。ＮＭＯＳトランジスタ１２のゲート端子には、容量５９が接続されている。ＰＭＯＳトランジスタ１４および１３は、電流ミラー回路を構成する。電流ミラー回路は、定電流Ichargeをミラーした定電流Ｉoutで容量５９を充電する。ＰＭＯＳトランジスタ１７は、端子２０８の信号によって、電流ミラー回路の動作を制御する。ＮＭＯＳトランジスタ１８は、容量５９に接続されており、端子２０８の信号によって、容量５９の充放電動作を制御する。トランジスタ１５および１６は、容量５９に接続されており、容量５９の充電電圧をクランプ制御する。

上述のように構成した第２の実施例のボルテージレギュレータは、以下のように動作して、ボルテージレギュレータを安定動作させる機能を有する。

図９は、第２の実施例のボルテージレギュレータの各節点の電圧電流の変化を示す図である。

動作選択端子２０５にＬが入力され、すなわち制御端子２０８の電圧Ｖ208がLのとき、ＮＭＯＳトランジスタ１８は導通状態となり、ＰＭＯＳトランジスタ１７は遮断状態となっている。この状態では、ＮＭＯＳトランジスタ１２は遮断状態となっていて、ＮＭＯＳトランジスタ１１のゲートに電圧は印加されず、電流出力端子２０７の出力電流は0である。また、容量５９は、ＮＭＯＳトランジスタ１８によって放電されている。

図９の（ａ）のように動作選択端子２０５にＨが入力され、すなわち制御端子２０８の電圧Ｖ208がHに変化したとき、ＮＭＯＳトランジスタ１８は遮断状態となり、ＰＭＯＳトランジスタ１７は導通状態となる。容量５９は、電流ミラー回路の働きによって、図９の（ｂ）のような定電流Ｉoutで充電される。図９の（ｃ）のように、容量５９の充電電圧VGは、一定の傾きで上昇する。従って、ＮＭＯＳトランジスタ１２のON抵抗は緩やかに低下し、結果として電流出力端子２０７の電流もまた、図９の（ｄ）のようにゆるやかに増加する。

容量５９の充電電圧VGがトランジスタ１５と１６の閾値電圧の和に近づくと、充電電流はＮＭＯＳトランジスタ１５及び１６に流れ始めるため、容量５９の充電電圧VGの上昇は停止する。従って、容量５９の充電電圧VGは、トランジスタ１５と１６の閾値電圧の和の電圧にクランプされる。このとき、ＮＭＯＳトランジスタ１２のON抵抗は十分に低下しているので、ＮＭＯＳトランジスタ１１および９は通常の電流ミラー回路と同じように動作することになる。結果として電流ミラー回路４０６のトランジスタ１１に流れる電流Ｉ10、すなわち電流出力端子２０７に流れる電流は、待機状態から通常状態に移行したときの出力電流Ｉoutの変化に対して、緩やかな変化となる。

以上のような第２の実施例のボルテージレギュレータは、電流ミラー回路４０６の動作により、待機状態から動作状態に移行するときの参照電圧VFBの帰還系による動作点の変動に対して、出力電流の増加による動作点の変動は緩やかとなり、結果として双方の帰還系の動作点が同時に動くことに起因する、各々の帰還系の相互作用による動作不安定を抑制することが可能となる。

なお、実施例２における通常動作状態と待機動作状態の切り替えは、外部端子によるものでなく、内部で自動的に切り替わるような構成においても、同様な効果が得られることは明らかである。

また、実施例２では待機動作状態においてレギュレート動作を行わない場合についての実施例について言及したが、より消費電流を抑えた状態でレギュレートするような待機動作状態においても、同様の効果が得られることは明らかである。

また、電流ミラー回路の遅延は、出力電流の単位時間当たりの変動率に対して、差動増幅回路の動作電流の単位時間当たりの変動率を小さくすることで実現しても、同様の効果が得られることは明らかである。

本発明のボルテージレギュレータの概念の一例を示すブロック図である。 従来のボルテージレギュレータの回路図である。 第１の実施例のボルテージレギュレータの回路図である。 第２の実施例のボルテージレギュレータの回路図である。 第１の実施例のボルテージレギュレータの電流ミラー回路の一例を示す回路図である。 本発明の第１の実施例のボルテージレギュレータの差電圧検出回路の一例を示す回路図である。 第２の実施例のボルテージレギュレータの電流ミラー回路の一例を示す回路図である。 第１の実施例のボルテージレギュレータの各節点の電圧電流の変化を示す図である。 第２の実施例のボルテージレギュレータの各節点の電圧電流の変化を示す図である。

符号の説明

１００ ・・・・基準電圧回路
１０１ ・・・・定電流回路１０１
１０２ ・・・・差動増幅回路
１０３ ・・・・出力ドライバ
１０４ ・・・・分圧回路
１０５ ・・・・出力電流検出回路
１０６,４０６ ・・・・電流ミラー回路
１０７ ・・・・差電圧検出回路
２０５ ・・・・動作選択端子

Claims (4)

1. 出力トランジスタの出力する電圧を分圧した参照電圧と基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する差動増幅回路を備えたボルテージレギュレータであって、
   前記差動増幅回路の動作電流を供給する電流源と、
   前記出力トランジスタに流れる電流に基づいた電流を出力する出力電流検出回路と、
   前記出力電流検出回路の出力電流に基づいて、前記差動増幅回路の動作電流を変化させる電流ミラー回路を有し、
   前記電流ミラー回路は、前記参照電圧と前記基準電圧の差の絶対値が一定値以上になったことを検出すると、所定の遅延時間を経て前記差動増幅回路の動作電流を変化させることを特徴とするボルテージレギュレータ。
2. 出力トランジスタの出力する電圧を分圧した参照電圧と基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する差動増幅回路を備え、通常動作状態と、低消費で動作する待機動作状態を有するボルテージレギュレータであって、
   前記出力トランジスタに流れる電流に基づいた電流を出力する出力電流検出回路と、
   前記出力電流検出回路の出力電流に基づいて、前記差動増幅回路の動作電流を変化させる電流ミラー回路を有し、
   前記電流ミラー回路は、前記待機動作状態から前記通常動作状態への状態遷移を検出すると、所定の遅延時間を経て前記差動増幅回路の動作電流を変化させることを特徴とするボルテージレギュレータ。
3. 前記電流ミラー回路は、スイッチトカレント回路を備えたことを特徴とする請求項１または２に記載のボルテージレギュレータ。
4. 前記電流ミラー回路の前記遅延は、前記出力電流の単位時間当たりの変動率に対して、前記差動増幅回路の動作電流の単位時間当たりの変動率を小さくすることで実現することを特徴とする請求項１または２に記載のボルテージレギュレータ。

Images