CN114242020B

CN114242020B - 一种瞬态恢复电路

Info

Publication number: CN114242020B
Application number: CN202210159126.8A
Authority: CN
Inventors: 陈韦纶
Original assignee: Shenzhen Tongrui Microelectronics Technology Co ltd
Current assignee: Shenzhen Tongrui Microelectronics Technology Co ltd
Priority date: 2022-02-22
Filing date: 2022-02-22
Publication date: 2022-06-10
Anticipated expiration: 2042-02-22
Also published as: CN114242020A

Abstract

本申请公开一种瞬态恢复电路，属于液晶显示技术领域，其常规响应模块，配置为在运算放大器的输出电压变化时，通过多个MOS管组合形成的多级响应电路，做出与输出电压变化相应的常规响应，以启动电压恢复模块；快速响应模块，配置为在运算放大器的输出电压变化时，通过若干MOS管组合形成的一级响应电路，做出与输出电压变化相应的快速响应，以配合常规响应模块加快启动电压恢复模块及增强电压恢复模块的电压恢复能力；电压恢复模块，配置为启动后，将运算放大器的输出电压恢复为初始状态。本申请的瞬态恢复电路与原瞬态恢复电路相比，可在运算放大器的输出电压变化时，加快其恢复为初始状态的时间。

Description

一种瞬态恢复电路

技术领域

本申请涉及液晶显示技术领域，具体涉及一种瞬态恢复电路。

背景技术

在液晶面板的驱动电路中，Gamma 电压提供一组电压曲线，此电压曲线为液晶面板的参考电压，不同的电压可以驱动液晶转向不同的角度，搭配上RGB三原色，即可产生出眼睛所见的各种颜色。Gamma 电压产生电路一般包括两运算放，一运算放大器恒定输出高电压，另一运算放大器恒定输出低电压，Gamma 电压产生电路可通过不同控制讯号的切换，使得两运算放大器的输出电压进行不同的组合，来产生出相对应的Gamma 电压。在此过程中，运算放大器的输出电压会发生变化，此时，需要通过运算放大器内部的瞬态恢复电路使其输出电压恢复到初始状态，以确保其输出电压恒定。然而，现有的瞬态恢复电路对运算放大器进行充放电，需要一定回复时间，其会影响驱动电路对液晶面板的充放时间，进而影响液晶面板的显示效果。

发明内容

本申请实施例提供一种瞬态恢复电路，以解决现有瞬态恢复电路不能快速使得相应的运算放大器的输出电压恢复到初始状态，进而影响液晶面板的显示效果的技术问题。

第一方面，本申请提供一种瞬态恢复电路，包括常规响应模块、快速响应模块以及电压恢复模块，其中，

所述常规响应模块，配置为在运算放大器的输出电压变化时，通过多个MOS管组合形成的多级响应电路，做出与所述输出电压变化相应的常规响应，以启动所述电压恢复模块；

所述快速响应模块，配置为在运算放大器的输出电压变化时，通过若干MOS管组合形成的一级响应电路，做出与所述输出电压变化相应的快速响应，以配合所述常规响应模块加快启动所述电压恢复模块及增强所述电压恢复模块的电压恢复能力；

所述电压恢复模块，配置为启动后，将所述运算放大器的输出电压恢复为初始状态。

可选地，所述运算放大器的输出电压变化为所述运算放大器的输出电压降低或所述运算放大器的输出电压增加。

可选地，所述运算放大器的输出电压变化为所述运算放大器的输出电压降低时，

所述常规响应模块，配置为在运算放大器的输出电压降低时，通过多个MOS管组合形成的多级响应电路，做出电压升高处理的常规响应，以启动所述电压恢复模块；

所述快速响应模块，配置为在运算放大器的输出电压降低时，通过若干MOS管组合形成的一级响应电路，做出电压升高处理的快速响应，以配合所述常规响应模块加快启动所述电压恢复模块及增强所述电压恢复模块的电压恢复能力；

所述电压恢复模块，配置为启动后，升高所述运算放大器的输出电压，使得所述运算放大器的输出电压恢复为初始状态。

可选地，所述运算放大器的输出电压变化为所述运算放大器的输出电压升高时，

所述常规响应模块，配置为在运算放大器的输出电压升高时，通过多个MOS管组合形成的多级响应电路，做出电压降低处理的常规响应，以启动所述电压恢复模块；

所述快速响应模块，配置为在运算放大器的输出电压升高时，通过若干MOS管组合形成的一级响应电路，做出电压降低处理的快速响应，以配合所述常规响应模块加快启动所述电压恢复模块及增强所述电压恢复模块的电压恢复能力；

所述电压恢复模块，配置为启动后，降低所述运算放大器的输出电压，使得所述运算放大器的输出电压恢复为初始状态。

可选地，所述电压恢复模块包括充电PMOS管和放电NMOS管，所述充电PMOS管的源极与供电端电性连接，所述充电PMOS管的漏极及所述放电NMOS管的漏极均与所述运算放大器的输出端进行电性连接，所述放电NMOS管的源极接地，所述充电PMOS管的栅极引出所述电压恢复模块的第一输入端，所述放电NMOS管的栅极引出所述电压恢复模块的第二输入端。

可选地，所述常规响应模块包括一级响应单元、第一二级响应单元以及第二二级响应单元，其中，

所述一级响应单元，包括第一NMOS管、第二NMOS管以及第三NMOS管，所述第一NMOS管的栅极与所述运算放大器的输出端电性连接，所述第二NMOS管的栅极与预设参考电压电性连接，所述第三NMOS管的栅极与第一偏置电压电性连接，所述第一NMOS管的源极及所述第二NMOS管的源极均与所述第三NMOS管的漏极电性连接，所述第三NMOS管的源极接地；

所述第一二级响应单元，包括第一PMOS管、第二PMOS管、第一偏置MOS管组件、第四NMOS管以及第五NMOS管，所述第一PMOS管的源极与供电端电性连接，所述第一PMOS管的漏极分别与所述第一NMOS管的漏极及所述第二PMOS管的源极电性连接，所述第二PMOS管的漏极与所述第一偏置MOS管组件的第一端口电性连接，所述第一偏置MOS管组件的第二端口与所述第四NMOS管的漏极电性连接，所述第四NMOS管的源极与所述第五NMOS管的漏极电性连接，所述第五NMOS管的源极接地；

所述第二二级响应单元，包括第三PMOS管、第四PMOS管、第二偏置MOS管组件、第六NMOS管以及第七NMOS管，所述第三PMOS管的源极与供电端电性连接，所述第三PMOS管的漏极分别与所述第二NMOS管的漏极及所述第四PMOS管的源极电性连接，所述第四PMOS管的漏极及所述第二偏置MOS管组件的第一端口均与所述电压恢复模块的第一输入端电性连接，所述第二偏置MOS管组件的第二端口及所述第六NMOS管的漏极均与所述电压恢复模块的第二输入端电性连接，所述第六NMOS管的源极与所述第七NMOS管的漏极电性连接，所述第七NMOS管的源极接地；

所述第一PMOS管的栅极与所述第三PMOS管的栅极均与第二偏置电压电性连接，所述第二PMOS管的栅极与所述第四PMOS管的栅极均与第三偏置电压电性连接；所述第四NMOS管的栅极与所述第六NMOS管的栅极均与第四偏置电压电性连接，所述第五NMOS管的栅极与所述第七NMOS管的栅极均与所述第一偏置MOS管组件的第二端口电性连接，使得所述第四NMOS管、所述第五NMOS管、所述第六NMOS管以及所述第七NMOS管之间形成电流镜架构。

可选地，所述第一偏置MOS管组件与所述第二偏置MOS管组件均包括偏置NMOS管与偏置PMOS管，所述偏置NMOS管的漏极与所述偏置PMOS管的源极共同引出所述第一端口，所述偏置NMOS管的源极与所述偏置PMOS管的漏极共同引出所述第二端口，所述第一偏置MOS管组件的所述偏置NMOS管的栅极与第五偏置电压电性连接，所述第一偏置MOS管组件的所述偏置PMOS管的栅极与第六偏置电压电性连接，所述第二偏置MOS管组件的所述偏置NMOS管的栅极与第七偏置电压电性连接，所述第二偏置MOS管组件的所述偏置PMOS管的栅极与第八偏置电压电性连接。

可选地，所述运算放大器的输出电压变化为所述运算放大器的输出电压降低时，所述快速响应模块包括第一信号产生单元以及第一快速响应单元，其中，

所述第一信号产生单元，配置为在第一开关信号变化下使得运算放大器的输出电压降低时，基于所述第一开关信号变化产生第一控制信号；

所述第一快速响应单元，配置为在所述第一控制信号下使得所述若干MOS管同时导通以形成一放电路径。

可选地，所述第一信号产生单元包括第一与门电路及第一反相器，所述第一与门电路的第一输入端接入第一反相器的输出端，所述第一与门电路的第二输入端及所述第一反相器的输入端均接入第一开关的变化信号，所述第一开关为在所述第一开关信号变化下，由低电平信号切换为高电平信号的开关。

可选地，所述第一快速响应单元包括在所述第一控制信号下导通的第三偏置MOS管组件、第八NMOS管以及第九NMOS管，所述第三偏置MOS管组件的第一端口与所述电压恢复模块的第一输入端电性连接，所述第三偏置MOS管组件的第二端口与所述第八NMOS管的漏极电性连接，所述第八NMOS管的源极与所述第九NMOS管的漏极电性连接，所述第九NMOS管的源极接地，所述第八NMOS管的栅极在所述第一控制信号下与第四偏置电压电性连接，所述第九NMOS管的栅极在所述第一控制信号下与所述第一偏置MOS管组件的第二端口电性连接。

可选地，所述第三偏置MOS管组件包括偏置NMOS管与偏置PMOS管，所述偏置NMOS管的漏极与所述偏置PMOS管的源极共同引出所述第一端口，所述偏置NMOS管的源极与所述偏置PMOS管的漏极共同引出所述第二端口，所述偏置NMOS管的栅极在所述第一控制信号下与第七偏置电压电性连接，所述偏置PMOS管的栅极在所述第一控制信号下与第八偏置电压电性连接。

可选地，所述第一快速响应单元包括在所述第一控制信号下导通的快速放电NMOS管，所述快速放电NMOS管的栅极在所述第一控制信号下与第九偏置电压电性连接，所述快速放电NMOS管的漏极与所述电压恢复模块的第一输入端电性连接，所述快速放电NMOS管的源极接地。

可选地，所述运算放大器的输出电压变化为所述运算放大器的输出电压升高时，所述快速响应模块包括第二信号产生单元以及第二快速响应单元，其中，

所述第二信号产生单元，配置为在第二开关信号变化下使得运算放大器的输出电压升高时，基于所述第二开关信号变化产生第二控制信号；

所述第二快速响应单元，配置为在所述第二控制信号下使得所述若干MOS管同时导通以形成一充电路径。

可选地，所述第二信号产生单元包括第二与门电路及第二反相器，所述第二与门电路的第一输入端接入第二反相器的输出端，所述第二与门电路的第二输入端及所述第二反相器的输入端均接入第二开关的变化信号，所述第二开关为在所述第二开关信号变化下，由低电平信号切换为高电平信号的开关。

可选地，所述第二快速响应单元包括在所述第二控制信号下导通的第四偏置MOS管组件、第五PMOS管以及第六PMOS管，所述第五PMOS管的源极与供电端电性连接，所述第五PMOS管的漏极与所述第六PMOS管的源极电性连接，所述第六PMOS管的漏极与所述第四偏置MOS管组件的第一端口电性连接，所述第四偏置MOS管组件的第二端口与所述电压恢复模块的第二输入端电性连接，所述第五PMOS管的栅极在所述第二控制信号下与所述第二偏置电压电性连接，所述第六PMOS管的栅极在所述第二控制信号下与所述第三偏置电压电性连接。

可选地，所述第四偏置MOS管组件包括偏置NMOS管与偏置PMOS管，所述偏置NMOS管的漏极与所述偏置PMOS管的源极共同引出所述第一端口，所述偏置NMOS管的源极与所述偏置PMOS管的漏极共同引出所述第二端口，所述偏置NMOS管的栅极在所述第二控制信号下与第七偏置电压电性连接，所述偏置PMOS管的栅极在所述第二控制信号下与第八偏置电压电性连接。

可选地，所述第二快速响应单元包括在所述第二控制信号下导通的快速充电PMOS管，所述快速充电PMOS管的栅极在所述第二控制信号下与第十偏置电压电性连接，所述快速充电PMOS管的源极与供电端电性连接，所述快速充电PMOS管的漏极与所述电压恢复模块的第二输入端电性连接。

在本申请中，其在常规的瞬态恢复电路中增设了快速响应模块，并将该快速响应模块配置为在运算放大器的输出电压变化时，通过若干MOS管组合形成的一级响应电路，做出与输出电压变化相应的快速响应，以配合常规响应模块加快启动电压恢复模块及增强电压恢复模块的电压恢复能力。这样一来，当运算放大器的输出电压变化时，本申请的瞬态恢复电路便可通过快速响应模块的作用，使得电压恢复模块更快地启动及增强电压恢复模块的电压恢复能力，以将运算放大器的输出电压更快地恢复为初始状态。可见，本申请的瞬态恢复电路，与原瞬态恢复电路相比，可在运算放大器的输出电压变化时，加快其恢复为初始状态的时间。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其有益效果显而易见。

图1是本申请实施例提供的Gamma 电压产生电路的电路原理图。

图2是本申请实施例提供的瞬态恢复电路的结构示意图。

图3是本申请实施例提供的瞬态恢复电路的一种电路原理图。

图4是本申请实施例提供的第一信号产生单元的电路原理图。

图5是图4所示第一信号产生单元的第一与门电路的各输入端及输出端的信号变化图。

图6是本申请实施例提供的第一快速响应单元的另一种电路原理图。

图7是本申请实施例提供的瞬态恢复电路的另一种电路原理图。

图8是本申请实施例提供的第二信号产生单元的电路原理图。

图9是图8所示第二信号产生单元的第二与门电路的各输入端及输出端的信号变化图。

图10是本申请实施例提供的第二快速响应单元的另一种电路原理图。

具体实施方式

下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

在液晶面板的驱动电路中，Gamma 电压提供一组电压曲线，此电压曲线为液晶面板的参考电压，不同的电压可以驱动液晶转向不同的角度，搭配上RGB三原色，即可产生出眼睛所见的各种颜色。如图1所示，Gamma 电压产生电路一般包括运算放大器G1和运算放大器G2，其中，运算放大器G1恒定输出Vout1为高电压，运算放大器G2恒定输出Vout2为低电压，Gamma 电压产生电路可通过不同控制讯号的切换（具体为使得图示中开关SW1、SW2、SW3、SW4工作在不同的工作状态），使得运算放大器G1的输出电压Vout1与运算放大器G2的输出电压Vout2进行不同的组合，来产生出相对应的Gamma 电压，以驱动液晶面板10。在此过程中，运算放大器G1的输出电压Vout1与运算放大器G2的输出电压Vout2会发生变化，具体可以是，当出现第一开关信号变化，即开关信号由第一开关状态（SW1、SW3、SW4关，SW2开）切换到第二开关状态(SW1开，SW2、SW3、SW4关)时，运算放大器G1的输出电压Vout1会瞬间被负载拉低，此时，需通过运算放大器G1内部的瞬态恢复电路充电来使其输出电压Vout1恢复到初始状态，以确保其输出电压恒定。而当出现第二开关信号变化，即开关信号由第二开关状态切换到第一开关状态时，运算放大器G2的输出电压Vout2会瞬间升高，此时，需通过运算放大器G2内部的瞬态恢复电路放电来使其输出电压Vout2恢复到初始状态，以确保其输出电压恒定。然而，现有的瞬态恢复电路对运算放大器进行充放电，需要一定回复时间，其会影响驱动电路对液晶面板10的充放时间，进而影响液晶面板10的显示效果。

基于此，有必要提供一种新的瞬态恢复电路解决方案，以解决现有瞬态恢复电路不能快速使得相应的运算放大器的输出电压恢复到初始状态，进而影响液晶面板的显示效果的技术问题。

在一个实施例中，如图2所示，本实施例提供一种瞬态恢复电路100，包括常规响应模块110、快速响应模块120以及电压恢复模块130，其中，常规响应模块110主要配置为在运算放大器的输出电压变化时，通过多个MOS管组合形成的多级响应电路，做出与输出电压变化相应的常规响应，以启动电压恢复模块130。快速响应模块120配置为在运算放大器的输出电压变化时，通过若干MOS管组合形成的一级响应电路，做出与输出电压变化相应的快速响应，以配合常规响应模块110加快启动电压恢复模块130及增强电压恢复模块130的电压恢复能力。电压恢复模块130配置为启动后，将运算放大器的输出电压恢复为初始状态。

需要说明的是，上述提到的运算放大器的输出电压变化具体可以是运算放大器的输出电压降低，或者是运算放大器的输出电压升高。针对运算放大器的输出电压降低的情形，上述将运算放大器的输出电压恢复为初始状态具体可以是，通过充电使得运算放大器的输出电压的电压值恢复到运算放大器的输出电压降低前的电压值。针对运算放大器的输出电压升高的情形，上述将运算放大器的输出电压恢复为初始状态具体可以是，通过放电使得运算放大器的输出电压的电压值恢复到运算放大器的输出电压升高前的电压值。

常规的瞬态恢复电路一般仅包括常规响应模块110与电压恢复模块130，通过常规响应模块110感知运算放大器的输出电压的变化，来启动电压恢复模块130，以将运算放大器的输出电压恢复为初始状态。而常规响应模块110具体为通过多个MOS管组合形成的多级响应电路，即当运算放大器的输出电压发生变化时，其需要通过当前级响应依次引起下一级响应，最后，再通过最后一级响应来启动电压恢复模块130，因而，常规的瞬态恢复电路仅通过常规响应模块110响应来启动电压恢复模块130，其需要耗费比较多的时间才能启动电压恢复模块130，来将运算放大器的输出电压恢复为初始状态。

而在本申请实施例中，其瞬态恢复电路100在常规的瞬态恢复电路中增设了快速响应模块120，并将该快速响应模块120配置为在运算放大器的输出电压变化时，通过若干MOS管组合形成的一级响应电路，做出与输出电压变化相应的快速响应，以配合常规响应模块110加快启动电压恢复模块130及增强电压恢复模块130的电压恢复能力。这样一来，当运算放大器的输出电压变化时，本申请的瞬态恢复电路100便可通过快速响应模块的作用，使得电压恢复模块130更快地启动及增强电压恢复模块130的电压恢复能力，以将运算放大器的输出电压更快地恢复为初始状态。可见，本申请实施例的瞬态恢复电路100，与原瞬态恢复电路相比，可在运算放大器的输出电压变化时，加快其恢复为初始状态的时间。

在一实施例中，如图2及图3所示，以运算放大器的输出电压变化为运算放大器的输出电压降低时，对本申请的瞬态恢复电路100进一步说明。此时，常规响应模块110具体可配置为在运算放大器的输出电压降低时，通过多个MOS管组合形成的多级响应电路，做出电压升高处理的常规响应，以启动电压恢复模块130。快速响应模块120具体可配置为在运算放大器的输出电压降低时，通过若干MOS管组合形成的一级响应电路，做出电压升高处理的快速响应，以配合常规响应模块110加快启动电压恢复模块130及增强电压恢复模130块的电压恢复能力。电压恢复模块130具体可配置为启动后，升高运算放大器的输出电压，使得运算放大器的输出电压恢复为初始状态。

需要说明的是，本示例中运算放大器的输出电压降低的情形具体可针对图1所示的运算放大器G1，通过上文可知，当出现第一开关信号变化，即开关信号由第一开关状态切换到第二开关状态时，运算放大器G1的输出电压Vout1会瞬间被负载拉低，即Vout1降低，此时，需启动本申请的瞬态恢复电路100，来使得Vout1恢复为初始状态，即Vout1的电压值恢复为未发生变化前的值。

如图3所示，本实施例的电压恢复模块130具体可包括充电PMOS管P0和放电NMOS管N0，充电PMOS管P0的源极与供电端电性连接，充电PMOS管P0的漏极及放电NMOS管N0的漏极均与运算放大器的输出端进行电性连接。放电NMOS管N0的源极接地，充电PMOS管P0的栅极引出电压恢复模块130的第一输入端，放电NMOS管N0的栅极引出电压恢复模块130的第二输入端。这样一来，当充电PMOS管P0的栅极的输入电压降低时，即使得电压恢复模块130的第一输入端的输入电压降低，此时，电压恢复模块130的充电PMOS管P0导通，供电端的电流经充电PMOS管P0对运算放大器G1的输出端充电，使得运算放大器G1的输出电压Vout1的电压值恢复为未发生变化前的值。

如图3所示，常规响应模块110包括一级响应单元111、第一二级响应单元112以及第二二级响应单元113，其中，一级响应单元111具体可包括第一NMOS管N1、第二NMOS管N2以及第三NMOS管N3，第一NMOS管N1的栅极与运算放大器的输出端电性连接（本实施例具体可为接入运算放大器G1的输出电压Vout1），第二NMOS管N2的栅极与预设参考电压（该值与相应的运算放大器恒定输出的电压值相同，本实施例具体可为运算放大器G1的输出电压Vout1未降低前的电压值）电性连接，第三NMOS管N3的栅极与第一偏置电压VB1电性连接，第一NMOS管N1的源极及第二NMOS管N2的源极均与第三NMOS管N3的漏极电性连接，第三NMOS管N3的源极接地。这样一来，当运算放大器的输出端的电压降低时，会使得第一NMOS管N1的漏极电流瞬间减少，而第二NMOS管N2的漏极电流瞬间增加。

如图3所示，第一二级响应单元112包括第一PMOS管P1、第二PMOS管P2、第一偏置MOS管组件、第四NMOS管N4以及第五NMOS管N5，第一PMOS管P1的源极与供电端电性连接，第一PMOS管P1的漏极分别与第一NMOS管N1的漏极及第二PMOS管P2的源极电性连接，第二PMOS管P2的漏极与第一偏置MOS管组件的第一端口电性连接，第一偏置MOS管组件的第二端口与第四NMOS管N4的漏极电性连接，第四NMOS管N4的源极与第五NMOS管N5的漏极电性连接，第五NMOS管N5的源极接地。第二二级响应单元113包括第三PMOS管P3、第四PMOS管P4、第二偏置MOS管组件、第六NMOS管N6以及第七NMOS管N7，第三PMOS管P3的源极与供电端电性连接，第三PMOS管P3的漏极分别与第二NMOS管N2的漏极及第四PMOS管P4的源极电性连接，第四PMOS管P4的漏极及第二偏置MOS管组件的第一端口均与电压恢复模块130的第一输入端电性连接，第二偏置MOS管组件的第二端口及第六NMOS管N6的漏极均与电压恢复模块130的第二输入端电性连接，第六NMOS管N6的源极与第七NMOS管N7的漏极电性连接，第七NMOS管N7的源极接地。第一PMOS管P1的栅极与第三PMOS管P3的栅极均与第二偏置电压VB2电性连接，第二PMOS管P2的栅极与第四PMOS管P4的栅极均与第三偏置电压VB3电性连接；第四NMOS管N4的栅极与第六NMOS管N6的栅极均与第四偏置电压电性连接，第五NMOS管N5的栅极与第七NMOS管N7的栅极均与第一偏置MOS管组件的第二端口电性连接，使得第四NMOS管N4、第五NMOS管N5、第六NMOS管N6以及第七NMOS管N7之间形成一个电流镜架构。

如图3所示，由于第一PMOS管P1与第三PMOS管P3的漏极电流恒定且相等，而第一PMOS管P1的漏极电流又会分支给第一NMOS管N1的漏极与第二PMOS管P2的源极，第三PMOS管P3的漏极电流又会分支给第二NMOS管N2的漏极与第四PMOS管P4的源极，因而，当运算放大器的输出端的电压降低时，使得第一NMOS管N1的漏极电流瞬间减少，而第二NMOS管N2的漏极电流瞬间增加时，第二PMOS管P2的源极电流会紧跟着同步瞬间增加，第四PMOS管P4的源极电流会紧跟着同步瞬间减少。接着，由于第二PMOS管P2的源极电流会沿着第一偏置MOS管组件往下流到第四NMOS管N4与第五NMOS管N5，因而，第四NMOS管N4的电流与第五NMOS管N5的电流亦会跟着第二PMOS管P2的源极电流的瞬间增加而瞬间增加；而第四NMOS管N4、第五NMOS管N5、第六NMOS管N6以及第七NMOS管N7之间形成电流镜架构，使得第七NMOS管N7的电流也会瞬间增加。这样一来，第四PMOS管P4的源极电流瞬间减少以及第七NMOS管N7的电流瞬间增加会让电压恢复模块130的第一输入端的电压瞬间降低，此时，电压恢复模块130的充电PMOS管P0导通，供电端的电流经充电PMOS管P0对运算放大器的输出端充电，使得运算放大器G1的输出电压Vout1的电压值恢复为未发生变化前的值。

在一示例中，如图3所示，第一偏置MOS管组件包括偏置NMOS管N11与偏置PMOS管P11，第二偏置MOS管组件包括偏置NMOS管N12与偏置PMOS管P12，偏置NMOS管N11的漏极与偏置PMOS管P11的源极共同引出第一偏置MOS管组件的第一端口，偏置NMOS管N11的源极与偏置PMOS管P11的漏极共同引出第一偏置MOS管组件的第二端口，偏置NMOS管N12的漏极与偏置PMOS管P12的源极共同引出第二偏置MOS管组件的第一端口，偏置NMOS管N12的源极与偏置PMOS管P12的漏极共同引出第二偏置MOS管组件的第二端口，第一偏置MOS管组件的偏置NMOS管N11的栅极与第五偏置电压VB5电性连接，第一偏置MOS管组件的偏置PMOS管P11的栅极与第六偏置电压VB6电性连接，第二偏置MOS管组件的偏置NMOS管N12的栅极与第七偏置电压VB7电性连接，第二偏置MOS管组件的偏置PMOS管P12的栅极与第八偏置电压VB8电性连接。这样一来，分别通过不同的偏置电压使得相应的MOS导通来形成相应的偏置MOS管组件，使得电流流过偏置MOS管组件时，可对相应的偏置MOS管组件的两端邻近的MOS管的电压电流起到一定的微调作用。

如图3所示，针对图1所示的运算放大器G1的输出电压Vout1降低的情形，本实施例的瞬态恢复电路100在常规响应模块110之外，还增设了快速响应模块120，以在运算放大器G1的输出电压Vout1降低瞬间，将引起其降低的第一开关信号变化，导入快速响应模块120，以通过快速响应模块120新增加一个对电压恢复模块130的第一输入端的放电路径，使得电压恢复模块130的第一输入端可以提早降压，让电压恢复模块130的充电PMOS管P0对运算放大器G1的输出端提早充电，同时，新的放电路径亦可配合原有的放电路径使得电压恢复模块130的第一输入端的电压变得更低，进而增强充电PMOS管P0的充电能力，最终，充电PMOS管P0的提早充电及充电能力的增强，均可使得运算放大器G1的输出电压Vout1的电压值提早恢复为未发生变化前的值，以达到加速运算放大器G1的输出电压Vout1的回复时间。

此时，如图3所示，快速响应模块120具体可包括第一信号产生单元（未图示）以及第一快速响应单元121，其中，第一信号产生单元配置为在第一开关信号变化下使得运算放大器的输出电压降低时，基于第一开关信号变化产生第一控制信号PU1；第一快速响应单元121配置为在第一控制信号PU1下使得若干MOS管同时导通以形成一放电路径，以通过该放电路径来使得电压恢复模块130的第一输入端的输入电压提早降低。该第一开关信号变化具体可为图1所示，开关信号由第一开关状态（SW1、SW3、SW4关，SW2开）切换到第二开关状态(SW1开，SW2、SW3、SW4关)，基于第一开关信号变化产生第一控制信号PU1具体可以是基于上述状态切换通过相应的逻辑门电路产生一个控制信号，作为上述第一控制信号PU1。例如，如图4所示，该逻辑门电路（即第一信号产生单元）具体可包括第一与门电路U1及第一反相器U2，第一与门电路U1的第一输入端接入第一反相器U2的输出端，第一与门电路U1的第二输入端及第一反相器U2的输入端均接入第一开关SW1的变化信号，第一开关SW1为在第一开关信号变化下，由低电平信号切换为高电平信号的开关。最终，第一反相器U2的输出端输出的信号为图5所示的SW1/，第一与门电路U1的输出端输出为图5所示的PU1信号。

在一些示例中，第一快速响应单元121具体可包括在第一控制信号PU1下导通的第三偏置MOS管组件、第八NMOS管N8与第九NMOS管N9，第三偏置MOS管组件的第一端口与电压恢复模块130的第一输入端电性连接，第三偏置MOS管组件的第二端口与第八NMOS管N8的漏极电性连接，第八NMOS管N8的源极与第九NMOS管N9的漏极电性连接，第九NMOS管N9的源极接地，第八NMOS管N8的栅极在第一控制信号PU1下与第四偏置电压电性连接，第九NMOS管N9的栅极在第一控制信号PU1下与第一偏置MOS管组件的第二端口电性连接，使得第四NMOS管N4、第五NMOS管N5、第八NMOS管N8以及第九NMOS管N9之间形成一个电流镜架构。第三偏置MOS管组件具体可包括偏置NMOS管N13与偏置PMOS管P13，偏置NMOS管N13的漏极与偏置PMOS管P13的源极共同引出第一端口，偏置NMOS管N13的源极与偏置PMOS管P13的漏极共同引出第二端口，偏置NMOS管N13的栅极在第一控制信号PU1下与第七偏置电压VB7电性连接，偏置PMOS管P13的栅极在第一控制信号PU1下与第八偏置电压VB8电性连接。

此时，由于第一控制信号PU1在第一开关信号变化下会呈现为高电平导通状态，因而，会同时开启第三偏置MOS管组件、第八NMOS管N8以及第九NMOS管N9，使得电压恢复模块130的第一输入端的电流迅速经第三偏置MOS管组件、第八NMOS管N8以及第九NMOS管N9到地流走，进而使得电压恢复模块130的第一输入端的电压可以提早降压，进而让电压恢复模块130的充电PMOS管P0对运算放大器G1的输出端提早充电，同时，新的放电路径亦可配合原有的放电路径使得电压恢复模块130的第一输入端的电压变得更低，进而增强充电PMOS管P0的充电能力，最终，充电PMOS管P0的提早充电及充电能力的增强均可使得运算放大器G1的输出电压Vout1的电压值提早恢复为未发生变化前的值，以达到加速运算放大器G1的输出电压Vout1的回复时间。

基于上述可知，第一快速响应单元121的目的在于启动后，可以使得电压恢复模块130的第一输入端的电流迅速经地流走，进而使得电压恢复模块130的第一输入端的电压可以提早降压，因而，在一些示例中，如图6所示，第一快速响应单元121亦可简化为包括在第一控制信号PU1下导通的快速放电NMOS管N1，快速放电NMOS管N1的栅极在第一控制信号PU1下与第九偏置电压VB9电性连接，快速放电NMOS管N1的漏极与电压恢复模块130的第一输入端电性连接，快速放电NMOS管N1的源极接地。此时，由于第一控制信号PU1在第一开关信号变化下会呈现为高电平导通状态，因而，会开启快速放电NMOS管N1，使得电压恢复模块130的第一输入端的电流迅速经快速放电NMOS管N1到地流走，进而使得电压恢复模块130的第一输入端的电压可以提早降压，进而让电压恢复模块130的充电PMOS管P0对运算放大器G1的输出端提早充电，同时，新的放电路径亦可配合原有的放电路径使得电压恢复模块130的第一输入端的电压变得更低，进而增强充电PMOS管P0的充电能力，最终，充电PMOS管P0的提早充电及充电能力的增强，使得运算放大器G1的输出电压Vout1的电压值提早恢复为未发生变化前的值，以达到加速运算放大器G1的输出电压Vout1的回复时间。在一实施例中，如图2及图7所示，以运算放大器的输出电压变化为运算放大器的输出电压升高时，再对本申请的瞬态恢复电路100进一步说明。此时，常规响应模块110具体可配置为在运算放大器的输出电压升高时，通过多个MOS管组合形成的多级响应电路，做出电压降低处理的常规响应，以启动电压恢复模块130。快速响应模块120具体可配置为在运算放大器的输出电压升高时，通过若干MOS管组合形成的一级响应电路，做出电压降低处理的快速响应，以配合常规响应模块110加快启动电压恢复模块130及增强电压恢复模130块的电压恢复能力。电压恢复模块130具体可配置为启动后，降低运算放大器的输出电压，使得运算放大器的输出电压恢复为初始状态。

需要说明的是，本示例中运算放大器的输出电压降低的情形具体可针对图1所示的运算放大器G2，通过上文可知，当出现第二开关信号变化，即开关信号由第二开关状态切换到第一开关状态时，运算放大器G2的输出电压Vout2会瞬间升高，即Vout2升高，此时，需启动本申请的瞬态恢复电路100，来使得Vout2恢复为初始状态，即Vout2的电压值恢复为未发生变化前的值。

如图7所示，本实施例的电压恢复模块130同样包括充电PMOS管P0和放电NMOS管N0，充电PMOS管P0的源极与供电端电性连接，充电PMOS管P0的漏极及放电NMOS管N0的漏极均与运算放大器的输出端进行电性连接。放电NMOS管N0的源极接地，充电PMOS管P0的栅极引出电压恢复模块130的第一输入端，放电NMOS管N0的栅极引出电压恢复模块130的第二输入端。这样一来，当放电NMOS管N0的栅极的输入电压升高时，即使得电压恢复模块130的第二输入端的输入电压升高，此时，电压恢复模块130的放电NMOS管N0导通，运算放大器G2的输出端的电流经放电NMOS管N0到地流走，即对运算放大器的输出端进行放电处理，使得运算放大器G2的输出电压Vout2的电压值恢复为未发生变化前的值。

如图7所示，本示例的常规响应模块110同样包括一级响应单元111、第一二级响应单元112以及第二二级响应单元113，区别仅在于，第二NMOS管N2的栅极与预设参考电压（该值与相应的运算放大器恒定输出的电压值相同，本实施例具体可为运算放大器G2的输出电压Vout2未升高前的电压值）电性连接。此时，由于第一PMOS管P1与第三PMOS管P3的漏极电流恒定且相等，而第一PMOS管P1的漏极电流又会分支给第一NMOS管N1的漏极与第二PMOS管P2的源极，第三PMOS管P3的漏极电流又会分支给第二NMOS管N2的漏极与第四PMOS管P4的源极，因而，当运算放大器的输出端的电压升高时，使得第一NMOS管N1的漏极电流瞬间增加，而第二NMOS管N2的漏极电流瞬间减少时，第二PMOS管P2的源极电流会紧跟着同步瞬间减少，第四PMOS管P4的源极电流会紧跟着同步瞬间增加。接着，由于第二PMOS管P2的源极电流会沿着第一偏置MOS管组件往下流到第四NMOS管N4与第五NMOS管N5，因而，第四NMOS管N4的电流与第五NMOS管N5的电流亦会跟着第二PMOS管P2的源极电流的瞬间减少而瞬间减少；而第四NMOS管N4、第五NMOS管N5、第六NMOS管N6以及第七NMOS管N7之间形成电流镜架构，使得第七NMOS管N7的电流也会瞬间减少。这样一来，第四PMOS管P4的源极电流瞬间增加以及第七NMOS管N7的电流瞬间减少会让电压恢复模块130的第二输入端的电压瞬间升高，此时，电压恢复模块130的放电NMOS管N0导通，运算放大器G2的输出端的电流经放电NMOS管N0到地流走，即对运算放大器的输出端进行放电处理，使得运算放大器G2的输出电压Vout2的电压值恢复为未发生变化前的值。

如图7所示，针对图1所示的运算放大器G2的输出电压Vout2升高的情形，本实施例的瞬态恢复电路100在常规响应模块110之外，还增设了快速响应模块120，以在运算放大器G2的输出电压Vout2升高瞬间，将引起其升高的第二开关信号变化，导入快速响应模块120，以通过快速响应模块120新增加一个电压恢复模块130的第二输入端的充电路径，使得电压恢复模块130的第二输入端可以提早升压，让电压恢复模块130的放电PMOS管N0对运算放大器G2的输出端提早放电，同时，新的充电路径亦可配合原有的充电路径使得电压恢复模块130的第二输入端的电压变得更高，进而增强放电PMOS管N0的放电能力，最终，放电PMOS管N0的提早放电及放电能力的增强，均可使得运算放大器G2的输出电压Vout2的电压值提早恢复为未发生变化前的值，以达到加速运算放大器G2的输出电压Vout2的回复时间。

此时，如图7所示，本实施例的快速响应模块120具体可包括第二信号产生单元（未图示）以及第二快速响应单元122，其中，第二信号产生单元配置为在第二开关信号变化下使得运算放大器的输出电压升高时，基于第二开关信号变化产生第一控制信号PU2；第二快速响应单元122配置为在第二控制信号PU2下使得若干MOS管同时导通以形成一充电路径，以通过该充电路径来使得电压恢复模块130的第二输入端的输入电压提早升高。该第二开关信号变化具体可为图1所示，开关信号由第二开关状态(SW1开，SW2、SW3、SW4关)切换到第一开关状态（SW1、SW3、SW4关，SW2开），基于第二开关信号变化产生第二控制信号PU2具体可以是基于上述状态切换通过相应的逻辑门电路产生一个控制信号，作为上述第二控制信号PU2。例如，如图8所示，该逻辑门电路（即第二信号产生单元）具体可包括第二与门电路U3及第二反相器U4，第二与门电路U3的第一输入端接入第二反相器U4的输出端，第二与门电路U3的第二输入端及第二反相器U4的输入端均接入第二开关SW2的变化信号，第二开关SW2为在第二开关信号变化下，由低电平信号切换为高电平信号的开关。最终，第二反相器U4的输出端输出的信号为图9所示的SW2/，第二与门电路U3的输出端输出为图9所示的PU2信号。

在一些示例中，第二快速响应单元122具体可包括在第二控制信号PU2下导通的第四偏置MOS管组件、第五PMOS管P5与第六PMOS管P6，第五PMOS管P5的源极与供电端电性连接，第五PMOS管P5的漏极与第六PMOS管P6的源极电性连接，第六PMOS管P6的漏极与第四偏置MOS管组件的第一端口电性连接，第四偏置MOS管组件的第二端口与电压恢复模块130的第二输入端电性连接，第五PMOS管P5的栅极在第二控制信号PU2下与第二偏置电压VB2电性连接，第六PMOS管P6的栅极在第二控制信号下与第三偏置电压VB3电性连接。第四偏置MOS管组件具体可包括偏置NMOS管N14与偏置PMOS管P14，偏置NMOS管N14的漏极与偏置PMOS管P14的源极共同引出第一端口，偏置NMOS管N14的源极与偏置PMOS管P14的漏极共同引出第二端口，偏置NMOS管N14的栅极在第二控制信号PU2下与第七偏置电压VB7电性连接，偏置PMOS管P14的栅极在第二控制信号PU2下与第八偏置电压VB8电性连接。

此时，由于第二控制信号PU2在第二开关信号变化下会呈现为高电平导通状态，因而，会同时开启第四偏置MOS管组件、第五PMOS管P5以及第六PMOS管P6，使得供电端的电流迅速经第五PMOS管P5、第六PMOS管P6以及第四偏置MOS管组件流向使得电压恢复模块130的第二输入端，进而使得电压恢复模块130的第二输入端的电压可以提早升压，进而让电压恢复模块130的放电NMOS管N0对运算放大器G2的输出端提早放电，同时，新的充电路径亦可配合原有的充电路径使得电压恢复模块130的第二输入端的电压变得更高，进而增强放电NMOS管N0的放电能力，最终，放电NMOS管N0的提早放电及放电能力的增强均可使得运算放大器G2的输出电压Vout2的电压值提早恢复为未发生变化前的值，以达到加速运算放大器G2的输出电压Vout2的回复时间。

基于上述可知，第二快速响应单元122的目的在于启动后，可以使得电压恢复模块130的第二输入端的电流迅速增大，进而使得电压恢复模块130的第二输入端的电压可以提早升压，因而，在一些示例中，如图10所示，第二快速响应单元122亦可简化为包括在第二控制信号PU2下导通的快速充电PMOS管P1，快速充电PMOS管P1的栅极在第二控制信号PU2下与第十偏置电压VB10电性连接，快速充电PMOS管P1的源极与供电端电性连接，快速充电PMOS管P1的漏极与电压恢复模块130的第二输入端电性连接。此时，由于第二控制信号PU2在第二开关信号变化下会呈现为高电平导通状态，因而，会开启快速充电PMOS管P1，使得电压恢复模块130的第二输入端的电流迅速增大，进而使得电压恢复模块130的第二输入端的电压可以提早升压，进而让电压恢复模块130的放电NMOS管N0对运算放大器G2的输出端提早放电，同时，新的充电路径亦可配合原有的充电路径使得电压恢复模块130的第二输入端的电压变得更高，进而增强放电NMOS管N0的放电能力，最终，放电NMOS管N0的提早放电及放电能力的增强均可使得运算放大器G2的输出电压Vout2的电压值提早恢复为未发生变化前的值，以达到加速运算放大器G2的输出电压Vout2的回复时间。

尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能（例如其在功能上是等价的）的任意组件（除非另外指示），即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。

即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

另外，在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims

1.一种瞬态恢复电路，其特征在于，包括常规响应模块、快速响应模块以及电压恢复模块，其中，

所述电压恢复模块，包括充电PMOS管和放电NMOS管，所述充电PMOS管的栅极引出第一输入端，所述放电NMOS管的栅极引出第二输入端，配置为启动后，将所述运算放大器的输出电压恢复为初始状态；

其中，所述运算放大器的输出电压变化为所述运算放大器的输出电压降低时，所述快速响应模块包括第一信号产生单元以及第一快速响应单元，所述第一信号产生单元配置为在第一开关信号变化下使得运算放大器的输出电压降低时，基于所述第一开关信号变化产生第一控制信号，所述第一快速响应单元配置为在所述第一控制信号下使得所述若干MOS管同时导通以在所述电压恢复模块的第一输入端形成一放电路径；和/或，所述运算放大器的输出电压变化为所述运算放大器的输出电压升高时，所述快速响应模块包括第二信号产生单元以及第二快速响应单元，所述第二信号产生单元配置为在第二开关信号变化下使得运算放大器的输出电压升高时，基于所述第二开关信号变化产生第二控制信号，所述第二快速响应单元配置为在所述第二控制信号下使得所述若干MOS管同时导通以在所述电压恢复模块的第二输入端形成一充电路径。

2.根据权利要求1所述的瞬态恢复电路，其特征在于，所述运算放大器的输出电压变化为所述运算放大器的输出电压降低时，

3.根据权利要求1所述的瞬态恢复电路，其特征在于，所述运算放大器的输出电压变化为所述运算放大器的输出电压升高时，

4.根据权利要求2或3所述的瞬态恢复电路，其特征在于，所述充电PMOS管的源极与供电端电性连接，所述充电PMOS管的漏极及所述放电NMOS管的漏极均与所述运算放大器的输出端进行电性连接，所述放电NMOS管的源极接地。

5.根据权利要求2或3所述的瞬态恢复电路，其特征在于，所述常规响应模块包括一级响应单元、第一二级响应单元以及第二二级响应单元，其中，

6.根据权利要求5所述的瞬态恢复电路，其特征在于，所述第一偏置MOS管组件与所述第二偏置MOS管组件均包括偏置NMOS管与偏置PMOS管，所述偏置NMOS管的漏极与所述偏置PMOS管的源极共同引出所述第一端口，所述偏置NMOS管的源极与所述偏置PMOS管的漏极共同引出所述第二端口，所述第一偏置MOS管组件的所述偏置NMOS管的栅极与第五偏置电压电性连接，所述第一偏置MOS管组件的所述偏置PMOS管的栅极与第六偏置电压电性连接，所述第二偏置MOS管组件的所述偏置NMOS管的栅极与第七偏置电压电性连接，所述第二偏置MOS管组件的所述偏置PMOS管的栅极与第八偏置电压电性连接。

7.根据权利要求1所述的瞬态恢复电路，其特征在于，所述第一信号产生单元包括第一与门电路及第一反相器，所述第一与门电路的第一输入端与第一反相器的输出端电性连接，所述第一与门电路的第二输入端及所述第一反相器的输入端均接入第一开关的变化信号，所述第一开关为在所述第一开关信号变化下，由低电平信号切换为高电平信号的开关。

8.根据权利要求5所述的瞬态恢复电路，其特征在于，所述第一快速响应单元包括在所述第一控制信号下导通的第三偏置MOS管组件、第八NMOS管以及第九NMOS管，所述第三偏置MOS管组件的第一端口与所述电压恢复模块的第一输入端电性连接，所述第三偏置MOS管组件的第二端口与所述第八NMOS管的漏极电性连接，所述第八NMOS管的源极与所述第九NMOS管的漏极电性连接，所述第九NMOS管的源极接地，所述第八NMOS管的栅极在所述第一控制信号下与所述第四偏置电压电性连接，所述第九NMOS管的栅极在所述第一控制信号下与所述第一偏置MOS管组件的第二端口电性连接。

9.根据权利要求8所述的瞬态恢复电路，其特征在于，所述第三偏置MOS管组件包括偏置NMOS管与偏置PMOS管，所述偏置NMOS管的漏极与所述偏置PMOS管的源极共同引出所述第一端口，所述偏置NMOS管的源极与所述偏置PMOS管的漏极共同引出所述第二端口，所述偏置NMOS管的栅极在所述第一控制信号下与第七偏置电压电性连接，所述偏置PMOS管的栅极在所述第一控制信号下与第八偏置电压电性连接。

10.根据权利要求1所述的瞬态恢复电路，其特征在于，所述第一快速响应单元包括在所述第一控制信号下导通的快速放电NMOS管，所述快速放电NMOS管的栅极在所述第一控制信号下与第九偏置电压电性连接，所述快速放电NMOS管的漏极与所述电压恢复模块的第一输入端电性连接，所述快速放电NMOS管的源极接地。

11.根据权利要求1所述的瞬态恢复电路，其特征在于，所述第二信号产生单元包括第二与门电路及第二反相器，所述第二与门电路的第一输入端与第二反相器的输出端电性连接，所述第二与门电路的第二输入端及所述第二反相器的输入端均接入第二开关的变化信号，所述第二开关为在所述第二开关信号变化下，由低电平信号切换为高电平信号的开关。

12.根据权利要求1所述的瞬态恢复电路，其特征在于，所述第二快速响应单元包括在所述第二控制信号下导通的第四偏置MOS管组件、第五PMOS管以及第六PMOS管，所述第五PMOS管的源极与供电端电性连接，所述第五PMOS管的漏极与所述第六PMOS管的源极电性连接，所述第六PMOS管的漏极与所述第四偏置MOS管组件的第一端口电性连接，所述第四偏置MOS管组件的第二端口与所述电压恢复模块的第二输入端电性连接，所述第五PMOS管的栅极在所述第二控制信号下与所述第二偏置电压电性连接，所述第六PMOS管的栅极在所述第二控制信号下与所述第三偏置电压电性连接。

13.根据权利要求12所述的瞬态恢复电路，其特征在于，所述第四偏置MOS管组件包括偏置NMOS管与偏置PMOS管，所述偏置NMOS管的漏极与所述偏置PMOS管的源极共同引出所述第一端口，所述偏置NMOS管的源极与所述偏置PMOS管的漏极共同引出所述第二端口，所述偏置NMOS管的栅极在所述第二控制信号下与第七偏置电压电性连接，所述偏置PMOS管的栅极在所述第二控制信号下与第八偏置电压电性连接。

14.根据权利要求1所述的瞬态恢复电路，其特征在于，所述第二快速响应单元包括在所述第二控制信号下导通的快速充电PMOS管，所述快速充电PMOS管的栅极在所述第二控制信号下与第十偏置电压电性连接，所述快速充电PMOS管的源极与供电端电性连接，所述快速充电PMOS管的漏极与所述电压恢复模块的第二输入端电性连接。