JP3983124B2 - 電源回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば液晶パネルなどの容量性負荷を駆動するために用いられる電源回路に関する。
【０００２】
【従来の技術】
図１５は、液晶表示装置の概略を示すブロック図である。図１６は、図１５の液晶パネルに対する印加電圧を示す図表である。以下、これらの図面に基づき説明する。
【０００３】
液晶表示装置７８においては、液晶パネル８０を駆動するために、複数の電圧レベルを出力できる液晶駆動用電源回路８２が必要である。液晶駆動用電源回路８２から出力された複数の電圧レベルは、出力ドライバ８４１，８４２で選択されてコモン電極８６１（ＣＯＭ）及びセグメント電極８６２（ＳＥＧ）に出力される。これにより、液晶パネル８０に駆動電圧が印加される。この駆動電圧は例えば一フレーム毎に極性を反転させる（ＦＲＡＭ＋，ＦＲＡＭ−）。
【０００４】
液晶駆動用電源回路８２は、最高電圧ＶＬＣＤをストリング抵抗Ｒ１〜Ｒ５にて分圧し、液晶駆動に最適な複数の電圧レベルを生成する。そして、容量性負荷である液晶パネル８０を駆動するため、ボルテージフォロワ・アンプＡ１〜Ａ４にてインピーダンス変換をしている。このボルテージフォロワ・アンプＡ１〜Ａ４は、片側（充電又は放電）の駆動能力が強く、もう片側がバイアス電流で制限された構成である。このようなアンプには、液晶駆動用として低消費電力であることも絶対条件であるため、出力段における貫通電流が流れにくいタイプのシングルエンド型アンプが使われている。
【０００５】
ただし、一つの出力レベルに対して一方向（充電又は放電）のみの駆動能力しか無いため、外部からのノイズによる電圧変動、アンプ駆動による過充電又は過放電、フレーム切替時における逆方向の電流の流れ込み又は流れ出しなどに対して、逆方向へ変動した分は制限されたバイアス電流でしかレベルを戻せない。そのため、元のレベルへ戻るまでに時間を要するので、駆動レベル（ＶＬＣ１〜ＶＬＣ４）の平均電圧がシフトして表示に影響が出る。そこで、図１５に見られるような外付けパス用コンデンサ（いわゆるパスコン）Ｃ０を付けることにより逆方向の電圧変動を防いでいる。しかし、近年、液晶表示装置７８の小型化及び低価格化に伴い、外付けパスコンＣ０が不要で、かつ、従来同等の貫通電流の少ないアンプへの要求、すなわち低消費電力で双方向駆動能力（プッシュプル化）アンプの要求が強くなっている。
【０００６】
これらの要求に対して、能力の異なる二個のシングルエンド型アンプを用いてプッシュプル化を実現した例が特開平１０−２３２３８３号公報に開示されている。図１７は、同公報に開示された液晶駆動用電源回路を示すブロック図である。図１８は、図１７の液晶駆動用電源回路に含まれる充電型アンプと放電型アンプとの内部構成を示す回路図である。以下、これらの図面に基づき説明する。
【０００７】
図１７に示すように、液晶駆動用電源回路１００は、電源電圧ＶDDの供給を受けて、ｎ倍の高電位の電源電圧ＶLCDを生成して出力するＤＣＤＣコンバータ１０２と、所定の基準電圧ＶREFを入力して増幅して出力するアンプ（増幅器）１０３と、アンプ１０３の出力端と接地点との間に直列接続されてブリーダ抵抗回路１０１を形成する抵抗１１０〜１１８と、それぞれ非反転入力端子にブリーダ抵抗回路１０１の各分圧電圧出力が入力され、反転入力端子に各出力電圧が入力される充電型アンプ１０４及び放電型アンプ１０５とを備えている。
【０００８】
また、図１８に示す充電型アンプ１０４及び放電型アンプ１０５は、図１７に示す液晶駆動用電源回路１００において出力電圧Ｖ02を出力する電源回路１００Ａを抜き出したものである。一対の充電型アンプ１０４及び放電型アンプ１０５は、プッシュプル接続による組み合わせ回路を構成している。充電型アンプ１０４は、ＰＭＯＳトランジスタ１１９，１２０，１２４と、ＮＭＯＳトランジスタ１２１，１２２と、定電流源１２３，１２６と、コンデンサ１２５とを備えている。放電型アンプ１０５は、ＰＭＯＳトランジスタ１２８，１２９と、ＮＭＯＳトランジスタ１３０，１３１，１３４と、定電流源１２７，１３３と、コンデンサ１３２とを備えている。
【０００９】
まず、図１７を参照して、液晶駆動用電源回路１００の総合動作について説明する。ＤＣＤＣコンバータ１０２より出力される高電位電圧ＶLCDは、アンプ１０３、各充電型アンプ１０４及び放電型アンプ１０５に供給される。アンプ１０３からは、基準電圧ＶREFが増幅されて電圧Ｖ1が出力され、液晶駆動レベルの最高出力に対応する充電型アンプ１０４の非反転入力端子に入力されて、当該充電型アンプ１０４からは、液晶駆動レベルの最大レベルに対応する出力電圧ＶO1が出力されるとともに、ブリーダ抵抗回路１０１にも供給される。ブリーダ抵抗回路１０１においては、抵抗１１０〜１１８により電圧Ｖ1が抵抗分割されて、それぞれ対応する充電型アンプ１０４及び放電型アンプ１０５の非反転入力端子に入力される。これにより、各分割電圧を入力とする一対の充電型アンプ１０４と放電型アンプ１０５とのプッシュプル接続による組み合わせ回路からは、それぞれ各液晶駆動レベルに対応する出力電圧ＶO2，ＶO3，ＶO4，ＶO5が出力される。すなわち、液晶駆動用電源回路１００においては、５レベルの液晶駆動レベルに対応する出力電圧ＶO1〜ＶO5が生成されて出力される。
【００１０】
次に、図１８を参照して、プッシュプル接続される充電型アンプ１０４及び放電型アンプ１０５の動作について説明する。上述のように、ブリーダ抵抗回路１０１による分割電圧により、放電型アンプ１０５に含まれるＰＭＯＳトランジスタ１２９のゲートには、分圧電圧Ｖ2が印加されており、また充電型アンプ１０４に含まれるＮＭＯＳトランジスタ１２２のゲートには、分圧電圧Ｖ3が印加されている。言うまでもなくＶ2＞Ｖ3であり、プッシュプル接続される充電型アンプ１０４及び放電型アンプ１０５に対しては、常に、放電型アンプ１０５に印加される分圧電圧の方が高レベルとなるように設定される。充電時においては、充電型アンプ１０４内のＰＭＯＳトランジスタ１２４は十分な充電能力を有しており、アンプ１０３より出力される電圧Ｖ1の立ち上がり入力に対応して、分圧電圧Ｖ3を非反転入力端子に受けてＮＭＯＳトランジスタ１２２が稼働し、ＰＭＯＳトランジスタ１２４は正常に機能して、充電型アンプとして正常に動作する。
【００１１】
しかしながら、ＰＭＯＳトランジスタ１２４は、定電流源１２６の電流値に制約されて放電時に対する十分な放電能力がなく、動作機能として放電に対応できない状態となる。このために、放電時においては、充電型アンプ１０４の代わりに、放電型アンプ１０５が動作する状態となる。すなわち、放電時においては、分圧電圧Ｖ2を放電型アンプ５の非反転入力端子に受けて、当該放電型アンプ１０５に含まれるＰＭＯＳトランジスタ１２９が稼働し、ＮＭＯＳトランジスタ１３４が十分な放電能力を有する状態となって、放電型アンプ１０５により正常に放電動作が行われる。しかしながら、この放電型アンプ１０５においても、充電型アンプ１０４と同様に、定電流源１３３の電流値に制約されて、充電時における動作機能に対応することが不可能である。
【００１２】
図１８に示す充電型アンプ１０４及び放電アンプ１０５のプッシュプル接続による出力段においては、当該電圧出力レベルは、常時、充電型アンプ１０４の出力電圧レベルよりも高いレベルにあることが動作上の必要条件となっている。この必要条件が保持されず、充電型アンプ１０４の出力レベルが放電アンプ１０５の出力レベルよりも高い場合には、ＰＭＯＳトランジスタ１２４及びＮＭＯＳトランジスタ１３４を通して、高電位電圧ＶLCDと接地点との間が短絡状態となる。この短絡状態に対処するためには、放電型アンプ１０５に対する入力電圧としては、充電型アンプ１０４の入力電圧よりも高い電圧レベルを入力し、当該放電アンプ１０５のオフセット電圧にばらつきが存在するような状態においても、放電型アンプ１０５の出力レベルとしては、常に充電型アンプ１０４の出力レベルよりも高い状態を保持できるようにすることが必要不可欠となる。
【００１３】
【発明が解決しようとする課題】
しかしながら、充電型アンプ１０４及び放電アンプ１０５は、それぞれ発振を防止するためのコンデンサ１２５，１３２が設けられているので、負荷変動に対する応答が遅いという問題があった。負荷変動に対する応答性が悪いと、液晶パネルのフリッカ等の原因となる。
【００１４】
【発明の目的】
そこで、本発明の主な目的は、負荷変動に対する応答性を改善した電源回路をを提供することにある。換言すると、本発明の目的は、シングルエンド型アンプで異なる特性のアンプを２〜３個使うことにより、又は異なる２〜３種類の特性をアンプに持たせる制御をすることにより、貫通電流が少なく、波形歪みの少なく、貫通電流が発生しにくい汎用的な駆動アンプ回路を実現するものである。
【００１５】
【課題を解決するための手段】
請求項１記載の電源回路は、二つともボルテージフォロワとして動作する放電型低速アンプ及び充電型高速アンプを備え、これらの放電型低速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、放電型低速アンプの入力端子と充電型高速アンプの入力端子との間には、放電型低速アンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されている。
【００１６】
負荷変動によって出力電圧が一定以上高くなると、放電型低速アンプが動作して出力電圧を下げる。このとき、充電型高速アンプは充電型ゆえに動作しない。一方、負荷変動によって出力電圧が一定以上低くなると、充電型高速アンプが動作して出力電圧を高速で上げる。このとき、放電型低速アンプは放電型ゆえに動作しない。また、放電型低速アンプと充電型高速アンプとは、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通電流の発生が抑えられる。一般に低速アンプが発振しにくいのに対して、高速アンプは発振しやすい。本発明では、発振しやすい高速アンプが発振しにくい低速アンプに並列接続されているので、電源回路としては発振しにくいものとなる。なぜなら、高速アンプが発振すれば低速アンプも並列接続されているので発振しなければならず、そのような現象は起こり難いからである。したがって、発振を抑えつつ高速応答化が図れる。
【００１７】
請求項２記載の電源回路は、二つともボルテージフォロワとして動作する充電型低速アンプ及び放電型高速アンプを備え、これらの充電型低速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続されたものである。充電型低速アンプの入力端子と放電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加されている。請求項２記載の電源回路は、請求項１記載の電源回路と比べて電圧の極性が反対になるだけであるので、請求項１記載の電源回路と同等の作用を奏する。
【００１８】
請求項３記載の電源回路は、三つともボルテージフォロワとして動作する放電型低速アンプ、充電型高速アンプ及び放電型高速アンプを備え、これらの放電型低速アンプ、充電型高速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、放電型低速アンプの入力端子と充電型高速アンプの入力端子との間には、放電型低速アンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されている。放電型低速アンプの入力端子と放電型高速アンプの入力端子との間には、放電型低速アンプの入力端子よりも放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加されている。
【００１９】
負荷変動によって出力電圧が一定以上高くなると、放電型高速アンプが動作して出力電圧を高速で下げる。このとき、放電型低速アンプは低速ゆえに、充電型高速アンプは充電型ゆえに、それぞれ動作しない。一方、負荷変動によって出力電圧が一定以上低くなると、充電型高速アンプが動作して出力電圧を高速で上げる。このとき、放電型高速アンプ及び放電型低速アンプは放電型ゆえに動作しない。放電型低速アンプは、一定範囲内の出力電圧の変動に対して動作する。また、放電型低速アンプ及び放電型高速アンプと充電型高速アンプとは、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通電流の発生が抑えられる。放電型低速アンプと放電型高速アンプとにも、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる消費電力の増加を抑えられる。本発明では、発振しやすい高速アンプが発振しにくい低速アンプに並列接続されているので、電源回路としては発振しにくいものとなる。したがって、発振を抑えつつ更に高速応答化が図れる。
【００２０】
請求項４記載の電源回路は、三つともボルテージフォロワとして動作する充電型低速アンプ、放電型高速アンプ及び充電型高速アンプを備え、これらの充電型低速アンプ、放電型高速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続されたものである。充電型低速アンプの入力端子と放電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加されている。そして、充電型低速アンプの入力端子と充電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されている。請求項４記載の電源回路は、請求項３記載の電源回路と比べて電圧の極性が反対になるだけであるので、請求項３記載の電源回路と同等の作用を奏する。
【００２１】
請求項５乃至８記載の電源回路は、請求項１乃至４記載の電源回路において、低速アンプは発振防止用のコンデンサを有するために動作が低速であり、高速アンプは発振防止用のコンデンサを有しないために動作が高速である、としたものである。つまり、低速アンプは、コンデンサに対する充放電に時間を要するので、高速アンプに比べて低速になる。
【００２２】
請求項９又は１０記載の電源回路は、請求項１乃至８記載の電源回路において、出力端子同士の接続点と低速アンプとの間に貫通電流抑制用の抵抗器が接続された、としたものである。オフセット電圧の変動やアンプ特性の変動に起因して貫通電流が発生しそうになっても、これを抵抗器が制限する。
【００２３】
請求項１１記載の電源回路は、二つともボルテージフォロワとして動作する放電型低速兼高速アンプ及び充電型高速アンプを備え、これらの放電型低速兼高速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、放電型低速兼高速アンプの入力端子と充電型高速アンプの入力端子との間には、放電型低速兼高速アンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されている。これに加え、放電型低速兼高速アンプには、放電型低速アンプとしての動作と放電型高速アンプとしての動作とのどちらか一方に外部信号に応じて切り替える切替手段が設けられている。例えば、切替手段は、トランジスタなどの電子的スイッチからなる。
【００２４】
負荷変動によって出力電圧が一定以上高くなると、放電型低速兼高速アンプが放電型高速アンプとして動作して出力電圧を高速で下げる。このとき、充電型高速アンプは充電型ゆえに動作しない。一方、負荷変動によって出力電圧が一定以上低くなると、充電型高速アンプが動作して出力電圧を高速で上げる。このとき、放電型低速兼高速アンプは放電型ゆえに動作しない。放電型低速兼高速アンプは、一定範囲内の出力電圧の変動に対して放電型低速アンプとして動作する。また、放電型低速兼高速アンプと充電型高速アンプとは、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通電流の発生が抑えられる。本発明では、発振しやすい高速アンプが発振しにくい低速アンプに並列接続されているので、電源回路としては発振しにくいものとなる。したがって、発振を抑えつつ更に高速応答化が図れる。しかも、放電型低速兼高速アンプは、一つでありながら放電型低速アンプにも放電型高速アンプにも動作するので、小型化にも寄与できる。
【００２５】
請求項１２記載の電源回路は、二つともボルテージフォロワとして動作する充電型低速兼高速アンプ及び放電型高速アンプを備え、これらの充電型低速兼高速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、充電型低速兼高速アンプの入力端子と放電型高速アンプの入力端子との間には、充電型低速兼高速アンプの入力端子よりも放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加されている。これに加え、充電型低速兼高速アンプには、充電型低速アンプとしての動作と充電型高速アンプとしての動作とのどちらか一方に外部信号に応じて切り替える切替手段が設けられている。請求項１２記載の電源回路は、請求項１１記載の電源回路と比べて電圧の極性が反対になるだけであるので、請求項１１記載の電源回路と同等の作用を奏する。
【００２６】
請求項１３記載の電源回路は、請求項３記載の電源回路において、放電型低速アンプ、充電型高速アンプ及び放電型高速アンプと出力端子同士の接続点との間に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられたものである。各アンプが積極的に動作していないときに流れるバイアス電流等を遮断できるので、消費電力を低減できる。例えば、スイッチ手段は、トランジスタなどの電子的スイッチからなる。
【００２７】
請求項１４記載の電源回路は、請求項４記載の電源回路において、充電型低速アンプ、充電型高速アンプ及び放電型高速アンプと出力端子同士の接続点との間に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられたものである。請求項１４記載の電源回路は、請求項１３記載の電源回路と比べて電圧の極性が反対になるだけであるので、請求項１３記載の電源回路と同等の作用を奏する。
【００２８】
【発明の実施の形態】
図１［１］は本発明に係る電源回路の第一実施形態を示す回路図であり、図１［２］は本発明に係る電源回路の第二実施形態を示す回路図である。以下、これらの図面に基づき説明する。
【００２９】
第一実施形態の電源回路１０は、二つともボルテージフォロワとして動作する放電型低速アンプ１２Ｎ及び充電型高速アンプ１４ｐを備え、放電型低速アンプ１２Ｎ及び充電型高速アンプ１４ｐの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、放電型低速アンプ１２Ｎの入力端子と充電型高速アンプ１４ｐの入力端子との間には、放電型低速アンプ１２Ｎの入力端子よりも充電型高速アンプ１４ｐの入力端子の方が低電位になるオフセット電圧Ｖｏｆｆ−（＞０）が印加されている。また、出力端子同士の接続点と放電型低速アンプ１２Ｎとの間に、貫通電流抑制用の抵抗器１６が接続されている。オフセット電圧Ｖｏｆｆ−は、例えばブリーダ抵抗回路（図１７参照）によって供給される。
【００３０】
負荷変動によって出力電圧ＶＯＵＴが一定以上高くなると、放電型低速アンプ１２Ｎが動作して出力電圧ＶＯＵＴを下げる。このとき、充電型高速アンプ１４ｐは充電型ゆえに動作しない。一方、負荷変動によって出力電圧ＶＯＵＴが一定以上低くなると、充電型高速アンプ１４ｐが動作して出力電圧を高速で上げる。このとき、放電型低速アンプ１２Ｎは放電型ゆえに動作しない。また、放電型低速アンプ１２Ｎと充電型高速アンプ１４ｐとは、入力電圧ＶＩＮにオフセット電圧分Ｖｏｆｆ−だけの差があるので、同時に動作することによる貫通電流の発生が抑えられる。一般に低速アンプが発振しにくいのに対して、高速アンプは発振しやすい。本実施形態では、発振しやすい充電型高速アンプ１４ｐが発振しにくい放電型低速アンプ１２Ｎに並列接続されているので、電源回路１０としては発振しにくいものとなる。なぜなら、充電型高速アンプ１４ｐが発振すれば放電型低速アンプ１２Ｎも並列接続されているので発振しなければならず、そのような現象は起こり難いからである。したがって、発振を抑えつつ高速応答化が図れる。
【００３１】
第二実施形態の電源回路２０は、二つともボルテージフォロワとして動作する充電型低速アンプ１２Ｐ及び放電型高速アンプ１４ｎを備え、充電型低速アンプ１２Ｐ及び放電型高速アンプ１４ｎの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、充電型低速アンプ１２Ｐの入力端子と放電型高速アンプ１４ｎの入力端子との間には、充電型低速アンプ１２Ｐの入力端子よりも放電型高速アンプ１４ｎの入力端子の方が高電位になるオフセット電圧Ｖｏｆｆ＋（＞０）が印加されている。また、出力端子同士の接続点と充電型低速アンプ１２Ｐとの間に、貫通電流抑制用の抵抗器１６が接続されている。オフセット電圧Ｖｏｆｆ＋は、例えばブリーダ抵抗回路（図１７参照）によって供給される。電源回路２０は、電源回路１０と比べて電圧の極性が反対になるだけであるので、電源回路１０と同等の作用を奏する。
【００３２】
図２は図１における低速アンプの内部構成を示す回路図であり、図２［１］は放電型低速アンプ、図２［２］は充電型低速アンプである。図３は図１における高速アンプの内部構成を示す回路図であり、図３［１］は放電型高速アンプ、図３［２］は充電型高速アンプである。以下、この図面に基づき説明する。
【００３３】
放電型低速アンプ１２Ｎ及び充電型低速アンプ１２Ｐは、図示のとおり、図１８に示す放電型アンプ１０５Ｎ及び充電型アンプ１０４とほぼ同じ構成である。放電型低速アンプ１２Ｎ及び充電型低速アンプ１２Ｐでは、発振防止用の位相補償コンデンサＣｃが出力側に設けられているので、動作が低速になっている。放電型高速アンプ１４ｎ及び充電型高速アンプ１４ｐでは、位相補償コンデンサＣｃがない点を除き、放電型低速アンプ１２Ｎ及び充電型低速アンプ１２Ｐと同じ構成であるので、高速動作が可能になっている。
【００３４】
次に、図１乃至図３に基づき、更に詳しく説明する。
【００３５】
液晶パネルなどの容量性負荷を駆動するアンプは、定期的に容量性負荷（パネル負荷）が接続されても液晶駆動に最適なレベルを維持しなければならない。また、同時に用途的に低消費電力でなければならない。そこで、本発明では、低消費電力で片側方向（充電又は放電）の駆動能力をもつシングルエンド出力型アンプで特性の異なる二個を使い、液晶駆動に最適な低消費電力でかつ貫通電流を抑えたレベル出力用プッシュプルアンプを実現する。
【００３６】
通常表示駆動時において液晶パネルに対する放電又は充電のうち主に使用する方に応じて、図１［１］の電源回路１０又は図１［２］の電源回路２０のいずれか一方が決定される。すなわち、通常表示駆動時において充電が主であれば電源回路２０、放電が主であれば電源回路１０が使用される。ここでは、電源回路２０に関して説明する。なお、電源回路１０については、電源回路２０と駆動方向が逆になるだけであるので、その説明を省略する。
【００３７】
電源回路２０では、定常状態で出力レベルの状態を決定するメインアンプが充電型低速アンプ１２Ｐとなる。充電型低速アンプ１２Ｐは、図２［２］に示すように、内蔵する差動アンプの出力が出力段のＰｃｈ（Ｐチャネル）トランジスタＭＰを駆動するため、負荷に充電する駆動能力を持つ。一方、放電側では、バイアス電流ＩＰｓ１によって制限されているため、負荷駆動能力がほとんど無い。このように、充電型低速アンプ１２Ｐは充電方向の能力をもつシングルエンド型アンプである。
【００３８】
充電型低速アンプ１２Ｐは、ボルテージフォロワとして動作するので、定常状態では、充電方向の出力インピーダンスを低く抑えた形で、入力電圧ＶＩＮをバッファリングしている。その入力電圧ＶＩＮは、正のオフセット電圧Ｖｏｆｆ＋が加えられた状態で放電型高速アンプ１４ｎにも入力される。放電型高速アンプ１４ｎは、充電型低速アンプ１２Ｐよりも高速動作可能なシングルエンド型のボルテージフォロワとして動作し、出力側が充電型低速アンプ１２Ｐと短絡している。この放電型高速アンプ１４ｎは、放電型低速アンプ１２Ｎにおける位相補償コンデンサＣｃを無くしたものであり、放電型低速アンプ１２Ｎよりも１桁以上小さな時定数をもつことにより高速動作するものである。また、放電型高速アンプ１４ｎは、通常時はオフセット電圧Ｖｏｆｆ＋の影響でほとんどＯＦＦ状態であるが、出力電圧ＶＯＵＴの変動分がオフセット電圧Ｖｏｆｆ＋以上になった場合には、ただちに動作して出力電圧ＶＯＵＴの変動分をオフセット電圧Ｖｏｆｆ＋以内に抑える働きをする。
【００３９】
本来、位相補償コンデンサＣｃの削除などにより高速動作を実現させた放電型高速アンプ１４ｎは、単独では発振してしまう。しかし、オフセット電圧Ｖｏｆｆ＋の影響と入力電圧ＶＩＮをバッファリングしている充電型低速アンプ１２Ｐの影響とにより、通常動作時（入力電圧＝出力電圧）においては、放電型高速アンプ１４ｎは、出力をＯＦＦする動作をする。そのため、電源回路２０は、貫通電流が発生したり、発振したりすることはない。また、出力電圧ＶＯＵＴの変動分は、ノイズや外部負荷を通してオフセット電圧Ｖｏｆｆ＋を越えた場合、放電型高速アンプ１４ｎにより短時間にオフセット電圧Ｖｏｆｆ＋近傍まで低減される。そのため、通常駆動時に動作する充電型低速アンプ１２Ｐは、オフセット電圧以下の出力電圧の変動に対応できる能力だけで済む。したがって、充電型低速アンプ１２Ｐのトランジスタのサイズなどのディメンジョンの最小化も可能となる。また、無駄なオーバシュート駆動又はアンダシュート駆動も更に減るので、負荷駆動時における消費電流の低減を実現することが可能になる。
【００４０】
図４［１］は、電源回路１０を用いた液晶表示装置の等価回路図である。図４［２］は、放電型低速アンプ１２Ｎの内部構成を示す回路図である。図５［１］〜図５［５］はそれぞれ電源回路１０の出力電圧を示す波形図である。以下、これらの図面に基づき、電源回路１０の動作を説明する。なお、電源回路２０は、電源回路１０と比べて電圧の極性が反対になるだけであるので、その説明を省略する。
【００４１】
電源回路１０では、入力電圧ＶＩＮをそのまま放電型低速アンプ１２Ｎが入力し、入力電圧ＶＩＮに負のオフセット電圧Ｖｏｆｆ−が与えられた電圧を充電型高速アンプ１４ｐが入力している。放電型低速アンプ１２Ｎ及び充電型高速アンプ１４ｐの出力側は互いの出力端子を短絡した構成になっている。この場合、放電型低速アンプ１２Ｎの代わりに放電型高速アンプ１４ｎを使うことはできない。なぜなら、放電型高速アンプ１４ｎは、位相補償コンデンサＣｃなどを削除して高速動作させているため、充電型高速アンプ１４ｐと組み合わせると発振してしまうからである。
【００４２】
図４［１］における電圧ＶＬ，ＶＨは、パネル駆動電圧レベルであり、ＶＬ＜ＶＨである。ここで、スイッチＳＷ１の接点が電源回路１０側に接続されて、スイッチＳＷ２の接点がＶＬ→ＶＨ→ＶＬと動いた場合を考える。これは、電源回路１０の出力電圧ＶＯＵＴがコモン電極のレベルとして使われ、電圧ＶＬ，ＶＨがセグメント電極のレベルとして使われた場合に相当する（図１５参照）。この場合、図５［１］で示す波形がパネル負荷ＣＬ（コンデンサ）の一端から出力される。
【００４３】
この時、電源回路１０の出力電圧ＶＯＵＴの波形は、図５［２］，［３］のようになる。立上がりに比べて立下りの方が遅いのは、通常動作時の出力レベルを決定する放電型低速アンプ１２Ｎの動作が遅いからである。この立下り時間は放電型低速アンプ１２Ｎの応答速度に比例するが、これが大きくなると液晶パネルの表示に影響を与える。
【００４４】
図４［２］において、放電型低速アンプ１２Ｎにおける出力段のトランジスタＭＮのディメンジョンを例えば二倍にすれば、トランジスタＭＮの駆動電圧が半分で済むので、立下り時間が見かけ上改善する。しかし、放電型低速アンプ１２Ｎ自体の入力電圧に対する応答時間が変わっていないので、図５［４］に見られるようにアンダシュートが発生し、その波形歪みによって表示に影響を与える可能性がある。
【００４５】
この場合、逆方向の駆動能力のある充電型高速アンプ１４ｐのオフセット電圧Ｖｏｆｆ−を低減すれば、波形は改善する。しかし、図５［５］に見られるように、今度は放電型低速アンプ１２Ｎと充電型高速アンプ１４ｐとの間で貫通電流が発生してしまうため、オフセット電圧Ｖｏｆｆ−の設定や駆動能力の設定を液晶パネル毎に行う必要が出てくる。
【００４６】
図６［１］，［２］は、電源回路１０のＤＣ特性を示すグラフである。以下、図１及び図６に基づき説明する。
【００４７】
放電型低速アンプ１２Ｎ及び充電型高速アンプ１４ｐの動作状態を時間的動作（ＡＣ的）として記載した図６［１］で考えると、前述の不具合が発生する理由がわかりやすい。電源回路１０では、図示するように二個のアンプの動作状態しかないため、出力切替時には充電型高速アンプ１４ｐの動作特性しか持ち得ない。また、切替時からレベルが安定するまでの移行期において、放電型低速アンプ１２Ｎ及び充電型高速アンプ１４ｐの状態は、先に説明した各アンプの応答速度、負荷、オフセット電圧等などに依存するので、特に決まっていない。このような電源回路１０，２０の問題を解決する手段が、次に示す第三及び第四実施形態である。
【００４８】
図７［１］は本発明に係る電源回路の第三実施形態を示す回路図であり、図７［２］は本発明に係る電源回路の第四実施形態を示す回路図である。以下、これらの図面に基づき説明する。ただし、図１乃至図３と同じ部分は同じ符号を付すことにより説明を省略する。
【００４９】
第三実施形態の電源回路３０は、三つともボルテージフォロワとして動作する放電型低速アンプ１２Ｎ、充電型高速アンプ１４ｐ及び放電型高速アンプ１４ｎを備え、放電型低速アンプ１２Ｎ、充電型高速アンプ１４ｐ及び放電型高速アンプ１４ｎの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、放電型低速アンプ１２Ｎの入力端子と充電型高速アンプ１４ｐの入力端子との間には、放電型低速アンプ１２Ｎの入力端子よりも充電型高速アンプ１４ｐの入力端子の方が低電位になるオフセット電圧Ｖｏｆｆ−が印加されている。放電型低速アンプ１２Ｎの入力端子と放電型高速アンプ１４ｎの入力端子との間には、放電型低速アンプ１２Ｎの入力端子よりも放電型高速アンプ１４ｎの入力端子の方が高電位になるオフセット電圧Ｖｏｆｆ＋が印加されている。また、出力端子同士の接続点と放電型低速アンプ１２Ｎとの間に、貫通電流抑制用の抵抗器１６が接続されている。オフセット電圧Ｖｏｆｆ−，Ｖｏｆｆ＋は、例えばブリーダ抵抗回路（図１７参照）によって供給される。
【００５０】
負荷変動によって出力電圧ＶＯＵＴが一定以上高くなると、放電型高速アンプ１４ｎが動作して出力電圧ＶＯＵＴを高速で下げる。このとき、放電型低速アンプ１２Ｎは低速ゆえに、充電型高速アンプ１４ｐは充電型ゆえに、それぞれ動作しない。一方、負荷変動によって出力電圧ＶＯＵＴが一定以上低くなると、充電型高速アンプ１４ｐが動作して出力電圧ＶＯＵＴを高速で上げる。このとき、放電型高速アンプ１４ｎ及び放電型低速アンプ１２Ｎは放電型ゆえに動作しない。放電型低速アンプ１２Ｎは、一定範囲内の出力電圧ＶＯＵＴの変動に対して動作する。また、放電型低速アンプ１２Ｎ及び放電型高速アンプ１４ｎと充電型高速アンプ１４ｐとは、入力電圧ＶＩＮにオフセット電圧Ｖｏｆｆ−分だけの差があるので、同時に動作することによる貫通電流の発生が抑えられる。放電型低速アンプ１２Ｎと放電型高速アンプ１４ｎとも、入力電圧ＶＩＮにオフセット電圧Ｖｏｆｆ＋分だけの差があるので、同時に動作することによる消費電力の増加を抑えられる。本発明では、発振しやすい充電型高速アンプ１４ｐ及び放電型高速アンプ１４ｎが発振しにくい放電型低速アンプ１２Ｎに並列接続されているので、電源回路３０としては発振しにくいものとなる。したがって、発振を抑えつつ更に高速応答化が図れる。
【００５１】
第四実施形態の電源回路４０は、三つともボルテージフォロワとして動作する充電型低速アンプ１２Ｐ、放電型高速アンプ１４ｎ及び充電型高速アンプ１４ｐを備え、充電型低速アンプ１２Ｐ、放電型高速アンプ１４ｎ及び充電型高速アンプ１４ｐの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、充電型低速アンプ１２Ｐの入力端子と放電型高速アンプ１４ｎの入力端子との間には、充電型低速アンプ１２Ｐの入力端子よりも放電型高速アンプ１４ｎの入力端子の方が高電位になるオフセット電圧Ｖｏｆｆ＋が印加されている。充電型低速アンプ１２Ｐの入力端子と充電型高速アンプ１４ｐの入力端子との間には、充電型低速アンプ１２Ｐの入力端子よりも充電型高速アンプ１４ｐの入力端子の方が低電位になるオフセット電圧Ｖｏｆｆ−が印加されている。また、出力端子同士の接続点と充電型低速アンプ１２Ｐとの間に、貫通電流抑制用の抵抗器１６が接続されている。オフセット電圧Ｖｏｆｆ−，Ｖｏｆｆ＋は、例えばブリーダ抵抗回路（図１７参照）によって供給される。電源回路４０は、電源回路３０と比べて電圧の極性が逆になるだけであるので、電源回路３０と同等の作用を奏する。
【００５２】
第三及び第四実施形態では、一つのレベル出力用のアンプを三種類のシングルエンド型アンプで構成している。入力電圧をそのままバッファリングするアンプとして、低速かつ低消費電力型のシングルエンド型アンプを使う。このとき、通常表示時に駆動する能力に応じて、すなわち放電を主とするか充電を主とするかに応じて、放電型低速アンプ１２Ｎ又は充電型低速アンプ１２Ｐのどちらか一方に決定する。例えば、通常動作時に充電がメインであれば、通常時には充電側の出力インピーダンスを下げることが必要であるから、差動段の出力が出力段のＰｃｈトランジスタＭＰのゲートを駆動するタイプの充電型低速アンプ１２Ｐとなる。同様に、放電がメインであれば、出力段のＮｃｈトランジスタＭＮを駆動する放電型低速アンプ１２Ｎとなる。
【００５３】
放電型低速アンプ１２Ｎ及び充電型低速アンプ１２Ｐアンプは、出力電圧ＶＯＵＴが安定した時に発振しないように、位相補償コンデンサＣｃが付設されているので、周波数帯域が１〜２桁程度低減している。この周波数帯域は当該アンプの応答速度と等価であり、その応答速度は位相補償コンデンサＣｃとバイアス電流との比にも比例する。したがって、位相補償コンデンサＣｃを付けているこれらのアンプの応答速度は、位相補償コンデンサＣｃを付けないときよりも応答速度が１〜２桁遅くなっている。
【００５４】
放電型低速アンプ１２Ｎにするか又は充電型低速アンプ１２Ｐにするかは、実際の液晶駆動回路では出力端子（ＳＥＧ，ＣＯＭ）の出力レベルと極性との関係の表（図１６）に基づき一義的に決定される。例えば、あるフレームで考えると、出力は選択か非選択かで二値（ＶＬＣｎ，ＶＬＣｍ）をとり得る。この場合、ＶＬＣｍについて考えると、負荷が接続されるのはＶＬＣｎ→ＶＬＣｍの時である。したがって、ＶＬＣｎがＶＬＣｍより高いか低いかにより、ＶＬＣｍを出力するレベルは放電能力又は充電能力が必要となる。フレーム反転も含めるといずれの状態も取り得る場合があるが、フレーム反転自体は１フレームの間に１回しか変化しないため、そのようなフレーム切替時を考慮しなくても良い。
【００５５】
放電型高速アンプ１４ｎ及び充電型高速アンプ１４ｐは、位相補償コンデンサＣｃを無くしたり、バイアス電流を増やしたりすることで、放電型低速アンプ１２Ｎ及び充電型低速アンプ１２Ｐよりも高速動作を可能にしたシングルエンド型アンプである。ここでいう高速アンプは、低速アンプの１／１０以下の時定数すなわち１０倍以上の応答速度を有する。なお、本実施形態では、位相補償コンデンサＣｃをを削除したが、アンプ差動段のバイアス電流を１０倍以上流すことにより１／１０の応答速度を実現することもできる。
【００５６】
放電型低速アンプ１２Ｎ及び充電型低速アンプ１２Ｐの出力側に設けられた抵抗器１６は貫通電流抑制用である。放電型低速アンプ１２Ｎ及び充電型低速アンプ１２Ｐは、入力電圧ＶＩＮに対しては応答が低速であるが、出力電圧ＶＯＵＴが外的要因（例えばノイズ、負荷、高速アンプ駆動等。）により変動した場合、位相補償コンデンサＣｃを介して無駄な充放電をすることがある。抵抗器１６は、それを防ぐためのものであり、抵抗値としては数１０Ω〜数１００Ω程度に設定することにより、放電型高速アンプ１４ｎ及び充電型高速アンプ１４ｐとの干渉を制限している。
【００５７】
図８［１］は、電源回路３０を用いた液晶表示装置の等価回路である。図８［２］は、放電型低速アンプ１２Ｎの内部構成を示す回路図である。図９［１］〜図９［３］はそれぞれ電源回路３０の出力電圧を示す波形図である。以下、これらの図面に基づき、電源回路３０の動作を説明する。なお、電源回路４０は、電源回路３０と比べて電圧の極性が反対になるだけであるので、その説明を省略する。
【００５８】
図８［１］に示す電圧ＶＯＵＴ２，ＶＬ，ＶＨの各レベルは、電源回路３０以外のレベルアンプから出力されたものであるが、単純化して固定電圧として説明する。スイッチＳＷ１が切替わる毎に、電源回路３０の出力端子（出力電圧ＶＯＵＴ）がパネル負荷（コンデンサ）ＣＬに接続される。また、スイッチＳＷ２が交互に切替わる場合も、パネル負荷ＣＬの一端が電圧ＶＬ，ＶＨのどちらかに切替わって接続されるので、電源回路３０の出力端子からパネル負荷ＣＬに対して、レベル維持のために充放電が必要になる。この場合、特に着目しなければならないのは、容量的負荷を駆動するため、従来のＤＣ的な特性だけでなく、時間的（ＡＣ的）な特性に着目する必要があることである。
【００５９】
図９［２］に示すように、出力電圧ＶＯＵＴが所定の値から大幅にずれた場合、オフセット電圧Ｖｏｆｆ＋，Ｖｏｆｆ−をもって対称に配置された放電型高速アンプ１４ｎ及び充電型高速アンプ１４ｐにより駆動されるため、第一及び第二実施形態と異なり出力電圧ＶＯＵＴの波形はほぼ対称になる。また、図９［３］に示すように、放電型高速アンプ１４ｎ及び充電型高速アンプ１４ｐの働きにより、液晶表示に影響しない時間で出力電圧ＶＯＵＴの変動をオフセット電圧Ｖｏｆｆ−，Ｖｏｆｆ＋内に抑える。そのため、放電型低速アンプ１２Ｎを使っても、レベル変動が液晶に与える影響は少ない。
【００６０】
図９で説明すると、放電型低速アンプ１２Ｎは時間ｔ０から時間ｔ２までの応答速度が必要であるが、それより１０倍以上高速動作する放電高速アンプ１４ｎによって時間ｔ１頃には主なレベル駆動は完了している。そのため、放電型低速アンプ１２Ｎが完全に動作する時間ｔ２頃には、出力電圧ＶＯＵＴの変動分がオフセット電圧Ｖｏｆｆ＋程度になるので、放電型低速アンプ１２Ｎの差動電圧も低く抑えられる。したがって、放電型低速アンプ１２Ｎが無駄な充放電をすることは無くなる。
【００６１】
図１０は電源回路３０の動作を示す説明図、図１１は電源回路３０の動作を示すグラフである。以下、図８乃至図１１に基づき、電源回路３０の動作を更に詳しく説明する。
【００６２】
図１０は、電源回路３０を構成する各アンプ動作を時間的に見たものである。電源回路３０の動作は、第一及び第二実施形態と異なり三つの状態を取り得る。すなわち、出力切替時から充電型高速アンプ１４ｐ又は放電型高速アンプ１４ｎが応答している時間（ｔ０〜ｔ１）、充電型高速アンプ１４ｐ又は放電型高速アンプ１４ｎは動作しているが、放電型低速アンプ１２Ｎが応答できない時間（ｔ１〜ｔ２）、放電型低速アンプ１２Ｎが応答し始める時間以降（ｔ２〜）の三つの時間帯における動作である。
【００６３】
図１０から明らかなように、切替時（ｔ０〜ｔ１）に出力電圧ＶＯＵＴがオフセット電圧Ｖｏｆｆ＋，Ｖｏｆｆ−を越えて変動した場合、放電型高速アンプ１４ｎ及び充電型高速アンプ１４ｐはレベル変動の方向に応じていずれか片方が駆動する。このとき、放電型低速アンプ１２Ｎは、応答できないので通常の動作状態（わずかなバイアス電流のみ出力している状態）である。続いて、放電型高速アンプ１４ｎ又は充電型高速アンプ１４ｐの働きによって、出力電圧ＶＯＵＴの変動が、オフセット電圧Ｖｏｆｆ＋，Ｖｏｆｆ−内に収まり始める。
【００６４】
しかし、放電型低速アンプ１２Ｎの応答時間よりも短い場合（ｔ１〜ｔ２）、放電型低速アンプ１２Ｎはまだ応答時間になっていない通常の状態である。そして、充電型高速アンプ１４ｐは、出力電圧ＶＯＵＴ（＝反転入力端子ＩＮ−の入力電圧）の変動分がオフセット電圧Ｖｏｆｆ−以上になると、出力電圧ＶＯＵＴが非反転入力端子ＩＮ＋の入力電圧ＶＩＮよりも高くなるため、出力用の各トランジスタが（バイアス用トランジスタを除き）ＯＦＦする方向に動く。一方、放電型高速アンプ１４ｎも、出力電圧ＶＯＵＴの変動分がオフセット電圧Ｖｏｆｆ＋以下になると、出力電圧ＶＯＵＴが非反転入力端子ＩＮ＋の入力電圧ＶＩＮよりも低くなるため、出力用の各トランジスタがＯＦＦする方向に動く。したがって、放電型低速アンプ１２Ｎ、充電型高速アンプ１４ｐ及び放電型高速アンプ１４ｎの全てのが（バイアス用トランジスタを除いて）ＯＮしていない状態になるので、貫通電流は流れない。
【００６５】
最後に、時間ｔ２〜の頃になると、放電型低速アンプ１２Ｎが動作して出力電圧ＶＯＵＴのレベルを入力電圧ＶＩＮと同じにするので安定状態になる。このとき、放電型低速アンプ１２Ｎは、常に入力電圧ＶＩＮと同じになるように出力電圧ＶＯＵＴを制御する。そのため、充電型高速アンプ１４ｐ及び放電型高速アンプ１４ｎの出力段は、時間ｔ１以降と同様にＯＦＦした状態で安定する。
【００６６】
以上の動作による出力波形は、図９に示す。図９［３］から明らかなように、第一及び第二実施形態における波形よりも、出力電圧の波形歪みが低減されている。また、上記説明と図１０とから明らかなように、貫通電流は流れにくくなっている。
【００６７】
また、図１１［２］，［３］は電源回路３０を構成する三つのアンプそれぞれのＤＣ的な特性（入力差電圧と電流駆動能力との関係）である。図１１［１］は、電源回路３０におけるＤＣ特性である。図１１から明らかなように、入力電圧＝出力電圧の時には、ＤＣ的には貫通電流が流れない特性になっている。
【００６８】
図１２［１］は本発明に係る電源回路の第五実施形態を示す等価回路図であり、図１２［２］は図１２［１］における放電型低速兼高速アンプの内部構成を示す回路図である。図１３は、図１２［２］における制御信号を示す波形図である。以下、これらの図面に基づき説明する。ただし、図１乃至図３と同じ部分は同じ符号を付すことにより説明を省略する。
【００６９】
本実施形態の電源回路５０は、二つともボルテージフォロワとして動作する放電型低速兼高速アンプ５２Ｐｐ及び充電型高速アンプ１４ｐを備え、放電型低速兼高速アンプ５２Ｐｐ及び充電型高速アンプ１４ｐの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、放電型低速兼高速アンプ５２Ｐｐの入力端子と充電型高速アンプ１４ｐの入力端子との間には、放電型低速兼高速アンプ５２Ｐｐの入力端子よりも充電型高速アンプ１４ｐの入力端子の方が低電位になるオフセット電圧Ｖｏｆｆ−が印加されている。これに加え、放電型低速兼高速アンプには、切替手段としてのスイッチ１１，１２及びトランジスタＭｎが設けられている。この切替手段は、放電型低速アンプ１２Ｎとしての動作と放電型高速アンプ１４ｎとしての動作とのどちらか一方に、外部信号としての制御信号ＣＴＲ，ＣＴＲＢに応じて切り替える。
【００７０】
負荷変動によって出力電圧ＶＯＵＴが一定以上高くなると、放電型低速兼高速アンプ５２Ｐｐが放電型高速アンプ１４ｎとして動作して出力電圧ＶＯＵＴを高速で下げる。このとき、充電型高速アンプ１４ｐは充電型ゆえに動作しない。一方、負荷変動によって出力電圧ＶＯＵＴが一定以上低くなると、充電型高速アンプ１４ｐが動作して出力電圧ＶＯＵＴを高速で上げる。このとき、放電型低速兼高速アンプ５２Ｐｐは放電型ゆえに動作しない。放電型低速兼高速アンプ５２Ｐｐは、一定範囲内の出力電圧ＶＯＵＴの変動に対して放電型低速アンプ１２Ｎとして動作する。また、放電型低速兼高速アンプ５２Ｐｐと充電型高速アンプ１４ｐとは、入力電圧にオフセット電圧Ｖｏｆｆ−分だけの差があるので、同時に動作することによる貫通電流の発生が抑えられる。本実施形態では、発振しやすい充電型高速アンプ１４ｐが発振しにくい放電型低速兼高速アンプ５２Ｐに並列接続されているので、電源回路５０としては発振しにくいものとなる。したがって、発振を抑えつつ更に高速応答化が図れる。しかも、放電型低速兼高速アンプ５２Ｐｐは、一つでありながら放電型低速アンプ１２Ｎにも放電型高速アンプ１４ｎにも動作するので、小型化にも寄与できる。
【００７１】
更に詳しく説明する。第三び第四実施形態ではアンプを三個使うため、メインの放電型低速アンプ１２Ｎ又は充電型低速アンプ１２Ｐの出力段を削減してもレイアウト面積が余り改善しない場合がある。そこで、本実施形態のように、メインのシングルエンド型のアンプに対して、位相補償コンデンサＣｃとオフセット電圧Ｖｏｆｆ＋とを同時に外部から切り替えるスイッチＳＷ１１，ＳＷ１２を追加する。そして、図１３に示す制御信号にてこれらのＯＮ／ＯＦＦを制御することにより、当該アンプが低速−高速の二種類の特性を持つことが可能になる。すなわち、図１４［１］における放電型低速アンプ１２Ｎ及び放電型高速アンプ１４ｎを、図１４［２］の回路に置き換えることが可能になる。
【００７２】
図１３がこれら回路の制御信号であり、レベル切替信号は、パネル負荷ＣＬと電源回路５０との接続切替信号であり、図８におけるスイッチＳＷ１，ＳＷ２のＯＮ−ＯＦＦ信号に対応する。この時の放電型低速兼高速アンプ５２Ｐｐの特性を切り替える制御信号ＣＴＲは、出力切替時のみＳＷ１１＝ＯＮ、ＳＷ１２＝ＯＦＦ、それ以外ではＳＷ１１＝ＯＦＦ、ＳＷ１２＝ＯＮとするように設計されている。また、切替時のみ制御するように、すなわちＴ１＝ｔ１−ｔ０（高速アンプの時定数程度）の間だけ動作するように、タイミングを作れば良い。
【００７３】
これにより同じ能力を持つアンプ同士は、わずかなスイッチの追加と制御信号の追加とにより、見かけ上レイアウトを共用したことになる。したがって、液晶表示に最適なプッシュプルアンプでありながら、レイアウト面積を低減することが可能となっている。なお、図７［２］に示す電源回路４０における充電型低速アンプ１２Ｐ及び充電型高速アンプ１４ｐを、本実施形態に準じて充電型低速兼高速アンプとした場合も、本実施形態と同等の作用及び効果を奏する。
【００７４】
図１４［１］は本発明に係る電源回路の第六実施形態を示す回路図であり、図１４［２］は図１４［１］における制御信号を示す波形図である。以下、これらの図面に基づき説明する。ただし、図１乃至図３と同じ部分は同じ符号を付すことにより説明を省略する。
【００７５】
本実施形態の電源回路６０は、放電型低速アンプ１２Ｎ、充電型高速アンプ１４ｐ及び放電型高速アンプ１４ｎと出力端子同士の接続点との間に、スイッチ手段としてのスイッチＳＷ２１，Ｓ２２，Ｓ２３が設けられたものである。このスイッチ手段は、それぞれ外部信号としての制御信号ＣＴＲＬ１，ＣＴＲＬ２に応じて、接点が開閉する。電源回路６０によれば、各アンプが積極的に動作していないときに流れるバイアス電流等を遮断できるので、消費電力を低減できる。
【００７６】
更に詳しく説明する。図１０で示したように、実際に動作したアンプに着目すると、放電型高速アンプ１４ｎ及び充電型高速アンプ１４ｐのみ駆動→全て駆動ＯＦＦ→放電型低速アンプ１２Ｎのみ駆動、となる。つまり、出力動作ＯＦＦ又は応答できない状態であるアンプの出力段などに、バイアス電流を流すのは無駄であることが解る。そこで、三個のスイッチＳＷ２１〜ＳＷ２３と、二つの制御信号ＣＴＲＬ１，ＣＴＲＬ２（図１３と同様）とを追加することにより、より低消費電力なプッシュプルアンプ構成を実現する。なお、図７［２］に示す電源回路４０に、本実施形態に準じてスイッチ手段を設けた場合も、本実施形態と同等の作用及び効果を奏する。
【００７７】
なお、本発明は、言うまでもなく、上記実施形態に限定されるものではない。例えば、本発明に係る電源回路は、液晶表示装置の駆動用に限らず、例えばＥＬ表示装置などの駆動用としても適用できる。
【００７８】
【発明の効果】
請求項１記載の電源回路によれば、放電型低速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、放電型低速アンプの入力端子と充電型高速アンプの入力端子との間には、放電型低速アンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されていることにより、負荷変動によって出力電圧が低くなると充電型高速アンプが動作して出力電圧を高速で上げるので、負荷変動に対する応答性を改善できる。また、放電型低速アンプと充電型高速アンプとには、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通電流の発生を抑制できる。更に、発振しやすい高速アンプが発振しにくい低速アンプに並列接続されているので、発振を抑制できる。したがって、発振を抑えつつ高速応答化が図れる。
【００７９】
請求項２記載の電源回路によれば、充電型低速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、充電型低速アンプの入力端子と放電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加されていることにより、負荷変動によって出力電圧が高くなると放電型高速アンプが動作して出力電圧を高速で下げるので、負荷変動に対する応答性を改善できる。また、充電型低速アンプと放電型高速アンプとには、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通電流の発生を抑制できる。更に、発振しやすい高速アンプが発振しにくい低速アンプに並列接続されているので、発振を抑制できる。したがって、発振を抑えつつ高速応答化が図れる。
【００８０】
請求項３記載の電源回路によれば、放電型低速アンプ、充電型高速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、放電型低速アンプの入力端子と充電型高速アンプの入力端子との間には、放電型低速アンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加され、放電型低速アンプの入力端子と放電型高速アンプの入力端子との間には、放電型低速アンプの入力端子よりも放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加されていることにより、負荷変動によって出力電圧が一定以上変動すると、充電型高速アンプ又は放電型高速アンプが動作して出力電圧を高速で制御するので、負荷変動に対する応答性を更に改善できる。また、放電型低速アンプ及び放電型高速アンプと充電型高速アンプとは、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通電流の発生を抑制できる。しかも、放電型低速アンプと放電型高速アンプとにも、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる消費電力の増加を抑制できる。更に、発振しやすい高速アンプが発振しにくい低速アンプに並列接続されているので、発振を抑制できる。したがって、発振を抑えつつ更に高速応答化が図れる。
【００８１】
請求項４記載の電源回路によれば、充電型低速アンプ、放電型高速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、充電型低速アンプの入力端子と放電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加され、充電型低速アンプの入力端子と充電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されていることにより、負荷変動によって出力電圧が一定以上変動すると、充電型高速アンプ又は放電型高速アンプが動作して出力電圧を高速で制御するので、負荷変動に対する応答性を更に改善できる。また、充電型低速アンプ及び充電型高速アンプと放電型高速アンプとは、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通電流の発生を抑制できる。しかも、充電型低速アンプと充電型高速アンプとにも、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる消費電力の増加を抑制できる。更に、発振しやすい高速アンプが発振しにくい低速アンプに並列接続されているので、発振を抑制できる。したがって、発振を抑えつつ更に高速応答化が図れる。
【００８２】
請求項９又は１０記載の電源回路によれば、出力端子同士の接続点と低速アンプとの間に貫通電流抑制用の抵抗器が接続されているので、前述の効果に加え、オフセット電圧の変動やアンプ特性の変動に起因する貫通電流の発生を抑制できる。
【００８３】
請求項１１記載の電源回路によれば、放電型低速アンプ又は放電型高速アンプのどちらか一方に外部信号によって切り替えられる放電型低速兼高速アンプを備えたことにより、一つアンプでありながら放電型低速アンプにも放電型高速アンプにも動作するので、前述の効果に加え、小型化にも寄与できる。
【００８４】
請求項１２記載の電源回路によれば、充電型低速アンプ又は充電型高速アンプのどちらか一方に外部信号によって切り替えられる充電型低速兼高速アンプを備えたことにより、一つアンプでありながら充電型低速アンプにも充電型高速アンプにも動作するので、前述の効果に加え、小型化にも寄与できる。
【００８５】
請求項１３記載の電源回路によれば、放電型低速アンプ、充電型高速アンプ及び放電型高速アンプと出力端子同士の接続点との間に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられたことにより、各アンプが積極的に動作していないときに流れるバイアス電流等を遮断できるので、前述の効果に加え、消費電力を低減できる。
【００８６】
請求項１４記載の電源回路によれば、充電型低速アンプ、充電型高速アンプ及び放電型高速アンプと出力端子同士の接続点との間に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられたことにより、各アンプが積極的に動作していないときに流れるバイアス電流等を遮断できるので、前述の効果に加え、消費電力を低減できる。
【００８７】
換言すると、本発明に係る電源回路によれば、オフセット電圧を持たせた二つの高速アンプと一つの低速アンプとで一つの出力電圧を生成することにより、出力負荷を切り替えたことによる又は接続された容量負荷のもう一端のレベルが変化したことによる出力電圧の変動に対して、変化方向に応じて高速アンプが応答することにより、所定のレベルから設定したオフセット電圧以内に瞬時にレベルを駆動できる。また、オフセット電圧以内では、二個の高速アンプが出力をＯＦＦし、最終的には低速アンプが応答又は動作することにより、所定の電圧への復帰時における貫通電流を発生することもなく、波形歪みがもっとも少ない駆動を実現することが可能である。また、この場合、低速アンプはオフセット電圧以内の電圧を駆動する能力を持てば良いので、出力トランジスタのサイズの最適化が可能となる。
【図面の簡単な説明】
【図１】図１［１］は本発明に係る電源回路の第一実施形態を示す回路図であり、図１［２］は本発明に係る電源回路の第二実施形態を示す回路図である。
【図２】図１における低速アンプの内部構成を示す回路図であり、図２［１］は放電型低速アンプ、図２［２］は充電型低速アンプである。
【図３】図１における高速アンプの内部構成を示す回路図であり、図３［１］は放電型高速アンプ、図３［２］は充電型高速アンプである。
【図４】図４［１］は、図１［１］の電源回路を用いた液晶表示装置の等価回路図である。図４［２］は、放電型低速アンプの内部構成を示す回路図である。
【図５】図５［１］〜図５［５］は、それぞれ図１［１］の電源回路の出力電圧を示す波形図である。
【図６】図６［１］及び図６［２］は、それぞれ図１［１］の電源回路のＤＣ特性を示すグラフである。
【図７】図７［１］は本発明に係る電源回路の第三実施形態を示す回路図であり、図７［２］は本発明に係る電源回路の第四実施形態を示す回路図である。
【図８】図８［１］は、図７［１］の電源回路を用いた液晶表示装置の等価回路である。図８［２］は、図８［１］における放電型低速アンプの内部構成を示す回路図である。
【図９】図９［１］〜図９［３］は、それぞれ図７［１］の電源回路の出力電圧を示す波形図である。
【図１０】は図７［１］の電源回路の動作を示す説明図である。
【図１１】図１１［１］〜図１１［３］は、それぞれ図７［１］の電源回路の動作を示すグラフである。
【図１２】図１２［１］は本発明に係る電源回路の第五実施形態を示す等価回路図であり、図１２［２］は図１２［１］における放電型低速兼高速アンプの内部構成を示す回路図である。
【図１３】図１２［２］における制御信号を示す波形図である。
【図１４】図１４［１］は本発明に係る電源回路の第六実施形態を示す回路図であり、図１４［２］は図１４［１］における制御信号を示す波形図である。
【図１５】液晶表示装置の概略を示すブロック図である。
【図１６】図１５の液晶パネルに対する印加電圧を示す図表である。
【図１７】従来の液晶駆動用電源回路を示すブロック図である。
【図１８】図１７の液晶駆動用電源回路に含まれる充電型アンプと放電型アンプとの内部構成を示す回路図である。
【符号の説明】
１０，２０，３０，４０，５０，６０ 電源回路
１２Ｎ 放電型低速アンプ
１２Ｐ 充電型低速アンプ
１４ｎ 放電型高速アンプ
１４ｐ 充電型高速アンプ
１６ 抵抗器
５２Ｐｐ 放電型低速兼高速アンプ
Ｃｃ 位相補償コンデンサ
Ｖｏｆｆ−，Ｖｏｆｆ＋ オフセット電圧
ＶＯＵＴ 出力電圧
ＶＩＮ 入力電圧

Claims (14)

1. 二つともボルテージフォロワとして動作する放電型低速アンプ及び充電型高速アンプを備え、これらの放電型低速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記放電型低速アンプの入力端子と前記充電型高速アンプの入力端子との間には、前記放電型低速アンプの入力端子よりも前記充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加された、
   電源回路。
2. 二つともボルテージフォロワとして動作する充電型低速アンプ及び放電型高速アンプを備え、これらの充電型低速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記充電型低速アンプの入力端子と前記放電型高速アンプの入力端子との間には、前記充電型低速アンプの入力端子よりも前記放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加された、
   電源回路。
3. 三つともボルテージフォロワとして動作する放電型低速アンプ、充電型高速アンプ及び放電型高速アンプを備え、これらの放電型低速アンプ、充電型高速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記放電型低速アンプの入力端子と前記充電型高速アンプの入力端子との間には、前記放電型低速アンプの入力端子よりも前記充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加され、前記放電型低速アンプの入力端子と前記放電型高速アンプの入力端子との間には、前記放電型低速アンプの入力端子よりも前記放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加された、
   電源回路。
4. 三つともボルテージフォロワとして動作する充電型低速アンプ、放電型高速アンプ及び充電型高速アンプを備え、これらの充電型低速アンプ、放電型高速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記充電型低速アンプの入力端子と前記放電型高速アンプの入力端子との間には、前記充電型低速アンプの入力端子よりも前記放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加され、前記充電型低速アンプの入力端子と前記充電型高速アンプの入力端子との間には、前記充電型低速アンプの入力端子よりも前記充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加された、
   電源回路。
5. 前記放電型低速アンプは発振防止用のコンデンサを有するために動作が低速であり、充電型高速アンプは発振防止用のコンデンサを有しないために動作が高速である、
   請求項１記載の電源回路。
6. 前記充電型低速アンプは発振防止用のコンデンサを有するために動作が低速であり、前記放電型高速アンプは発振防止用のコンデンサを有しないために動作が高速である、
   請求項２記載の電源回路。
7. 前記放電型低速アンプは発振防止用のコンデンサを有するために動作が低速であり、前記充電型高速アンプ及び前記放電型高速アンプはそれぞれ発振防止用のコンデンサを有しないために動作が高速である、
   請求項３記載の電源回路。
8. 前記充電型低速アンプは発振防止用のコンデンサを有するために動作が低速であり、前記放電型高速アンプ及び前記充電型高速アンプはそれぞれ発振防止用のコンデンサを有しないために動作が高速である、
   請求項４記載の電源回路。
9. 前記出力端子同士の接続点と前記放電型低速アンプとの間に貫通電流抑制用の抵抗器が接続された、
   請求項１、３、５又は７記載の電源回路。
10. 前記出力端子同士の接続点と前記充電型低速アンプとの間に貫通電流抑制用の抵抗器が接続された、
    請求項２、４、６又は８記載の電源回路。
11. 二つともボルテージフォロワとして動作する放電型低速兼高速アンプ及び充電型高速アンプを備え、これらの放電型低速兼高速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記放電型低速兼高速アンプの入力端子と前記充電型高速アンプの入力端子との間には、前記放電型低速兼高速アンプの入力端子よりも前記充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加され、前記放電型低速兼高速アンプには、放電型低速アンプとしての動作と放電型高速アンプとしての動作とのどちらか一方に外部信号に応じて切り替える切替手段が設けられた、
    電源回路。
12. 二つともボルテージフォロワとして動作する充電型低速兼高速アンプ及び放電型高速アンプを備え、これらの充電型低速兼高速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記充電型低速兼高速アンプの入力端子と前記放電型高速アンプの入力端子との間には、前記充電型低速兼高速アンプの入力端子よりも前記放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加され、前記充電型低速兼高速アンプには、充電型低速アンプとしての動作と充電型高速アンプとしての動作とのどちらか一方に外部信号に応じて切り替える切替手段が設けられた、
    電源回路。
13. 前記放電型低速アンプ、前記充電型高速アンプ及び前記放電型高速アンプと前記出力端子同士の接続点との間に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられた、
    請求項３記載の電源回路。
14. 前記充電型低速アンプ、前記充電型高速アンプ及び前記放電型高速アンプと前記出力端子同士の接続点との間に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられた、
    請求項４記載の電源回路。

Images