JP2980048B2 - 液晶駆動用レベル電源回路 - Google Patents
液晶駆動用レベル電源回路Info
- Publication number
- JP2980048B2 JP2980048B2 JP9034873A JP3487397A JP2980048B2 JP 2980048 B2 JP2980048 B2 JP 2980048B2 JP 9034873 A JP9034873 A JP 9034873A JP 3487397 A JP3487397 A JP 3487397A JP 2980048 B2 JP2980048 B2 JP 2980048B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- type
- power supply
- output
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は液晶駆動用レベル電
源回路に関し、特に半導体装置により形成され、液晶素
子駆動用電圧を生成する液晶駆動用レベル電源回路に関
する。
源回路に関し、特に半導体装置により形成され、液晶素
子駆動用電圧を生成する液晶駆動用レベル電源回路に関
する。
【０００２】
【従来の技術】一般に、液晶表示装置においては、液晶
表示を行う際に液晶素子を駆動するための電源が必要で
あり、このために液晶駆動用レベル電源回路が設けられ
ている。図３は、従来一般に使用されている液晶駆動用
レベル電源回路の１例を示すブロック図であり、図３に
示されるように、本従来例は、電源電圧ＶDDの供給を受
けて、ｎ倍の高電位の電源電圧ＶLCD を生成して出力す
るＤＣＤＣコンバータ２と、所定の基準電圧ＶREF を入
力して増幅して出力する増幅器３と、増幅器３の出力端
と接地点との間に直列接続されてブリーダー抵抗回路を
形成する抵抗１０〜１８と、それぞれ正入力端子に前記
ブリーダー抵抗回路の各分圧電圧出力が入力され、負入
力端子に各出力電圧が入力される充電型増幅器４および
放電型増幅器５とを備えて構成される。
表示を行う際に液晶素子を駆動するための電源が必要で
あり、このために液晶駆動用レベル電源回路が設けられ
ている。図３は、従来一般に使用されている液晶駆動用
レベル電源回路の１例を示すブロック図であり、図３に
示されるように、本従来例は、電源電圧ＶDDの供給を受
けて、ｎ倍の高電位の電源電圧ＶLCD を生成して出力す
るＤＣＤＣコンバータ２と、所定の基準電圧ＶREF を入
力して増幅して出力する増幅器３と、増幅器３の出力端
と接地点との間に直列接続されてブリーダー抵抗回路を
形成する抵抗１０〜１８と、それぞれ正入力端子に前記
ブリーダー抵抗回路の各分圧電圧出力が入力され、負入
力端子に各出力電圧が入力される充電型増幅器４および
放電型増幅器５とを備えて構成される。
【０００３】また、図４は、当該液晶駆動用レベル電源
回路に含まれる充電型増幅器４と放電型増幅器５の内部
構成を示す回路図であり、図３のブロック図において、
出力電圧Ｖ02を出力するように動作する、一対の充電型
増幅器４と放電型増幅器５のプッシュプル接続による組
み合わせ回路が示されている。図４に示されるように、
充電型増幅器４は、ＰＭＯＳトランジスタ１９、２０お
よび２４と、ＮＭＯＳトランジスタ２１および２２と、
定電流源２３および２６と、容量２５とを備えて構成さ
れ、放電型増幅器５は、ＰＭＯＳトランジスタ２８およ
び２９と、ＮＭＯＳトランジスタ３０、３１および３３
と、定電流源２７および３３と、容量３２とを備えて構
成される。
回路に含まれる充電型増幅器４と放電型増幅器５の内部
構成を示す回路図であり、図３のブロック図において、
出力電圧Ｖ02を出力するように動作する、一対の充電型
増幅器４と放電型増幅器５のプッシュプル接続による組
み合わせ回路が示されている。図４に示されるように、
充電型増幅器４は、ＰＭＯＳトランジスタ１９、２０お
よび２４と、ＮＭＯＳトランジスタ２１および２２と、
定電流源２３および２６と、容量２５とを備えて構成さ
れ、放電型増幅器５は、ＰＭＯＳトランジスタ２８およ
び２９と、ＮＭＯＳトランジスタ３０、３１および３３
と、定電流源２７および３３と、容量３２とを備えて構
成される。
【０００４】先ず、図３を参照して、本従来例の総合動
作について説明する。図３において、ＤＣＤＣコンバー
タ２より出力される高電位電圧ＶLCD は、増幅器３およ
び各充電型増幅器４および放電型増幅器５に供給され
る。増幅器３からは、基準電圧ＶREF が増幅されて電圧
Ｖ1 が出力され、液晶駆動レベルの最高出力に対応する
充電型増幅器４の正入力端子に入力されて、当該充電型
増幅器４からは、液晶駆動レベルの最大レベルに対応す
る出力電圧ＶO1が出力されるとともに、ブリーダー抵抗
回路にも供給される。このブリーダー抵抗回路において
は、抵抗１０〜１８により電圧Ｖ1 が抵抗分割されて、
それぞれ対応する充電型増幅器４および放電型増幅器５
の正入力端子に入力される。これにより、各分割電圧を
入力とする一対の充電型増幅器４と放電型増幅器５のプ
ッシュプル接続による組み合わせ回路からは、それぞれ
各液晶駆動レベルに対応する出力電圧ＶO2、ＶO3、ＶO4
およびＶO5が出力される。即ち、当該従来例の場合にお
いては、５レベルの液晶駆動レベルに対応する出力電圧
ＶO1、ＶO2、ＶO3、ＶO4およびＶO5が生成されて出力さ
れる。
作について説明する。図３において、ＤＣＤＣコンバー
タ２より出力される高電位電圧ＶLCD は、増幅器３およ
び各充電型増幅器４および放電型増幅器５に供給され
る。増幅器３からは、基準電圧ＶREF が増幅されて電圧
Ｖ1 が出力され、液晶駆動レベルの最高出力に対応する
充電型増幅器４の正入力端子に入力されて、当該充電型
増幅器４からは、液晶駆動レベルの最大レベルに対応す
る出力電圧ＶO1が出力されるとともに、ブリーダー抵抗
回路にも供給される。このブリーダー抵抗回路において
は、抵抗１０〜１８により電圧Ｖ1 が抵抗分割されて、
それぞれ対応する充電型増幅器４および放電型増幅器５
の正入力端子に入力される。これにより、各分割電圧を
入力とする一対の充電型増幅器４と放電型増幅器５のプ
ッシュプル接続による組み合わせ回路からは、それぞれ
各液晶駆動レベルに対応する出力電圧ＶO2、ＶO3、ＶO4
およびＶO5が出力される。即ち、当該従来例の場合にお
いては、５レベルの液晶駆動レベルに対応する出力電圧
ＶO1、ＶO2、ＶO3、ＶO4およびＶO5が生成されて出力さ
れる。
【０００５】次に、図４を参照して、プッシュプル接続
される充電型増幅器４および放電型増幅器５の動作につ
いて説明する。上述のように、ブリーダー抵抗回路によ
る分割電圧により、放電型増幅器５に含まれるＰＭＯＳ
トランジスタ２９のゲートには、分圧電圧Ｖ2 が印加さ
れており、また充電型増幅器４に含まれるＮＭＯＳトラ
ンジスタ２２のゲートには、分圧電圧Ｖ3 が印加されて
いる。云うまでもなくＶ2 ＞Ｖ3 であり、プッシュプル
接続される充電型増幅器４および放電型増幅器５に対し
ては、常に、放電型増幅器５に印加される分圧電圧の方
が高レベルとなるように設定される。充電時において
は、充電型増幅器４内のＰＭＯＳトランジスタ２４は十
分な充電能力を有しており、増幅器３より出力される電
圧Ｖ1 の立ち上がり入力に対応して、分圧電圧Ｖ3 を正
入力端子に受けてＮＭＯＳトランジスタ２２が稼働し、
ＰＭＯＳトランジスタ２４は正常に機能して、充電型増
幅器として正常に動作する。しかしながら、ＰＭＯＳト
ランジスタ２４は、定電流源２６の電流値に制約されて
放電時に対する十分な放電能力がなく、動作機能として
放電に対応できない状態となる。このために、放電時に
おいては、充電型増幅器４の代わりに、放電型増幅器５
が動作する状態となる。即ち、放電時においては、分圧
電圧Ｖ2 を放電型増幅器５の正入力端子に受けて、当該
放電型増幅器５に含まれるＰＭＯＳトランジスタ２９が
稼働し、ＮＭＯＳトランジスタ３３が十分な放電能力を
有する状態となって、放電型増幅器５により正常に放電
動作が行われる。しかしながら、この放電増幅器５にお
いても、充電増幅器４と同様に、定電流源３３の電流値
に制約されて、充電時における動作機能に対応すること
が不可能である。
される充電型増幅器４および放電型増幅器５の動作につ
いて説明する。上述のように、ブリーダー抵抗回路によ
る分割電圧により、放電型増幅器５に含まれるＰＭＯＳ
トランジスタ２９のゲートには、分圧電圧Ｖ2 が印加さ
れており、また充電型増幅器４に含まれるＮＭＯＳトラ
ンジスタ２２のゲートには、分圧電圧Ｖ3 が印加されて
いる。云うまでもなくＶ2 ＞Ｖ3 であり、プッシュプル
接続される充電型増幅器４および放電型増幅器５に対し
ては、常に、放電型増幅器５に印加される分圧電圧の方
が高レベルとなるように設定される。充電時において
は、充電型増幅器４内のＰＭＯＳトランジスタ２４は十
分な充電能力を有しており、増幅器３より出力される電
圧Ｖ1 の立ち上がり入力に対応して、分圧電圧Ｖ3 を正
入力端子に受けてＮＭＯＳトランジスタ２２が稼働し、
ＰＭＯＳトランジスタ２４は正常に機能して、充電型増
幅器として正常に動作する。しかしながら、ＰＭＯＳト
ランジスタ２４は、定電流源２６の電流値に制約されて
放電時に対する十分な放電能力がなく、動作機能として
放電に対応できない状態となる。このために、放電時に
おいては、充電型増幅器４の代わりに、放電型増幅器５
が動作する状態となる。即ち、放電時においては、分圧
電圧Ｖ2 を放電型増幅器５の正入力端子に受けて、当該
放電型増幅器５に含まれるＰＭＯＳトランジスタ２９が
稼働し、ＮＭＯＳトランジスタ３３が十分な放電能力を
有する状態となって、放電型増幅器５により正常に放電
動作が行われる。しかしながら、この放電増幅器５にお
いても、充電増幅器４と同様に、定電流源３３の電流値
に制約されて、充電時における動作機能に対応すること
が不可能である。
【０００６】図４の充電型増幅器４および放電増幅器５
のプッシュプル接続による出力段においては、当該電圧
出力レベルは、常時、充電型増幅器４の出力電圧レベル
よりも高いレベルにあることが動作上の必要条件となっ
ている。この必要条件が保持されず、充電型増幅器４の
出力レベルが放電増幅器５の出力レベルよりも高い場合
には、ＰＭＯＳトランジスタ２４およびＮＭＯＳトラン
ジスタ３４を通して、高電位電圧ＶLCD と接地点との間
が短絡状態となる。この短絡状態に対処するためには、
放電型増幅器５に対する入力電圧としては、充電型増幅
器４の入力電圧よりも高い電圧レベルを入力し、当該放
電増幅器５のオフセット電圧にばらつきが存在するよう
な状態においても、放電型増幅器５の出力レベルとして
は、常に充電型増幅器４の出力レベルよりも高い状態を
保持することができるようにすることが必要不可欠とな
る。
のプッシュプル接続による出力段においては、当該電圧
出力レベルは、常時、充電型増幅器４の出力電圧レベル
よりも高いレベルにあることが動作上の必要条件となっ
ている。この必要条件が保持されず、充電型増幅器４の
出力レベルが放電増幅器５の出力レベルよりも高い場合
には、ＰＭＯＳトランジスタ２４およびＮＭＯＳトラン
ジスタ３４を通して、高電位電圧ＶLCD と接地点との間
が短絡状態となる。この短絡状態に対処するためには、
放電型増幅器５に対する入力電圧としては、充電型増幅
器４の入力電圧よりも高い電圧レベルを入力し、当該放
電増幅器５のオフセット電圧にばらつきが存在するよう
な状態においても、放電型増幅器５の出力レベルとして
は、常に充電型増幅器４の出力レベルよりも高い状態を
保持することができるようにすることが必要不可欠とな
る。
【０００７】
【発明が解決しようとする課題】上述した従来の液晶駆
動用レベル電源回路においては、電源投入の電圧立ち上
がり時において、ＤＣＤＣコンバータより出力される高
電位電圧ＶLCD のレベルが十分に立ち上っていない状態
においては、当該高電位電圧ＶLCD のレベルが低いため
に、増幅器３の出力電圧Ｖ1 および充電型増幅器４の出
力電圧ＶO1が低レベルで出力される。従って、ブリーダ
ー抵抗回路により、各充電型増幅器および放電型増幅器
の正入力端子に入力される分圧電圧も低レベルに移行し
て、これにより各分圧レベルが極めて近接した電圧レベ
ルとなり、プッシュプル接続される充電型増幅器および
放電型増幅器のオフセット電圧にばらつきが存在する場
合には、正常動作状態とは異なって、放電型増幅器の出
力電圧の方が、充電型増幅器の出力電圧よりも低レベル
になるという逆転現象が生じ、この逆転現象により、高
電位電圧ＶLCD より接地点に対して貫通電流が発生する
という欠点がある。
動用レベル電源回路においては、電源投入の電圧立ち上
がり時において、ＤＣＤＣコンバータより出力される高
電位電圧ＶLCD のレベルが十分に立ち上っていない状態
においては、当該高電位電圧ＶLCD のレベルが低いため
に、増幅器３の出力電圧Ｖ1 および充電型増幅器４の出
力電圧ＶO1が低レベルで出力される。従って、ブリーダ
ー抵抗回路により、各充電型増幅器および放電型増幅器
の正入力端子に入力される分圧電圧も低レベルに移行し
て、これにより各分圧レベルが極めて近接した電圧レベ
ルとなり、プッシュプル接続される充電型増幅器および
放電型増幅器のオフセット電圧にばらつきが存在する場
合には、正常動作状態とは異なって、放電型増幅器の出
力電圧の方が、充電型増幅器の出力電圧よりも低レベル
になるという逆転現象が生じ、この逆転現象により、高
電位電圧ＶLCD より接地点に対して貫通電流が発生する
という欠点がある。
【０００８】また、液晶駆動用レベル電源回路の動作に
対応する電源電圧は、ＤＣＤＣコンバータより印加さ
れ、当該液晶駆動用レベル電源回路の消費電流は、全て
ＤＣＤＣコンバータより供給されており、上述のよう
に、逆転現象により、高電位電圧ＶLCD より接地点に対
して貫通電流が発生するような事態においては、ＤＣＤ
Ｃコンバータによる昇圧機能が阻害されるという欠点が
ある。
対応する電源電圧は、ＤＣＤＣコンバータより印加さ
れ、当該液晶駆動用レベル電源回路の消費電流は、全て
ＤＣＤＣコンバータより供給されており、上述のよう
に、逆転現象により、高電位電圧ＶLCD より接地点に対
して貫通電流が発生するような事態においては、ＤＣＤ
Ｃコンバータによる昇圧機能が阻害されるという欠点が
ある。
【０００９】本発明の目的は、ＤＣＤＣコンバータより
出力される高電位電源ＶLCD が低レベルで出力される状
態において、上記の逆転現象により、高電位電源ＶLCD
と接地点間に発生する貫通電流を防止することのできる
液晶駆動用レベル電源回路を実現することにある。
出力される高電位電源ＶLCD が低レベルで出力される状
態において、上記の逆転現象により、高電位電源ＶLCD
と接地点間に発生する貫通電流を防止することのできる
液晶駆動用レベル電源回路を実現することにある。
【００１０】
【課題を解決するための手段】本発明の液晶駆動用レベ
ル電源回路は、所定の電源電圧の入力を受けて、前記電
源電圧を上回る高電位電圧および所定の基準電圧を生成
して出力するとともに、前記高電位電圧の電圧レベルを
識別して特定の電圧出力切替制御信号を出力する電圧変
換／制御手段と、前記基準電圧の出力側と所定の低電位
電源との間に直列接続される複数の抵抗により形成され
るブリーダー回路と、前記基準電圧を入力して増幅し、
第１の液晶駆動用レベル電圧として出力する第１の充電
型増幅回路と、前記ブリーダー回路を形成する第ｉ番目
（ｉ＝１，３，５，・・・，２ｍ−１：ただし、ｍは正
の整数）の抵抗と第（ｉ＋１）番目の抵抗との接続点に
おける分圧電圧を入力し、増幅して出力する第ｊ（ｊ＝
２，４，６，・・・，２ｍ）の放電型増幅回路と、前記
ブリーダー回路を形成する第（ｉ＋１）番目の抵抗と第
（ｉ＋２）番目の抵抗との接続点における分圧電圧を入
力し、増幅して出力する第ｋ（ｋ＝３，５，・・・，２
ｍ＋１）の充電型増幅回路と、第ｎ（ただし、ｎ＝２，
４，６，・・・，２ｍ）の放電型増幅回路の出力端と、
前記第（ｎ＋１）の充電型増幅回路の出力端との間に挿
入接続されて、前記電圧出力切替制御信号によりオン／
オフ切替制御され、これらの前記第ｎの放電型増幅回路
と前記第（ｎ＋１）の充電型増幅回路とのプッシュプル
接続による増幅出力電圧を、それぞれ第１形態の第ｎの
液晶駆動用レベル電圧として出力するように機能する作
用と、これらの前記第ｎの放電型増幅回路と前記第（ｎ
＋１）の充電型増幅回路の中の一方のみによる増幅出力
電圧を、ぞれぞれ第２形態の第ｎの液晶駆動用レベル電
圧として出力するように機能する作用とを有する第ｎの
スイッチ手段とを備えて構成される。
ル電源回路は、所定の電源電圧の入力を受けて、前記電
源電圧を上回る高電位電圧および所定の基準電圧を生成
して出力するとともに、前記高電位電圧の電圧レベルを
識別して特定の電圧出力切替制御信号を出力する電圧変
換／制御手段と、前記基準電圧の出力側と所定の低電位
電源との間に直列接続される複数の抵抗により形成され
るブリーダー回路と、前記基準電圧を入力して増幅し、
第１の液晶駆動用レベル電圧として出力する第１の充電
型増幅回路と、前記ブリーダー回路を形成する第ｉ番目
（ｉ＝１，３，５，・・・，２ｍ−１：ただし、ｍは正
の整数）の抵抗と第（ｉ＋１）番目の抵抗との接続点に
おける分圧電圧を入力し、増幅して出力する第ｊ（ｊ＝
２，４，６，・・・，２ｍ）の放電型増幅回路と、前記
ブリーダー回路を形成する第（ｉ＋１）番目の抵抗と第
（ｉ＋２）番目の抵抗との接続点における分圧電圧を入
力し、増幅して出力する第ｋ（ｋ＝３，５，・・・，２
ｍ＋１）の充電型増幅回路と、第ｎ（ただし、ｎ＝２，
４，６，・・・，２ｍ）の放電型増幅回路の出力端と、
前記第（ｎ＋１）の充電型増幅回路の出力端との間に挿
入接続されて、前記電圧出力切替制御信号によりオン／
オフ切替制御され、これらの前記第ｎの放電型増幅回路
と前記第（ｎ＋１）の充電型増幅回路とのプッシュプル
接続による増幅出力電圧を、それぞれ第１形態の第ｎの
液晶駆動用レベル電圧として出力するように機能する作
用と、これらの前記第ｎの放電型増幅回路と前記第（ｎ
＋１）の充電型増幅回路の中の一方のみによる増幅出力
電圧を、ぞれぞれ第２形態の第ｎの液晶駆動用レベル電
圧として出力するように機能する作用とを有する第ｎの
スイッチ手段とを備えて構成される。
【００１１】なお、前記電圧変換／制御手段は、前記電
源電圧の入力を受けて、前記電源電圧を昇圧して前記高
電位電圧を出力するとともに、前記高電位電圧の電圧レ
ベルを識別して、所定の電圧識別信号を生成して出力す
るＤＣＤＣ変換回路と、前記電源電圧の入力を受けて所
定の原基準電圧を生成して出力するとともに、前記電圧
識別信号を入力して、前記電圧出力切替制御信号を生成
して出力する電圧出力切替制御回路と、前記原基準電圧
を増幅して、前記基準電圧を生成して出力する増幅器と
を備えて構成してもよい。
源電圧の入力を受けて、前記電源電圧を昇圧して前記高
電位電圧を出力するとともに、前記高電位電圧の電圧レ
ベルを識別して、所定の電圧識別信号を生成して出力す
るＤＣＤＣ変換回路と、前記電源電圧の入力を受けて所
定の原基準電圧を生成して出力するとともに、前記電圧
識別信号を入力して、前記電圧出力切替制御信号を生成
して出力する電圧出力切替制御回路と、前記原基準電圧
を増幅して、前記基準電圧を生成して出力する増幅器と
を備えて構成してもよい。
【００１２】また、前記第１〜第（２ｍ＋１）の充電型
増幅回路が、ソースに前記高電位電圧が供給され、ゲー
トがドレインに接続される第１の第１種導電型トランジ
スタと、ソースに前記高電位電圧が供給され、ゲートが
前記第１の第１種導電型トランジスタのゲートに接続さ
れる第２の第１種導電型トランジスタと、ドレインが前
記第１の第１種導電型トランジスタのドレインに接続さ
れ、ゲートに増幅出力電圧が帰還入力される第１の第２
種導電型トランジスタと、ドレインが前記第２の第１種
導電型トランジスタのドレインに接続され、ゲートに
は、ぞれぞれ対応する前記基準電圧または前記ブリーダ
ーの分割電圧が入力されて、ソースが前記第１の第２種
導電型トランジスタのソースに接続される第２の第２種
導電型トランジスタと、前記第１および第２の第２種導
電型トランジスタのソースの接続点と、前記低電位電源
との間に挿入接続される第１の電流源と、ソースに前記
高電位電圧が供給され、ゲートが前記第２の第１種導電
型トランジスタのドレインに接続されるとともに容量を
介してドレインに接続されて、前記ドレインより、それ
ぞれ各レベルに対応する液晶駆動用レベル電圧を出力す
るように機能する第３の第１種導電型トランジスタと、
前記第３の第１種導電型トランジスタのドレインと、前
記低電位電源との間に挿入接続される第２の定電流源
と、を備えて構成され、前記第２〜第（２ｍ）の放電型
増幅回路が、ソースに前記低電位電源が供給され、ドレ
インとゲートが接続される第３の第２種導電型トランジ
スタと、ソースに前記低電位電源が供給され、ゲートが
前記第３の第２種導電型トランジスタのゲートに接続さ
れる第４の第２種導電型トランジスタと、ドレインが前
記第３の第２種導電型トランジスタのドレインに接続さ
れ、ゲートに増幅出力が帰還入力される第４の第１種導
電型トランジスタと、ドレインが前記第４の第２種導電
型トランジスタのドレインに接続され、ゲートには、ぞ
れぞれ対応する前記ブリーダーの分割電圧が入力され
て、ソースが前記第４の第１種導電型トランジスタのソ
ースに接続される第５の第１種導電型トランジスタと、
前記高電位電源と、前記第４および第５の第１種導電型
トランジスタのソースの接続点との間に挿入接続される
第３の定電流源と、ソースに前記定電位電源が供給さ
れ、ゲートが前記第４の第２種導電型トランジスタのド
レインに接続されるとともに容量を介してドレインに接
続されて、前記ドレインより、それぞれ各レベルに対応
する液晶駆動用レベル電圧を出力するように機能する第
５の第２種導電型トランジスタと、前記高電位電源と、
前記第５の第２種導電型トランジスタのドレインとの間
に挿入接続される第４の定電流源とを備えて構成しても
よい。
増幅回路が、ソースに前記高電位電圧が供給され、ゲー
トがドレインに接続される第１の第１種導電型トランジ
スタと、ソースに前記高電位電圧が供給され、ゲートが
前記第１の第１種導電型トランジスタのゲートに接続さ
れる第２の第１種導電型トランジスタと、ドレインが前
記第１の第１種導電型トランジスタのドレインに接続さ
れ、ゲートに増幅出力電圧が帰還入力される第１の第２
種導電型トランジスタと、ドレインが前記第２の第１種
導電型トランジスタのドレインに接続され、ゲートに
は、ぞれぞれ対応する前記基準電圧または前記ブリーダ
ーの分割電圧が入力されて、ソースが前記第１の第２種
導電型トランジスタのソースに接続される第２の第２種
導電型トランジスタと、前記第１および第２の第２種導
電型トランジスタのソースの接続点と、前記低電位電源
との間に挿入接続される第１の電流源と、ソースに前記
高電位電圧が供給され、ゲートが前記第２の第１種導電
型トランジスタのドレインに接続されるとともに容量を
介してドレインに接続されて、前記ドレインより、それ
ぞれ各レベルに対応する液晶駆動用レベル電圧を出力す
るように機能する第３の第１種導電型トランジスタと、
前記第３の第１種導電型トランジスタのドレインと、前
記低電位電源との間に挿入接続される第２の定電流源
と、を備えて構成され、前記第２〜第（２ｍ）の放電型
増幅回路が、ソースに前記低電位電源が供給され、ドレ
インとゲートが接続される第３の第２種導電型トランジ
スタと、ソースに前記低電位電源が供給され、ゲートが
前記第３の第２種導電型トランジスタのゲートに接続さ
れる第４の第２種導電型トランジスタと、ドレインが前
記第３の第２種導電型トランジスタのドレインに接続さ
れ、ゲートに増幅出力が帰還入力される第４の第１種導
電型トランジスタと、ドレインが前記第４の第２種導電
型トランジスタのドレインに接続され、ゲートには、ぞ
れぞれ対応する前記ブリーダーの分割電圧が入力され
て、ソースが前記第４の第１種導電型トランジスタのソ
ースに接続される第５の第１種導電型トランジスタと、
前記高電位電源と、前記第４および第５の第１種導電型
トランジスタのソースの接続点との間に挿入接続される
第３の定電流源と、ソースに前記定電位電源が供給さ
れ、ゲートが前記第４の第２種導電型トランジスタのド
レインに接続されるとともに容量を介してドレインに接
続されて、前記ドレインより、それぞれ各レベルに対応
する液晶駆動用レベル電圧を出力するように機能する第
５の第２種導電型トランジスタと、前記高電位電源と、
前記第５の第２種導電型トランジスタのドレインとの間
に挿入接続される第４の定電流源とを備えて構成しても
よい。
【００１３】更に、前記第２〜第（２ｍ）のスイッチ手
段としては、対応するソースとドレインが共通接続さ
れ、ゲートに前記電圧出力切替制御信号を形成する１対
のレベル信号の入力を受けて、前記レベル信号によりオ
ン・オフ切替制御される第１種導電型トランジスタと第
２種導電型トランジスタにより構成するようにしてもよ
い。
段としては、対応するソースとドレインが共通接続さ
れ、ゲートに前記電圧出力切替制御信号を形成する１対
のレベル信号の入力を受けて、前記レベル信号によりオ
ン・オフ切替制御される第１種導電型トランジスタと第
２種導電型トランジスタにより構成するようにしてもよ
い。
【００１４】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１５】図１は本発明の１実施形態を示すブロック
図である。図１に示されるように、本実施形態は、電源
電圧ＶDDの供給を受けて、ｎ倍の高電位の電源電圧Ｖ
LCD を生成して出力するＤＣＤＣコンバータ２と、所定
の基準電圧ＶREF を生成して出力するとともに、ＤＣＤ
Ｃコンバータ２より出力される電圧識別信号１０３の入
力を受けて、スイッチ切替制御信号１０１または１０２
を出力するスイッチ制御回路１と、前記基準電圧ＶREF
を入力して増幅して出力する増幅器３と、増幅器３の出
力端と接地点との間に直列接続されてブリーダー抵抗回
路を形成する抵抗１０〜１８と、それぞれ正入力端子に
前記ブリーダー抵抗回路の各分圧電圧出力が入力され、
負入力端子に各出力電圧が入力される充電型増幅器４お
よび放電型増幅器５と、プッシュプル接続される一対の
充電型増幅器４および放電型増幅器５の出力側に接続さ
れて、前記スイッチ切替制御信号１０１または１０２に
より切替制御されるアナログスイッチ６、７、８および
９とを備えて構成される。
図である。図１に示されるように、本実施形態は、電源
電圧ＶDDの供給を受けて、ｎ倍の高電位の電源電圧Ｖ
LCD を生成して出力するＤＣＤＣコンバータ２と、所定
の基準電圧ＶREF を生成して出力するとともに、ＤＣＤ
Ｃコンバータ２より出力される電圧識別信号１０３の入
力を受けて、スイッチ切替制御信号１０１または１０２
を出力するスイッチ制御回路１と、前記基準電圧ＶREF
を入力して増幅して出力する増幅器３と、増幅器３の出
力端と接地点との間に直列接続されてブリーダー抵抗回
路を形成する抵抗１０〜１８と、それぞれ正入力端子に
前記ブリーダー抵抗回路の各分圧電圧出力が入力され、
負入力端子に各出力電圧が入力される充電型増幅器４お
よび放電型増幅器５と、プッシュプル接続される一対の
充電型増幅器４および放電型増幅器５の出力側に接続さ
れて、前記スイッチ切替制御信号１０１または１０２に
より切替制御されるアナログスイッチ６、７、８および
９とを備えて構成される。
【００１６】また、図２は、本実施形態に含まれる充電
型増幅器４と放電型増幅器５の内部構成を示す回路図で
あり、図１のブロック図において、出力電圧Ｖ02を出力
するように動作する、プッシュプル接続された一対の充
電型増幅器４と放電型増幅器５と、これらの一対の増幅
器の出力側に設けられているアナログスイッチ６が示さ
れている。図２に示されるように、充電型増幅器４は、
ＰＭＯＳトランジスタ１９、２０および２４と、ＮＭＯ
Ｓトランジスタ２１および２２と、定電流源２３および
２６と、容量２５とを備えて構成され、放電型増幅器５
は、ＰＭＯＳトランジスタ２８および２９と、ＮＭＯＳ
トランジスタ３０、３１および３３と、定電流源２７お
よび３３と、容量３２とを備えて構成される。
型増幅器４と放電型増幅器５の内部構成を示す回路図で
あり、図１のブロック図において、出力電圧Ｖ02を出力
するように動作する、プッシュプル接続された一対の充
電型増幅器４と放電型増幅器５と、これらの一対の増幅
器の出力側に設けられているアナログスイッチ６が示さ
れている。図２に示されるように、充電型増幅器４は、
ＰＭＯＳトランジスタ１９、２０および２４と、ＮＭＯ
Ｓトランジスタ２１および２２と、定電流源２３および
２６と、容量２５とを備えて構成され、放電型増幅器５
は、ＰＭＯＳトランジスタ２８および２９と、ＮＭＯＳ
トランジスタ３０、３１および３３と、定電流源２７お
よび３３と、容量３２とを備えて構成される。
【００１７】先ず、図１を参照して、本実施形態の総合
動作について説明する。図１において、通常動作状態に
おいては、ＤＣＤＣコンバータ２より出力される高電位
電圧ＶLCD は、増幅器３および各充電型増幅器４および
放電型増幅器５に供給される。スイッチ制御回路１より
出力される基準電圧ＶREF は、増幅器３により増幅され
て電圧Ｖ1 として出力され、液晶駆動レベルの最高出力
に対応する充電型増幅器４の正入力端子に入力されて、
当該充電型増幅器４からは、液晶駆動レベルの最大レベ
ルに対応する出力電圧ＶO1が出力されるとともに、ブリ
ーダー抵抗回路にも供給される。このブリーダー抵抗回
路においては、抵抗１０〜１８により電圧Ｖ1 が抵抗分
割されて、それぞれ対応する充電型増幅器４および放電
型増幅器５の正入力端子に入力される。
動作について説明する。図１において、通常動作状態に
おいては、ＤＣＤＣコンバータ２より出力される高電位
電圧ＶLCD は、増幅器３および各充電型増幅器４および
放電型増幅器５に供給される。スイッチ制御回路１より
出力される基準電圧ＶREF は、増幅器３により増幅され
て電圧Ｖ1 として出力され、液晶駆動レベルの最高出力
に対応する充電型増幅器４の正入力端子に入力されて、
当該充電型増幅器４からは、液晶駆動レベルの最大レベ
ルに対応する出力電圧ＶO1が出力されるとともに、ブリ
ーダー抵抗回路にも供給される。このブリーダー抵抗回
路においては、抵抗１０〜１８により電圧Ｖ1 が抵抗分
割されて、それぞれ対応する充電型増幅器４および放電
型増幅器５の正入力端子に入力される。
【００１８】この通常動作状態においては、ＤＣＤＣコ
ンバータ２より出力される高電位電圧ＶLCD は、正常の
電圧レベルにて出力されており、この場合には、当該Ｄ
ＣＤＣコンバータ２より出力される電圧識別信号１０４
の入力を受けて、スチッチ制御回路１より出力されるス
イッチ制御信号１０１は“Ｈ”レベル、スイッチ制御信
号１０２は“Ｌ”レベルとしてアナログスイッチ６、
７、８および９に入力されている。これによりアナログ
スイッチ６、７、８および９は全てオンの状態となり、
従来例の場合と同様に、それぞれ一対の各分割電圧を入
力とする充電型増幅器４と放電型増幅器５のプッシュプ
ル接続による各組み合わせ回路より、各液晶駆動レベル
に対応する出力電圧ＶO2、ＶO3、ＶO4およびＶO5が出力
される。即ち、本実施形態においては、５レベルの液晶
駆動レベルに対応する出力電圧ＶO1、ＶO2、ＶO3、ＶO4
およびＶO5が生成されて出力される。
ンバータ２より出力される高電位電圧ＶLCD は、正常の
電圧レベルにて出力されており、この場合には、当該Ｄ
ＣＤＣコンバータ２より出力される電圧識別信号１０４
の入力を受けて、スチッチ制御回路１より出力されるス
イッチ制御信号１０１は“Ｈ”レベル、スイッチ制御信
号１０２は“Ｌ”レベルとしてアナログスイッチ６、
７、８および９に入力されている。これによりアナログ
スイッチ６、７、８および９は全てオンの状態となり、
従来例の場合と同様に、それぞれ一対の各分割電圧を入
力とする充電型増幅器４と放電型増幅器５のプッシュプ
ル接続による各組み合わせ回路より、各液晶駆動レベル
に対応する出力電圧ＶO2、ＶO3、ＶO4およびＶO5が出力
される。即ち、本実施形態においては、５レベルの液晶
駆動レベルに対応する出力電圧ＶO1、ＶO2、ＶO3、ＶO4
およびＶO5が生成されて出力される。
【００１９】また、ＤＣＤＣコンバータ２より出力され
る高電位電圧ＶLCD のレベルが低下した状態において
は、例えば、電源投入時の電源電圧ＶDDの立ち上がり時
には、当該ＤＣＤＣコンバータ２より出力される電圧識
別信号１０４の入力を受けて、スイッチ制御回路１より
出力されるスイッチ制御信号１０１は“Ｌ”レベル、ス
イッチ制御信号１０２は“Ｈ”レベルとなって出力され
て、アナログスイッチ６、７、８および９に入力され
る。この場合には、アナログスイッチ６、７、８および
９は共にオフの状態となって、これらのアナログスイッ
チに対応して、それぞれ出力電圧ＶO2、ＶO3、ＶO4およ
びＶO5の出力に寄与する充電型増幅器４、放電型増幅器
５、充電型増幅器４および放電型増幅器５は、それぞれ
主増幅器として設定され、当該主増幅器と対となる放電
型増幅器または放電型増幅器は、それぞれ副増幅器とし
て設定される。即ち、アナログスイッチ６、７、８およ
び９がオフの時には、上記の主増幅器のみより、対応す
る液晶駆動レベルに対応する電圧が出力される回路構成
となり、充電型増幅器の出力電位が放電型増幅器の出力
電位よりも高レベルになった場合においても、アナログ
スイッチがオフとなっているために、充電型増幅器の高
電位電圧ＶLCD のラインと接地点との間が短絡状態とな
り、高電位電圧ＶLCD ラインより接地点に貫通電流が流
れるという事態は防止される。これにより、電源電圧投
入時において、貫通電流発生に伴なって生じるＤＣＤＣ
コンバータ２に対する過剰な負荷が回避されて、高電位
電圧ＶLCDが所定レベルに立ち上がり、液晶駆動用レベ
ル電源回路が正常に起動される。
る高電位電圧ＶLCD のレベルが低下した状態において
は、例えば、電源投入時の電源電圧ＶDDの立ち上がり時
には、当該ＤＣＤＣコンバータ２より出力される電圧識
別信号１０４の入力を受けて、スイッチ制御回路１より
出力されるスイッチ制御信号１０１は“Ｌ”レベル、ス
イッチ制御信号１０２は“Ｈ”レベルとなって出力され
て、アナログスイッチ６、７、８および９に入力され
る。この場合には、アナログスイッチ６、７、８および
９は共にオフの状態となって、これらのアナログスイッ
チに対応して、それぞれ出力電圧ＶO2、ＶO3、ＶO4およ
びＶO5の出力に寄与する充電型増幅器４、放電型増幅器
５、充電型増幅器４および放電型増幅器５は、それぞれ
主増幅器として設定され、当該主増幅器と対となる放電
型増幅器または放電型増幅器は、それぞれ副増幅器とし
て設定される。即ち、アナログスイッチ６、７、８およ
び９がオフの時には、上記の主増幅器のみより、対応す
る液晶駆動レベルに対応する電圧が出力される回路構成
となり、充電型増幅器の出力電位が放電型増幅器の出力
電位よりも高レベルになった場合においても、アナログ
スイッチがオフとなっているために、充電型増幅器の高
電位電圧ＶLCD のラインと接地点との間が短絡状態とな
り、高電位電圧ＶLCD ラインより接地点に貫通電流が流
れるという事態は防止される。これにより、電源電圧投
入時において、貫通電流発生に伴なって生じるＤＣＤＣ
コンバータ２に対する過剰な負荷が回避されて、高電位
電圧ＶLCDが所定レベルに立ち上がり、液晶駆動用レベ
ル電源回路が正常に起動される。
【００２０】なお、図２は、前述のように、本実施形態
に含まれる充電型増幅器４と放電型増幅器５の内部構
成、およびこれらの一対の増幅器の出力側に設けられて
いるアナログスイッチ６を示す回路図であり、充電型増
幅器４と放電型増幅器５の動作については、前述の従来
例の場合と全く同様である。しかし、本実施形態におい
ては、これらの充電型増幅器および放電型増幅器の出力
間には、アナログスイッチ６が接続されてあり、上述の
ように、スイッチ制御信号１０１および１０２の入力を
受けて、定常動作状態においては、充電型増幅器４の出
力側と放電型増幅器５の出力側とが接続される回路構成
となり、その動作は従来例の場合と全く同様である。
に含まれる充電型増幅器４と放電型増幅器５の内部構
成、およびこれらの一対の増幅器の出力側に設けられて
いるアナログスイッチ６を示す回路図であり、充電型増
幅器４と放電型増幅器５の動作については、前述の従来
例の場合と全く同様である。しかし、本実施形態におい
ては、これらの充電型増幅器および放電型増幅器の出力
間には、アナログスイッチ６が接続されてあり、上述の
ように、スイッチ制御信号１０１および１０２の入力を
受けて、定常動作状態においては、充電型増幅器４の出
力側と放電型増幅器５の出力側とが接続される回路構成
となり、その動作は従来例の場合と全く同様である。
【００２１】
【発明の効果】以上説明したように、本発明は、液晶駆
動用レベル電源回路に適用されて、当該液晶駆動用レベ
ル電源回路に供給される高電位電圧レベルの低下に対応
して、プッシュプル接続される充電型増幅器および放電
型増幅器の出力側の接続関係を、アナログスイッチを介
してオン・オフ制御することにより、電源投入時などの
高電位電圧の低レベル状態において、高電位電圧ライン
から接地点に対して発生する貫通電流を防止することが
可能となり、ＤＣＤＣコンバータに対する過剰な消費電
流負荷が排除されて、常時、正常な液晶駆動レベル電源
供給の動作が保持されるという効果がある。
動用レベル電源回路に適用されて、当該液晶駆動用レベ
ル電源回路に供給される高電位電圧レベルの低下に対応
して、プッシュプル接続される充電型増幅器および放電
型増幅器の出力側の接続関係を、アナログスイッチを介
してオン・オフ制御することにより、電源投入時などの
高電位電圧の低レベル状態において、高電位電圧ライン
から接地点に対して発生する貫通電流を防止することが
可能となり、ＤＣＤＣコンバータに対する過剰な消費電
流負荷が排除されて、常時、正常な液晶駆動レベル電源
供給の動作が保持されるという効果がある。
【００２２】また、前記アナログスイッチを構成するＰ
ＭＯＳトランジスタおよびＮＭＯＳトランジスタのバッ
クゲートを、それぞれ前記高電位電圧と接地点に接続す
ることにより、これらのＰＭＯＳトランジスタおよびＮ
ＭＯＳトランジスタのバックゲート特性により、そのス
レッシュホルド電圧レベルが高くなり、高電位電圧が高
い電圧にならなければ、アナログスイッチがオンしない
ために、ＤＣＤＣコンバータの動作を、より正常の動作
状態に維持することができるという効果がある。
ＭＯＳトランジスタおよびＮＭＯＳトランジスタのバッ
クゲートを、それぞれ前記高電位電圧と接地点に接続す
ることにより、これらのＰＭＯＳトランジスタおよびＮ
ＭＯＳトランジスタのバックゲート特性により、そのス
レッシュホルド電圧レベルが高くなり、高電位電圧が高
い電圧にならなければ、アナログスイッチがオンしない
ために、ＤＣＤＣコンバータの動作を、より正常の動作
状態に維持することができるという効果がある。
【図１】本発明の１実施形態を示すブロック図である。
【図２】本実施例における充電型増幅器、放電型増幅器
およびアナログスイッチを示す回路図である。
およびアナログスイッチを示す回路図である。
【図３】従来例を示すブロック図である。
【図４】従来例における充電型増幅器および放電型増幅
器を示す回路図である。
器を示す回路図である。
１ スイッチ制御回路 ２ ＤＣＤＣコンバータ ３ 増幅器 ４ 充電型増幅器 ５ 放電型増幅器 ６〜９ アナログスイッチ １０〜１８ 抵抗 １９、２０、２４、２８、２９ ＰＭＯＳトランジス
タ ２１、２２、３０、３１、３４ ＮＭＯＳトランジス
タ ２３、２６、２７、３３ 定電流源
タ ２１、２２、３０、３１、３４ ＮＭＯＳトランジス
タ ２３、２６、２７、３３ 定電流源
Claims (4)
- 【請求項１】 所定の電源電圧の入力を受けて、前記電
源電圧を上回る高電位電圧および所定の基準電圧を生成
して出力するとともに、前記高電位電圧の電圧レベルを
識別して特定の電圧出力切替制御信号を出力する電圧変
換／制御手段と、 前記基準電圧の出力側と所定の低電位電源との間に直列
接続される複数の抵抗により形成されるブリーダー回路
と、 前記基準電圧を入力して増幅し、第１の液晶駆動用レベ
ル電圧として出力する第１の充電型増幅回路と、 前記ブリーダー回路を形成する第ｉ番目（ｉ＝１，３，
５，・・・，２ｍ−１：ただし、ｍは正の整数）の抵抗
と第（ｉ＋１）番目の抵抗との接続点における分圧電圧
を入力し、増幅して出力する第ｊ（ｊ＝２，４，６，・
・・，２ｍ）の放電型増幅回路と、 前記ブリーダー回路を形成する第（ｉ＋１）番目の抵抗
と第（ｉ＋２）番目の抵抗との接続点における分圧電圧
を入力し、増幅して出力する第ｋ（ｋ＝３，５，・・
・，２ｍ＋１）の充電型増幅回路と、第ｎ（ただし、ｎ＝２，４，６，・・・，２ｍ ）の放電
型増幅回路の出力端と、前記第（ｎ＋１）の充電型増幅
回路の出力端との間に挿入接続されて、前記電圧出力切
替制御信号によりオン／オフ切替制御され、これらの前
記第ｎの放電型増幅回路と前記第（ｎ＋１）の充電型増
幅回路とのプッシュプル接続による増幅出力電圧を、そ
れぞれ第１形態の第ｎの液晶駆動用レベル電圧として出
力するように機能する作用と、これらの前記第ｎの放電
型増幅回路と前記第（ｎ＋１）の充電型増幅回路の中の
一方のみによる増幅出力電圧を、ぞれぞれ第２形態の第
ｎの液晶駆動用レベル電圧として出力するように機能す
る作用とを有する第ｎのスイッチ手段と、 を備えて構成されることを特徴とする液晶駆動用レベル
電源回路。 - 【請求項２】 前記電圧変換／制御手段が、前記電源電
圧の入力を受けて、前記電源電圧を昇圧して前記高電位
電圧を出力するとともに、前記高電位電圧の電圧レベル
を識別して、所定の電圧識別信号を生成して出力するＤ
ＣＤＣ変換回路と、 前記電源電圧の入力を受けて所定の原基準電圧を生成し
て出力するとともに、前記電圧識別信号を入力して、前
記電圧出力切替制御信号を生成して出力する電圧出力切
替制御回路と、 前記原基準電圧を増幅して、前記基準電圧を生成して出
力する増幅器と、 を備えて構成される請求項１記載の液晶駆動用レベル電
源回路。 - 【請求項３】 前記第１〜第（２ｍ＋１）の充電型増幅
回路が、ソースに前記高電位電圧が供給され、ゲートが
ドレインに接続される第１の第１種導電型トランジスタ
と、 ソースに前記高電位電圧が供給され、ゲートが前記第１
の第１種導電型トランジスタのゲートに接続される第２
の第１種導電型トランジスタと、 ドレインが前記第１の第１種導電型トランジスタのドレ
インに接続され、ゲートに増幅出力電圧が帰還入力され
る第１の第２種導電型トランジスタと、 ドレインが前記第２の第１種導電型トランジスタのドレ
インに接続され、ゲートには、ぞれぞれ対応する前記基
準電圧または前記ブリーダーの分割電圧が入力されて、
ソースが前記第１の第２種導電型トランジスタのソース
に接続される第２の第２種導電型トランジスタと、 前記第１および第２の第２種導電型トランジスタのソー
スの接続点と、前記低電位電源との間に挿入接続される
第１の電流源と、 ソースに前記高電位電圧が供給され、ゲートが前記第２
の第１種導電型トランジスタのドレインに接続されると
ともに容量を介してドレインに接続されて、前記ドレイ
ンより、それぞれ各レベルに対応する液晶駆動用レベル
電圧を出力するように機能する第３の第１種導電型トラ
ンジスタと、 前記第３の第１種導電型トランジスタのドレインと、前
記低電位電源との間に挿入接続される第２の定電流源
と、を備えて構成され、 前記第２〜第（２ｍ）の放電型増幅回路が、ソースに前
記低電位電源が供給され、ドレインとゲートが接続され
る第３の第２種導電型トランジスタと、 ソースに前記低電位電源が供給され、ゲートが前記第３
の第２種導電型トランジスタのゲートに接続される第４
の第２種導電型トランジスタと、 ドレインが前記第３の第２種導電型トランジスタのドレ
インに接続され、ゲートに増幅出力が帰還入力される第
４の第１種導電型トランジスタと、 ドレインが前記第４の第２種導電型トランジスタのドレ
インに接続され、ゲートには、ぞれぞれ対応する前記ブ
リーダーの分割電圧が入力されて、ソースが前記第４の
第１種導電型トランジスタのソースに接続される第５の
第１種導電型トランジスタと、 前記高電位電源と、前記第４および第５の第１種導電型
トランジスタのソースの接続点との間に挿入接続される
第３の定電流源と、 ソースに前記定電位電源が供給され、ゲートが前記第４
の第２種導電型トランジスタのドレインに接続されると
ともに容量を介してドレインに接続されて、前記ドレイ
ンより、それぞれ各レベルに対応する液晶駆動用レベル
電圧を出力するように機能する第５の第２種導電型トラ
ンジスタと、 前記高電位電源と、前記第５の第２種導電型トランジス
タのドレインとの間に挿入接続される第４の定電流源
と、を備えて構成される請求項１記載の液晶駆動用レベ
ル電源回路。 - 【請求項４】 前記第２〜第（２ｍ）のスイッチ手段
が、対応するソースとドレインが共通接続され、ゲート
に前記電圧出力切替制御信号を形成する１対のレベル信
号の入力を受けて、前記レベル信号によりオン・オフ切
替制御される第１種導電型トランジスタと第２種導電型
トランジスタにより構成される請求項１記載の液晶駆動
用レベル電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9034873A JP2980048B2 (ja) | 1997-02-19 | 1997-02-19 | 液晶駆動用レベル電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9034873A JP2980048B2 (ja) | 1997-02-19 | 1997-02-19 | 液晶駆動用レベル電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10232383A JPH10232383A (ja) | 1998-09-02 |
| JP2980048B2 true JP2980048B2 (ja) | 1999-11-22 |
Family
ID=12426278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9034873A Expired - Fee Related JP2980048B2 (ja) | 1997-02-19 | 1997-02-19 | 液晶駆動用レベル電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2980048B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4907759B2 (ja) * | 2000-10-02 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 液晶駆動電源回路 |
| KR100408258B1 (ko) * | 2001-12-31 | 2003-12-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동회로 |
| JP3983124B2 (ja) | 2002-07-12 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 電源回路 |
-
1997
- 1997-02-19 JP JP9034873A patent/JP2980048B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10232383A (ja) | 1998-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11876510B2 (en) | Load driver | |
| US6400209B1 (en) | Switch circuit with back gate voltage control and series regulator | |
| US7521971B2 (en) | Buffer circuit | |
| US5939938A (en) | Amplifier circuit with reduced DC power related turn-on and turn-off transients | |
| US8044950B2 (en) | Driver circuit usable for display panel | |
| US6727753B2 (en) | Operational transconductance amplifier for an output buffer | |
| US8031888B2 (en) | Electronic apparatus having audio output units | |
| JPH08298445A (ja) | 差動増幅装置 | |
| KR100548558B1 (ko) | 반도체 장치용 내부전압 발생기 | |
| JP6962851B2 (ja) | 電源供給回路 | |
| US6236195B1 (en) | Voltage variation correction circuit | |
| JP3398573B2 (ja) | 差動増幅装置 | |
| JP2980048B2 (ja) | 液晶駆動用レベル電源回路 | |
| US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
| JPS60170320A (ja) | Ｃｍｏｓ出力駆動回路 | |
| US8058854B2 (en) | Drive circuit | |
| JP3540946B2 (ja) | 電圧検出回路 | |
| US5751167A (en) | CMOS output buffer circuit which converts CMOS logic signals to ECL logic signals and which discharges parasitic load capacitances | |
| US6911866B2 (en) | Method and device for switch-on current limiting in push-pull amplifying power stages | |
| US6842073B2 (en) | Electronic circuit comprising an amplifier for amplifying a binary signal | |
| JP2003287554A (ja) | 電源電圧検知回路 | |
| JP2004354518A (ja) | 駆動電圧発生回路およびそれを用いる液晶駆動装置 | |
| US11683017B2 (en) | Class-D amplifier | |
| US6297676B1 (en) | High capacitance drive fast slewing amplifier | |
| JP2934265B2 (ja) | 相補型ｍｏｓ出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990817 |
|
| LAPS | Cancellation because of no payment of annual fees |