JP4907759B2 - 液晶駆動電源回路 - Google Patents
液晶駆動電源回路 Download PDFInfo
- Publication number
- JP4907759B2 JP4907759B2 JP2000302341A JP2000302341A JP4907759B2 JP 4907759 B2 JP4907759 B2 JP 4907759B2 JP 2000302341 A JP2000302341 A JP 2000302341A JP 2000302341 A JP2000302341 A JP 2000302341A JP 4907759 B2 JP4907759 B2 JP 4907759B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- voltage
- output
- liquid crystal
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、低消費電流化と表示品位向上を図る液晶駆動電源回路に関する。
【0002】
【従来の技術】
図9は、液晶駆動装置の全体構成図を示す。図9に示すように、液晶駆動装置は、m×nドット表示の液晶パネル1に対応しており、走査電極でもあるCOM電極2a、2b…2nとデータ電極であるSEG電極3a、3b…3mをそれぞれn本、m本有している。COM電極2a、2b…2nとSEG電極3a、3b…3mは、それぞれ平行の直線状の透明電極を形成し、互いに直行するように配置されている。
【0003】
このCOM電極2a、2b…2nとSEG電極3a、3b…3m間に液晶が入れられ、COM電極2a、2b…2nとSEG電極3a、3b…3mのそれぞれに電圧を印加することにより、各電極に挟まれた画素となる部分の液晶の印加電圧を制御し液晶の配向を変え、表示のON−OFF制御を行っている。
【0004】
従って、等価的には、COM電極2a、2b…2nとSEG電極3a、3b…3mの交差点の画素に容量があり、その容量を充放電していると見なすことができる。このCOM電極2a、2b…2nとSEG電極3a、3b…3mを駆動するCOMドライバー4とSEGライバー5とは主にアナログスイッチであり、液晶駆動電源回路より供給されるレベル電圧から1つのレベル電圧(GNDを含めて)を出力する。
【0005】
図10は、COM電極2a、2b…2nとSEG電極3a、3b…3mの実際の駆動波形例を示す。
【0006】
図10に示すように、走査電極であるCOM電極2a、2b…2nは、COM電極2aからCOM電極2nへ選択レベル電圧を順次出力(走査)し、選択電極以外はすべて非選択レベル電圧を出力している。
【0007】
一方、SEG電極3a、3b…3mは、COM電極2a、2b…2nの走査時にCOM電極2a、2b…2nと交差する点の画素を表示する場合は選択レベル電圧を出力し、非表示の場合は非選択レベル電圧を出力するように制御されている。選択レベル電圧と非選択レベル電圧は、COM電極2a、2b…2nとSEG電極3a、3b…3mが共に選択時に液晶表示するよう電圧が設定されている。
【0008】
また、液晶の劣化防ぐために、同じ表示状態でも印加電圧が交流化するように、フレームと呼ばれる一定周期毎に印加電圧の極性が変るように選択レベル電圧と非選択レベル電圧を変えている。
【0009】
液晶駆動の選択レベル電圧は液晶駆動の最高、最低レベル電圧を共用し、非選択レベル電圧を変えた6つのレベル電圧が主に用いられているのが一般的となっている。このレベル電圧を生成しているのが液晶駆動電源回路6(図9参照)である。
【0010】
図11は、従来の液晶駆動電源回路の構成図を示す。
【0011】
図11に示すように、最高の液晶駆動電圧VLCDと最低電圧GND間を抵抗で分割した基準電圧をアンプにてバッファリングしレベル電圧V1〜V5を出力している。
【0012】
【発明が解決しようとする課題】
しかしながら、従来の液晶駆動電源回路には、次のような問題があった。
【0013】
従来の液晶駆動電源回路は、抵抗分割した基準電圧を直接液晶駆動に使う場合は、容量性負荷である液晶パネル1の駆動波形がCR時定数に依存するため、抵抗R1、R2を低インピーダンスにする必要があるが、この場合、負荷駆動していないときにも抵抗R1、R2にアイドリング電流が大きく流れ、低消費向ではない。
【0014】
従って、近年の携帯電子機器用の液晶パネルに使われている低消費向けの液晶駆動ICは、図11に示すように、高抵抗分割+アンプ8で構成されている。このアンプ8は、一般には、低消費目的で使われ、駆動能力に応じた2種類のアンプを使っており、一般的にシングルエンドと呼ばれる構成のものである。
【0015】
従来は、アンプ8を各レベルの必要な電流駆動能力に応じて使い分けていたが、近年、駆動回路の更なる低消費化に伴い、アンプ8で使用するシングルエンドアンプのバイアス電流の低減および、パネルサイズ増大による容量負荷の増大傾向と、表示品位向上要求によるアンプ出力の安定化要求などにより現行回路方式による様々な問題点が表面化している。
【0016】
例えば、COM電極2a、2b…2nの非選択レベル電圧について考えてみると、選択時を除けば、フレーム毎にV2、V5を出力するのでV2を出力するアンプはチャージ能力があれば良い。しかし、液晶は容量負荷であり、SEG電極3a、3b…3mは表示状態に応じて電圧出力をしており、全SEG電極3a、3b…3mが非選択レベル電圧V3を出し、次のラインの走査時に全SEG電極3a、3b…3mが選択レベル電圧V1を出した場合、即ち、容量の一端のレベル電圧が上昇したとき、COM電極2a、2b…2nは非選択レベル電圧V2を出力し、アンプ8はディスチャージする必要が出てくる。そのため、従来は、一時的にレベル電圧変動を抑えたり、レベル電圧V2を出力しているアンプ8のバイアス電流を増やすことにより対応していた。
【0017】
この場合、低消費化、パネル負荷の増大には対応が難しいため、図12に示すように、2つの駆動能力の異なるアンプを必要に応じて切換える方法もある(特開9−292596参照)。但し、この方法は、どのタイミングまたはどの表示パターンでレベルが変動するかを把握する必要があり、アンプの切換えタイミングが難しく、更に、単に、アンプ出力を短絡するだけなので貫通電流が流れ易いといった問題が起きることもある。貫通電流に関しては、2個のアンプ間にオフセットをもたせれば解決するがその場合、オフセット電圧が大きいと出力レベルがそのオフセット電圧間でAC的に変動する可能性があり、表示に影響を与える場合がある。
【0018】
本発明は、上記に鑑みてなされたものであって、低消費電流化と表示品位向上というトレードオフの関係のある2項目をわずかなスイッチとその制御信号を使うことにより実現する液晶駆動電源回路を提供することを目的とする。
【0019】
【課題を解決するための手段】
本発明の液晶駆動電源回路は、予め定めた複数の基準電圧の出力部と、前記基準電圧を入力し液晶表示素子を駆動するレベル電圧を出力するプッシュプルアンプと、前記複数の基準電圧から前記プッシュプルアンプの一方のアンプへ入力する基準電圧を選択するスイッチとを備えた構成とした。
【0020】
また、前記プッシュプルアンプは、前記液晶表示素子へのチャージ能力のあるアンプと、ディスチャージ能力のあるアンプとを有することとした。
【0021】
また、前記プッシュプルアンプは、前記液晶表示素子へのチャージ能力のあるアンプと、ディスチャージ能力のあるアンプとを有し、前記ディスチャージ能力のあるアンプへ前記スイッチにより前記複数の基準電圧から前記基準電圧を選択して入力することとした。
【0022】
また、前記プッシュプルアンプは、前記液晶表示素子へのチャージ能力のあるアンプと、ディスチャージ能力のあるアンプとを有し、前記チャージアンプと前記ディスチャージアンプは、シングルエンドアンプとした。
【0023】
また、前記プッシュプルアンプは、前記液晶表示素子へのチャージ能力のあるアンプと、ディスチャージ能力のあるアンプとを有し、前記ディスチャージ能力のあるアンプに入力する前記基準電圧は、該入力基準電圧をオフセットする電圧を持つこととした。
【0024】
また、前記オフセット電圧は、表示切換えに応じて制御することとした。
【0025】
さらに、本発明の液晶駆動電源回路は、予め定めた基準電圧の出力部と、前記基準電圧を入力し液晶表示素子を駆動するレベル電圧を出力するプッシュプルアンプとを備え、前記プッシュプルアンプを構成する一方のアンプをディスチャージ制御する構成とした。
【0026】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【0027】
図1は、本発明に関する実施例の液晶駆動電源回路の構成図を示す。
【0028】
この液晶駆動電源回路は、予め定めた出力のレベル電圧V1〜V5(図11と同様のレベル電圧)のうち、レベル電圧V1、V2、V4が使われる駆動回路例であり、レベル電圧V3、V5を出力する回路に対応するのは図2である。
【0029】
ここで、レベル電圧V1、V2、V4は主にチャージ駆動がメインであり、ディスチャージはフレーム切換え時やパネル容量の一端子が表示状態により変化した場合や、ノイズ混入時にレベル電圧が上昇した場合などの特別な条件時に必要な駆動能力である。一方、レベル電圧V3、V5は、その逆でディスチャージがメインで、チャージ能力は補佐的な能力として必要である。
【0030】
図1と図2とは、基本的な考え方は同じであるのでここでは、図1(レベル電圧V1、V2、V4に対応)に関して説明する。
【0031】
レベル電圧V1、V2、V4の出力アンプであるチャージアンプ12とディスチャージアンプ13とは、出力ドライバー17を介して液晶パネル11を駆動する。また、制御回路16により出力スイッチSWDを有する出力ドライバー17とスイッチSW1、SW2が制御される。
【0032】
液晶パネル11の各ドットのON、OFF表示駆動時にはチャージ能力が必要であり、フレーム切換え時、および、容量負荷の一端が表示により変化またはノイズなどの影響でレベルが上昇した時にディスチャージ能力が必要となる場合がある。
【0033】
予め定めた基準電圧を出力する出力部15は、抵抗RA、RBにて、例えば、最高の基準電圧VLCDの4/5VLCDを出力する場合は、RA=4R、RB=Rに設定し、特定の基準電圧が生成され、この基準電圧がチャージ能力のあるシングルエンドアンプであるチャージアンプ12に入力して低インピーダンスのレベル電圧を生成している。チャージアンプ12とディスチャージアンプ13とでプッシュプルアンプ14が構成される。
【0034】
チャージアンプ12に入力する電圧のVAより高い電圧のVOFF1またはVOFF2は、スイッチSW1またはSW2を介してチャージアンプ12とは逆の能力、即ち、ディスチャージ能力のあるディスチャージアンプ13の入力電圧になっている。このディスチャージアンプ13の出力はチャージアンプ12の出力と同じになっている。
【0035】
図3は、シングルエンドアンプ12a、13aの構成図を示す。
【0036】
このシングルエンドアンプ12a、13aは、図1に示すチャージアンプ12とディスチャージアンプ13にそれぞれ使用されるものである。
【0037】
図3(a)に示すシングルエンドアンプ12aは、出力段のNch側に一定のバイアス電流が流れPch側が差動段の出力を受けて駆動されるので、チャージする能力は十分あるがディスチャージ能力はバイアス電流で制限されて少ないものとなっている。このため、出力段で無駄な貫通電流が流れず低消費電力アンプとして使うことができる。
【0038】
一方、図3(b)示すシングルエンドアンプ13aは、図3(a)のシングルエンドアンプ12aとは逆にチャージする能力は無いがディスチャージ能力があるタイプのものである。
【0039】
図4は、この異なる能力の2個のチャージアンプ12とディスチャージアンプ13で構成されるプッシュプルアンプ14の電流特性を示す。
【0040】
この電流特性になる理由を以下に説明する。但し、ここでは、説明の簡素化のため、アンプ自体のオフセット電圧VoffN、VoffPは他の入力レベルと比較して小さいため無視することとする。
【0041】
出力電圧(=VIN−)が入力電圧(=VIN+)以下の時には、チャージアンプ12、ディスチャージアンプ13共に入力電圧(=非反転入力端子)>出力端子(=反転入力端子)であるため、出力を上げるようにチャージ電流能力を上げる。但し、ディスチャージアンプ13の出力部は、図3(b)に示すように一定のバイアス電流で制限されているため、図4に示す波線の特性となる。
【0042】
従って、アンプ全体としては、主にチャージアンプ12の特性となる。次に、出力電圧が、入力電圧よりVoff以上上昇した場合には、チャージアンプ12、ディスチャージアンプ13共に入力電圧(=非反転入力端子)<出力端子(=反転入力端子)であるため、出力を下げるように負荷の電荷をディスチャージしようとする。但し、チャージアンプ12の出力部は図3(a)に示すようにディスチャージする能力は無いため、ディスチャージアンプ13の特性が支配的となる。最後に、出力電圧が、VA〜VA+Voffの間は、各アンプのオフセットを無視した場合、チャージアンプ12はチャージしようとせず、ディスチャージアンプ13もディスチャージしようとしないため、各アンプの出力段のバイアス電流が流れている状態になり、図4で示す特性となる。
【0043】
この時、このオフセット電圧Voffを小さくすると、チャージアンプ12、ディスチャージアンプ13のもつオフセット電圧の影響により、チャージアンプ12がチャージする領域とディスチャージアンプ13がディスチャージする領域が重ならない上記関係を満足できなくなり貫通電流が流れてしまう可能性があり、また、負荷駆動時に2個のアンプ間での干渉や引張り合いが起き易くなり、無駄な充放電や波形歪みが生じる場合がある。
【0044】
逆に、オフセット電圧Voffを大きくすれば、各アンプのオフセット電圧がばらついても上述した貫通電流は起き難くなるが、VA〜VA+Voff電圧間では2個のアンプのバイアス電流のみの駆動になるので出力が負荷やノイズの影響によりその電圧間で変動しやすく、液晶に余計な変動電圧がかかることにより表示状態によりむらが起きてしまうことがある。
【0045】
そこで、本発明の液晶駆動電源回路は、このプッシュプルアンプ14におけるオフセット電圧を出力切換え時に切換えることにより、上記のオフセット電圧による欠点を最小限に抑えて、利点を最大限に利用することを可能としている。
【0046】
次に、上記実施例の液晶駆動電源回路の動作につき説明する。
【0047】
上記実施例では、プッシュプルアンプ14を構成するシングルエンドアンプの動作速度にに応じて2種類の動作方法に分けることができる。
【0048】
1.低速アンプを使った場合(図1、図5参照)。
【0049】
ここでいう低速、高速とは液晶の表示に与える影響時間に対してである。液晶負荷を駆動する時間は、出力ドライバー17の出力スイッチSWDのON時間であるが、この出力スイッチSWDのON時間に対して比較的遅い動作のアンプ、例えば、セットリング時間が出力スイッチSWDのON時間の数10%以上になる場合は、ここでは低速アンプと呼ぶことにする。具体的な値としては、1ラインの液晶駆動時間は、数100μsec〜であるから、数10μsec以上のセットリングタイムのシングルエンドアンプを使った場合である。
【0050】
低速なシングルエンドアンプを使った場合は、プッシュプル構成にした時に無駄なリンギングが液晶駆動時間に対して大きく占める可能性があり、表示に大きな影響を与える可能性がある。
【0051】
図5は、オフセット電圧による駆動波形の違いを示す。
【0052】
図5に示すように、出力制御信号▲1▼は出力の切換え(ON)時のタイミング波形であり、この瞬間にパネル容量の負荷がアンプの出力端子に接続されることにより液晶パネル11を駆動する。
【0053】
ディスチャージアンプ13のオフセットが比較的大きい場合(出力波形▲5▼)、具体的には、駆動電圧の数%以上の場合であり一般に液晶駆動電圧は数10Vであるから、数100mV以上の場合、出力が出力制御信号▲1▼のタイミングでアンプに繋がり負荷に充電が始まるが、アンプの速度が遅いため、この負荷充電時(または、ノイズ入力時)などで出力が大きく、出力すべき電圧から大きくオーバシュートすると、ディスチャージアンプ13のオフセット電圧分までディスチャージアンプ13が動作するため、比較的早くもどることとなる(S1領域)。しかし、VAとVB(=VA+VOFF)の間は、先に説明したように一定のバイアス電流による駆動のため、VAに戻るまで時間がかかり無駄な電圧が液晶にかかってしまい表示に悪影響を与える。
【0054】
一方、2個のアンプ間のオフセット電圧が小さい場合(出力波形▲4▼)、液晶駆動電圧の1%未満の場合で、即ち、数10mV程度の場合、チャージアンプ12とディスチャージアンプ13が動き出すレベル閾値であるVAとVB間は小さく、動作速度の遅い各アンプの出力が独立して駆動するため、各アンプのディスチャージ、チャージの不一致分(オーバーシュート、アンダーシュート)が無くなるまで干渉しあう。Sn、Mnはそれぞれディスチャージアンプ13、チャージアンプ12が動作している領域を表している。この落着くまでに時間のリンギングは、負荷に対して無駄な充放電をしているだけではなく、スイッチSWのON時間において大きな時間を占めれば液晶のAC特性によっては表示に対しても大きな影響を与える。
【0055】
最後に、本発明の方法であるオフセット電圧を出力切換えタイミングに応じて変化させた場合(出力波形▲3▼)、オフセット電圧は、オフセット切換制御信号▲2▼のタイミングで変えている。このタイミングはスイッチSWがONするタイミング(負荷がアンプに接続されるタイミング)に合わせてディスチャージアンプ13に入力するオフセット電圧を一時的に小さくする(数mV〜約50mV)。スイッチSWの切換え後、一定時間(τ)の後にオフセット電圧を大きくする(約50mV〜数百mV)。このオフセット切換制御信号▲2▼のオフセット切換え信号は、負荷のスイッチSWが切替わる前に切換えて、アンプの出力がほぼ目的の出力まで上がったところで元に戻すタイミングであれば良いので、τは、パネル負荷に対するアンプの立上り(立下り)時間程度に設定する。
【0056】
切換え時のオフセット電圧が小さい時は、出力波形▲4▼と同じような波形で動作する。アンプの出力が上がりきった時間後(τ)にディスチャージアンプ13の入力電圧を変えることにより、アンプの出力電圧がVA〜VA+VB間に入り易くなる。即ち、先に説明したようにチャージアンプ12とディスチャージアンプ13共にバイアス電流のみの駆動領域に入り易くなる。そのため、2個のアンプによる無駄な干渉が低減されてレベルが落着き易くなる。当然、バイアス電流だけの駆動になっても最初のオフセット電圧が大きい場合と異なり、オーバシュートは抑えられているので戻るまでの時間はオフセット電圧に比例して少ないこととなる。そのため、歪み(リンギング)が少なく、無駄な充放電の少ない駆動波形となる。
【0057】
2.高速アンプで構成した場合(図1、図6参照)。
【0058】
アンプの動作は液晶駆動時間に対して早いため、オフセット電圧を小さめにすればプッシュプルアンプ14を構成する2個のアンプ間での干渉によるリンギングが起きても、スイッチSWの駆動時間に対して短期間に落着くため液晶表示に対する影響は少ない。しかし、この場合は短期間の間にオーバシュート、アンダーシュートを繰返すため、その間液晶パネル11の負荷容量に対して無駄な充放電を行ってしまう(出力波形▲4▼)。負荷容量が大きければそれだけ無駄な消費電流をロスすることになる。
【0059】
ディスチャージアンプ13のオフセット電圧が大きい場合(出力信号▲5▼)アンプ自体は高速であっても、既に説明したようにVAとVB(=VA+オフセット電圧)間では各アンプの出力段のバイアス電流で決まるため、安定するまでの時間はアンプの内部動作が早くてもバイアス電流と出力負荷で決まる値である。従って、液晶に影響しないようにバイアス電流を増やせば問題無いが、消費電流は増加してしまい、バイアス電流は負荷を駆動しない場合にも消費するため、無駄な電流ロスとなる。また、バイアス電流を増やさなければ、波形のずれが大きく表示品位に影響する。
【0060】
一方、本発明のオフセット電圧を切換える方法では、先の低速アンプ構成の場合と異なり、出力段のスイッチSWがONするタイミングでオフセット電圧を大きくして一定時間後(立上り時間程度後)にオフセット電圧を小さくしており、有効的である。この方法による駆動波形例を出力波形▲3▼に示す。切換えタイミングはオフセット切換制御信号▲2▼に示す。オフセット電圧を大きくするときは、出力を切換える直前に行い、オフセット電圧を小さくするときはアンプが立上ったタイミング(τ=立上り時間程度)で小さくする。
【0061】
スイッチSWがONしたとき、オフセット電圧は大きいため、出力は大きくオーバーシュートする。但し、このオーバーシュートする時間(≒立上り時間)はアンプが高速であるため表示には影響を与えない。
【0062】
次に、上記時間後にディスチャージアンプ13のオフセットを小さくすると、アンプの出力はVA〜VB領域外になりやすくなり、ディスチャージアンプ13(またはチャージアンプ12)が動作してレベルをVA(VB)に近づけさせる。但し、この時のアンプの動作は、出力が最初にONした時と異なり、アンプの出力電圧は、ディスチャージアンプ13とチャージアンプ12共にある程度近づいた状態(出力がVA近傍まで立上った状態=VAの数%以内)における動作であるので、最初に説明したオフセット電圧が小さい場合のようなオーバシュートアンダーシュートは起き難い状態である。単純に、オーバシュートが波形高の一定比で生じると考えても、数10Vの電圧出力時の矩形波とVAの数%以内になった状態からVAに変化する矩形波のオーバーシュートは最初のオーバシュートの数%になることは明らかである。
【0063】
従って、この場合、最初のオフセット電圧が小さい場合のような切換え時の無駄なリンギングおよび無駄な充放電ロスを防ぎ、また、スイッチSWを切換えてVB(=VA+オフセット電圧)をVAに近づけることによりオフセット電圧が大きいと異なり、アンプ出力誤差を低減して表示品位を劣化させずに済む。
【0064】
従って、本発明では、出力切換え時の最初のタイミングを除き、無駄なオーバーシュート、アンダーシュートは起きず、消費電流ロスは少なく、波形の歪みは少ない駆動波形を実現する。
【0065】
以上の説明は、レベル電圧V1、V2、V4のチャージがメインの能力でディスチャージが補助的能力の場合の説明であり、図1に対応する場合の動作説明であるが、レベル電圧V3、V5に関しては、ディスチャージがメインであり、図2に対応する動作については、駆動波形図とオフセット電圧が逆方向になる違いのみであり、説明は同様であるのでここでは説明を省略する。
【0066】
従って、液晶パネル負荷の駆動若しくは接続タイミングに合わせてシングルエンド2個から構成されるプッシュプルアンプの双方向電流駆動能力の動作範囲を決定するオフセット電圧を制御することにより、液晶パネルの負荷駆動時のリンギングを抑えることによりそれに伴う無駄な消費電流と表示に影響する波形歪みの低減を実現することができる。
【0067】
また、チャージアンプ12とディスチャージアンプ13の出力を共用する構成にすることにより出力をより安定にしたプッシュプル型アンプを形成しているが、ディスチャージアンプ13の入力電圧はチャージアンプ12の入力電圧よりオフセット電圧を持たせることにより2つのアンプ間の貫通電流を抑え、また、オフセット電圧を表示切換え(負荷切換え)に応じて制御することにより、2個のシングルアンプ間の貫通電流を制御し、かつ、出力電圧のより安定した出力(歪みの少ない出力)を可能としている。
【0068】
図7は、本発明に関する他の実施例の液晶駆動電源回路の構成図を示す。
【0069】
この実施例は、その基本的構成は上記した実施例の通りであるが、アンプの制御について更に工夫している。図7においては、ディスチャージアンプ23に接続するスイッチSWは無く、チャージアンプ22と同一の入力電圧を入力していることが特徴である。
【0070】
この場合、ディスチャージアンプ23は制御回路26より1本以上の出力制御信号(アナログまたはロジック)により制御される。
【0071】
図8は、他の実施例のシングルエンドアンプ22a、23aの構成図を示す。
【0072】
このシングルエンドアンプ22a、23aは、図7に示すチャージアンプ22とディスチャージアンプ23にそれぞれ使用されるものである。
【0073】
シングルエンドアンプ22a、23aは、2本の出力制御信号OFF1、OFF2によりMNAとMNB(または、MPAとMPB)に流れる電流を制御(変える)することによりアンプの差動段のバランスをずらして同一入力を入れた場合でもアンプの見かけ上のオフセット電圧を与えることが可能となる。
【0074】
このオフセット電圧は、OFF1、OFF2に流す電流により変わるのでこの電流を変えることにより先に説明した実施例と同様にオフセット電圧を制御することが可能である。
【0075】
この他の実施例の場合では、図7に示すようにチャージアンプ22とディスチャージアンプ23とは同一のレベルを入力できるため、例えば、抵抗分割数が減らせられ、かつ、スイッチSWが不要になるので回路(レイアウト)がよりシンプルになる。また、抵抗でオフセット電圧を意図的に作っていた先の実施例では、液晶駆動電圧VLCDが変化する毎にオフセット電圧が変化するが、この方法では液晶駆動電圧VLCDには依存しなくなる。また、この実施例では、OFF1とOFF2との2つの信号を使っているが、差動段に2つの入力トランジスターに流れる電流差(オフセット電流)がオフセット電圧に依存することから、同一信号線から複数のアナログ信号を出力すれば1つの信号のみでオフセット電圧を複数変えることが可能であるので、1本の信号線があれば済むという効果がある。
【0076】
【発明の効果】
本発明の液晶駆動電源回路は、予め定めた複数の基準電圧の出力部と、前記基準電圧を入力し液晶表示素子を駆動するレベル電圧を出力するプッシュプルアンプと、前記複数の基準電圧から前記プッシュプルアンプの一方のアンプへ入力する基準電圧を選択するスイッチとを備えた構成としたため、低消費電流化と表示品位向上を実現することができる。
【0077】
また、前記プッシュプルアンプは、前記液晶表示素子へのチャージ能力のあるアンプと、ディスチャージ能力のあるアンプとを有することとしたため、より的確に低消費電流化と表示品位向上を実現することができる。
【0078】
また、前記プッシュプルアンプは、前記液晶表示素子へのチャージ能力のあるアンプと、ディスチャージ能力のあるアンプとを有し、前記ディスチャージ能力のあるアンプへ前記スイッチにより前記複数の基準電圧から前記基準電圧を選択して入力することとしたため、より確実にディスチャージを行い低消費電流化と表示品位向上を実現することができる。
【0079】
また、前記プッシュプルアンプは、前記液晶表示素子へのチャージ能力のあるアンプと、ディスチャージ能力のあるアンプとを有し、前記チャージアンプと前記ディスチャージアンプは、シングルエンドアンプとしたため、より確実に低消費電流化と表示品位向上を実現することができる。
【0080】
また、前記プッシュプルアンプは、前記液晶表示素子へのチャージ能力のあるアンプと、ディスチャージ能力のあるアンプとを有し、前記ディスチャージ能力のあるアンプに入力する前記基準電圧は、該入力基準電圧をオフセットする電圧を持つこととしたため、無駄な消費電流と表示に影響する波形歪みの低減を実現することができる。
【0081】
また、前記オフセット電圧は、表示切換えに応じて制御することとしたため、液晶パネルの負荷駆動時のリンギングを抑え、無駄な消費電流と表示に影響する波形歪みの低減を実現することができる。
【0082】
さらに、本発明の液晶駆動電源回路は、予め定めた基準電圧の出力部と、前記基準電圧を入力し液晶表示素子を駆動するレベル電圧を出力するプッシュプルアンプとを備え、前記プッシュプルアンプを構成する一方のアンプをディスチャージ制御する構成としたため、より簡潔構造で低消費電流化と表示品位向上を実現することができる。
【図面の簡単な説明】
【図1】本発明に関する実施例の液晶駆動電源回路の構成図を示す。
【図2】本発明に関する実施例の液晶駆動電源回路の構成図を示す。
【図3】シングルエンドアンプの構成図を示す。
【図4】異なる能力の2個のチャージアンプとディスチャージアンプで構成されるプッシュプルアンプの電流特性を示す。
【図5】低速アンプを使った場合の波形図を示す。
【図6】高速アンプを使った場合の波形図を示す。
【図7】本発明に関する他の実施例の液晶駆動電源回路の構成図を示す。
【図8】他の実施例のシングルエンドアンプの構成図を示す。
【図9】従来の液晶駆動装置の全体構成図を示す。
【図10】従来のCOM電極とSEG電極の実際の駆動波形例を示す。
【図11】従来の液晶駆動電源回路の構成図を示す。
【図12】2つの駆動能力の異なるアンプを必要に応じて切換える従来例の構成図を示す。
【符号の説明】
12、22 チャージアンプ
13、23 ディスチャージアンプ
17 出力ドライバー
11 液晶パネル
15 基準電圧出力部
14 プッシュプルアンプ
12a、13a、22a、23a シングルエンドアンプ
16、26 制御回路
Claims (4)
- 予め定めた複数の基準電圧を出力する基準電圧出力部と、
前記基準電圧が入力され、液晶表示素子を駆動するレベル電圧を出力するプッシュプルアンプと、
前記複数の基準電圧から前記プッシュプルアンプへ入力する基準電圧を選択するスイッチと、を備え、
前記プッシュプルアンプが、
前記スイッチを介さずに、前記基準電圧出力部から第1の基準電圧が入力されるチャージアンプと、
前記スイッチにより選択された第2の基準電圧が入力され、出力が前記チャージアンプの出力に接続されたディスチャージアンプと、を備え、
前記スイッチにより、前記第1及び第2の基準電圧の差であるオフセット電圧を切り換えることを特徴とする液晶駆動電源回路。 - 予め定めた複数の基準電圧を出力する基準電圧出力部と、
前記基準電圧が入力され、液晶表示素子を駆動するレベル電圧を出力するプッシュプルアンプと、
前記複数の基準電圧から前記プッシュプルアンプへ入力する基準電圧を選択するスイッチと、を備え、
前記プッシュプルアンプが、
前記スイッチにより選択された第1の基準電圧が入力されるチャージアンプと、
前記スイッチを介さずに、前記基準電圧出力部から第2の基準電圧が入力され、出力が前記チャージアンプの出力に接続されたディスチャージアンプと、を備え、
前記スイッチにより、前記第1及び第2の基準電圧の差であるオフセット電圧を切り換えることを特徴とする液晶駆動電源回路。 - 前記チャージアンプと前記ディスチャージアンプは、シングルエンドアンプであることを特徴とする請求項1又は2に記載の液晶駆動電源回路。
- 前記プッシュプルアンプから出力された前記レベル電圧を出力するための出力ドライバーの駆動タイミングの前に、前記オフセット電圧が切り換えられること特徴とする請求項1〜3のいずれか一項に記載の液晶駆動電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000302341A JP4907759B2 (ja) | 2000-10-02 | 2000-10-02 | 液晶駆動電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000302341A JP4907759B2 (ja) | 2000-10-02 | 2000-10-02 | 液晶駆動電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002108306A JP2002108306A (ja) | 2002-04-10 |
JP4907759B2 true JP4907759B2 (ja) | 2012-04-04 |
Family
ID=18783706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000302341A Expired - Fee Related JP4907759B2 (ja) | 2000-10-02 | 2000-10-02 | 液晶駆動電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4907759B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107610667B (zh) * | 2017-10-19 | 2023-05-12 | 深圳市博巨兴微电子科技有限公司 | 一种lcd驱动电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2980048B2 (ja) * | 1997-02-19 | 1999-11-22 | 日本電気株式会社 | 液晶駆動用レベル電源回路 |
JP3547677B2 (ja) * | 2000-01-14 | 2004-07-28 | シャープ株式会社 | 電圧供給回路および液晶駆動用電源回路 |
-
2000
- 2000-10-02 JP JP2000302341A patent/JP4907759B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002108306A (ja) | 2002-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5929847A (en) | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices | |
KR100293962B1 (ko) | 액정표시패널을구동하는액정구동회로 | |
KR100348644B1 (ko) | 중간 탭을 구비하는 전압 증배기 | |
EP1345203B1 (en) | Active matrix liquid crystal panel driving device using multi-phase charge sharing | |
US20060022925A1 (en) | Grayscale voltage generation circuit, driver circuit, and electro-optical device | |
KR100569471B1 (ko) | 디스플레이 제어 회로와 디스플레이 장치 | |
KR100630799B1 (ko) | 전압 공급 회로, 전압 공급 방법, 전원 회로, 전기 광학 장치 및 전자기기 | |
US20110316901A1 (en) | Data driver device and display device for reducing power consumption in a charge-share operation | |
US7078864B2 (en) | Display apparatus and power supply device for displaying | |
US20070057884A1 (en) | Display driver | |
JP2003248465A (ja) | 画像表示装置の駆動方法および画像表示装置の駆動装置 | |
US7385581B2 (en) | Driving voltage control device, display device and driving voltage control method | |
JPH10260664A (ja) | 液晶駆動回路とこれを用いた液晶装置 | |
US20080204121A1 (en) | Voltage generating circuit having charge pump and liquid crystal display using same | |
US20110181577A1 (en) | Drive circuit and drive method | |
JPH10307564A (ja) | 液晶表示装置のデータ線駆動回路 | |
US7864147B2 (en) | Method and apparatus for driving capacitive load, and LCD | |
JP4907759B2 (ja) | 液晶駆動電源回路 | |
JP2002268610A (ja) | 液晶駆動用電源回路 | |
JP3691034B2 (ja) | 信号出力装置及びこれを用いた液晶表示装置 | |
JP3981526B2 (ja) | 液晶駆動用電源回路並びにそれを用いた液晶装置及び電子機器 | |
JP4039414B2 (ja) | 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 | |
EP0599622B1 (en) | A driving circuit for driving a display apparatus and a method for the same | |
JPH06237162A (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の信号配線駆動回路 | |
KR20000010461A (ko) | 공통전극의 단계적 충전 및 방전을 이용한 액정표시장치 및 그구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |