JP3547677B2 - 電圧供給回路および液晶駆動用電源回路 - Google Patents
電圧供給回路および液晶駆動用電源回路 Download PDFInfo
- Publication number
- JP3547677B2 JP3547677B2 JP2000006580A JP2000006580A JP3547677B2 JP 3547677 B2 JP3547677 B2 JP 3547677B2 JP 2000006580 A JP2000006580 A JP 2000006580A JP 2000006580 A JP2000006580 A JP 2000006580A JP 3547677 B2 JP3547677 B2 JP 3547677B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- charging
- discharge
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶駆動用バイアス電圧を発生させる回路等に有用な電源供給回路及び液晶を駆動するための液晶駆動用電源回路に関する。
【０００２】
【従来の技術】
液晶表示装置を時分割駆動する場合、液晶駆動用電源回路にて必要な数の所定のバイアス電圧を発生させ、表示データなどにより制御スイッチをオン、オフ制御して上記バイアス電圧を選択的に出力させることにより、液晶駆動信号、すなわちコモン出力信号とセブメント出力信号を形成する。図３にその一例を示す。Ｖ１〜Ｖ５が電源回路にて生成されたバイアス電圧であり、各バイアス電圧及びＧＮＤ（接地電圧）が液晶駆動信号の各出力レベルを構成している。
【０００３】
上記バイアス電圧を生成するための電源回路として、最も基本的なものに抵抗分割にて分圧回路を構成するものがある。その構成を図４に示す。この抵抗分割による分圧回路では、電源回路の全消費電流の内、負荷（液晶）に供給される成分は非常に少なく、電源から各抵抗を介してＧＮＤに直接流れ込んでしまう無駄な成分が大きくなってしまう。大規模な液晶表示装置を駆動する場合、バイアス電圧の安定度を上げるためにバイアス電圧を低インピーダンス化する必要があり、図４に示す構成では、分圧抵抗の抵抗値を下げなければならず非常に大きな電流を無駄に消費することになってしまう。
【０００４】
上記のバイアス電圧の低インピーダンス化と低消費電流化を考慮して考案されたのが、コンパレータとＭＯＳトランジスタとを用いてバイアス電圧を生成する方法である。図５にその構成を示す。この構成では、高抵抗値の抵抗を用いた抵抗分割にて低消費電流の分圧回路を構成し、この回路の出力をバイアス電圧の基準電圧としてコンパレータＣ１〜Ｃ５の反転入力に印加し、非反転入力には各々バイアス電圧Ｖ１〜Ｖ５を供給する低インピーダンスなＰチャンネルＭＯＳトランジスタＴ１〜Ｔ５のドレインを接続し、各コンパレータＣ１〜Ｃ５の出力を各々トランジスタＴ１〜Ｔ５のゲートに接続する構成となっている。上記構成によれば、コンパレータＣ１〜Ｃ５にて基準電圧とバイアス電圧とを比較し、バイアス電圧が基準電圧に対して低下していればコンパレータＣ１〜Ｃ５から「０」が出力され、トランジスタＴ１〜Ｔ５がオンし、負荷を充電してバイアス電圧を引き上げる。また、バイアス電圧が基準電圧に達するとコンパレータＣ１〜Ｃ５から「１」が出力され、トランジスタＴ１〜Ｔ５がオフし、バイアス電圧がそれ以上あがらなくなる。これによると、低インピーダンスでバイアス電圧が供給されるとともに、電源回路における大幅な低消費電流化が実現できる利点がある。
【０００５】
しかしながら、バイアス電圧にて容量性の液晶負荷を駆動することを考えると、液晶駆動信号が低バイアス電圧から高バイアス電圧へ遷移する時は高バイアス電圧から負荷へ充電することになるが、高バイアス電圧から低バイアス電圧へ遷移する時には、負荷から低バイアス電圧へ放電されることになる。そこで、バイアス電圧は負荷への（からの）充放電に従って変動することになり、これを基準電圧に制御するには、充電にのみ対応可能なトランジスタ（すなわち、図５においてのＰチャンネルＭＯＳトランジスタ）を充放電に対応可能なＣＭＯＳ（バッファ）に置き換える必要がある。その場合の構成図を図６に示す。図５におけるトランジスタＴ１〜Ｔ５がＣＭＯＳバッファＣＩ１〜ＣＩ５に置き変わっている。これにより充放電のいずれにも対応可能となる。
【０００６】
しかしながら、上記図６の構成では、ＣＭＯＳバッファにてバイアス電圧の制御をしているために負荷への充放電のいずれかが常に行われることになり、バイアス電圧が基準電圧に制御されてもさらに充放電がなされてしまい、無駄な電流を消費することになってしまう。
【０００７】
この無駄な充放電を防ぐ技術として、特開昭５５−１４６４８７号公報に開示されるものがある。その構成を図７に示す。なお、同図においてはＶ３に係る部分のみを示しているが、Ｖ１、Ｖ２、Ｖ４及びＶ５についても同様の構成となっている。図７においては、充電用のＰチャンネルＭＯＳトランジスタＰ３及び放電用のＮチャンネルＭＯＳトランジスタＮ３をＣＭＯＳで構成し、各トランジスタＰ３、Ｎ３のゲートを別々のコンパレータＣＬ３、ＣＨ３で制御し、両コンパレータの非反転入力にバイアス電圧Ｖ３が接続され、反転入力には、抵抗分圧回路中の許容電圧範囲を設定している抵抗ｒの両端の上限基準電圧Ｖ３Ｈ及び下限基準電圧Ｖ３Ｌが各々接続されている。このような構成では、バイアス電圧Ｖ３が変動して許容電圧範囲を超えた時にのみ充電用のトランジスタすなわちＰチャンネルＭＯＳトランジスタＰ３または放電用のトランジスタすなわちＮチャンネルＭＯＳトランジスタＮ３をオンさせてバイアス電圧Ｖ３の制御を行い、バイアス電圧Ｖ３が許容電圧範囲内であれば充電用及び放電用の各トランジスタをオフさせてハイインピーダンス状態とし、不要な制御を行わないようにできる。
【０００８】
【発明が解決しようとする課題】
ところが、図７に示す回路構成では、バイアス電圧Ｖ３の電圧が許容電圧範囲内に無い場合や、当初は許容電圧範囲内にあってもその範囲を超えた場合には、結局上限基準電圧Ｖ３Ｈまたは下限基準電圧Ｖ３Ｌのいずれかの電圧に制御されてしまうことになる。しかし、このような状況は液晶バイアス電圧として好ましくない場合がある。たとえば、良好な表示品位を要求される液晶表示装置では、理想的にはバイアス電圧は一定の値に制御されることが望ましく、したがって、図７に示す回路構成において、バイアス電圧間の電位差は一定比（Ｖ１−Ｖ２：Ｖ２−Ｖ３：Ｖ３−Ｖ４：Ｖ４−Ｖ５：Ｖ５−ＧＮＤ＝１：１：ｎ−４：１：１）であることが望ましい。なお、ｎ−４は、使用する負荷（液晶）によって任意に決められる値である。このバランスからのずれが大きいほど液晶の表示品位が悪化してしまう。上記の理由から、許容電圧範囲を設けるということはおのずと理想からのずれを発生させることであり、結果として表示品位の悪化を招来するということになる。
【０００９】
したがって，この技術を使用する際には、許容電圧範囲をバイアス電圧間の電位差と比較して非常に小さく設定して、実質上表示品位に問題を発生させないということが前提となっている訳であるが、こうした場合に、コンパレータＣＬ３、ＣＨ３の遅延時間と充放電用トランジスタＰ３、Ｎ３の電流供給能力とのバランスによっては、下限基準電圧以下から上限基準電圧以上への過充電や、上限以上から下限以下への過放電が発生してしまう可能性があり（充放電制御によりバイアス電圧が許容電圧範囲内に入った段階でコンパレータが反転するが、遅延時間が大きいと反転か完了するまでに高能力の充放電用トランジスタによって一気に許容電圧範囲外まで過充放電されてしまう。）、この状態になるとバイアス電圧は許容電圧範囲内に安定することなく振動し続け、過充放電による電流を消費しつづけてしまう。
【００１０】
このように、許容電圧範囲をあまり極端に小さくすると振動を発生してしまう可能性が高くなるために、上記ずれについては十分に小さくすることが困難であり、特に、表示品位がバイアス電圧間の電位差比に非常にセンシティブである液晶を使用した場合、ずれは極力小さい方が好ましいと言えるために上記の問題が深刻なものとなる可能性があった。
【００１１】
この発明の目的は、負荷電圧に適度に広い許容電圧範囲を設定しつつ、許容電圧範囲の中央の理想電圧に負荷電圧を制御することが可能な電源供給回路及びこの回路を液晶駆動に適用した場合の液晶駆動用電源回路を提供することにある。
【００１２】
【課題を解決するための手段】
この発明は、上記の課題を解決するために以下のように構成される。
【００１３】
（１）上限基準電圧、下限基準電圧、およびその中央電圧である中央基準電圧を発生する基準電圧発生部と、
負荷への充電または負荷からの放電を行う充放電部と、
上限基準電圧および下限基準電圧のそれぞれと負荷電圧とを比較し、負荷電圧が上限基準電圧および下限基準電圧の間にあるときは充放電部を作動せず、上限基準電圧または下限基準電圧を超えているときは、負荷電圧が中央基準電圧になるまで充放電部を作動する充放電制御部と、
を備えてなる。
【００１４】
図１は、上記電源供給回路のブロック図を示している。基準電圧発生部１は、上限基準電圧ＶＨ、下限基準電圧ＶＬ、及びその中央電圧である中央基準電圧ＶＭを発生する。この基準電圧発生部１は、たとえば、抵抗分圧回路で構成される。負荷は充放電部２によって充電または放電され、充放電制御部３がこの充放電部２を制御する。負荷電圧Ｖは充放電制御部３にフィードバックされ、充放電制御部３では、この負荷電圧Ｖと上限基準電圧ＶＨ及び下限基準電圧ＶＬとを比較し、負荷電圧Ｖが上限基準電圧ＶＨ及び下限基準電圧ＶＬの間にある時には充放電部２を作動させず、上限基準電圧ＶＨを超えている時には放電動作させ、下限基準電圧ＶＬを超えている時には充電動作させる。
【００１５】
さらに、その充放電部２の充電動作または放電動作は、負荷電圧Ｖが中央基準電圧ＶＭになるまで行われる。
【００１６】
容量性負荷である液晶を駆動する場合、表示データを切り換える瞬間にのみ負荷を充放電するため負荷電圧に大きな変動が発生するが、以降は次の切り換えまでの長期間負荷電圧にほとんど変動はない。このため切り換え時には大きな変動により負荷電圧Ｖが上限基準電圧ＶＨ及び下限基準電圧ＶＬからなる適度に広い許容電圧範囲から逸脱するものの、上記充放電動作にて中央基準電圧ＶＭまで制御されれば、以降は次の切り換えまでの長期間負荷電圧ＶはほぼＶＭ付近の値となる。つまり、許容電圧範囲を適度に広く設定しても、ほとんどの期間で負荷電圧ＶはＶＭ付近の値をとることになる。
【００１７】
また、負荷電圧Ｖが上記許容電圧範囲内にある時には、充放電部２が作動しないために、充放電部２においての無駄な電流消費がなくなる。
【００１８】
なお、基準電圧発生部１には充放電電流が流れないために、この回路を高インピーダンスにすることができる。また、充放電制御部３についても電圧を比較するだけであるために電流消費はそれほど多くない。したがって、基準電圧発生部１及び充放電制御部３での電流消費量は少なくすることができ、充放電部２においての無駄な電流消費をなくすことができる。
【００１９】
（２）充放電制御部は、
上限基準電圧と中央基準電圧を入力し放電時に中央基準電圧を選択して出力し非放電時に上限基準電圧を選択して出力する第１の入力切換部と、
下限基準電圧と中央基準電圧を入力し充電時に中央基準電圧を選択して出力し非充電時に下限基準電圧を選択して出力する第２の入力切換部と、
第１の入力切換部の出力が負荷電圧以下の時には充放電部に放電動作を行わせ、第２の入力切換部の出力が負荷電圧以上の時には充放電部に充電動作を行わせ、負荷電圧がこれらの両出力の間にある時には充放電部に充放電動作を行わせない制御部と、
を備える。
【００２０】
充放電制御部３において、負荷電圧Ｖが上限基準電圧ＶＨ及び下限基準電圧ＶＬの間にある時には充放電動作をさせず、上限基準電圧または下限基準電圧を超えている時には負荷電圧Ｖが中央基準電圧ＶＭになるまで充放電動作させるようにするには、この発明のように第１の入力切換部及び第２の入力切換部を用いれば都合がよい。すなわち、第１の入力切換部においては、放電時に中央基準電圧を選択し、非放電時には上限基準電圧ＶＨを選択する。また、第２の入力切換部においては、充電時に中央基準電圧ＶＭを選択し、非充電時に下限基準電圧ＶＬを選択する。したがって、負荷電圧が上限基準電圧と下限基準電圧の間にある場合には、２つの入力切換部はそれぞれ上限基準電圧と下限基準電圧を選択し、制御部においてその選択された上下限基準電圧ＶＨ、ＶＬと負荷電圧Ｖとを比較することによって充電すべきか、放電すべきか、または非充放電とするかを決める。充電すべき場合には第２の入力切換部において中央基準電圧ＶＭを選択させ、この電圧と負荷電圧Ｖとが一致するように充電動作を行わせる。放電すべき時には第１の入力切換部において中央基準電圧ＶＭを選択させ、この電圧と負荷電圧Ｖとが一致するよう放電動作を行わせる。
【００２１】
このように、負荷電圧Ｖが上限基準電圧ＶＨと下限基準電圧ＶＬの間にあるかどうかを監視し、負荷電圧Ｖがこの範囲を超えている場合には、負荷電圧Ｖと比較する電圧を中央基準電圧ＶＭとすることができる。
【００２２】
（３）充放電部を、ＣＭＯＳで構成する。
【００２３】
上記充放電部２をＣＭＯＳで構成することにより充電動作または放電動作を簡単に一つのセルで行わせることができる。
【００２４】
（４）制御部は、第１の入力切換部の出力と負荷電圧とが入力される放電用コンパレータと、第２の入力切換部の出力と負荷電圧とが入力される充電用コンパレータとを有し、放電用コンパレータは放電信号を、充電用コンパレータは充電信号をそれぞれ、充放電部と第１および第２の入力切換部に出力する。
【００２５】
上記制御部を、放電用コンパレータと充電用コンパレータの２つのコンパレータで構成することによって、上記（２）の制御部の動作を容易に行わせることができる。
【００２６】
（５）制御部は、
第１、第２の入力切換部の出力と負荷電圧とが入力される一つのコンパレータと、
充電モードと放電モードとを時分割で切り換え、放電モード時には第１の入力切換部と充放電部内の充電部の動作を有効にし、充電モード時には第２の入力切換部と充放電部の放電部の動作を有効にするモード切換部と、を備える
この発明によれば、充電モードのタイミングと放電モードのタイミングを時分割で切り換えることによって、負荷電圧と上限基準電圧、下限基準電圧または中央基準電圧とを比較する比較部（コンパレータ）が１つでよい利点がある。
【００２７】
（６）請求項１〜６のいずれかに記載の複数個の電圧供給回路と、
各電圧供給回路の基準電圧発生部を２つの抵抗０．５ ｒを縦続接続してｒとし、各電圧供給回路のこの抵抗ｒを抵抗Ｒを介して縦続接続し、この両端に基準電源を接続して構成し、各電圧供給回路のｒの両端と、中央端子で各電圧供給回路の上限基準電圧、下限基準電圧と中央基準電圧を取り出すようにした液晶用基準電圧発生部と、を備え、
各電圧供給回路の負荷電圧を液晶バイアス電圧として液晶駆動用の電源回路を構成する。
【００２８】
上記（１）〜（５）の電源供給回路では、負荷電圧の変動の許容電圧範囲を上限基準電圧と下限基準電圧とで設定しておいて、負荷電圧がこの範囲を超えていると中央基準電圧になるように充放電動作を行うものであるが、この電圧供給回路を液晶駆動用のバイアス電圧発生部として構成することにより、液晶駆動用電源回路を構成することができる。このように構成した液晶駆動用電源回路では、各液晶バイアス電圧の電圧間の電位差のずれを極めて少なくすることができる。
【発明の実施の形態】
図２は、この発明の実施形態である液晶駆動用電源回路の一部構成図を示している。
【００２９】
同図に示す例は、図７に示すのと同様に、バイアス電圧Ｖ３についての電圧供給回路についてのみ示したものであって、Ｖ１、Ｖ２、Ｖ４及びＶ５の他の液晶バイアス電圧についても同様の構成の電圧供給回路が設けられている。
【００３０】
基準電圧発生部１は、電源電圧を抵抗分割して上限基準電圧Ｖ３Ｈ、中央基準電圧Ｖ３Ｍ、下限基準電圧Ｖ３Ｌを発生する。図１の充放電制御部３は入力切換部３ａ、３ｂ及び制御部３ｃで構成されている。入力切換部３ａは、充電信号Ｉ３Ｕ＝０で下限基準電圧Ｖ３Ｌを、Ｉ３Ｕ＝１で中央基準電圧Ｖ３Ｍを選択して充電基準電圧Ｖ３Ｕとして出力する。入力切換部３ｂは、放電信号Ｉ３Ｄ＝０で上限基準電圧Ｖ３Ｈを、Ｉ３Ｄ＝１で中央基準電圧Ｖ３Ｍを選択し、放電基準電圧Ｖ３Ｄとして出力する。
【００３１】
制御部３ｃは、上記充電基準電圧Ｖ３Ｕ及び放電基準電圧Ｖ３Ｄ並びに負荷電圧であるバイアス電圧Ｖ３を入力とし、バイアス電圧Ｖ３が充電基準電圧Ｖ３Ｕ以下であれば充電信号Ｉ３Ｕ＝１、放電信号Ｉ３Ｄ＝０に設定し、バイアス電圧Ｖ３が放電基準電圧Ｖ３Ｄ以上であれば、充電信号Ｉ３Ｕ＝０、放電信号Ｉ３Ｄ＝１に設定する。また、バイアス電圧Ｖ３が充電基準電圧Ｖ３Ｕ以上で、且つ放電基準電圧Ｖ３Ｄ以下であれば、充電信号Ｉ３Ｕ＝０、放電信号Ｉ３Ｄ＝０に設定する。
【００３２】
充放電部２は、充電信号Ｉ３Ｕ＝１であれば負荷である液晶表示装置を充電し、放電信号Ｉ３Ｄ＝１であれば放電を行う。
【００３３】
以上の構成において、バイアス電圧Ｖ３が下限基準電圧Ｖ３Ｌ以上で、且つ上限基準電圧Ｖ３Ｈ以下に適切に制御されていると、制御部３ｃにて充電信号Ｉ３Ｕ＝０、放電信号Ｉ３Ｄ＝０となり、充放電部２は非充放電状態となり、また、入力切換部３ａにて下限基準電圧Ｖ３Ｌを選択し、入力切換部３ｂにて上限基準電圧Ｖ３Ｈを選択する。したがって、この状態の時には制御部３ｃに入力する充電基準電圧Ｖ３Ｕは上記下限基準電圧Ｖ３Ｌとなり、放電基準電圧Ｖ３Ｄは上記上限基準電圧Ｖ３Ｈとなっている。
【００３４】
負荷変動によって、バイアス電圧Ｖ３がこの時の充電基準電圧Ｖ３Ｕである下限基準電圧Ｖ３Ｌ以下になると、制御部３ｃにて充電信号Ｉ３Ｕ＝１となり、充放電部２が充電を開始するが、この際、入力切換部３ａにて上記充電信号Ｉ３Ｕ＝１によって、選択される電圧が下限基準電圧Ｖ３Ｌから中央基準電圧Ｖ３Ｍに切り換えられる。したがって、入力切換部３ａの出力である充電基準電圧Ｖ３Ｕも中央基準電圧Ｖ３Ｍとなり、その結果、上記充電は、バイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで行われる。
【００３５】
同様に、バイアス電圧Ｖ３がこの時の放電基準電圧Ｖ３Ｄである上限基準電圧Ｖ３Ｈ以上になると、制御部３ｃにおいて放電信号Ｉ３Ｄ＝１となり、充放電部２が放電を開始するが、この際入力切換部３ｂにて選択される入力電圧が上限基準電圧Ｖ３Ｈから中央基準電圧Ｖ３Ｍへと切り換わるために、その出力である放電基準電圧Ｖ３Ｄは中央基準電圧Ｖ３Ｍとなり、その結果、放電は、バイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで行われる。
【００３６】
上記いずれの場合もバイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで充放電制御が完了すると、制御部３ｃにおいて充電信号Ｉ３Ｕ＝０、放電信号Ｉ３Ｄ＝０となり、充放電部２は非充放電状態となる。そして、入力切換部３ａは入力電圧として下限基準電圧Ｖ３Ｌを選択し、入力切換部３ｂは入力電圧として上限基準電圧Ｖ３Ｈを再び選択し、それぞれ初期状態に戻る。
【００３７】
このように、充放電制御はバイアス電圧Ｖ３が下限基準電圧Ｖ３Ｌ以下になるか上限基準電圧Ｖ３Ｈ以上になった時、つまり上限電圧をＶ３Ｈ、下限電圧をＶ３Ｌとする許容電圧範囲を超えた時にのみ行われ、充放電の制御は、バイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで行われる。よって、負荷変動によるバイアス電圧Ｖ３の変動が上記許容電圧範囲を超えるような場合は、バイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍとなるように自動的に制御される。
【００３８】
図８は、図２に示す液晶駆動用電源回路の第１の実施例を示している。なお、図８においても、Ｖ３に係る部分のみを示しているが、Ｖ１、Ｖ２、Ｖ４及びＶ５についても同様の構成を備えている。
【００３９】
図８において、入力切換部３ａはアナログスイッチＡＳ３ＵＬ、ＡＳ３ＵＭにて構成され、入力切換部３ｂはアナログスイッチＡＳ３ＤＨ、ＡＳ３ＤＭにて構成される。また、制御部３ｃはコンパレータＣ３Ｕ、Ｃ３Ｄで構成され、充放電部２はＰチャンネルＭＯＳトランジスタＰ３、ＮチャンネルＭＯＳトランジスタＮ３にて構成される。
【００４０】
コンパレータＣ３Ｕは充電信号Ｉ３Ｕ（アクティブ ロー）を出力し、コンパレータＣ３Ｄは放電信号Ｉ３Ｄを出力し、それぞれＰチャンネルＭＯＳトランジスタＰ３、ＮチャンネルＭＯＳトランジスタＮ３のゲートに入力するとともに、上記各アナログスイッチＡＳ３ＵＬ、アナログスイッチＡＳ３ＵＭと、アナログスイッチＡＳ３ＤＨ、アナログスイッチＡＳ３ＤＭのゲートに入力する。なお、これらのアナログスイッチは、たとえば、ＭＯＳトランジスタで構成される。
【００４１】
基準電圧発生部１は、バイアス電圧Ｖ３を発生する部分の抵抗については、０． ５ｒを縦続接続して、このバイアス電圧Ｖ３の基準電圧発生部を構成し、抵抗ｒ（０． ５ｒ＊ ２）の両端子で上限基準電圧Ｖ３Ｈと下限基準電圧Ｖ３Ｌを取り出し、０． ５ｒと０． ５ｒの接続点である中央端子で中央基準電圧Ｖ３Ｍを取り出している。
【００４２】
入力切換部３ａでは、充電信号Ｉ３Ｕ＝０の時アナログスイッチＡＳ３ＵＬをオンして下限基準電圧Ｖ３Ｌを選択し、Ｉ３Ｕ＝１の時アナログスイッチＡＳ３ＵＭをオンして中央基準電圧Ｖ３Ｍを選択する。入力切換部３ｂは、放電信号Ｉ３Ｄ＝０で上限基準電圧Ｖ３Ｈを選択し、Ｉ３Ｄ＝１で中央基準電圧Ｖ３Ｍを選択する。
【００４３】
２つのコンパレータＣ３Ｕ、Ｃ３Ｄからなる制御部３ｃと、ＰチャンネルＭＯＳトランジスタＰ３、ＮチャンネルＭＯＳトランジスタＮ３からなる充放電部２との接続については、図７に示す従来の構成と同じであり、入力切換部３ａの出力電圧である充電基準電圧Ｖ３ＵはコンパレータＣ３Ｕの反転入力端子に接続され、入力切換部３ｂの出力である放電基準電圧Ｖ３ＤはコンパレータＣ３Ｄの反転入力に接続される。また、バイアス電圧Ｖ３は２つのコンパレータＣ３Ｕ、Ｃ３Ｄの非反転入力に接続される。
【００４４】
上記の構成において、バイアス電圧Ｖ３が下限基準電圧Ｖ３Ｌ以上、且つ上限基準電圧Ｖ３Ｈ以下に適切に制御されていると、コンパレータＣ３Ｕにて充電信号Ｉ３Ｕ＝０、コンパレータＣ３Ｄにおいて放電信号Ｉ３Ｄ＝０となり、ＰチャンネルＭＯＳトランジスタＰ３、ＮチャンネルＭＯＳトランジスタＮ３がともにオフし、非充放電状態となる。この状態では、アナログスイッチＡＳ３ＵＬがオンし、ＡＳ３ＵＭがオフし、充電基準電圧Ｖ３Ｕとして下限基準電圧Ｖ３Ｌが選択される。また、アナログスイッチＡＳ３ＤＨがオンし、ＡＳ３ＤＭがオフして、放電基準電圧Ｖ３Ｄとして上限基準電圧Ｖ３Ｈが選択される。
【００４５】
負荷変動によってバイアス電圧Ｖ３がこの時の充電基準電圧Ｖ３Ｕである下限基準電圧Ｖ３Ｌ以下になるとコンパレータＣ３Ｕにて充電信号Ｉ３Ｕ＝１となり、ＰチャンネルＭＯＳトランジスタＰ３がオンし負荷に対する充電が開始されるが、この際アナログスイッチＡＳ３ＵＬがオフし、ＡＳ３ＵＭがオンして、充電基準電圧Ｖ３Ｕとして中央基準電圧Ｖ３Ｍが切換え選択される。その結果、充電はバイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで行われる。
【００４６】
同様に、バイアス電圧Ｖ３がこの時の放電基準電圧Ｖ３Ｄである上下基準電圧Ｖ３Ｈ以上になると、コンパレータＣ３Ｄにおいて放電信号Ｉ３Ｄ＝１となり、ＮチャンネルＭＯＳトランジスタＮ３がオンし放電を開始するが、この際アナログスイッチＡＳ３ＤＨがオフし、ＡＳ３ＤＭがオンして放電基準電圧Ｖ３Ｄとして中央基準電圧Ｖ３Ｍが切換え選択される。その結果、放電はバイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまでなされる。
【００４７】
上記いずれの場合も、バイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで制御されると、コンパレータＣ３Ｕにて充電信号Ｉ３Ｕ＝０、コンパレータＣ３Ｄにて放電信号Ｉ３Ｄ＝０となり、ＰチャンネルＭＯＳトランジスタＰ３、ＮチャンネルＭＯＳトランジスタＮ３がともにオフして非充放電状態となる。この状態では、アナログスイッチＡＳ３ＵＬがオンし、ＡＳ３ＵＭがオフして、充電基準電圧Ｖ３Ｕとして下限基準電圧Ｖ３Ｌが切換え選択され、また、アナログスイッチＡＳ３ＤＨがオンし、ＡＳ３ＤＭがオフして、放電基準電圧Ｖ３Ｄとして上限基準電圧Ｖ３Ｈが切換え選択される。この状態は初期状態である。
【００４８】
以上の動作により、充放電制御は、バイアス電圧Ｖ３が下限基準電圧Ｖ３Ｌ以下になるか上限基準電圧Ｖ３Ｈ以上になった時、つまり許容電圧範囲を超えた時にのみなされ、電圧制御はバイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまでなされる。
【００４９】
したがって、上記図８に示す実施例によれば、表示データ切り換え時の大きな変動により負荷電圧Ｖ３が上限基準電圧Ｖ３Ｈ及び下限基準電圧Ｖ３Ｌからなる適度に広い許容電圧範囲から逸脱するものの、充放電動作にて中央基準電圧Ｖ３Ｍまで制御されれば、以降は次の切り換えまでの長期間負荷電圧Ｖ３はほぼＶ３Ｍ付近の値となる。つまり、許容電圧範囲を適度に広く設定しても、ほとんどの期間で負荷電圧Ｖ３はＶ３Ｍ付近の値をとることになる。
【００５０】
また、負荷電圧Ｖ３がこの許容電圧範囲内にある時には、充放電部２が作動しないために、充放電部２においての無駄な電流消費がなくなる。
【００５１】
また、基準電圧発生部１には充放電電流が流れないために、この回路を高インピーダンスにすることができる。すなわち、各抵抗の値を高くすることが可能である。また、充放電制御部３についてもアナログスイッチと電圧を比較するだけの回路であるために電流消費はそれほど多くない。したがって、基準電圧発生部１及び充放電制御部３での電流消費量は少なくすることができ、充放電部２においての無駄な電流消費をなくすことができる。
【００５２】
図９は第２の実施例の構成図である。なお、図８と同様、Ｖ３に係る部分のみを示しているが、Ｖ１、Ｖ２、Ｖ４及びＶ５についても同様の構成となっている。
【００５３】
この実施例が上記図８に示す実施例と相違する点は、充電モードと放電モードを時分割で切り換えるためのモード切換部を備えた点である。このモード切換部は、図示しないタイミング信号Ｔを発生するタイミング信号発生部を含んでいる。そして、Ｔ＝０の期間を充電モード、Ｔ＝１の期間を放電モードとして時分割でバイアス電圧の制御を行う。また、制御部３をコンパレータＣ３の１つのみとし、ＯＲゲートＯＲ３とＡＮＤゲートＡＮ３を、それぞれＰチャンネルＭＯＳトランジスタＰ３のゲートとＮチャンネルＭＯＳトランジスタＮ３のゲートに接続し、充電モードＴ＝０の期間では充電信号Ｉ３Ｕ＝１となってＰチャンネルＭＯＳトランジスタＰ３が作動し、放電モードＴ＝１の期間ではＮチャンネルＭＯＳトランジスタＮ３が作動するようになっている。
【００５４】
上記構成において、タイミング信号Ｔ＝０の時にはアナログスイッチＡＳ３ＵＬ、ＡＳ３ＵＭが有効で、ＡＳ３ＤＨ、ＡＳ３ＤＭが無効であるために、コンパレータＣ３の反転入力端子の電圧Ｖ３Ｒは、第１の実施例でのＶ３Ｕと等価であり、コンパレータＣ３は第１の実施例のＣ３Ｕと等価となる。また、ＯＲゲートＯＲ３が有効でＡＮＤゲートＡＮ３が無効であるために、全体として第１の実施例の充電制御ルートと等価となる。また、タイミング信号Ｔ＝１の時はアナログスイッチＡＳ３ＤＨ、ＡＳ３ＤＭが有効で、ＡＳ３ＵＬ、ＡＳ３ＵＭが無効であるために、コンパレータＣ３の反転入力の電圧Ｖ３Ｒは第１の実施例でのＶ３Ｄと等価であり、コンパレータＣ３は第１の実施例でのＣ３Ｄと等価となる。また、ＡＮＤゲートＡＮ３が有効でＯＲゲートＯＲ３が無効であるために、全体として第１の実施例の放電制御ルートと等価となる。
【００５５】
このように、タイミング信号Ｔを導入して時分割で充電モードと放電モードを切り換えることによって、制御部３のコンパレータを１つ減らすことができる。この実施例においても、表示データ切り換え時の大きな変動により負荷電圧Ｖ３が上限基準電圧Ｖ３Ｈ及び下限基準電圧Ｖ３Ｌからなる適度に広い許容電圧範囲から逸脱するものの、充放電動作にて中央基準電圧Ｖ３Ｍまで制御されれば、以降は次の切り換えまでの長期間負荷電圧Ｖ３はほぼＶ３Ｍ付近の値となる。つまり、許容電圧範囲を適度に広く設定しても、ほとんどの期間で負荷電圧Ｖ３はＶ３Ｍ付近の値をとることになる
また、負荷電圧Ｖ３がこの許容電圧範囲内にある時には、充放電部２が作動しないために、充放電部２においての無駄な電流消費がなくなる。
【００５６】
また、基準電圧発生部１には充放電電流が流れないために、この回路を高インピーダンスにすることができる。すなわち、各抵抗の値を高くすることが可能である。また、充放電制御部３についてもアナログスイッチと電圧を比較するだけの回路であるために電流消費はそれほど多くない。したがって、基準電圧発生部１及び充放電制御部３での電流消費量は少なくすることができ、充放電部２においての無駄な電流消費をなくすことができる。
【００５７】
以上に説明した実施形態では、基準電圧発生部１を抵抗分圧回路で構成したが、電源に対して高インピーダンスとなって複数の電圧を発生できるものであれば他の回路構成であってもよい。
【００５８】
【発明の効果】
この発明によれば、以下の効果を奏することが出来る。
【００５９】
（１）負荷電圧は理想的な中央基準電圧に常に自動的に制御され、また、負荷電圧が許容電圧範囲内にある時には充放電部が作動しないために、充放電部においての無駄な電流消費がなくなる。
【００６０】
また、基準電圧発生部には充放電電流が流れないために、この回路を高インピーダンスにすることができる。また、充放電制御部３についても電圧を比較するだけであるために電流消費はそれほど多くない。したがって、基準電圧発生部及び充放電制御部での電流消費量も少なくすることができる。
【００６１】
以上により、負荷電圧を理想的な電圧に自動制御しながら、全体の消費電流を非常に小さく出来る。
【００６２】
上記の電圧供給回路を液晶駆動用のバイアス電圧発生部として構成することにより、各液晶バイアス電圧の電圧間の電位差のずれを極めて少なくすることができ、且つ消費電流の小さい液晶駆動用電源回路を構成することができる。
【００６３】
（２）充電モードのタイミングと放電モードのタイミングを時分割で切り換えることによって、負荷電圧と上限基準電圧、下限基準電圧または中央基準電圧とを比較する比較部（コンパレータ）を１つで構成出来ることになり、他の素子と比較して、通常大きな面積を占める比較部（コンパレータ）を削減できるため、回路面積を縮小できる。
【図面の簡単な説明】
【図１】この発明に係る電圧供給回路の構成図
【図２】この発明の実施形態である電圧供給回路の構成図
【図３】液晶駆動信号を示す図
【図４】従来の液晶駆動用電源回路の構成図
【図５】従来の液晶駆動用電源回路の他の構成図
【図６】従来の液晶駆動用電源回路の更に他の構成図
【図７】従来の液晶駆動用電源回路の更に他の構成図
【図８】図２に示す液晶駆動用電源回路の第１の実施例の構成図
【図９】第２の実施例の構成図
【符号の説明】
１−基準電圧発生部
２−充放電部
３ａ−入力切換部
３ｂ−入力切換部
３ｃ−制御部
Ｖ３−バイアス電圧（負荷電圧）
Ｖ３Ｈ−上限基準電圧
Ｖ３Ｌ−下限基準電圧
Ｖ３Ｍ−中央基準電圧
Ｖ３Ｕ−充電基準電圧
Ｖ３Ｄ−放電基準電圧
Ｉ３Ｕ−充電信号
Ｉ３Ｄ−放電信号
【発明の属する技術分野】
この発明は、液晶駆動用バイアス電圧を発生させる回路等に有用な電源供給回路及び液晶を駆動するための液晶駆動用電源回路に関する。
【０００２】
【従来の技術】
液晶表示装置を時分割駆動する場合、液晶駆動用電源回路にて必要な数の所定のバイアス電圧を発生させ、表示データなどにより制御スイッチをオン、オフ制御して上記バイアス電圧を選択的に出力させることにより、液晶駆動信号、すなわちコモン出力信号とセブメント出力信号を形成する。図３にその一例を示す。Ｖ１〜Ｖ５が電源回路にて生成されたバイアス電圧であり、各バイアス電圧及びＧＮＤ（接地電圧）が液晶駆動信号の各出力レベルを構成している。
【０００３】
上記バイアス電圧を生成するための電源回路として、最も基本的なものに抵抗分割にて分圧回路を構成するものがある。その構成を図４に示す。この抵抗分割による分圧回路では、電源回路の全消費電流の内、負荷（液晶）に供給される成分は非常に少なく、電源から各抵抗を介してＧＮＤに直接流れ込んでしまう無駄な成分が大きくなってしまう。大規模な液晶表示装置を駆動する場合、バイアス電圧の安定度を上げるためにバイアス電圧を低インピーダンス化する必要があり、図４に示す構成では、分圧抵抗の抵抗値を下げなければならず非常に大きな電流を無駄に消費することになってしまう。
【０００４】
上記のバイアス電圧の低インピーダンス化と低消費電流化を考慮して考案されたのが、コンパレータとＭＯＳトランジスタとを用いてバイアス電圧を生成する方法である。図５にその構成を示す。この構成では、高抵抗値の抵抗を用いた抵抗分割にて低消費電流の分圧回路を構成し、この回路の出力をバイアス電圧の基準電圧としてコンパレータＣ１〜Ｃ５の反転入力に印加し、非反転入力には各々バイアス電圧Ｖ１〜Ｖ５を供給する低インピーダンスなＰチャンネルＭＯＳトランジスタＴ１〜Ｔ５のドレインを接続し、各コンパレータＣ１〜Ｃ５の出力を各々トランジスタＴ１〜Ｔ５のゲートに接続する構成となっている。上記構成によれば、コンパレータＣ１〜Ｃ５にて基準電圧とバイアス電圧とを比較し、バイアス電圧が基準電圧に対して低下していればコンパレータＣ１〜Ｃ５から「０」が出力され、トランジスタＴ１〜Ｔ５がオンし、負荷を充電してバイアス電圧を引き上げる。また、バイアス電圧が基準電圧に達するとコンパレータＣ１〜Ｃ５から「１」が出力され、トランジスタＴ１〜Ｔ５がオフし、バイアス電圧がそれ以上あがらなくなる。これによると、低インピーダンスでバイアス電圧が供給されるとともに、電源回路における大幅な低消費電流化が実現できる利点がある。
【０００５】
しかしながら、バイアス電圧にて容量性の液晶負荷を駆動することを考えると、液晶駆動信号が低バイアス電圧から高バイアス電圧へ遷移する時は高バイアス電圧から負荷へ充電することになるが、高バイアス電圧から低バイアス電圧へ遷移する時には、負荷から低バイアス電圧へ放電されることになる。そこで、バイアス電圧は負荷への（からの）充放電に従って変動することになり、これを基準電圧に制御するには、充電にのみ対応可能なトランジスタ（すなわち、図５においてのＰチャンネルＭＯＳトランジスタ）を充放電に対応可能なＣＭＯＳ（バッファ）に置き換える必要がある。その場合の構成図を図６に示す。図５におけるトランジスタＴ１〜Ｔ５がＣＭＯＳバッファＣＩ１〜ＣＩ５に置き変わっている。これにより充放電のいずれにも対応可能となる。
【０００６】
しかしながら、上記図６の構成では、ＣＭＯＳバッファにてバイアス電圧の制御をしているために負荷への充放電のいずれかが常に行われることになり、バイアス電圧が基準電圧に制御されてもさらに充放電がなされてしまい、無駄な電流を消費することになってしまう。
【０００７】
この無駄な充放電を防ぐ技術として、特開昭５５−１４６４８７号公報に開示されるものがある。その構成を図７に示す。なお、同図においてはＶ３に係る部分のみを示しているが、Ｖ１、Ｖ２、Ｖ４及びＶ５についても同様の構成となっている。図７においては、充電用のＰチャンネルＭＯＳトランジスタＰ３及び放電用のＮチャンネルＭＯＳトランジスタＮ３をＣＭＯＳで構成し、各トランジスタＰ３、Ｎ３のゲートを別々のコンパレータＣＬ３、ＣＨ３で制御し、両コンパレータの非反転入力にバイアス電圧Ｖ３が接続され、反転入力には、抵抗分圧回路中の許容電圧範囲を設定している抵抗ｒの両端の上限基準電圧Ｖ３Ｈ及び下限基準電圧Ｖ３Ｌが各々接続されている。このような構成では、バイアス電圧Ｖ３が変動して許容電圧範囲を超えた時にのみ充電用のトランジスタすなわちＰチャンネルＭＯＳトランジスタＰ３または放電用のトランジスタすなわちＮチャンネルＭＯＳトランジスタＮ３をオンさせてバイアス電圧Ｖ３の制御を行い、バイアス電圧Ｖ３が許容電圧範囲内であれば充電用及び放電用の各トランジスタをオフさせてハイインピーダンス状態とし、不要な制御を行わないようにできる。
【０００８】
【発明が解決しようとする課題】
ところが、図７に示す回路構成では、バイアス電圧Ｖ３の電圧が許容電圧範囲内に無い場合や、当初は許容電圧範囲内にあってもその範囲を超えた場合には、結局上限基準電圧Ｖ３Ｈまたは下限基準電圧Ｖ３Ｌのいずれかの電圧に制御されてしまうことになる。しかし、このような状況は液晶バイアス電圧として好ましくない場合がある。たとえば、良好な表示品位を要求される液晶表示装置では、理想的にはバイアス電圧は一定の値に制御されることが望ましく、したがって、図７に示す回路構成において、バイアス電圧間の電位差は一定比（Ｖ１−Ｖ２：Ｖ２−Ｖ３：Ｖ３−Ｖ４：Ｖ４−Ｖ５：Ｖ５−ＧＮＤ＝１：１：ｎ−４：１：１）であることが望ましい。なお、ｎ−４は、使用する負荷（液晶）によって任意に決められる値である。このバランスからのずれが大きいほど液晶の表示品位が悪化してしまう。上記の理由から、許容電圧範囲を設けるということはおのずと理想からのずれを発生させることであり、結果として表示品位の悪化を招来するということになる。
【０００９】
したがって，この技術を使用する際には、許容電圧範囲をバイアス電圧間の電位差と比較して非常に小さく設定して、実質上表示品位に問題を発生させないということが前提となっている訳であるが、こうした場合に、コンパレータＣＬ３、ＣＨ３の遅延時間と充放電用トランジスタＰ３、Ｎ３の電流供給能力とのバランスによっては、下限基準電圧以下から上限基準電圧以上への過充電や、上限以上から下限以下への過放電が発生してしまう可能性があり（充放電制御によりバイアス電圧が許容電圧範囲内に入った段階でコンパレータが反転するが、遅延時間が大きいと反転か完了するまでに高能力の充放電用トランジスタによって一気に許容電圧範囲外まで過充放電されてしまう。）、この状態になるとバイアス電圧は許容電圧範囲内に安定することなく振動し続け、過充放電による電流を消費しつづけてしまう。
【００１０】
このように、許容電圧範囲をあまり極端に小さくすると振動を発生してしまう可能性が高くなるために、上記ずれについては十分に小さくすることが困難であり、特に、表示品位がバイアス電圧間の電位差比に非常にセンシティブである液晶を使用した場合、ずれは極力小さい方が好ましいと言えるために上記の問題が深刻なものとなる可能性があった。
【００１１】
この発明の目的は、負荷電圧に適度に広い許容電圧範囲を設定しつつ、許容電圧範囲の中央の理想電圧に負荷電圧を制御することが可能な電源供給回路及びこの回路を液晶駆動に適用した場合の液晶駆動用電源回路を提供することにある。
【００１２】
【課題を解決するための手段】
この発明は、上記の課題を解決するために以下のように構成される。
【００１３】
（１）上限基準電圧、下限基準電圧、およびその中央電圧である中央基準電圧を発生する基準電圧発生部と、
負荷への充電または負荷からの放電を行う充放電部と、
上限基準電圧および下限基準電圧のそれぞれと負荷電圧とを比較し、負荷電圧が上限基準電圧および下限基準電圧の間にあるときは充放電部を作動せず、上限基準電圧または下限基準電圧を超えているときは、負荷電圧が中央基準電圧になるまで充放電部を作動する充放電制御部と、
を備えてなる。
【００１４】
図１は、上記電源供給回路のブロック図を示している。基準電圧発生部１は、上限基準電圧ＶＨ、下限基準電圧ＶＬ、及びその中央電圧である中央基準電圧ＶＭを発生する。この基準電圧発生部１は、たとえば、抵抗分圧回路で構成される。負荷は充放電部２によって充電または放電され、充放電制御部３がこの充放電部２を制御する。負荷電圧Ｖは充放電制御部３にフィードバックされ、充放電制御部３では、この負荷電圧Ｖと上限基準電圧ＶＨ及び下限基準電圧ＶＬとを比較し、負荷電圧Ｖが上限基準電圧ＶＨ及び下限基準電圧ＶＬの間にある時には充放電部２を作動させず、上限基準電圧ＶＨを超えている時には放電動作させ、下限基準電圧ＶＬを超えている時には充電動作させる。
【００１５】
さらに、その充放電部２の充電動作または放電動作は、負荷電圧Ｖが中央基準電圧ＶＭになるまで行われる。
【００１６】
容量性負荷である液晶を駆動する場合、表示データを切り換える瞬間にのみ負荷を充放電するため負荷電圧に大きな変動が発生するが、以降は次の切り換えまでの長期間負荷電圧にほとんど変動はない。このため切り換え時には大きな変動により負荷電圧Ｖが上限基準電圧ＶＨ及び下限基準電圧ＶＬからなる適度に広い許容電圧範囲から逸脱するものの、上記充放電動作にて中央基準電圧ＶＭまで制御されれば、以降は次の切り換えまでの長期間負荷電圧ＶはほぼＶＭ付近の値となる。つまり、許容電圧範囲を適度に広く設定しても、ほとんどの期間で負荷電圧ＶはＶＭ付近の値をとることになる。
【００１７】
また、負荷電圧Ｖが上記許容電圧範囲内にある時には、充放電部２が作動しないために、充放電部２においての無駄な電流消費がなくなる。
【００１８】
なお、基準電圧発生部１には充放電電流が流れないために、この回路を高インピーダンスにすることができる。また、充放電制御部３についても電圧を比較するだけであるために電流消費はそれほど多くない。したがって、基準電圧発生部１及び充放電制御部３での電流消費量は少なくすることができ、充放電部２においての無駄な電流消費をなくすことができる。
【００１９】
（２）充放電制御部は、
上限基準電圧と中央基準電圧を入力し放電時に中央基準電圧を選択して出力し非放電時に上限基準電圧を選択して出力する第１の入力切換部と、
下限基準電圧と中央基準電圧を入力し充電時に中央基準電圧を選択して出力し非充電時に下限基準電圧を選択して出力する第２の入力切換部と、
第１の入力切換部の出力が負荷電圧以下の時には充放電部に放電動作を行わせ、第２の入力切換部の出力が負荷電圧以上の時には充放電部に充電動作を行わせ、負荷電圧がこれらの両出力の間にある時には充放電部に充放電動作を行わせない制御部と、
を備える。
【００２０】
充放電制御部３において、負荷電圧Ｖが上限基準電圧ＶＨ及び下限基準電圧ＶＬの間にある時には充放電動作をさせず、上限基準電圧または下限基準電圧を超えている時には負荷電圧Ｖが中央基準電圧ＶＭになるまで充放電動作させるようにするには、この発明のように第１の入力切換部及び第２の入力切換部を用いれば都合がよい。すなわち、第１の入力切換部においては、放電時に中央基準電圧を選択し、非放電時には上限基準電圧ＶＨを選択する。また、第２の入力切換部においては、充電時に中央基準電圧ＶＭを選択し、非充電時に下限基準電圧ＶＬを選択する。したがって、負荷電圧が上限基準電圧と下限基準電圧の間にある場合には、２つの入力切換部はそれぞれ上限基準電圧と下限基準電圧を選択し、制御部においてその選択された上下限基準電圧ＶＨ、ＶＬと負荷電圧Ｖとを比較することによって充電すべきか、放電すべきか、または非充放電とするかを決める。充電すべき場合には第２の入力切換部において中央基準電圧ＶＭを選択させ、この電圧と負荷電圧Ｖとが一致するように充電動作を行わせる。放電すべき時には第１の入力切換部において中央基準電圧ＶＭを選択させ、この電圧と負荷電圧Ｖとが一致するよう放電動作を行わせる。
【００２１】
このように、負荷電圧Ｖが上限基準電圧ＶＨと下限基準電圧ＶＬの間にあるかどうかを監視し、負荷電圧Ｖがこの範囲を超えている場合には、負荷電圧Ｖと比較する電圧を中央基準電圧ＶＭとすることができる。
【００２２】
（３）充放電部を、ＣＭＯＳで構成する。
【００２３】
上記充放電部２をＣＭＯＳで構成することにより充電動作または放電動作を簡単に一つのセルで行わせることができる。
【００２４】
（４）制御部は、第１の入力切換部の出力と負荷電圧とが入力される放電用コンパレータと、第２の入力切換部の出力と負荷電圧とが入力される充電用コンパレータとを有し、放電用コンパレータは放電信号を、充電用コンパレータは充電信号をそれぞれ、充放電部と第１および第２の入力切換部に出力する。
【００２５】
上記制御部を、放電用コンパレータと充電用コンパレータの２つのコンパレータで構成することによって、上記（２）の制御部の動作を容易に行わせることができる。
【００２６】
（５）制御部は、
第１、第２の入力切換部の出力と負荷電圧とが入力される一つのコンパレータと、
充電モードと放電モードとを時分割で切り換え、放電モード時には第１の入力切換部と充放電部内の充電部の動作を有効にし、充電モード時には第２の入力切換部と充放電部の放電部の動作を有効にするモード切換部と、を備える
この発明によれば、充電モードのタイミングと放電モードのタイミングを時分割で切り換えることによって、負荷電圧と上限基準電圧、下限基準電圧または中央基準電圧とを比較する比較部（コンパレータ）が１つでよい利点がある。
【００２７】
（６）請求項１〜６のいずれかに記載の複数個の電圧供給回路と、
各電圧供給回路の基準電圧発生部を２つの抵抗０．５ ｒを縦続接続してｒとし、各電圧供給回路のこの抵抗ｒを抵抗Ｒを介して縦続接続し、この両端に基準電源を接続して構成し、各電圧供給回路のｒの両端と、中央端子で各電圧供給回路の上限基準電圧、下限基準電圧と中央基準電圧を取り出すようにした液晶用基準電圧発生部と、を備え、
各電圧供給回路の負荷電圧を液晶バイアス電圧として液晶駆動用の電源回路を構成する。
【００２８】
上記（１）〜（５）の電源供給回路では、負荷電圧の変動の許容電圧範囲を上限基準電圧と下限基準電圧とで設定しておいて、負荷電圧がこの範囲を超えていると中央基準電圧になるように充放電動作を行うものであるが、この電圧供給回路を液晶駆動用のバイアス電圧発生部として構成することにより、液晶駆動用電源回路を構成することができる。このように構成した液晶駆動用電源回路では、各液晶バイアス電圧の電圧間の電位差のずれを極めて少なくすることができる。
【発明の実施の形態】
図２は、この発明の実施形態である液晶駆動用電源回路の一部構成図を示している。
【００２９】
同図に示す例は、図７に示すのと同様に、バイアス電圧Ｖ３についての電圧供給回路についてのみ示したものであって、Ｖ１、Ｖ２、Ｖ４及びＶ５の他の液晶バイアス電圧についても同様の構成の電圧供給回路が設けられている。
【００３０】
基準電圧発生部１は、電源電圧を抵抗分割して上限基準電圧Ｖ３Ｈ、中央基準電圧Ｖ３Ｍ、下限基準電圧Ｖ３Ｌを発生する。図１の充放電制御部３は入力切換部３ａ、３ｂ及び制御部３ｃで構成されている。入力切換部３ａは、充電信号Ｉ３Ｕ＝０で下限基準電圧Ｖ３Ｌを、Ｉ３Ｕ＝１で中央基準電圧Ｖ３Ｍを選択して充電基準電圧Ｖ３Ｕとして出力する。入力切換部３ｂは、放電信号Ｉ３Ｄ＝０で上限基準電圧Ｖ３Ｈを、Ｉ３Ｄ＝１で中央基準電圧Ｖ３Ｍを選択し、放電基準電圧Ｖ３Ｄとして出力する。
【００３１】
制御部３ｃは、上記充電基準電圧Ｖ３Ｕ及び放電基準電圧Ｖ３Ｄ並びに負荷電圧であるバイアス電圧Ｖ３を入力とし、バイアス電圧Ｖ３が充電基準電圧Ｖ３Ｕ以下であれば充電信号Ｉ３Ｕ＝１、放電信号Ｉ３Ｄ＝０に設定し、バイアス電圧Ｖ３が放電基準電圧Ｖ３Ｄ以上であれば、充電信号Ｉ３Ｕ＝０、放電信号Ｉ３Ｄ＝１に設定する。また、バイアス電圧Ｖ３が充電基準電圧Ｖ３Ｕ以上で、且つ放電基準電圧Ｖ３Ｄ以下であれば、充電信号Ｉ３Ｕ＝０、放電信号Ｉ３Ｄ＝０に設定する。
【００３２】
充放電部２は、充電信号Ｉ３Ｕ＝１であれば負荷である液晶表示装置を充電し、放電信号Ｉ３Ｄ＝１であれば放電を行う。
【００３３】
以上の構成において、バイアス電圧Ｖ３が下限基準電圧Ｖ３Ｌ以上で、且つ上限基準電圧Ｖ３Ｈ以下に適切に制御されていると、制御部３ｃにて充電信号Ｉ３Ｕ＝０、放電信号Ｉ３Ｄ＝０となり、充放電部２は非充放電状態となり、また、入力切換部３ａにて下限基準電圧Ｖ３Ｌを選択し、入力切換部３ｂにて上限基準電圧Ｖ３Ｈを選択する。したがって、この状態の時には制御部３ｃに入力する充電基準電圧Ｖ３Ｕは上記下限基準電圧Ｖ３Ｌとなり、放電基準電圧Ｖ３Ｄは上記上限基準電圧Ｖ３Ｈとなっている。
【００３４】
負荷変動によって、バイアス電圧Ｖ３がこの時の充電基準電圧Ｖ３Ｕである下限基準電圧Ｖ３Ｌ以下になると、制御部３ｃにて充電信号Ｉ３Ｕ＝１となり、充放電部２が充電を開始するが、この際、入力切換部３ａにて上記充電信号Ｉ３Ｕ＝１によって、選択される電圧が下限基準電圧Ｖ３Ｌから中央基準電圧Ｖ３Ｍに切り換えられる。したがって、入力切換部３ａの出力である充電基準電圧Ｖ３Ｕも中央基準電圧Ｖ３Ｍとなり、その結果、上記充電は、バイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで行われる。
【００３５】
同様に、バイアス電圧Ｖ３がこの時の放電基準電圧Ｖ３Ｄである上限基準電圧Ｖ３Ｈ以上になると、制御部３ｃにおいて放電信号Ｉ３Ｄ＝１となり、充放電部２が放電を開始するが、この際入力切換部３ｂにて選択される入力電圧が上限基準電圧Ｖ３Ｈから中央基準電圧Ｖ３Ｍへと切り換わるために、その出力である放電基準電圧Ｖ３Ｄは中央基準電圧Ｖ３Ｍとなり、その結果、放電は、バイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで行われる。
【００３６】
上記いずれの場合もバイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで充放電制御が完了すると、制御部３ｃにおいて充電信号Ｉ３Ｕ＝０、放電信号Ｉ３Ｄ＝０となり、充放電部２は非充放電状態となる。そして、入力切換部３ａは入力電圧として下限基準電圧Ｖ３Ｌを選択し、入力切換部３ｂは入力電圧として上限基準電圧Ｖ３Ｈを再び選択し、それぞれ初期状態に戻る。
【００３７】
このように、充放電制御はバイアス電圧Ｖ３が下限基準電圧Ｖ３Ｌ以下になるか上限基準電圧Ｖ３Ｈ以上になった時、つまり上限電圧をＶ３Ｈ、下限電圧をＶ３Ｌとする許容電圧範囲を超えた時にのみ行われ、充放電の制御は、バイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで行われる。よって、負荷変動によるバイアス電圧Ｖ３の変動が上記許容電圧範囲を超えるような場合は、バイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍとなるように自動的に制御される。
【００３８】
図８は、図２に示す液晶駆動用電源回路の第１の実施例を示している。なお、図８においても、Ｖ３に係る部分のみを示しているが、Ｖ１、Ｖ２、Ｖ４及びＶ５についても同様の構成を備えている。
【００３９】
図８において、入力切換部３ａはアナログスイッチＡＳ３ＵＬ、ＡＳ３ＵＭにて構成され、入力切換部３ｂはアナログスイッチＡＳ３ＤＨ、ＡＳ３ＤＭにて構成される。また、制御部３ｃはコンパレータＣ３Ｕ、Ｃ３Ｄで構成され、充放電部２はＰチャンネルＭＯＳトランジスタＰ３、ＮチャンネルＭＯＳトランジスタＮ３にて構成される。
【００４０】
コンパレータＣ３Ｕは充電信号Ｉ３Ｕ（アクティブ ロー）を出力し、コンパレータＣ３Ｄは放電信号Ｉ３Ｄを出力し、それぞれＰチャンネルＭＯＳトランジスタＰ３、ＮチャンネルＭＯＳトランジスタＮ３のゲートに入力するとともに、上記各アナログスイッチＡＳ３ＵＬ、アナログスイッチＡＳ３ＵＭと、アナログスイッチＡＳ３ＤＨ、アナログスイッチＡＳ３ＤＭのゲートに入力する。なお、これらのアナログスイッチは、たとえば、ＭＯＳトランジスタで構成される。
【００４１】
基準電圧発生部１は、バイアス電圧Ｖ３を発生する部分の抵抗については、０． ５ｒを縦続接続して、このバイアス電圧Ｖ３の基準電圧発生部を構成し、抵抗ｒ（０． ５ｒ＊ ２）の両端子で上限基準電圧Ｖ３Ｈと下限基準電圧Ｖ３Ｌを取り出し、０． ５ｒと０． ５ｒの接続点である中央端子で中央基準電圧Ｖ３Ｍを取り出している。
【００４２】
入力切換部３ａでは、充電信号Ｉ３Ｕ＝０の時アナログスイッチＡＳ３ＵＬをオンして下限基準電圧Ｖ３Ｌを選択し、Ｉ３Ｕ＝１の時アナログスイッチＡＳ３ＵＭをオンして中央基準電圧Ｖ３Ｍを選択する。入力切換部３ｂは、放電信号Ｉ３Ｄ＝０で上限基準電圧Ｖ３Ｈを選択し、Ｉ３Ｄ＝１で中央基準電圧Ｖ３Ｍを選択する。
【００４３】
２つのコンパレータＣ３Ｕ、Ｃ３Ｄからなる制御部３ｃと、ＰチャンネルＭＯＳトランジスタＰ３、ＮチャンネルＭＯＳトランジスタＮ３からなる充放電部２との接続については、図７に示す従来の構成と同じであり、入力切換部３ａの出力電圧である充電基準電圧Ｖ３ＵはコンパレータＣ３Ｕの反転入力端子に接続され、入力切換部３ｂの出力である放電基準電圧Ｖ３ＤはコンパレータＣ３Ｄの反転入力に接続される。また、バイアス電圧Ｖ３は２つのコンパレータＣ３Ｕ、Ｃ３Ｄの非反転入力に接続される。
【００４４】
上記の構成において、バイアス電圧Ｖ３が下限基準電圧Ｖ３Ｌ以上、且つ上限基準電圧Ｖ３Ｈ以下に適切に制御されていると、コンパレータＣ３Ｕにて充電信号Ｉ３Ｕ＝０、コンパレータＣ３Ｄにおいて放電信号Ｉ３Ｄ＝０となり、ＰチャンネルＭＯＳトランジスタＰ３、ＮチャンネルＭＯＳトランジスタＮ３がともにオフし、非充放電状態となる。この状態では、アナログスイッチＡＳ３ＵＬがオンし、ＡＳ３ＵＭがオフし、充電基準電圧Ｖ３Ｕとして下限基準電圧Ｖ３Ｌが選択される。また、アナログスイッチＡＳ３ＤＨがオンし、ＡＳ３ＤＭがオフして、放電基準電圧Ｖ３Ｄとして上限基準電圧Ｖ３Ｈが選択される。
【００４５】
負荷変動によってバイアス電圧Ｖ３がこの時の充電基準電圧Ｖ３Ｕである下限基準電圧Ｖ３Ｌ以下になるとコンパレータＣ３Ｕにて充電信号Ｉ３Ｕ＝１となり、ＰチャンネルＭＯＳトランジスタＰ３がオンし負荷に対する充電が開始されるが、この際アナログスイッチＡＳ３ＵＬがオフし、ＡＳ３ＵＭがオンして、充電基準電圧Ｖ３Ｕとして中央基準電圧Ｖ３Ｍが切換え選択される。その結果、充電はバイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで行われる。
【００４６】
同様に、バイアス電圧Ｖ３がこの時の放電基準電圧Ｖ３Ｄである上下基準電圧Ｖ３Ｈ以上になると、コンパレータＣ３Ｄにおいて放電信号Ｉ３Ｄ＝１となり、ＮチャンネルＭＯＳトランジスタＮ３がオンし放電を開始するが、この際アナログスイッチＡＳ３ＤＨがオフし、ＡＳ３ＤＭがオンして放電基準電圧Ｖ３Ｄとして中央基準電圧Ｖ３Ｍが切換え選択される。その結果、放電はバイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまでなされる。
【００４７】
上記いずれの場合も、バイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまで制御されると、コンパレータＣ３Ｕにて充電信号Ｉ３Ｕ＝０、コンパレータＣ３Ｄにて放電信号Ｉ３Ｄ＝０となり、ＰチャンネルＭＯＳトランジスタＰ３、ＮチャンネルＭＯＳトランジスタＮ３がともにオフして非充放電状態となる。この状態では、アナログスイッチＡＳ３ＵＬがオンし、ＡＳ３ＵＭがオフして、充電基準電圧Ｖ３Ｕとして下限基準電圧Ｖ３Ｌが切換え選択され、また、アナログスイッチＡＳ３ＤＨがオンし、ＡＳ３ＤＭがオフして、放電基準電圧Ｖ３Ｄとして上限基準電圧Ｖ３Ｈが切換え選択される。この状態は初期状態である。
【００４８】
以上の動作により、充放電制御は、バイアス電圧Ｖ３が下限基準電圧Ｖ３Ｌ以下になるか上限基準電圧Ｖ３Ｈ以上になった時、つまり許容電圧範囲を超えた時にのみなされ、電圧制御はバイアス電圧Ｖ３が中央基準電圧Ｖ３Ｍと等しくなるまでなされる。
【００４９】
したがって、上記図８に示す実施例によれば、表示データ切り換え時の大きな変動により負荷電圧Ｖ３が上限基準電圧Ｖ３Ｈ及び下限基準電圧Ｖ３Ｌからなる適度に広い許容電圧範囲から逸脱するものの、充放電動作にて中央基準電圧Ｖ３Ｍまで制御されれば、以降は次の切り換えまでの長期間負荷電圧Ｖ３はほぼＶ３Ｍ付近の値となる。つまり、許容電圧範囲を適度に広く設定しても、ほとんどの期間で負荷電圧Ｖ３はＶ３Ｍ付近の値をとることになる。
【００５０】
また、負荷電圧Ｖ３がこの許容電圧範囲内にある時には、充放電部２が作動しないために、充放電部２においての無駄な電流消費がなくなる。
【００５１】
また、基準電圧発生部１には充放電電流が流れないために、この回路を高インピーダンスにすることができる。すなわち、各抵抗の値を高くすることが可能である。また、充放電制御部３についてもアナログスイッチと電圧を比較するだけの回路であるために電流消費はそれほど多くない。したがって、基準電圧発生部１及び充放電制御部３での電流消費量は少なくすることができ、充放電部２においての無駄な電流消費をなくすことができる。
【００５２】
図９は第２の実施例の構成図である。なお、図８と同様、Ｖ３に係る部分のみを示しているが、Ｖ１、Ｖ２、Ｖ４及びＶ５についても同様の構成となっている。
【００５３】
この実施例が上記図８に示す実施例と相違する点は、充電モードと放電モードを時分割で切り換えるためのモード切換部を備えた点である。このモード切換部は、図示しないタイミング信号Ｔを発生するタイミング信号発生部を含んでいる。そして、Ｔ＝０の期間を充電モード、Ｔ＝１の期間を放電モードとして時分割でバイアス電圧の制御を行う。また、制御部３をコンパレータＣ３の１つのみとし、ＯＲゲートＯＲ３とＡＮＤゲートＡＮ３を、それぞれＰチャンネルＭＯＳトランジスタＰ３のゲートとＮチャンネルＭＯＳトランジスタＮ３のゲートに接続し、充電モードＴ＝０の期間では充電信号Ｉ３Ｕ＝１となってＰチャンネルＭＯＳトランジスタＰ３が作動し、放電モードＴ＝１の期間ではＮチャンネルＭＯＳトランジスタＮ３が作動するようになっている。
【００５４】
上記構成において、タイミング信号Ｔ＝０の時にはアナログスイッチＡＳ３ＵＬ、ＡＳ３ＵＭが有効で、ＡＳ３ＤＨ、ＡＳ３ＤＭが無効であるために、コンパレータＣ３の反転入力端子の電圧Ｖ３Ｒは、第１の実施例でのＶ３Ｕと等価であり、コンパレータＣ３は第１の実施例のＣ３Ｕと等価となる。また、ＯＲゲートＯＲ３が有効でＡＮＤゲートＡＮ３が無効であるために、全体として第１の実施例の充電制御ルートと等価となる。また、タイミング信号Ｔ＝１の時はアナログスイッチＡＳ３ＤＨ、ＡＳ３ＤＭが有効で、ＡＳ３ＵＬ、ＡＳ３ＵＭが無効であるために、コンパレータＣ３の反転入力の電圧Ｖ３Ｒは第１の実施例でのＶ３Ｄと等価であり、コンパレータＣ３は第１の実施例でのＣ３Ｄと等価となる。また、ＡＮＤゲートＡＮ３が有効でＯＲゲートＯＲ３が無効であるために、全体として第１の実施例の放電制御ルートと等価となる。
【００５５】
このように、タイミング信号Ｔを導入して時分割で充電モードと放電モードを切り換えることによって、制御部３のコンパレータを１つ減らすことができる。この実施例においても、表示データ切り換え時の大きな変動により負荷電圧Ｖ３が上限基準電圧Ｖ３Ｈ及び下限基準電圧Ｖ３Ｌからなる適度に広い許容電圧範囲から逸脱するものの、充放電動作にて中央基準電圧Ｖ３Ｍまで制御されれば、以降は次の切り換えまでの長期間負荷電圧Ｖ３はほぼＶ３Ｍ付近の値となる。つまり、許容電圧範囲を適度に広く設定しても、ほとんどの期間で負荷電圧Ｖ３はＶ３Ｍ付近の値をとることになる
また、負荷電圧Ｖ３がこの許容電圧範囲内にある時には、充放電部２が作動しないために、充放電部２においての無駄な電流消費がなくなる。
【００５６】
また、基準電圧発生部１には充放電電流が流れないために、この回路を高インピーダンスにすることができる。すなわち、各抵抗の値を高くすることが可能である。また、充放電制御部３についてもアナログスイッチと電圧を比較するだけの回路であるために電流消費はそれほど多くない。したがって、基準電圧発生部１及び充放電制御部３での電流消費量は少なくすることができ、充放電部２においての無駄な電流消費をなくすことができる。
【００５７】
以上に説明した実施形態では、基準電圧発生部１を抵抗分圧回路で構成したが、電源に対して高インピーダンスとなって複数の電圧を発生できるものであれば他の回路構成であってもよい。
【００５８】
【発明の効果】
この発明によれば、以下の効果を奏することが出来る。
【００５９】
（１）負荷電圧は理想的な中央基準電圧に常に自動的に制御され、また、負荷電圧が許容電圧範囲内にある時には充放電部が作動しないために、充放電部においての無駄な電流消費がなくなる。
【００６０】
また、基準電圧発生部には充放電電流が流れないために、この回路を高インピーダンスにすることができる。また、充放電制御部３についても電圧を比較するだけであるために電流消費はそれほど多くない。したがって、基準電圧発生部及び充放電制御部での電流消費量も少なくすることができる。
【００６１】
以上により、負荷電圧を理想的な電圧に自動制御しながら、全体の消費電流を非常に小さく出来る。
【００６２】
上記の電圧供給回路を液晶駆動用のバイアス電圧発生部として構成することにより、各液晶バイアス電圧の電圧間の電位差のずれを極めて少なくすることができ、且つ消費電流の小さい液晶駆動用電源回路を構成することができる。
【００６３】
（２）充電モードのタイミングと放電モードのタイミングを時分割で切り換えることによって、負荷電圧と上限基準電圧、下限基準電圧または中央基準電圧とを比較する比較部（コンパレータ）を１つで構成出来ることになり、他の素子と比較して、通常大きな面積を占める比較部（コンパレータ）を削減できるため、回路面積を縮小できる。
【図面の簡単な説明】
【図１】この発明に係る電圧供給回路の構成図
【図２】この発明の実施形態である電圧供給回路の構成図
【図３】液晶駆動信号を示す図
【図４】従来の液晶駆動用電源回路の構成図
【図５】従来の液晶駆動用電源回路の他の構成図
【図６】従来の液晶駆動用電源回路の更に他の構成図
【図７】従来の液晶駆動用電源回路の更に他の構成図
【図８】図２に示す液晶駆動用電源回路の第１の実施例の構成図
【図９】第２の実施例の構成図
【符号の説明】
１−基準電圧発生部
２−充放電部
３ａ−入力切換部
３ｂ−入力切換部
３ｃ−制御部
Ｖ３−バイアス電圧（負荷電圧）
Ｖ３Ｈ−上限基準電圧
Ｖ３Ｌ−下限基準電圧
Ｖ３Ｍ−中央基準電圧
Ｖ３Ｕ−充電基準電圧
Ｖ３Ｄ−放電基準電圧
Ｉ３Ｕ−充電信号
Ｉ３Ｄ−放電信号
Claims (7)
- 上限基準電圧、下限基準電圧、およびその中央電圧である中央基準電圧を発生する基準電圧発生部と、
負荷への充電または負荷からの放電を行う充放電部と、
上限基準電圧および下限基準電圧のそれぞれと負荷電圧とを比較し、負荷電圧が上限基準電圧および下限基準電圧の間にあるときは充放電部を作動せず、上限基準電圧または下限基準電圧を超えているときは、負荷電圧が中央基準電圧になるまで充放電部を作動する充放電制御部と、
を備えてなる電圧供給回路。 - 充放電制御部は、
上限基準電圧と中央基準電圧を入力し放電時に中央基準電圧を選択して出力し非放電時に上限基準電圧を選択して出力する第１の入力切換部と、
下限基準電圧と中央基準電圧を入力し充電時に中央基準電圧を選択して出力し非充電時に下限基準電圧を選択して出力する第２の入力切換部と、
第１の入力切換部の出力が負荷電圧以下の時には充放電部に放電動作を行わせ、第２の入力切換部の出力が負荷電圧以上の時には充放電部に充電動作を行わせ、負荷電圧がこれらの両出力の間にある時には充放電部に充放電動作を行わせない制御部と、
を備える請求項１記載の電圧供給回路。 - 充放電部を、ＣＭＯＳで構成した請求項１または２記載の電圧供給回路。
- 制御部は、第１の入力切換部の出力と負荷電圧とが入力される放電用コンパレータと、第２の入力切換部の出力と負荷電圧とが入力される充電用コンパレータとを有し、放電用コンパレータは放電信号を、充電用コンパレータは充電信号をそれぞれ、充放電部と第１および第２の入力切換部に出力する、請求項２または３記載の電圧供給回路。
- 第１の入力切換部は、放電信号を受けているとき放電時とし、放電信号を受けていないとき非放電時とし、
第２の入力切換部は、充電信号を受けているとき充電時とし、充電信号を受けていないとき非充電時とする、請求項２〜４のいずれかに記載の電圧供給回路。 - 制御部は、
第１、第２の入力切換部の出力と負荷電圧とが入力される一つのコンパレータと、
充電モードと放電モードとを時分割で切り換え、放電モード時には第１の入力切換部と充放電部内の充電部の動作を有効にし、充電モード時には第２の入力切換部と充放電部の放電部の動作を有効にするモード切換部と、を備える、請求項２、３または５のいずれかに記載の電圧供給回路。 - 請求項１〜６のいずれかに記載の複数個の電圧供給回路と、
各電圧供給回路の基準電圧発生部を２つの抵抗０．５ ｒを縦続接続してｒとし、各電圧供給回路のこの抵抗ｒを抵抗Ｒを介して縦続接続し、この両端に基準電源を接続して構成し、各電圧供給回路のｒの両端と、中央端子で各電圧供給回路の上限基準電圧、下限基準電圧と中央基準電圧を取り出すようにした液晶用基準電圧発生部と、を備え、
各電圧供給回路の負荷電圧を液晶バイアス電圧とする液晶駆動用電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000006580A JP3547677B2 (ja) | 2000-01-14 | 2000-01-14 | 電圧供給回路および液晶駆動用電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000006580A JP3547677B2 (ja) | 2000-01-14 | 2000-01-14 | 電圧供給回路および液晶駆動用電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001195027A JP2001195027A (ja) | 2001-07-19 |
| JP3547677B2 true JP3547677B2 (ja) | 2004-07-28 |
Family
ID=18535087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000006580A Expired - Fee Related JP3547677B2 (ja) | 2000-01-14 | 2000-01-14 | 電圧供給回路および液晶駆動用電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3547677B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4907759B2 (ja) * | 2000-10-02 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 液晶駆動電源回路 |
| TWI302281B (en) | 2005-05-23 | 2008-10-21 | Au Optronics Corp | Display unit, display array, display panel and display unit control method |
-
2000
- 2000-01-14 JP JP2000006580A patent/JP3547677B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001195027A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3681624B2 (ja) | 充電回路、充放電回路、及び電池パック | |
| US5760637A (en) | Programmable charge pump | |
| US7414457B2 (en) | Bias voltage generating circuit | |
| US20060126238A1 (en) | Semiconductor circuit for use in timer circuit or oscillator circuit | |
| JPH11346147A (ja) | スルーレート出力回路 | |
| US5808460A (en) | Rapid power enabling circuit | |
| US6144237A (en) | Power on reset circuit | |
| US20050206642A1 (en) | Driving voltage control device | |
| JP2000013204A (ja) | 遅延回路及び該遅延回路を用いた発振回路 | |
| EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
| JPH11150419A (ja) | 発振回路 | |
| JPH07288455A (ja) | 線路上に表れる論理遷移を強化する回路および方法 | |
| US6911852B2 (en) | Start-up circuit | |
| JP3547677B2 (ja) | 電圧供給回路および液晶駆動用電源回路 | |
| JP2001189645A (ja) | 制御発振システムとその方法 | |
| JP7281805B2 (ja) | チャージポンプ制御回路及びバッテリ制御回路 | |
| US6680685B2 (en) | Chopper analog-to-digital converter with power saving mode | |
| JP3897942B2 (ja) | 電圧供給回路 | |
| JP3218168B2 (ja) | 液晶駆動用電源回路 | |
| JP3284340B2 (ja) | 発振回路 | |
| JP3564950B2 (ja) | 半導体集積回路 | |
| JP2003216120A (ja) | 電圧供給回路 | |
| JP3284167B2 (ja) | 液晶駆動用電源回路 | |
| JP2001318111A (ja) | 静電容量測定回路、静電容量比較器、およびバッファ回路 | |
| JPH09285033A (ja) | 二次電池の充電制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040414 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |