JP2001189645A - 制御発振システムとその方法 - Google Patents
制御発振システムとその方法Info
- Publication number
- JP2001189645A JP2001189645A JP2000364688A JP2000364688A JP2001189645A JP 2001189645 A JP2001189645 A JP 2001189645A JP 2000364688 A JP2000364688 A JP 2000364688A JP 2000364688 A JP2000364688 A JP 2000364688A JP 2001189645 A JP2001189645 A JP 2001189645A
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- voltage
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000010355 oscillation Effects 0.000 title 1
- 230000000737 periodic effect Effects 0.000 claims description 13
- 238000007599 discharging Methods 0.000 claims description 4
- 125000004122 cyclic group Chemical group 0.000 abstract 3
- 239000003990 capacitor Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 241000233805 Phoenix Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000013643 reference control Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
Abstract
(57)【要約】
【課題】正確なシステム・パラメータを維持する一方
で、比較的安価な発振器が必要である。 【解決手段】制御発振器は、第１と第２出力レベル状態
を有する周期的出力信号を発生する。発振器は、第１と
第２電圧Ｖlow，Ｖhighとの間で変化する入力された鋸
波信号に応答する。発振器は、比較器８２によって構成
され、その非反転入力は、そこに入力された鋸波信号を
受信して、その出力８６において周期的出力信号を発生
する。第１電圧基準回路８８，９０，９２は、第２電圧
Ｖhighを発生し、これは比較器の反転入力に入力され、
一方、周期的出力信号は、第１出力レベル状態にあり、
入力信号は、第１電圧Ｖlowから第２電圧へと充電す
る。入力信号が第２電圧と等しくなるとき、比較器の出
力が第２出力レベル状態に切り替わり、第２電圧基準９
２，９４，９６は、比較器の反転入力において第１電圧
を発生する。
で、比較的安価な発振器が必要である。 【解決手段】制御発振器は、第１と第２出力レベル状態
を有する周期的出力信号を発生する。発振器は、第１と
第２電圧Ｖlow，Ｖhighとの間で変化する入力された鋸
波信号に応答する。発振器は、比較器８２によって構成
され、その非反転入力は、そこに入力された鋸波信号を
受信して、その出力８６において周期的出力信号を発生
する。第１電圧基準回路８８，９０，９２は、第２電圧
Ｖhighを発生し、これは比較器の反転入力に入力され、
一方、周期的出力信号は、第１出力レベル状態にあり、
入力信号は、第１電圧Ｖlowから第２電圧へと充電す
る。入力信号が第２電圧と等しくなるとき、比較器の出
力が第２出力レベル状態に切り替わり、第２電圧基準９
２，９４，９６は、比較器の反転入力において第１電圧
を発生する。
Description
【０００１】
【産業上の利用分野】本発明は、一般に、周期的出力信
号を与える基準発振器に関し、さらに詳しくは、例え
ば、固定周波数システムで使用するために正確な出力パ
ルスを発生する方法と、そのための発振システムに関す
る。
号を与える基準発振器に関し、さらに詳しくは、例え
ば、固定周波数システムで使用するために正確な出力パ
ルスを発生する方法と、そのための発振システムに関す
る。
【０００２】
【従来の技術】固定周波数スイッチング電源（Switchin
g Mode Power Supply：ＳＭＰＳ）システムは、正確な
周期的出力システムによってシステムを駆動する発振器
サブシステムを含む。発振器の正確度は、ＳＭＰＳシス
テム全体の性能を決定する。一般に、先行技術の発振器
サブシステムは、モノリシック集積回路形式で製造され
る場合、発振器の正確度要求事項を達成するために、極
めて複雑であり、かつ多くの部材数とダイ面積を必要と
した。これと直接比例して、システム費用も増加する。
さらに、これらの制御発振器（controller oscillato
r）システムは、内部で発生される鋸波信号に応答し、
この信号は、高い電圧基準と低い電圧基準との間で充電
と放電を行う。そのため、発振器出力信号の正確度は、
温度および回路工程の変化に関するこれら２つの電圧基
準の正確度に関係する。
g Mode Power Supply：ＳＭＰＳ）システムは、正確な
周期的出力システムによってシステムを駆動する発振器
サブシステムを含む。発振器の正確度は、ＳＭＰＳシス
テム全体の性能を決定する。一般に、先行技術の発振器
サブシステムは、モノリシック集積回路形式で製造され
る場合、発振器の正確度要求事項を達成するために、極
めて複雑であり、かつ多くの部材数とダイ面積を必要と
した。これと直接比例して、システム費用も増加する。
さらに、これらの制御発振器（controller oscillato
r）システムは、内部で発生される鋸波信号に応答し、
この信号は、高い電圧基準と低い電圧基準との間で充電
と放電を行う。そのため、発振器出力信号の正確度は、
温度および回路工程の変化に関するこれら２つの電圧基
準の正確度に関係する。
【０００３】したがって、正確なシステム・パラメータ
を維持する一方で、比較的安価な発振器サブシステムに
対する必要性が存在する。
を維持する一方で、比較的安価な発振器サブシステムに
対する必要性が存在する。
【０００４】
【好適な実施例の説明】図１を見て、先行技術の制御発
振器１０が示され、これは、集積スイッチング電源（Ｓ
ＭＰＳ）システムでの使用に適する。発振器１０は、１
対の比較器１２，１４によって構成され、以下に説明さ
れるように、その出力１６において周期信号またはパル
ス信号を生じる。パルス出力信号は、基準発振器１２の
入力１８に入力される鋸波入力信号に応答して発生され
る。理解されるように、発振器１０の出力は、鋸波入力
信号を発生する際に利用できる。
振器１０が示され、これは、集積スイッチング電源（Ｓ
ＭＰＳ）システムでの使用に適する。発振器１０は、１
対の比較器１２，１４によって構成され、以下に説明さ
れるように、その出力１６において周期信号またはパル
ス信号を生じる。パルス出力信号は、基準発振器１２の
入力１８に入力される鋸波入力信号に応答して発生され
る。理解されるように、発振器１０の出力は、鋸波入力
信号を発生する際に利用できる。
【０００５】第１比較器１２は、１対の差動接続された
（differentially connected）ＰＭＯＳトランジスタ２
０，２２を含み、それらのソース電極は、スイッチ２４
と共通結合される。トランジスタ２０のドレインは、Ｎ
ＭＯＳトランジスタ２８のドレインおよびゲートと結合
され、後者のソースは、接地基準と接続される。トラン
ジスタ２２のドレインは、ＮＭＯＳトランジスタ３０の
ドレインと接続され、後者のゲートおよびソースはそれ
ぞれ、トランジスタ２８のゲートおよび接地基準と接続
される。比較器１２の１つの入力、すなわち、トランジ
スタ２０のゲートは、電圧発生器３８から固定電圧を受
け取り、この電圧は、以下に説明されるように、発振器
１０の高い基準電圧である。同様に、比較器１２のもう
１つの入力、すなわち、トランジスタ２２のゲートは、
入力１８と接続され、鋸波入力信号を受信する。
（differentially connected）ＰＭＯＳトランジスタ２
０，２２を含み、それらのソース電極は、スイッチ２４
と共通結合される。トランジスタ２０のドレインは、Ｎ
ＭＯＳトランジスタ２８のドレインおよびゲートと結合
され、後者のソースは、接地基準と接続される。トラン
ジスタ２２のドレインは、ＮＭＯＳトランジスタ３０の
ドレインと接続され、後者のゲートおよびソースはそれ
ぞれ、トランジスタ２８のゲートおよび接地基準と接続
される。比較器１２の１つの入力、すなわち、トランジ
スタ２０のゲートは、電圧発生器３８から固定電圧を受
け取り、この電圧は、以下に説明されるように、発振器
１０の高い基準電圧である。同様に、比較器１２のもう
１つの入力、すなわち、トランジスタ２２のゲートは、
入力１８と接続され、鋸波入力信号を受信する。
【０００６】同様に、比較器１４は、差動接続された１
対のＰＭＯＳトランジスタ３２，３４を含み、それらの
ソース電極は、スイッチ３６と共通接続される。トラン
ジスタ３２のドレインは、トランジスタ３０のゲートと
接続される形で示され、一方、トランジスタ３４のドレ
インは、トランジスタ３０のドレインと接続される。ト
ランジスタ３２のゲートは、電圧発生器４０と結合さ
れ、この発生器は、ゲートを固定電圧に設定し、この電
圧は、発振器１０の低い基準であり、一方、トランジス
タ３４のゲートは、入力１８と接続され、この入力で、
鋸波入力信号が受信される。スイッチ２４，３６は、１
対のＰＭＯＳトランジスタによって実現でき、それらの
ドレインはそれぞれ、共通接続されたトランジスタ２
０，２２と３２，３４のソース電極と結合される。トラ
ンジスタ２４，３６のソース電極は、電流源２６を介し
てＶccと接続される。トランジスタ２４のゲートは、出
力１６と結合され、一方、トランジスタ３６の出力は、
インバータ４６の出力、およびインバータ４８の入力と
結合され、インバータ４８の出力は、出力１６と結合さ
れる。最後に、ＮＭＯＳトランジスタ４２から成るイン
バータ段階が設けられ、トランジスタ４２は、トランジ
スタ３０のドレインと結合されたゲートを有し、一方、
そのドレインは、インバータ４６の入力と、電流源４４
を介したＶccとの両方に結合される。トランジスタ４２
のソースは、接地基準に戻される。
対のＰＭＯＳトランジスタ３２，３４を含み、それらの
ソース電極は、スイッチ３６と共通接続される。トラン
ジスタ３２のドレインは、トランジスタ３０のゲートと
接続される形で示され、一方、トランジスタ３４のドレ
インは、トランジスタ３０のドレインと接続される。ト
ランジスタ３２のゲートは、電圧発生器４０と結合さ
れ、この発生器は、ゲートを固定電圧に設定し、この電
圧は、発振器１０の低い基準であり、一方、トランジス
タ３４のゲートは、入力１８と接続され、この入力で、
鋸波入力信号が受信される。スイッチ２４，３６は、１
対のＰＭＯＳトランジスタによって実現でき、それらの
ドレインはそれぞれ、共通接続されたトランジスタ２
０，２２と３２，３４のソース電極と結合される。トラ
ンジスタ２４，３６のソース電極は、電流源２６を介し
てＶccと接続される。トランジスタ２４のゲートは、出
力１６と結合され、一方、トランジスタ３６の出力は、
インバータ４６の出力、およびインバータ４８の入力と
結合され、インバータ４８の出力は、出力１６と結合さ
れる。最後に、ＮＭＯＳトランジスタ４２から成るイン
バータ段階が設けられ、トランジスタ４２は、トランジ
スタ３０のドレインと結合されたゲートを有し、一方、
そのドレインは、インバータ４６の入力と、電流源４４
を介したＶccとの両方に結合される。トランジスタ４２
のソースは、接地基準に戻される。
【０００７】動作において、比較器１２または１４の１
つのみが、所与の時間において動作可能であるのは、ス
イッチ２４，３６が決して同時には閉じないからであ
り、すなわち、出力１６の出力信号が高い場合には、ス
イッチ２４が開かれて、スイッチ３６が閉じられる。し
たがって、トランジスタ３６がオンになると、電流が比
較器１４に供給され、比較器１４を動作可能にし、その
間、比較器１２は動作不能に維持される。出力１６が、
低く駆動されるときには、これと反対の状況が当てはま
る。
つのみが、所与の時間において動作可能であるのは、ス
イッチ２４，３６が決して同時には閉じないからであ
り、すなわち、出力１６の出力信号が高い場合には、ス
イッチ２４が開かれて、スイッチ３６が閉じられる。し
たがって、トランジスタ３６がオンになると、電流が比
較器１４に供給され、比較器１４を動作可能にし、その
間、比較器１２は動作不能に維持される。出力１６が、
低く駆動されるときには、これと反対の状況が当てはま
る。
【０００８】したがって、入力１８に入力される鋸波信
号が、ＶlowからＶhighへと充電するときは常に、比較
器１２は動作可能にされ、その間、比較器１４は動作不
能である。このため、出力１６の出力信号は、トランジ
スタ２２がオンになると、低い状態に維持される。これ
により、トランジスタ４２が導通状態になり、そのた
め、インバータ４６の入力を論理ゼロにする。したがっ
て、出力信号は、上述のような低状態にある。いった
ん、鋸波入力信号のレベルが、Ｖhigh値に達すると、出
力１６の出力論理状態は、論理１状態に強制される。こ
のような結果が生じるのは、トランジスタ２０，２２が
等しく導通状態になり、これがさらには、トランジスタ
３０をオンにして、トランジスタ４２のドレイン（イン
バータ４６の入力）を高い論理状態に強制するからであ
る。出力１６の論理レベル状態は、インバータ４６の入
力における論理レベル状態に追従し、これにより、論理
高レベル状態に向かい、その一方で、インバータ４６の
出力は、トランジスタ３６のゲートとの接続を有して、
論理低レベル状態に向かう。したがって、比較器１２
は、スイッチ／トランジスタ２４が開き、トランジスタ
２４が非導通状態になると、直ちに動作不能となり、一
方、スイッチ／トランジスタ３６はオンになって、比較
器１４を動作可能にする。入力１８の鋸波信号はつい
で、Ｖhighの大きさから、Ｖlowへと放電を開始する。
号が、ＶlowからＶhighへと充電するときは常に、比較
器１２は動作可能にされ、その間、比較器１４は動作不
能である。このため、出力１６の出力信号は、トランジ
スタ２２がオンになると、低い状態に維持される。これ
により、トランジスタ４２が導通状態になり、そのた
め、インバータ４６の入力を論理ゼロにする。したがっ
て、出力信号は、上述のような低状態にある。いった
ん、鋸波入力信号のレベルが、Ｖhigh値に達すると、出
力１６の出力論理状態は、論理１状態に強制される。こ
のような結果が生じるのは、トランジスタ２０，２２が
等しく導通状態になり、これがさらには、トランジスタ
３０をオンにして、トランジスタ４２のドレイン（イン
バータ４６の入力）を高い論理状態に強制するからであ
る。出力１６の論理レベル状態は、インバータ４６の入
力における論理レベル状態に追従し、これにより、論理
高レベル状態に向かい、その一方で、インバータ４６の
出力は、トランジスタ３６のゲートとの接続を有して、
論理低レベル状態に向かう。したがって、比較器１２
は、スイッチ／トランジスタ２４が開き、トランジスタ
２４が非導通状態になると、直ちに動作不能となり、一
方、スイッチ／トランジスタ３６はオンになって、比較
器１４を動作可能にする。入力１８の鋸波信号はつい
で、Ｖhighの大きさから、Ｖlowへと放電を開始する。
【０００９】鋸波信号は、その大きさがＶlowを上回る
限りの間、放電を続ける。この状態では、トランジスタ
３２は、トランジスタ３４よりも導通状態が高く、これ
が、トランジスタ３０をオンに維持して、出力１６にお
いて、発振器１０からの出力信号を、論理高レベル状態
に維持する。いったん、鋸波信号の大きさが、大きさＶ
lowに達すると、出力１６の出力論理状態が論理ゼロに
変化し、鋸波信号は、再び充電を開始して、上記の動作
を繰り返す。
限りの間、放電を続ける。この状態では、トランジスタ
３２は、トランジスタ３４よりも導通状態が高く、これ
が、トランジスタ３０をオンに維持して、出力１６にお
いて、発振器１０からの出力信号を、論理高レベル状態
に維持する。いったん、鋸波信号の大きさが、大きさＶ
lowに達すると、出力１６の出力論理状態が論理ゼロに
変化し、鋸波信号は、再び充電を開始して、上記の動作
を繰り返す。
【００１０】したがって、入力された入力鋸波信号が、
２つの基準電圧ＶhighとＶlowとの間で充電と放電を行
うので、先行技術の発振器１０は、その出力において、
反復周期信号を発生する。
２つの基準電圧ＶhighとＶlowとの間で充電と放電を行
うので、先行技術の発振器１０は、その出力において、
反復周期信号を発生する。
【００１１】発振器１０は、モノリシック集積回路形式
で集積できるが、複雑になる。発振器１０は、補助スイ
ッチング回路とともに、２個の比較器と２個の基準電圧
源とを必要とするので、多くのシリコン面積を占める。
で集積できるが、複雑になる。発振器１０は、補助スイ
ッチング回路とともに、２個の比較器と２個の基準電圧
源とを必要とするので、多くのシリコン面積を占める。
【００１２】つぎに図２を見て、先行技術の発振器５０
が示され、これも、集積ＳＭＰＳシステムで使用される
のに適する。発振器５０は、発振器１０ほど複雑でな
く、そのため、前者に比べて、モノリシック集積回路で
は、シリコン・ダイ面積を必要としないが、以下に説明
される他の不利点を有する。
が示され、これも、集積ＳＭＰＳシステムで使用される
のに適する。発振器５０は、発振器１０ほど複雑でな
く、そのため、前者に比べて、モノリシック集積回路で
は、シリコン・ダイ面積を必要としないが、以下に説明
される他の不利点を有する。
【００１３】発振器５０は、２つの閾電圧ＶhighとＶ
lowを有するウインドウ比較器（window comparator）５
２、および補助基準／スイッチング回路を利用する。鋸
波入力信号は、入力５４において、比較器５２の非反転
入力へと入力され、一方、Ｖhi ghとＶlow基準電圧は、
比較器５２の第１および第２反転入力に印加される。比
較器５２の出力は、出力５６において、周期信号を発生
し、この信号は、発振器１０に関連して既述されたよう
に、第１および第２論理レベル状態を有する。比較器５
２の出力は直接、インバータ／スイッチング段階５８を
駆動し、後者は、ＰＭＯＳトランジスタ６０と、ＮＭＯ
Ｓスイッチング・トランジスタ６２とを含む。高い電圧
基準Ｖhighは，比較器５２の第１反転入力と結合された
１個の電圧基準発生器６４によって直接設定される。Ｐ
ＮＰ電圧シフト（voltage shifting）トランジスタ６
６，ＮＰＮ電圧シフト・トランジスタ６８は、関連する
電流源７０とともに、抵抗分割（resistive divider）
回路の上部における電圧基準をＶhighにし、この抵抗分
割回路は、直列に接続された抵抗器７２，７４によって
構成される。抵抗器７２，７４を接続するノードが、比
較器５２の第２反転入力と接続されるので、低い電圧基
準電位Ｖlowがそこに確立され、これは実質的に下記の
式に等しい：
lowを有するウインドウ比較器（window comparator）５
２、および補助基準／スイッチング回路を利用する。鋸
波入力信号は、入力５４において、比較器５２の非反転
入力へと入力され、一方、Ｖhi ghとＶlow基準電圧は、
比較器５２の第１および第２反転入力に印加される。比
較器５２の出力は、出力５６において、周期信号を発生
し、この信号は、発振器１０に関連して既述されたよう
に、第１および第２論理レベル状態を有する。比較器５
２の出力は直接、インバータ／スイッチング段階５８を
駆動し、後者は、ＰＭＯＳトランジスタ６０と、ＮＭＯ
Ｓスイッチング・トランジスタ６２とを含む。高い電圧
基準Ｖhighは，比較器５２の第１反転入力と結合された
１個の電圧基準発生器６４によって直接設定される。Ｐ
ＮＰ電圧シフト（voltage shifting）トランジスタ６
６，ＮＰＮ電圧シフト・トランジスタ６８は、関連する
電流源７０とともに、抵抗分割（resistive divider）
回路の上部における電圧基準をＶhighにし、この抵抗分
割回路は、直列に接続された抵抗器７２，７４によって
構成される。抵抗器７２，７４を接続するノードが、比
較器５２の第２反転入力と接続されるので、低い電圧基
準電位Ｖlowがそこに確立され、これは実質的に下記の
式に等しい：
【００１４】
【数１】
【００１５】ここで、Ｒ７２とＲ７４は、抵抗器７２，
７４それぞれの抵抗値である。このため、発振器５０
は、上方と下方の電圧閾値を生じるのに１個の電圧発生
器を必要とし、これに対し、発振器１０は、２個の電圧
発生器を必要とした。また、発振器５０は、発振器１０
に比べて複雑性が大幅に少ないので、発振器１０と比較
して、集積回路形式で実現されるのに必要な部材数およ
びシリコン・ダイ面積が少なくて済む。しかしながら、
発振器５０はまた、集積回路形式で実現される場合に
は、幾つかの不利点を被る。
７４それぞれの抵抗値である。このため、発振器５０
は、上方と下方の電圧閾値を生じるのに１個の電圧発生
器を必要とし、これに対し、発振器１０は、２個の電圧
発生器を必要とした。また、発振器５０は、発振器１０
に比べて複雑性が大幅に少ないので、発振器１０と比較
して、集積回路形式で実現されるのに必要な部材数およ
びシリコン・ダイ面積が少なくて済む。しかしながら、
発振器５０はまた、集積回路形式で実現される場合に
は、幾つかの不利点を被る。
【００１６】発振器５０の大きな不利点は、その出力周
波数が、動作温度と工程の変化に左右されることであ
る。相補形電圧レベル・シフタ・トランジスタの使用
は、工程および温度に関する装置特性の整合を極めて難
しくする。このため、低い電圧基準が変動する可能性が
あり、これにより、発振器の周波数も変動する。また、
抵抗分割器の非線形特性は、温度に対するＮＭＯＳスイ
ッチング・トランジスタの飽和特性とともに、低い基準
電圧のエラーに寄与する。さらに、この図の発振器で
も、抵抗器をレイアウトするに広いシリコン面積が必要
とされることにより、多くのダイ面積を必要としすぎる
可能性がある。
波数が、動作温度と工程の変化に左右されることであ
る。相補形電圧レベル・シフタ・トランジスタの使用
は、工程および温度に関する装置特性の整合を極めて難
しくする。このため、低い電圧基準が変動する可能性が
あり、これにより、発振器の周波数も変動する。また、
抵抗分割器の非線形特性は、温度に対するＮＭＯＳスイ
ッチング・トランジスタの飽和特性とともに、低い基準
電圧のエラーに寄与する。さらに、この図の発振器で
も、抵抗器をレイアウトするに広いシリコン面積が必要
とされることにより、多くのダイ面積を必要としすぎる
可能性がある。
【００１７】つぎに図３を見て、本発明の制御発振器８
０が示され、これは、先行技術の有する温度および工程
に関する欠陥がなく、必要とするダイ面積も最小限であ
り、かつ作製するのにも経済的である。
０が示され、これは、先行技術の有する温度および工程
に関する欠陥がなく、必要とするダイ面積も最小限であ
り、かつ作製するのにも経済的である。
【００１８】制御発振器８０は、単純な比較器８２を含
み、その非反転入力は、入力８４と結合されて、鋸波入
力信号８３を受信する一方、その出力は、出力８６と結
合されて、既に説明されたように、第１および第２論理
レベル状態を有する周期的出力信号８５を発生する。基
準電圧Ｖrefを発生する１個の電圧発生器８８が利用さ
れ、この発生器は、制御発振器８０を含む集積回路の外
部に存在してもよい。このようにして、ＶhighとＶlow
の両方を生じるのに利用される基準電圧は、温度および
工程の変化には左右されない。電圧基準発生器８８の出
力は、ＰＭＯＳトランジスタ９０のゲート電極と結合さ
れ、一方、このトランジスタのソース電極とドレイン電
極はそれぞれ、比較器８２の反転入力および端子９５に
結合され、この端子において、接地基準電位が供給され
る。標準電流源９２は、トランジスタ９０のソースと結
合される出力を有し、端子９３において、動作電位Ｖcc
を受け取る。このため、高い基準電圧Ｖhighが、比較器
８２の反転入力に与えられ、この電圧は、トランジスタ
９０を通して電圧レベルがシフトされ、下式に等しい：
み、その非反転入力は、入力８４と結合されて、鋸波入
力信号８３を受信する一方、その出力は、出力８６と結
合されて、既に説明されたように、第１および第２論理
レベル状態を有する周期的出力信号８５を発生する。基
準電圧Ｖrefを発生する１個の電圧発生器８８が利用さ
れ、この発生器は、制御発振器８０を含む集積回路の外
部に存在してもよい。このようにして、ＶhighとＶlow
の両方を生じるのに利用される基準電圧は、温度および
工程の変化には左右されない。電圧基準発生器８８の出
力は、ＰＭＯＳトランジスタ９０のゲート電極と結合さ
れ、一方、このトランジスタのソース電極とドレイン電
極はそれぞれ、比較器８２の反転入力および端子９５に
結合され、この端子において、接地基準電位が供給され
る。標準電流源９２は、トランジスタ９０のソースと結
合される出力を有し、端子９３において、動作電位Ｖcc
を受け取る。このため、高い基準電圧Ｖhighが、比較器
８２の反転入力に与えられ、この電圧は、トランジスタ
９０を通して電圧レベルがシフトされ、下式に等しい：
【００１９】
【数２】
【００２０】ここで、ＶGSは、電流源９２によって供給
される電流レベルで動作するＰＭＯＳトランジスタのゲ
ート-ソース電圧である。比較器８２の出力が、論理低
レベル状態にある限りの間、比較器８２の反転入力に与
えられる電圧は、Ｖhighに等しい。しかしながら、比較
器８２の出力が、論理高レベル状態に向かうときは常
に、その反転入力の基準電圧は、低い基準電位Ｖlowに
切り替わる。そのため、出力８６の論理レベルが、論理
高レベル状態にある場合、そのゲートが比較器８２の出
力と結合されるＮＭＯＳスイッチング・トランジスタ９
６は、オンになる。これが、レベル・シフトＰＭＯＳト
ランジスタ９４のゲート電極とドレイン電極とを、接地
基準へと効果的に短絡させるのは、これら２つの電極
が、トランジスタ９６のドレインと接続されるからであ
る。そのため、低い電圧基準電圧Ｖ lowは、実質的に下
式に等しい：
される電流レベルで動作するＰＭＯＳトランジスタのゲ
ート-ソース電圧である。比較器８２の出力が、論理低
レベル状態にある限りの間、比較器８２の反転入力に与
えられる電圧は、Ｖhighに等しい。しかしながら、比較
器８２の出力が、論理高レベル状態に向かうときは常
に、その反転入力の基準電圧は、低い基準電位Ｖlowに
切り替わる。そのため、出力８６の論理レベルが、論理
高レベル状態にある場合、そのゲートが比較器８２の出
力と結合されるＮＭＯＳスイッチング・トランジスタ９
６は、オンになる。これが、レベル・シフトＰＭＯＳト
ランジスタ９４のゲート電極とドレイン電極とを、接地
基準へと効果的に短絡させるのは、これら２つの電極
が、トランジスタ９６のドレインと接続されるからであ
る。そのため、低い電圧基準電圧Ｖ lowは、実質的に下
式に等しい：
【００２１】
【数３】
【００２２】ここで、ＶGSは、電流源９２により供給さ
れる電流レベルで動作されるＰＭＯＳトランジスタ９４
のゲート-ソース電圧である。このため、トランジスタ
９０，９４が同一であり、集積回路内で互いに近傍に配
置される場合には、そのゲート-ソース電圧は実質的に
等しくなり、温度および工程の変化と一致する。ゆえ
に、ＶhighとＶlowとの差、すなわち、（２）式−
（３）式はＶref、電圧発生器８８により与えられる電
圧電位であり、これは、温度および回路工程の変化には
左右されない。
れる電流レベルで動作されるＰＭＯＳトランジスタ９４
のゲート-ソース電圧である。このため、トランジスタ
９０，９４が同一であり、集積回路内で互いに近傍に配
置される場合には、そのゲート-ソース電圧は実質的に
等しくなり、温度および工程の変化と一致する。ゆえ
に、ＶhighとＶlowとの差、すなわち、（２）式−
（３）式はＶref、電圧発生器８８により与えられる電
圧電位であり、これは、温度および回路工程の変化には
左右されない。
【００２３】このため、動作において、出力８６の出力
信号が論理低レベル状態にある場合、比較器の反転入力
はＶhighであり、入力８４において入力された鋸波信号
が、Ｖhigh値に充電または増加するとき、その値を維持
する。いったん、鋸波入力信号の大きさがＶhighに達し
たなら、比較器８２の出力は、出力論理高レベル状態に
切り替わる。比較器８２の反転入力における電圧基準は
そのため、大きさが直ちにＶlowに変化し、一方、鋸波
信号は、この電圧基準へと放電または減少を開始する。
鋸波信号の大きさがＶlowに達するとき、比較器８２の
出力は、論理高レベル状態に切り替わり、上記動作が反
復される。
信号が論理低レベル状態にある場合、比較器の反転入力
はＶhighであり、入力８４において入力された鋸波信号
が、Ｖhigh値に充電または増加するとき、その値を維持
する。いったん、鋸波入力信号の大きさがＶhighに達し
たなら、比較器８２の出力は、出力論理高レベル状態に
切り替わる。比較器８２の反転入力における電圧基準は
そのため、大きさが直ちにＶlowに変化し、一方、鋸波
信号は、この電圧基準へと放電または減少を開始する。
鋸波信号の大きさがＶlowに達するとき、比較器８２の
出力は、論理高レベル状態に切り替わり、上記動作が反
復される。
【００２４】制御発振器８０は、先行技術よりも複雑性
が大幅に少なく、その一方で同時に、正確な出力パルス
を発生し、これらのパルスは、温度および工程の変化に
は左右されない。例えば、１個の電圧基準発生器８８
は、「オフチップ」で供給でき、工程の変化とは無関係
である。さらに、発生器８８は、温度に左右されない状
態に維持でき、出力パルスのパルス幅は、一定に保たれ
る。
が大幅に少なく、その一方で同時に、正確な出力パルス
を発生し、これらのパルスは、温度および工程の変化に
は左右されない。例えば、１個の電圧基準発生器８８
は、「オフチップ」で供給でき、工程の変化とは無関係
である。さらに、発生器８８は、温度に左右されない状
態に維持でき、出力パルスのパルス幅は、一定に保たれ
る。
【００２５】つぎに図４を見て、鋸波発生器１００と組
み合わされた制御発振器８０が示される。鋸波発生器１
００は、１例として示され、これは周知のものである。
実際には、鋸波発生器１００は、図１および図２に示さ
れる先行技術のシステムとともに使用できる。
み合わされた制御発振器８０が示される。鋸波発生器１
００は、１例として示され、これは周知のものである。
実際には、鋸波発生器１００は、図１および図２に示さ
れる先行技術のシステムとともに使用できる。
【００２６】鋸波発生器１００は、インバータ１０２を
含み、その入力は、制御発振器８０の出力８６と結合さ
れる。インバータ１０２の出力は、ＮＭＯＳトランジス
タ１０４の入力と結合され、後者のソース電極は、接地
基準電位９５に戻される。トランジスタ１０４のドレイ
ンは、ＮＭＯＳトランジスタ１０６のドレインと結合さ
れる。トランジスタ１０６は、ゲート電極と、さらには
ＮＭＯＳトランジスタ１０８のゲートとも接続されるド
レインを有するダイオードとして接続され、一方、その
ソース電極は、トランジスタ１０８のソース電極である
ので、接地基準電位に戻される。電流源１１０，１１２
は、端子９３において供給されるＶccから、それぞれ、
トランジスタ１０６，１０８のドレインへと接続され
る。コンデンサ１１４は、トランジスタ１０８のドレイ
ン電極とソース電極に両端が結合される。
含み、その入力は、制御発振器８０の出力８６と結合さ
れる。インバータ１０２の出力は、ＮＭＯＳトランジス
タ１０４の入力と結合され、後者のソース電極は、接地
基準電位９５に戻される。トランジスタ１０４のドレイ
ンは、ＮＭＯＳトランジスタ１０６のドレインと結合さ
れる。トランジスタ１０６は、ゲート電極と、さらには
ＮＭＯＳトランジスタ１０８のゲートとも接続されるド
レインを有するダイオードとして接続され、一方、その
ソース電極は、トランジスタ１０８のソース電極である
ので、接地基準電位に戻される。電流源１１０，１１２
は、端子９３において供給されるＶccから、それぞれ、
トランジスタ１０６，１０８のドレインへと接続され
る。コンデンサ１１４は、トランジスタ１０８のドレイ
ン電極とソース電極に両端が結合される。
【００２７】動作において、比較器８２の出力が、論理
低レベル状態にある場合、インバータ１０２の出力は、
論理高レベル状態になる。したがって、トランジスタ１
０４がオンになり、電流源１１０からの電流を低下さ
せ、一方、トランジスタ１０６をオフに維持する。トラ
ンジスタ１０６がオフにされる間、トランジスタ１０８
もオフになり、これにより、コンデンサ１１４は、電流
源１１２によって充電できる。そのため、コンデンサ１
１４は、比較器８２からの出力が低く維持される限りの
間、充電を続ける。コンデンサ１１４が、Ｖhighに等し
い電圧へと充電するとき、比較器８２の出力は、論理低
レベル状態から、論理高状態に切り替わる。ついで、ト
ランジスタ１０４がオフになり、トランジスタ１０６，
１０８がオンになる。ついで、トランジスタ１０８は、
電流を低下させて、コンデンサ１１４を放電する。コン
デンサ１１４は、その両端の電圧が、Ｖlowに達して、
比較器８２の出力が低に向かい、充電が再開するまで、
放電を続けることになる。コンデンサ１１４の充電およ
び放電は、制御発振器８０の入力８４において、鋸波信
号を発生する。
低レベル状態にある場合、インバータ１０２の出力は、
論理高レベル状態になる。したがって、トランジスタ１
０４がオンになり、電流源１１０からの電流を低下さ
せ、一方、トランジスタ１０６をオフに維持する。トラ
ンジスタ１０６がオフにされる間、トランジスタ１０８
もオフになり、これにより、コンデンサ１１４は、電流
源１１２によって充電できる。そのため、コンデンサ１
１４は、比較器８２からの出力が低く維持される限りの
間、充電を続ける。コンデンサ１１４が、Ｖhighに等し
い電圧へと充電するとき、比較器８２の出力は、論理低
レベル状態から、論理高状態に切り替わる。ついで、ト
ランジスタ１０４がオフになり、トランジスタ１０６，
１０８がオンになる。ついで、トランジスタ１０８は、
電流を低下させて、コンデンサ１１４を放電する。コン
デンサ１１４は、その両端の電圧が、Ｖlowに達して、
比較器８２の出力が低に向かい、充電が再開するまで、
放電を続けることになる。コンデンサ１１４の充電およ
び放電は、制御発振器８０の入力８４において、鋸波信
号を発生する。
【００２８】コンデンサ１１４の充電および放電の速度
が変化すると、発生器１００により発生される鋸波信号
の形状を変化させる可能性があり、これにより、制御発
振器８０からの出力パルスの形状を変化させる可能性が
ある。充電速度および放電速度は、既知のように、電流
源１１０，１１２から供給される電流の比率、および既
知のトランジスタ１０６，１０８の寸法の比率を変化さ
せることによって変化し得る。
が変化すると、発生器１００により発生される鋸波信号
の形状を変化させる可能性があり、これにより、制御発
振器８０からの出力パルスの形状を変化させる可能性が
ある。充電速度および放電速度は、既知のように、電流
源１１０，１１２から供給される電流の比率、および既
知のトランジスタ１０６，１０８の寸法の比率を変化さ
せることによって変化し得る。
【００２９】したがって、上記に説明された発明は、先
行技術と比較すると、複雑性の少ない発振器システムで
ある。本発明の制御発振器システムは、システムの正確
度要求事項を守る一方で、システム費用を低減し、か
つ、集積回路形式での製造に適する。
行技術と比較すると、複雑性の少ない発振器システムで
ある。本発明の制御発振器システムは、システムの正確
度要求事項を守る一方で、システム費用を低減し、か
つ、集積回路形式での製造に適する。
【図１】 先行技術の制御発振器の回路図である。
【図２】 先行技術による別の制御発振器の回路図であ
る。
る。
【図３】 （ａ）は本発明の基準制御発振器の回路図
で、（ｂ）は本発明の制御発振器の入力された入力信号
および周期的出力パルスのタイミング図である。
で、（ｂ）は本発明の制御発振器の入力された入力信号
および周期的出力パルスのタイミング図である。
【図４】 発振器と接続された鋸波発生器を含む、本発
明の発振器の回路図である。
明の発振器の回路図である。
８０ 制御発振器 ８２ 比較器 ８３ 鋸波入力信号 ８４ 入力 ８５ 周期的出力信号 ８６ 出力 ８８ 電圧発生器 ９０ ＰＭＯＳトランジスタ ９２ 標準電流源 ９３，９５ 端子 ９４ レベル・シフトＰＭＯＳトランジスタ ９６ ＮＭＯＳスイッチング・トランジスタ １００ 鋸波発生器
フロントページの続き (72)発明者 フランティセク・スクップ チェコ共和国 ロズノブ・ピー・アール エーゼット 75661 ５．クベトナ7352 (72)発明者 ジェファーソン・ダブリュー・ホール アメリカ合衆国 アリゾナ州 85044 フ ェニックス イースト・ドライ・クリー ク・ロード4526
Claims (3)
- 【請求項１】 入力された周期的充電および放電入力信
号に応答して、その出力において周期的出力信号を発生
する発振器であって：反転入力と非反転入力および出力
を有する比較器であって、前記出力は、前記発振器の前
記出力であり、前記非反転入力は、前記入力された入力
信号を受信する比較器；制御電極，第１および第２電極
を有する第１トランジスタであって、前記第１電極は、
前記比較器の前記反転入力と結合され、前記第２電極
は、接地基準電位が供給される端子と結合される第１ト
ランジスタ；その出力において、電流を供給する電流源
であって、前記出力は、前記第１トランジスタの前記第
１電極と結合される電流源；制御電極，前記比較器の前
記反転入力と結合される第１電極，およびその制御電極
と接続される第２電極を有する第２トランジスタ；前記
比較器の前記出力と結合される制御電極，前記端子と結
合される第１電極，および前記第２トランジスタの前記
第２電極と結合される前記第２電極；および、 前記第１トランジスタの前記制御電極に、基準電圧を与
える電圧源；によって構成されることを特徴とする発振
器。 - 【請求項２】 その出力において、周期信号を発生し、
第１および第２電圧基準の間で入力された入力信号の充
電および放電に応答する、第１および第２レベル状態を
有する基準発振器であって；非反転入力と反転入力およ
び出力を有する比較器であって、前記非反転入力は、前
記入力信号を受信し、および前記比較器の前記出力は、
前記発振器の前記出力と結合される比較器；前記比較器
の前記反転入力と結合される出力を有する電流源；その
前記出力において、前記電流源と結合されて、前記比較
器の前記反転入力において、前記第２電圧基準を与える
第１回路であって、前記入力された入力信号が、前記第
１電圧基準から前記第２電圧基準へと充電するときに、
前記比較器の出力が、前記第１レベル状態にあるように
する第１回路；および前記比較器の前記出力が、前記入
力された入力信号の大きさが前記第２電圧基準と等しく
なることに応答して、前記第２レベル状態に切り替わ
り、そのとき、前記大きさの前記入力された入力信号
が、放電を開始し、第２回路が、前記第１回路と並列に
結合されるときに、前記比較器の前記反転入力におい
て、前記第１電圧基準を与える第２回路；によって構成
されることを特徴とする基準発振器。 - 【請求項３】 第１および第２論理状態を有する周期信
号を発生する方法であって：第１電圧基準と第２電圧基
準との間で変化する信号を発生する段階；予め定められ
た大きさの電圧基準を与える段階；前記電圧基準から、
前記第２電圧基準を生成し、前記第２電圧基準は、予め
定められた電圧によって、前記電圧基準の前記大きさを
超える大きさを有する段階；前記予め定められた電圧に
実質的に等しい大きさの前記第１電圧基準を生成する段
階；および前記信号を、前記第１電圧基準および前記第
２電圧基準と比較して、前記周期信号を発生する段階；
によって構成されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/455,416 US6271735B1 (en) | 1999-12-06 | 1999-12-06 | Oscillator controller with first and second voltage reference |
| US09/455416 | 1999-12-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189645A true JP2001189645A (ja) | 2001-07-10 |
| JP3963421B2 JP3963421B2 (ja) | 2007-08-22 |
Family
ID=23808714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000364688A Expired - Lifetime JP3963421B2 (ja) | 1999-12-06 | 2000-11-30 | 制御発振システムとその方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6271735B1 (ja) |
| EP (1) | EP1109317A1 (ja) |
| JP (1) | JP3963421B2 (ja) |
| KR (1) | KR100736056B1 (ja) |
| CN (1) | CN1173470C (ja) |
| TW (1) | TW501346B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2368735B (en) * | 2000-09-01 | 2004-07-21 | Sgs Thomson Microelectronics | Oscillator |
| ITRM20010521A1 (it) * | 2001-08-30 | 2003-02-28 | Micron Technology Inc | Sorgente di bassa tensione di riferimento ad inseguimento a potenza ultra bassa. |
| JP4824599B2 (ja) * | 2007-02-21 | 2011-11-30 | セイコーインスツル株式会社 | 三角波生成回路 |
| US7741827B2 (en) * | 2007-05-01 | 2010-06-22 | Semiconductor Components Industries, Llc | Parameter control circuit including charging and discharging current mirrors and method therefor |
| CN101149628B (zh) * | 2007-10-30 | 2010-04-14 | 东南大学 | 一种基准电压源电路 |
| US8022778B2 (en) * | 2009-10-10 | 2011-09-20 | Texas Instruments Incorporated | Low phase noise frequency synthesizer |
| CN105577139B (zh) * | 2014-11-06 | 2018-07-03 | 中国科学院微电子研究所 | 一种rc振荡器 |
| US10389337B2 (en) | 2016-05-23 | 2019-08-20 | Fairchild Semiconductor Corporation | Ramp generator for wide frequency range pulse width modulator controller or the like |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2116145C3 (de) * | 1971-04-02 | 1982-05-13 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Erzeugen einer Sägezahn- oder Dreieckspannung |
| JPS581564B2 (ja) * | 1974-04-03 | 1983-01-12 | 三洋電機株式会社 | パルスハツシンキ |
| DE2912492A1 (de) * | 1979-03-29 | 1980-10-09 | Siemens Ag | Monolithisch integrierbarer rechteckimpulsgenerator |
| US4260959A (en) * | 1979-07-16 | 1981-04-07 | Motorola, Inc. | FET Relaxation oscillator with reduced sensitivity to supply voltage and threshold variations |
| US4365212A (en) * | 1980-09-30 | 1982-12-21 | Rca Corporation | Gated oscillator including initialization apparatus for enhancing periodicity |
| US4449059A (en) * | 1981-07-13 | 1984-05-15 | Tektronix, Inc. | Triangle waveform generator having a loop delay compensation network |
| NL8301714A (nl) * | 1983-05-13 | 1984-12-03 | Philips Nv | Driehoekgenerator. |
| US5614872A (en) * | 1994-11-30 | 1997-03-25 | Rohm Co., Ltd. | Semiconductor device having CR oscillation circuit and reset circuit |
-
1999
- 1999-12-06 US US09/455,416 patent/US6271735B1/en not_active Expired - Lifetime
-
2000
- 2000-11-21 EP EP00310333A patent/EP1109317A1/en not_active Withdrawn
- 2000-11-30 JP JP2000364688A patent/JP3963421B2/ja not_active Expired - Lifetime
- 2000-12-05 CN CNB001348728A patent/CN1173470C/zh not_active Expired - Fee Related
- 2000-12-05 TW TW089125888A patent/TW501346B/zh not_active IP Right Cessation
- 2000-12-06 KR KR1020000073654A patent/KR100736056B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP1109317A1 (en) | 2001-06-20 |
| KR20010062155A (ko) | 2001-07-07 |
| CN1173470C (zh) | 2004-10-27 |
| US6271735B1 (en) | 2001-08-07 |
| TW501346B (en) | 2002-09-01 |
| JP3963421B2 (ja) | 2007-08-22 |
| CN1301085A (zh) | 2001-06-27 |
| KR100736056B1 (ko) | 2007-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005824B1 (ko) | 반도체 소자의 모스(mos) 발진기 | |
| US5990753A (en) | Precision oscillator circuit having a controllable duty cycle and related methods | |
| KR960005193B1 (ko) | 발진 회로 | |
| US5245524A (en) | DC-DC converter of charge pump type | |
| US6144237A (en) | Power on reset circuit | |
| JPH07154962A (ja) | 定電圧発生回路 | |
| US20210152124A1 (en) | Oscillator circuit, chip and electronic device | |
| US4785262A (en) | Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein | |
| US5151620A (en) | CMOS input buffer with low power consumption | |
| KR920009031B1 (ko) | 드라이버 회로 | |
| JP2008205901A (ja) | 三角波生成回路 | |
| EP0433724A2 (en) | Voltage regulator with power boost system | |
| JP2001189645A (ja) | 制御発振システムとその方法 | |
| US7535269B2 (en) | Multiplier circuit | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| US6552622B1 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
| JP2002217691A (ja) | コンパレータ回路 | |
| JP3810316B2 (ja) | 周波数逓倍回路 | |
| JPH09121142A (ja) | 発振回路 | |
| JPH06224705A (ja) | 発振回路 | |
| KR960001076B1 (ko) | 발진 유도 회로 | |
| KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
| JPH0897695A (ja) | パワーオンリセット回路 | |
| JPH048668Y2 (ja) | ||
| JP2889327B2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061102 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20061110 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3963421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |