JPH07154962A - 定電圧発生回路 - Google Patents

定電圧発生回路

Info

Publication number
JPH07154962A
JPH07154962A JP5298800A JP29880093A JPH07154962A JP H07154962 A JPH07154962 A JP H07154962A JP 5298800 A JP5298800 A JP 5298800A JP 29880093 A JP29880093 A JP 29880093A JP H07154962 A JPH07154962 A JP H07154962A
Authority
JP
Japan
Prior art keywords
mosfet
circuit
terminal
drain electrode
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5298800A
Other languages
English (en)
Other versions
JP2639325B2 (ja
Inventor
Hiroyuki Obata
弘之 小畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5298800A priority Critical patent/JP2639325B2/ja
Priority to EP94118880A priority patent/EP0655827B1/en
Priority to KR1019940032075A priority patent/KR0170002B1/ko
Priority to US08/352,675 priority patent/US5499183A/en
Priority to DE69406250T priority patent/DE69406250T2/de
Publication of JPH07154962A publication Critical patent/JPH07154962A/ja
Application granted granted Critical
Publication of JP2639325B2 publication Critical patent/JP2639325B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
    • H02M7/527—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation
    • H02M7/529—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation using digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】抵抗成分を有する負荷を駆動した場合でも、昇
圧に要する時間と消費電力及びノイズの低減を同時に実
現可能な定電圧発生回路を提供する。 【構成】昇圧回路１０と、ドレインおよびゲート電極が
各々接続されたＰチャネル型ＭＯＳＦＥＴ２１及びクラ
ンプ素子２２が直列接続されて成るクランプ回路２０ａ
と、クランプ回路２０ａに流れた電荷が所定の値に達し
たことを検出して電荷検出信号を出力する電荷検出回路
３０ａと、リセット信号でリセットされ電荷検出信号で
セットされるＲＳフリップフロップ４１を含み、電荷検
出信号で昇圧回路１０に印加されるクロック信号を停止
させるクロック制御回路４０で構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、定電圧発生回路に関
し、特に昇圧回路を有する定電圧発生回路に関する。
【０００２】
【従来の技術】従来のこの種の定電圧発生回路の一例が
特開平４−３７２５７１号公報に記載されている。同公
報所載の定電圧発生回路を等価回路で示した図４（ａ）
を参照すると、同図では本発明の実施例と対応させるた
め昇圧回路の素子数を増やして図示してある。この定電
圧発生回路は昇圧回路５０，クランプ回路６０ａ，電圧
制御回路７０ａ，クロック制御回路８０ａを備える。
【０００３】昇圧回路５０は、電源電圧端子Ｖｄｄと高
電圧出力端子Ｖｐｐ間にドレイン電極とゲート電極とが
接続されたＮチャネル型絶縁ゲート電界効果トランジス
タ（以下、Ｎチャネル型ＭＯＳＦＥＴと称す）５１〜５
５が直列接続され、Ｎチャネル型ＭＯＳＦＥＴ５２及び
５４の接続点およびインバータＩ５１の出力端間に容量
素子５６及び５８が、Ｎチャネル型ＭＯＳＦＥＴ５３及
び５５の接続点およびインバータＩ５２の出力端間に容
量素子５７及び５９がそれぞれ接続され、インバータＩ
５１の入力端がクロック入力端子φ5 に、インバータＩ
５２の入力端がインバータＩ５１の出力端に接続されて
成り、クロック入力端子φ5 に印加されたクロック信号
により高電圧を発生する。
【０００４】クランプ回路６０ａは、ゲート電極が電源
電圧端子Ｖｄｄに、ソース電極が高電圧出力端子Ｖｐｐ
に接続されたＰチャネル型ＭＯＳＦＥＴ６１と、ドレイ
ン電極がＰチャネル型ＭＯＳＦＥＴ６１のドレイン電極
に、ゲート電極が電源電圧端子Ｖｄｄに、ソース電極が
接地端子ＧＮＤに接続されて成る。
【０００５】電圧検出回路７０ａは入力端がＰチャネル
型ＭＯＳＦＥＴ６１およびＮチャネル型ＭＯＳＦＥＴ６
２の接続点Ｂに接続されたインバータＩ７１より成る。
【０００６】クロック制御回路８０ａは、一方の入力端
が外部クロック端子φに、他方の入力端がインバータＩ
７１の出力線Ｄに、出力端がクロック入力端子φ5 に接
続されて成る。
【０００７】次に図４（ｂ）を併せて参照しながら動作
の説明をする。
【０００８】昇圧開始時は、高電圧出力端子Ｖｐｐが低
電位でありクランプ回路６０ａのＰチャネル型ＭＯＳＦ
ＥＴ６１がオフしているため、Ｎチャネル型ＭＯＳＦＥ
Ｔ６２により節点Ｂがロウレベルにプルダウンされる。
このロウレベルによりインバータＩ７１の出力線Ｄがハ
イレベルとなって、外部クロック端子φに供給されたク
ロック信号がＮＡＮＤゲートＮ８１を介してクロック入
力端子φ5 に供給され、昇圧回路５０が動作して高電圧
出力端子Ｖｐｐに電荷が供給され、Ｖｐｐの電位が上昇
してゆく。
【０００９】続いて、高電圧出力端子Ｖｐｐがクランプ
電圧Ｖｃｌ＝Ｖｄｄ＋｜Ｖｐｐ｜（ＶtpはＰチャネル型
ＭＯＳＦＥＴ６１のしきい値電圧）まで上昇すると、Ｐ
チャネル型ＭＯＳＦＥＴ６１がオンし節点Ｂの電位ＶＢ
がハイレベルに、インバータＩ７１の出力線Ｄの電位が
ロウレベルとなってＮＡＮＤゲートＮ８１の出力がハイ
レベルになる。
【００１０】したがって、外部クロック端子φに供給さ
れたクロック信号がクロック入力端子φ5 に伝達され
ず、昇圧回路５０の動作が停止する。
【００１１】以上説明したように、図４（ａ）に示した
定電圧発生回路は、高電圧出力端子Ｖｐｐがクランプ電
圧Ｖｃｌまで上昇したことを検出し、その電圧検出信号
で昇圧回路５０を停止させることにより、昇圧完了後の
無駄な動作を抑制し消費電力を低減すると共に、ノイズ
の発生を防止することが可能である。
【００１２】尚、本定電圧発生回路は昇圧が完了して昇
圧回路５０の動作が停止すると定電圧出力端子Ｖｐｐの
電位上昇も停止してＰチャネル型ＭＯＳＦＥＴ６１がオ
フするため、節点ＢがＮチャネル型ＭＯＳＦＥＴ６２で
プルダウンされインバータＩ７１の論理しきい値電圧以
下にまで低下する。
【００１３】そのためインバータＩ７１の出力線Ｄの電
位がハイレベルとなりクロック信号がＮＡＮＤゲートＮ
８１を介してクロック入力端子φ5 に供給され、昇圧回
路５０が動作して高圧出力端子Ｖｐｐがクランプ電圧ま
で上昇し、電圧検出信号が出力されて昇圧回路５０の動
作が再び停止するという一連の動作を昇圧期間中繰り返
す。
【００１４】又、他の従来の定電圧発生回路が特開昭６
２−１９７９９８号公報に記載されている。図５（ａ）
を参照すると、この定電圧発生回路は昇圧回路５０，ク
ランプ回路６０ｂ，電圧検出回路７０ｂおよびクロック
制御回路８０ｂを備える。
【００１５】クランプ回路６０ｂは、高電圧出力端子Ｖ
ｐｐと接地端子ＧＮＤ間にドレインおよびゲート電極が
それぞれ接続されたＮチャネル型ＭＯＳＦＥＴ６３〜６
６より成る。
【００１６】電圧検出回路７０ｂは、入力端がＮチャネ
ル型ＭＯＳＦＥＴ６５とＮチャネル型ＭＯＳＦＥＴ６６
の接続点Ｅに接続されたインバータＩ７２と入力端がイ
ンバータＩ７２の出力端に接続されたインバータＩ７３
とから成る。
【００１７】クロック制御回路８０ｂは、入力端が外部
クロック端子φに接続された分周回路８１と、一方の入
力端が外部クロック端子φに接続され、他方の入力端が
インバータＩ７３の出力線Ｆの信号をインバータＩ８１
で反転した信号が供給されたＮＡＮＤゲートＮ８３と、
一方の入力端が分周回路８１の出力端に、他方の入力端
がインバータＩ７３の出力線Ｆに接続されたＮＡＮＤゲ
ートＮ８４と、一方の入力端がＮＡＮＤゲート８３の出
力端に、他方の入力端がＮＡＮＤゲートＮ８４の出力端
に接続され、その出力端がクロック入力端子φ6 に接続
されたＮＡＮＤゲートＮ８２とから成る。
【００１８】なお、昇圧回路５０は図４（ａ）で説明し
た昇圧回路５０と同様であり、同一符号を付してここで
の説明は省略する。
【００１９】次に図５（ｂ）を併せて参照しながら動作
の説明をする。昇圧開始時は高電出力端子Ｖｐｐが低電
位であり、クランプ回路６０ｂのＮチャネル型ＭＯＳＦ
ＥＴ６３，６４，６５，６６がオフし電流が流れていな
いため、ＮチャネルＭＯＳＦＥＴ６６により節点Ｅの電
位ＶE がＮチャネル型ＭＯＳＦＥＴ６６のしきい値電圧
ＶTNのロウレベルまでプルダウンされると共にインバー
タＩ７３の出力線Ｆの電位もロウレベルとなって、外部
クロック端子φに供給されたクロック信号がＮＡＮＤゲ
ートＮ８３及びＮＡＮＤゲートＮ８２を介してクロック
入力端子φ6 に供給され、昇圧回路５０が動作して高電
圧出力端子Ｖｐｐに電荷が供給され、高電圧出力端子Ｖ
ｐｐの電位が上昇してゆく。
【００２０】続いて高電圧出力端子Ｖｐｐがクランプ電
圧：Ｖｃｌ＝４×ＶTN（ＶTNはＮチャネル型ＭＯＳＦＥ
Ｔ６３〜６６のしきい値電圧）まで上昇すると、Ｎチャ
ネル型ＭＯＴＦＥＴ６３，６４，６５がオンし、節点Ｅ
の電位がハイレベルにプルアップされると共に、インバ
ータＩ７３の出力線Ｆの電位もハイレベルとなって、外
部クロック端子φに供給されたクロック信号は分周回路
８１で周波数が１／４に分周された後、ＮＡＮＤゲート
Ｎ８４及びＮＡＮＤゲートＮ８２を介してクロック入力
端子φ6 に供給され、昇圧回路５０は、分周された周波
数の低いクロック信号で動作する。
【００２１】以上説明したように、図５（ａ）に示した
定電圧発生回路は、高電圧出力端子Ｖｐｐがクランプ電
圧Ｖｃｌまで上昇したことを検出し、その電圧検出信号
で分周された周波数の低いクロック信号を昇圧回路５０
に供給することにより、昇圧完了後の動作周波数を低下
させて消費電力を低減すると共にノイズの発生も低減す
ることが可能である。
【００２２】
【発明が解決しようとする課題】通常、高電圧出力端子
Ｖｐｐには図６に示したように、容量成分ＣＬだけでな
く、配線抵抗等の抵抗成分ＲＬをもつ負荷が接続され
る。
【００２３】図４（ａ）に示した従来の定電圧発生回路
では高電圧出力端子Ｖｐｐの電圧を検出しているため、
高電圧出力端子Ｖｐｐに図６に示した抵抗成分ＲＬを含
む負荷が接続された場合、高電圧出力端子Ｖｐｐの出力
電流Ｉｐｐはクロック信号φに同期して脈動するので、
図４（ｂ）に示したように高電圧出力端子Ｖｐｐの電位
にオーバーシュートが発生し、このオーバーシュートの
ピークがクランプ電圧Ｖｃｌに達した時点で電圧検出信
号が出力されて、クロック信号がクロック入力端子φ5
に伝達されなくなり、昇圧回路５０の動作が停止する。
【００２４】一方、高電圧出力Ｖｐｐの電位は、抵抗成
分ＲＬを介して負荷の容量成分ＣＬに電荷が移動するの
でほぼオーバーシュートの電位だけ低下し、クランプ電
圧Ｖｃｌ以下であるにもかかわらず、電位上昇は停止す
る。
【００２５】オーバーシュートの電位はＩｐｐ×ＲＬで
与えられ、クロック信号に同期して出力される出力電流
Ｉｐｐの最大値は１０ｍＡ程度であるので、配線抵抗等
の抵抗成分ＲＬが１００Ωであれば１Ｖにも達し、Ｖｐ
ｐ＝Ｖｃｌ−１［Ｖ］で電位上昇が停止することにな
る。 続いて、節点Ｂの電位ＶB がＮチャネル型ＭＯＳ
ＦＥＴ６２でプルダウンされて徐々に低下し、インバー
タＩ７１の論理しきい値電圧以下まで低下した時点で再
びクロック信号が昇圧回路５０に供給されて動作を開始
する。
【００２６】ここで初めて高電圧出力端子Ｖｐｐの電位
がクランプ電圧Ｖｃｌまで上昇するため、昇圧に要する
時間Ｔｕｐが非常に長くなるという問題があった。
【００２７】ここで、Ｎチャネル型ＭＯＳＦＥＴ６２の
ｇｍを大きく設定することにより、節点Ｂの電位をプル
ダウンする速度を速め、上昇に要する時間Ｔｕｐを短縮
することは可能であるが、昇圧完了後も昇圧回路５０が
停止すると、節点Ｂの電位がプルダウンされて再び昇圧
回路５０が起動されるという動作を短期間で繰り返すた
め、消費電力、ノイズの発生共に増大する。
【００２８】さらに、節点Ｂの電位ＶB がハイレベルに
なった後、Ｎチャネル型ＭＯＳＦＥＴ６２でプルダウン
されて徐々に低下するので、電圧検出回路７０ａを構成
するインバータＩ７１の入力が長時間にわたって中間レ
ベルにバイアスされ、インバータＩ７１に貫通電流が流
れて消費電力が増大すると共に、電源、ＧＮＤノイズを
誘発するという問題点もあった。
【００２９】図５（ａ）に示した従来の定電圧回路で
も、同様に高電圧出力端子Ｖｐｐの電位を検出している
ため、高電圧出力端子Ｖｐｐに図６に示した抵抗成分Ｒ
Ｌを含む負荷が接続された場合、図５（ｂ）に示したよ
うに高電圧出力端子Ｖｐｐ電位のオーバーシュートによ
って昇圧に要する時間Ｔｕｐが非常に長くなるという問
題点がある。
【００３０】本従来例においても、分周比を小さく（た
とえば１／４を１／２にする）設定することにより、上
昇に要する時間Ｔｕｐを短縮することは可能であるが、
昇圧完了後の動作周波数が低く設定されないため、消費
電力、ノイズの発生共に増大する。
【００３１】さらに、節点Ｅの電位ＶE はＶｐｐ−３Ｖ
TNとなるため、負荷容量が大きく高圧出力端子Ｖｐｐの
電位上昇速度が遅い場合、電圧検出回路７０ｂを構成す
るインバータＩ７２の入力端の電位が長時間にわたって
中間レベルにバイアスされ、インバータＩ７２に貫通電
流が流れて消費電力が増大するとともに、電源、ＧＮＤ
ノイズを誘発するという問題点もあった。
【００３２】以上説明したように、図４（ａ）及び図５
（ａ）に示した従来の定電圧発生回路では、高電圧出力
端子Ｖｐｐの電圧を検出しているため、抵抗成分を含む
負荷を駆動する場合、昇圧に要する時間Ｔｕｐの短縮と
消費電力及びノイズの低減が同時に実現できないという
問題を有していた。
【００３３】さらに、電圧検出回路を構成するインバー
タの入力端の電位が長時間にわたって中間レベルにバイ
アスされるため、インバータに貫通電流が流れて消費電
力が増大すると共に、電源、ＧＮＤノイズを誘発すると
いう問題点も有していた。
【００３４】
【課題を解決するための手段】本発明の定電圧発生回路
は、クロック信号を用いてチャージポンピングにより昇
圧して所定の高電圧を発生する昇圧回路と、前記高電圧
を出力する高電圧出力端子と、ドレイン電極およびゲー
ト電極が互に接続された一導電型の第１のＭＯＳＦＥＴ
およびクランプ素子が前記高電圧出力端子および第１の
電源電圧端子間に直列接続で挿入されてなるクランプ回
路とを有し、前記クランプ回路の出力信号に応答して前
記昇圧回路への前記クロック信号の供給を遮断する定電
圧発生回路において、リセット信号でリセットされると
ともに前記クランプ回路に流れる電荷が所定の値に達し
たことを検出して電荷検出信号を出力する電荷検出回路
と、前記リセット信号でリセットされ前記電荷検出信号
でセットされるＲＳフリップフロップ回路を有し前記電
荷検出信号に応答して前記クロック信号の遮断非遮断を
制御するクロック制御回路とを備えることを特徴とす
る。
【００３５】
【実施例】次に本発明を図面を参照して説明する。
【００３６】図１は本発明による第１の実施例を示す回
路図であり、この定電圧発生回路は、昇圧回路１０，ク
ランプ回路２０ａ，電荷検出回路３０ａ，クロック制御
回路４０および高電圧出力端子Ｖｐｐを備える。電源電
圧端子Ｖｄｄと高電圧出力端子Ｖｐｐ間にドレインおよ
びゲート電極がそれぞれ接続されたＮチャネル型ＭＯＳ
ＦＥＴ１１〜１５が直列接続される。このＮチャネル型
ＭＯＳＦＥＴ１２及び１４のゲート電極およびインバー
タＩ１１の出力端間に容量素子１６及び１８が、Ｎチャ
ネル型ＭＯＳＦＥＴ１３及び１５のゲート電極とインバ
ータＩ１２の出力端間に容量素子１７及び１９が接続さ
れる。さらにインバータＩ１１の入力端がクロック入力
端子φ1 に、インバータＩ１２の入力端がインバータＩ
１１の出力端に接続されて成り、クロック入力端子φ1
に供給されたクロック信号により高電圧を発生する。
【００３７】クランプ回路２０ａは、ドレインおよびゲ
ート電極が接続され、ソース電極が高電圧出力端子Ｖｐ
ｐに接続されたＰチャネル型ＭＯＳＦＥＴ２１と、クラ
ンプ素子２２であるアノードがＰチャネル型ＭＯＦＥＴ
２１のドレイン及びゲート電極にカソードが接地端子Ｇ
ＮＤに接続されたツェナーダイオード２３より成る。
【００３８】電荷検出回路３０ａは、ソース電極が高電
圧出力端子Ｖｐｐに、ゲート電極がＰチャネル型ＭＯＳ
ＦＥＴ２１のゲート電極に接続されたＰチャネル型ＭＯ
ＳＦＥＴ３１と、ドレイン及びゲート電極がＰチャネル
型ＭＯＳＦＥＴ３１のドレイン電極に、ソース電極が接
地端子ＧＮＤに接続されたＮチャネル型ＭＯＳＦＥＴ３
２と、ソース電極が電源電圧端子Ｖｄｄに接続され、ゲ
ート電極にリセット端子Ｒに供給されたリセット信号を
インバータＩ３２で反転した信号が供給されたＰチャネ
ル型ＭＯＳＦＥＴ３３と、ドレイン電極がＰチャネル型
ＭＯＳＦＥＴ３３のドレイン電極に、ゲート電極がＮチ
ャネル型ＭＯＳＦＥＴ３２のゲート電極に、ソース電極
が接地端子ＧＮＤに接続されたＮチャネル型ＭＯＳＦＥ
Ｔ３４と、Ｐチャネル型ＭＯＳＦＥＴ３３とＮチャネル
型ＭＯＳＦＥＴ３４の接続点Ａと接地端子ＧＮＤ間に接
続された容量値Ｃを有する容量素子３５と、入力端が節
点Ａに接続された電荷検出信号を出力するインバータＩ
３１と、ドレイン電極が節点Ａに、ゲート電極がインバ
ータＩ３１の出力端に、ソース電極が接地端子ＧＮＤに
接続されたＮチャネル型ＭＯＳＦＥＴ３６とから成る。
【００３９】クロック制御回路４０は、リセット端子Ｒ
に供給されたリセット信号でリセットされ、電荷検出信
号でセットされるＲＳフリップフロップ４１と、一方の
入力が外部クロック端子φに、他方の入力がＲＳフリッ
プフロップ４１の反転出力端Ｑに、出力端がクロック入
力端子φ1 に接続されたＮＡＮＤゲートＮ４１とから成
る。
【００４０】次に、第１の実施例の動作説明用のタイミ
ングチャートを示した図２（ｂ）を併せて参照しながら
動作の説明をする。まず、リセット信号Ｒが一定期間ハ
イレベルになり、Ｐチャネル型ＭＯＳＦＥＴ３３がオン
し、容量素子３５がチャージアップされて節点ＡがＶｄ
ｄレベルになると共に、ＲＳフリップフロップ４１がリ
セットされて反転出力端Ｑからハイレベルが出力されて
ＮＡＮＤゲートＮ４１が能動状態となってクロック信号
φがクロック入力端子φ1 に供給され、昇圧回路１０が
動作することにより高電圧出力端子Ｖｐｐの電位が上昇
してゆく。
【００４１】続いて、高電圧出力端子Ｖｐｐの電位がク
ランプ電圧（Ｐチャネル型ＭＯＳＦＥＴ２１のしきい値
電圧＋ツェナーダイオード２３の逆降伏電圧）に到達す
ると、クランプ回路２０ａに電流ｉ1 が流れると共に、
Ｐチャネル型ＭＯＳＦＥＴ２１とカレントミラーを構成
するＰチャネル型ＭＯＳＦＥＴ３１に電流ｉ2 が、Ｎチ
ャネル型ＭＯＳＦＥＴ３２とカレントミラーを構成する
Ｎチャネル型ＭＯＳＦＥＴ３４に電流ｉ3 が流れる。
【００４２】この電流ｉ３は次式で与えられる。尚ここ
で、ｇｍ（２１），ｇｍ（３１），ｇｍ（３２），ｇｍ
（３４）はＰチャネル型ＭＯＳＦＥＴ２１，Ｐチャネル
型ＭＯＳＦＥＴ３１，Ｎチャネル型ＭＯＳＦＥＴ３２及
びＮチャネル型ＭＯＳＦＥＴ３４のｇｍを示すものとす
る。
【００４３】
【００４４】
【００４５】
【００４６】また、Ｎチャネル型ＭＯＳＦＥＴ３４に電
流ｉ3 が流れるため、容量素子３５に蓄えられた電荷が
放電されて節点Ａの電位ＶA はＶｄｄから低下し、その
ときのＶA は次式で与えられる。
【００４７】
【００４８】ここで、節点Ａの電位ＶA がインバータＩ
３１の論理しきい値電圧ＶTH31にまで低下した時点でイ
ンバータＩ３１の出力がロウレベルからハイレベルに変
化し電荷検出信号が出力されると共に、Ｎチャネル型Ｍ
ＯＳＦＥＴ３６がオンして容量素子３５の電荷が急速に
放電されて、節点Ａの電位ＶA も急速に接地電位とな
る。ここで、ＶTH31＝ＶA の条件により、電荷検出信号
が出力される条件は次式で与えられる。
【００４９】
【００５０】（３）式における積分範囲（０〜Ｔ１）
は、リセット信号Ｒが出力された時点から電荷検出信号
が出力されまるまでの期間であって、左項はリセット信
号Ｒが出力された時点から電荷検出信号が出力されるま
での期間にクランプ回路２０ａを流れた電荷を意味して
おり、クランプ回路２０ａに流れた電荷が（３）式右項
に示されたｇｍ（２１），ｇｍ（３１），ｇｍ（３
２），ｇｍ（３４），容量値Ｃ及びインバータＩ３１の
論理しきい値電圧ＶTH31により設定される設定値に達し
たとき電荷検出信号が出力される。
【００５１】電荷検出信号が出力されるとＲＳフリップ
フロップ４１がセットされて反転出力端Ｑのレベルがロ
ウレベルになり、ＮＡＮＤゲートＮ４１の出力端の電位
がハイレベルに固定されるため、外部クロック端子φに
供給されたクロック信号がクロック入力端子φ1 に伝達
されず、従って昇圧回路１０の昇圧動作が停止して消費
電力が低減されると共に、ノイズの発生が防止できる。
【００５２】以上述べたように、本発明の第１の実施例
によれば、クランプ回路２０ａに流れた電荷が（３）式
で与えられる設定値に達したことを電荷検出回路３０ａ
で検出しているので、図６に示した抵抗成分ＲＬを有す
る負荷が高電圧出力端子Ｖｐｐに接続されて高電圧出力
端子Ｖｐｐの電位にオーバーシュートが発生する。その
ため、クランプ回路２０ａに流れる電流（電荷）が脈動
した場合でも、（３）式で与えられる設定値を制御する
ことにより高電圧出力端子Ｖｐｐの電位がクランプ電圧
Ｖｃｌに達した後に電荷検出信号を出力することが可能
となり、昇圧に要する時間Ｔｕｐの短縮と、消費電力及
びノイズの低減を同時に実現することが可能となる。
【００５３】さらに、電荷検出信号が出力された後、節
点Ａの電位ＶA が急速にプルダウンされるためインバー
タＩ３１の入力端の電位が中間レベルにバイアスされな
いので、インバータ３１に貫通電流が流れることがな
く、消費電力は０となり、電源、ＧＮＤノイズを誘発す
ることもない。
【００５４】図２（ｂ）は図１に示した本発明による第
１の実施例において、リセット端子Ｒに複数回のリセッ
ト信号を供給したときの動作説明用タイミングチャート
であり、高電圧出力端子Ｖｐｐに接続された負荷にリー
クパスが存在し、高電圧出力端子Ｖｐｐの電位が時間と
共に低下する場合、定期的にリセット信号を供給して昇
圧回路１０を起動することにより、リークパスを介して
放電された電荷を補って高電圧出力端子Ｖｐｐの電位を
クランプ電圧Ｖｃｌ近傍に維持することが可能である。
その他の動作は前述した動作と同様であり、ここでの説
明は省略する。
【００５５】図３は本発明による第２の実施例を示す回
路図であり、図１に示した本発明による第１の実施例に
おいて、クランプ回路はドレインおよびゲート電極がそ
れぞれ接続され、ソース電極が接地端子ＧＮＤに接続さ
れたＮチャネル型ＭＯＳＦＥＴ２４と、ドレインおよび
ゲート電極がそれぞれ接続されたＮチャネル型ＭＯＳＦ
ＥＴ２６〜２８が高電圧出力端子ＶｐｐとＮチャネル型
ＭＯＳＦＥＴ２４のドレイン電極間に直列接続されて成
るクランプ素子２５より成ることと、電荷検出回路３０
ｂはソース電極が電源電圧端子Ｖｄｄに接続され、ゲー
ト電極にリセット端子Ｒに供給されたリセット信号をイ
ンバータＩ３２で反転した信号が供給されたＰチャネル
型ＭＯＳＦＥＴ３３と、ドレイン電極がＰチャネル型Ｍ
ＯＳＦＥＴ３３のドレイン電極に、ゲート電極がＮチャ
ネル型ＭＯＳＦＥＴ２４のゲート電極に、ソース電極が
接地端子ＧＮＤに接続されたＮチャネル型ＭＯＳＦＥＴ
３４と、Ｐチャネル型ＭＯＳＦＥＴ３３とＮチャネル型
ＭＯＳＦＥＴ３４の接続点Ａと接地端子ＧＮＤ間に接続
された容量値Ｃを有する容量素子３５と、入力端が節点
Ａに接続され電荷検出信号を出力するインバータ３１
と、ドレイン電極が節点Ａに、ゲート電極がインバータ
Ｉ３１の出力端に、ソース電極が接地端子ＧＮＤに接続
されたＮチャネル型ＭＯＳＦＥＴ３６より成る構成が異
る。それ以外の構成は前述した本発明による第１の実施
例と同様であり、同一構成要素には同一符号を付してこ
こでの説明は省略する。
【００５６】図３を参照すると、Ｎチャネル型ＭＯＳＦ
ＥＴ２４とＮチャネル型ＭＯＳＦＥＴ３４がカレントミ
ラーを構成しているため、クランプ回路２０ｂに電流ｉ
4 が流れた場合、Ｎチャネル型ＭＯＳＦＥＴ３４には電
流ｉ5 が流れ、電流ｉ5 は次式で与えられる。尚、ここ
でｇｍ（２４）及びｇｍ（３４）はＮチャネル型ＭＯＳ
ＦＥＴ２４及びＮチャネル型ＭＯＳＦＥＴ３４のｇｍを
示す。
【００５７】
【００５８】また、Ｎチャネル型ＭＯＳＦＥＴ３４に電
流ｉ5 が流れるため、容量素子３５に蓄えられた電荷が
放電されて節点Ａの電位ＶA はＶｄｄから低下し、その
ときの電位ＶA は次式で与えられる。
【００５９】
【００６０】ここで、ＶA がインバータＩ３１の論理し
きい値電圧ＶTH31にまで低下した時点でインバータＩ３
１の出力がロウレベルからハイレベルに変化して電荷検
出信号が出力されると共に、Ｎチャネル型ＭＯＳＦＥＴ
３６がオンして容量素子３５の電荷が急速に放電され
て、電位ＶA も急速にＧＮＤ電位となる。ＶTH31＝ＶA
であるから電荷検出信号が出力される条件は次式で与え
られる。
【００６１】
【００６２】（６）式における積分範囲（０〜Ｔ１）
は、リセット信号Ｒが出力された時点から電荷検出信号
が出力されるまでの期間であって、左項はリセット信号
Ｒが出力された時点から電荷検出信号が出力されるまで
の期間にクランプ回路２０ｂを流れた電荷を意味してお
り、クランプ回路２０ｂに流れた電荷が（６）式右項に
示されたｇｍ（２４），ｇｍ（３４），容量値Ｃ及びイ
ンバータＩ３１の論理しきい値電圧ＶTH31により設定さ
れる設定値に達したときに電荷検出信号が出力される。
【００６３】他の動作は前述した本発明による第１の実
施例と同様であり、同一構成要素には同一符号を付して
ここでの説明は省略する。
【００６４】また、本発明により第２の実施例のように
クランプ素子２５と接地端子ＧＮＤ間にドレインおよび
ゲート電極がそれぞれ接続されたＮチャネル型ＭＯＳＦ
ＥＴ２４を挿入することで、本発明による第１の実施例
で得られる効果の他に、電荷検出回路３０ｂを構成する
素子数が低減でき、より小さい面積で定電圧発生回路を
構成することが可能になるという効果も有する。
【００６５】以上述べた例は、正の高電圧を発生する定
電圧発生回路の例を述べたが、電源電圧及びＭＯＳＦＥ
Ｔの極性を反転することにより負の高電圧を発生する定
電圧発生回路も構成できることは明らかである。
【００６６】
【発明の効果】以上説明したように、本発明はクランプ
回路に流れる電荷が所定の値に達したことを検出して昇
圧回路に供給されるクロックを停止するため、抵抗成分
を有する負荷を駆動した場合でも昇圧に要する時間と消
費電力及びノイズの低減を同時に実現することが可能と
なるという効果を有する。
【００６７】さらに、電荷検出信号が出力された後、そ
の信号が供給されるインバータの入力端の電位が中間レ
ベルにバイアスされることがないので、このインバータ
に貫通電流が流れて消費電力が増大したり、電源、ＧＮ
Ｄノイズを誘発することもないという効果も有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す回路図である。
【図２】（ａ）第１および第２の実施例を説明するため
のタイミングチャートである。 （ｂ）第１および第２の実施例で複数回のリセット信号
を供給したときのタイミングチャートである。
【図３】本発明の第２の実施例を示す回路図である。
【図４】（ａ）従来例の回路図である。 （ｂ）従来例を説明するためのタイミングチャートであ
る。
【図５】（ａ）他の従来例の回路図である。 （ｂ）他の従来例を説明するためのタイミングチャート
である。
【図６】実施例および従来例における容量成分および抵
抗成分をもつ負荷の等価回路図である。
【符号の説明】
１０ 昇圧回路 １１〜１５，２４，２６〜２８，３２，３４，３６
Ｎチャネル型ＭＯＳＦＥＴ ２１，２３ Ｐチャネル型ＭＯＳＦＥＴ １６〜１９，２０ 容量素子 ２０ａ，２０ｂ クランプ回路 ２２，２５ クランプ素子 ２３ ツェナーダイオード ３０ａ，３０ｂ 電荷検出回路 ４０ クロック検出回路 ４１ ＲＳフリップフロップ回路 Ｉ１１，Ｉ１２，Ｉ３１，Ｉ３２ インバータ Ｖｐｐ 高電圧出力端子 φ 外部クロック端子 φ1 クロック入力端子 Ｎ４１ ＮＡＮＤゲート

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 クロック信号を用いてチャージポンピン
    グにより昇圧して所定の高電圧を発生する昇圧回路と、
    前記高電圧を出力する高電圧出力端子と、ドレイン電極
    およびゲート電極が互に接続された一導電型の第１のＭ
    ＯＳＦＥＴおよびクランプ素子が前記高電圧出力端子お
    よび第１の電源電圧端子間に直列接続で挿入されてなる
    クランプ回路とを有し、前記クランプ回路の出力信号に
    応答して前記昇圧回路への前記クロック信号の供給を遮
    断する定電圧発生回路において、リセット信号でリセッ
    トされるとともに前記クランプ回路に流れる電荷が所定
    の値に達したことを検出して電荷検出信号を出力する電
    荷検出回路と、前記リセット信号でリセットされ前記電
    荷検出信号でセットされるＲＳフリップフロップ回路を
    有し前記電荷検出信号に応答して前記クロック信号の遮
    断非遮断を制御するクロック制御回路とを備えることを
    特徴とする定電圧発生回路。
  2. 【請求項２】 前記電荷検出回路は、ソース電極が前記
    高電圧出力端子に接続され、ゲート電極が前記第１のＭ
    ＯＳＦＥＴのゲートおよびドレイン電極に接続されかつ
    前記第１のＭＯＳＦＥＴと同一導電型の第２のＭＯＳＦ
    ＥＴト、ゲートおよびドレイン電極が前記第２のＭＯＳ
    ＦＥＴのドレイン電極と共通接続され、ソース電極が前
    記第１の電源電圧端子に接続されかつ前記第１のＭＯＳ
    ＦＥＴと逆導電型の第３のＭＯＳＦＥＴと、ソース電極
    が第２の電源電圧端子に接続されゲート電極が前記リセ
    ット信号の反転信号を供給されかつ前記第１のＭＯＳＦ
    ＥＴと同一導電型の第４のＭＯＳＦＥＴと、ドレイン電
    極が前記第４のＭＯＳＦＥＴのドレイン電極に、ゲート
    電極が前記第３のＭＯＳＦＥＴのゲート電極に、ソース
    電極が前記第１の電源電圧端子にそれぞれ接続されかつ
    前記第１のＭＯＳＦＥＴと逆導電型の第５のＭＯＳＦＥ
    Ｔと、前記第５のＭＯＳＦＥＴのドレイン電極および前
    記第１の電源電圧端子間に接続される第１の容量素子
    と、入力端が前記第５のＭＯＳＦＥＴのドレイン電極に
    接続され前記電荷検出信号を反転出力する第１のインバ
    ータと、ドレイン電極が前記第５のＭＯＳＦＥＴのドレ
    イン電極に、ゲート電極が前記第１のインバータの出力
    端に、ソース電極が前記第１の電源電圧端子にそれぞれ
    接続されかつ前記第１のＭＯＳＦＥＴと同一導電型の第
    ６のＭＯＳＦＥＴとで構成されることを特徴とする請求
    項１記載の定電圧発生回路。
  3. 【請求項３】 前記クランプ回路が、ドレインおよびゲ
    ート電極を互に接続しかつ前記第１のＭＯＳＦＥＴと逆
    導電型の第７のＭＯＳＦＥＴおよび少なくとも１個の前
    記クランプ素子が前記高電圧出力端子と前記第１の電源
    電圧端子との間に挿入されてなるとともに；前記電荷検
    出回路は、ソース電極が前記第２の電源電圧端子に接続
    され、ゲート電極が前記リセット信号の反転信号を供給
    されかつ前記第１のＭＯＳＦＥＴと同一導電型の第８の
    ＭＯＳＦＥＴと、ドレイン電極が前記第８のＭＯＳＦＥ
    Ｔのドレイン電極に、ゲート電極が前記第７のＭＯＳＦ
    ＥＴのゲートおよびドレイン電極に、ソース電極が前記
    第１の電源電圧端子にそれぞれ接続されかつ前記第１の
    ＭＯＳＦＥＴと逆導電型の第９のＭＯＳＦＥＴと、前記
    第９のＭＯＳＦＥＴのドレイン電極および前記第１の電
    源電圧端子間に接続された第２の容量素子と、入力端が
    前記第９のＭＯＳＦＥＴのドレイン電極に接続され前記
    電荷検出信号を反転出力する第２のインバータと、ドレ
    イン電極が前記第９のＭＯＳＦＥＴのドレイン電極に、
    ゲート電極が前記第２のインバータの出力端子に、ソー
    ス電極が前記第１の電源電圧端子にそれぞれ接続されか
    つ前記第１のＭＯＳＦＥＴと逆導電型の第１０のＭＯＳ
    ＦＥＴとで構成されることを特徴とする請求項１記載の
    定電圧発生回路。
JP5298800A 1993-11-30 1993-11-30 定電圧発生回路 Expired - Lifetime JP2639325B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5298800A JP2639325B2 (ja) 1993-11-30 1993-11-30 定電圧発生回路
EP94118880A EP0655827B1 (en) 1993-11-30 1994-11-30 Constant voltage generating circuit having step-up circuit
KR1019940032075A KR0170002B1 (ko) 1993-11-30 1994-11-30 정전압 발생 회로
US08/352,675 US5499183A (en) 1993-11-30 1994-11-30 Constant voltage generating circuit having step-up circuit
DE69406250T DE69406250T2 (de) 1993-11-30 1994-11-30 Konstantspannungsgeneratorschaltung mit Spannungsvervielfachungsschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5298800A JP2639325B2 (ja) 1993-11-30 1993-11-30 定電圧発生回路

Publications (2)

Publication Number Publication Date
JPH07154962A true JPH07154962A (ja) 1995-06-16
JP2639325B2 JP2639325B2 (ja) 1997-08-13

Family

ID=17864390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5298800A Expired - Lifetime JP2639325B2 (ja) 1993-11-30 1993-11-30 定電圧発生回路

Country Status (5)

Country Link
US (1) US5499183A (ja)
EP (1) EP0655827B1 (ja)
JP (1) JP2639325B2 (ja)
KR (1) KR0170002B1 (ja)
DE (1) DE69406250T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000060110A (ja) * 1998-08-11 2000-02-25 Oki Electric Ind Co Ltd チャージポンプ回路の駆動制御回路
JP2009070951A (ja) * 2007-09-12 2009-04-02 ▲しい▼創電子股▲ふん▼有限公司 定電流式電荷ポンプ
JP2009232581A (ja) * 2008-03-24 2009-10-08 Renesas Technology Corp チャージポンプ回路
US9350233B2 (en) 2013-03-22 2016-05-24 Kabushiki Kaisha Toshiba Voltage conversion circuit and switching control circuit
JP2016189671A (ja) * 2015-03-30 2016-11-04 ローム株式会社 チャージポンプ回路

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184065B2 (ja) * 1994-07-25 2001-07-09 セイコーインスツルメンツ株式会社 半導体集積回路装置及び電子機器
US5563779A (en) * 1994-12-05 1996-10-08 Motorola, Inc. Method and apparatus for a regulated supply on an integrated circuit
JPH0955473A (ja) * 1995-06-08 1997-02-25 Matsushita Electron Corp 半導体装置とその検査方法
FR2735920B1 (fr) * 1995-06-21 1997-10-10 Sgs Thomson Microelectronics Generateur de haute tension avec oscillateur asservi a basse tension d'alimentation
US5731736A (en) * 1995-06-30 1998-03-24 Dallas Semiconductor Charge pump for digital potentiometers
DE19612443C2 (de) * 1996-03-28 1998-02-05 Siemens Ag Schaltungsanordnung zur Versorgung eines elektronischen Lastkreises
FR2752318B1 (fr) * 1996-08-06 1998-09-04 Inside Technologies Circuit integre a fonctionnement sans contact, comportant une pompe de charges
KR100262750B1 (ko) * 1996-10-22 2000-09-01 김영환 반도체 메모리 소자의 전압 발생 장치
US5818708A (en) * 1996-12-12 1998-10-06 Philips Electronics North America Corporation High-voltage AC to low-voltage DC converter
JP3560438B2 (ja) * 1997-03-14 2004-09-02 富士通株式会社 昇圧回路及び降圧回路
JPH114575A (ja) * 1997-06-11 1999-01-06 Nec Corp 昇圧回路
US6064251A (en) * 1997-08-27 2000-05-16 Integrated Silicon Solution, Inc. System and method for a low voltage charge pump with large output voltage range
US6188265B1 (en) * 1997-12-12 2001-02-13 Scenix Semiconduction, Inc. High-voltage NMOS switch
US6198250B1 (en) 1998-04-02 2001-03-06 The Procter & Gamble Company Primary battery having a built-in controller to extend battery run time
US6118248A (en) * 1998-04-02 2000-09-12 The Procter & Gamble Company Battery having a built-in controller to extend battery service run time
US6074775A (en) * 1998-04-02 2000-06-13 The Procter & Gamble Company Battery having a built-in controller
US6835491B2 (en) 1998-04-02 2004-12-28 The Board Of Trustees Of The University Of Illinois Battery having a built-in controller
US6163131A (en) * 1998-04-02 2000-12-19 The Procter & Gamble Company Battery having a built-in controller
DE19834428C2 (de) * 1998-07-30 2001-07-12 Infineon Technologies Ag Spannungsvervielfacherschaltung
FR2783617B1 (fr) * 1998-09-18 2000-12-22 St Microelectronics Sa Systeme de regulation d'une pompe de charge
JP2000236657A (ja) * 1999-02-15 2000-08-29 Nec Kyushu Ltd 昇圧回路
JP2001078437A (ja) * 1999-06-30 2001-03-23 Toshiba Corp ポンプ回路
US6696882B1 (en) * 2000-06-22 2004-02-24 Artesyn Technologies, Inc. Transient override circuit for a voltage regulator circuit
US6642281B1 (en) * 2000-09-01 2003-11-04 Exxonmobil Research And Engineering Company Fischer-tropsch process
DE10108980A1 (de) * 2001-02-23 2002-09-12 Koninkl Philips Electronics Nv Anordnung zur Ansteuerung von Anzeigeeinheiten mit adaptiver Startsequenz
EP1237265A1 (en) * 2001-02-28 2002-09-04 EM Microelectronic-Marin SA Power efficient integrated charge pump using clock gating
US6469567B1 (en) * 2001-04-02 2002-10-22 Semiconductor Components Industries Llc Power supply circuit and method
JP2003022686A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体集積回路装置
JP2003219633A (ja) * 2002-01-17 2003-07-31 Seiko Epson Corp 昇圧回路
US7034601B2 (en) * 2003-04-04 2006-04-25 Stmicroelectronics, S.R.L. Hybrid inductive-capacitive charge pump with high diode driving capability
US7173477B1 (en) * 2003-12-19 2007-02-06 Cypress Semiconductor Corp. Variable capacitance charge pump system and method
US6982883B2 (en) * 2004-03-22 2006-01-03 Summer Steven E Radiation tolerant electrical component with non-radiation hardened FET
US8125797B2 (en) * 2004-03-22 2012-02-28 Modular Devices, Inc. Radiation tolerant electrical component with non-radiation hardened FET
KR100604657B1 (ko) * 2004-05-06 2006-07-25 주식회사 하이닉스반도체 최적화된 내부전압을 공급할 수 있는 전원공급회로를구비하는 반도체 메모리 장치
WO2006062645A2 (en) * 2004-12-08 2006-06-15 Atmel Corporation Power regulation scheme for a high voltage output in integrated circuit devices
FR2878986B1 (fr) 2004-12-08 2007-04-27 Atmel Corp Principe de regulation de puissance d'une sortie a haute tension dans des dispositifs de circuits integres
US7504876B1 (en) 2006-06-28 2009-03-17 Cypress Semiconductor Corporation Substrate bias feedback scheme to reduce chip leakage power
US8089822B1 (en) 2007-02-12 2012-01-03 Cypress Semiconductor Corporation On-chip power-measurement circuit using a low drop-out regulator
JP5112753B2 (ja) * 2007-06-08 2013-01-09 セイコーインスツル株式会社 チャージポンプ回路
US8040175B2 (en) * 2007-10-24 2011-10-18 Cypress Semiconductor Corporation Supply regulated charge pump system
US7592857B2 (en) * 2007-12-21 2009-09-22 G-Time Electronic Co., Ltd. Charge pump circuit
US8014179B2 (en) * 2008-05-29 2011-09-06 Hamilton Sundstrand Corporation Multi output voltage regulation of a synchronous generator in a power system
US20160156261A1 (en) * 2014-11-29 2016-06-02 Semiconductor Components Industries, Llc Control circuit and method
CN112037828A (zh) * 2020-11-09 2020-12-04 深圳市芯天下技术有限公司 电荷泵输出电压稳定检测方法、电路及非易失型存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JPS62197998A (ja) * 1986-02-26 1987-09-01 Hitachi Vlsi Eng Corp 半導体記憶装置
JPH06103736B2 (ja) * 1987-05-29 1994-12-14 日本電気株式会社 半導体装置
US4871979A (en) * 1987-08-03 1989-10-03 Western Digital Corporation Variable frequency system having linear combination of charge pump and voltage controlled oscillator
IT1225608B (it) * 1988-07-06 1990-11-22 Sgs Thomson Microelectronics Regolazione della tensione prodotta da un moltiplicatore di tensione.
JPH04372571A (ja) * 1991-06-19 1992-12-25 Nec Ic Microcomput Syst Ltd 定電圧発生回路
JP2806717B2 (ja) * 1992-10-28 1998-09-30 日本電気アイシーマイコンシステム株式会社 チャージポンプ回路
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
US5394027A (en) * 1993-11-01 1995-02-28 Motorola, Inc. High voltage charge pump and related circuitry

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000060110A (ja) * 1998-08-11 2000-02-25 Oki Electric Ind Co Ltd チャージポンプ回路の駆動制御回路
JP2009070951A (ja) * 2007-09-12 2009-04-02 ▲しい▼創電子股▲ふん▼有限公司 定電流式電荷ポンプ
JP2009232581A (ja) * 2008-03-24 2009-10-08 Renesas Technology Corp チャージポンプ回路
US9350233B2 (en) 2013-03-22 2016-05-24 Kabushiki Kaisha Toshiba Voltage conversion circuit and switching control circuit
JP2016189671A (ja) * 2015-03-30 2016-11-04 ローム株式会社 チャージポンプ回路

Also Published As

Publication number Publication date
JP2639325B2 (ja) 1997-08-13
EP0655827A1 (en) 1995-05-31
DE69406250T2 (de) 1998-05-07
DE69406250D1 (de) 1997-11-20
KR0170002B1 (ko) 1999-05-01
EP0655827B1 (en) 1997-10-15
KR950015938A (ko) 1995-06-17
US5499183A (en) 1996-03-12

Similar Documents

Publication Publication Date Title
JP2639325B2 (ja) 定電圧発生回路
US8040162B2 (en) Switch matrix drive circuit for a power element
KR910001643B1 (ko) 승압회로
US6744224B2 (en) Rush current limiting circuit for a PFM control charge pump
US7126388B2 (en) Power MOSFET driver and method therefor
JPH10285949A (ja) 半導体装置
JP2006333694A (ja) ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
KR101603566B1 (ko) 반도체 디바이스 구동회로 및 반도체 디바이스 구동장치
US20090315595A1 (en) Output drive circuit
US20050110556A1 (en) Bootstrap driver
JPH06153493A (ja) チャージポンプ回路
US5265003A (en) Miniaturized switching power supply with programmed level gate drive
KR920009031B1 (ko) 드라이버 회로
US6836102B2 (en) Booster type switching regulator
US7692479B2 (en) Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise
US6429635B2 (en) Drive circuit for insulated gate type FETs
JP2773476B2 (ja) 負荷制御電源装置
JP3543509B2 (ja) 電圧安定化回路
JP3314473B2 (ja) パワーｍｏｓｆｅｔの制御装置
JP2001308688A (ja) 出力回路
JP2001189645A (ja) 制御発振システムとその方法
JP4013011B2 (ja) スイッチング電源回路
KR20170042479A (ko) 발진기용 구동 회로
JPH0430207B2 (ja)
JP2003198277A (ja) Ｍｏｓトランジスタ出力回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970325