JPH114575A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPH114575A JPH114575A JP15368197A JP15368197A JPH114575A JP H114575 A JPH114575 A JP H114575A JP 15368197 A JP15368197 A JP 15368197A JP 15368197 A JP15368197 A JP 15368197A JP H114575 A JPH114575 A JP H114575A
- Authority
- JP
- Japan
- Prior art keywords
- node
- circuit
- capacitor
- driving
- pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 昇圧回路において電荷の再利用を図ることに
より消費電力を低減し、かつ高電圧を出力させる。 【解決手段】 ダイオードＤ１の一方に電源電圧Ｖｃｃ
が供給され、他方にキャパシタＣＰ１を接続した第１の
ポンプ回路（ＰＣ）のダイオード・キャパシタの接続点
に、ダイオードＤ２及びキャパシタＣＰ２からなる第２
のポンプ回路のダイオードＤ２を接続し、各キャパシタ
の駆動節点（ｎ１，ｎ２）をスイッチＴＳＷ１を介して
接続し、かつ各駆動節点を節点駆動回路１０のクロック
ＣＫ１，ＣＫ２により駆動して出力端Ｖｏａから高電圧
を発生させる。ここで、節点駆動回路は出力切替時に一
時的に各駆動節点をフローティングにする機能を有し、
このフローティング状態時にスイッチＴＳＷ１を制御信
号Ｐ０によりオンさせて各駆動節点間を接続し、各駆動
節点の電位を電源電圧の中間レベルに制御する。
より消費電力を低減し、かつ高電圧を出力させる。 【解決手段】 ダイオードＤ１の一方に電源電圧Ｖｃｃ
が供給され、他方にキャパシタＣＰ１を接続した第１の
ポンプ回路（ＰＣ）のダイオード・キャパシタの接続点
に、ダイオードＤ２及びキャパシタＣＰ２からなる第２
のポンプ回路のダイオードＤ２を接続し、各キャパシタ
の駆動節点（ｎ１，ｎ２）をスイッチＴＳＷ１を介して
接続し、かつ各駆動節点を節点駆動回路１０のクロック
ＣＫ１，ＣＫ２により駆動して出力端Ｖｏａから高電圧
を発生させる。ここで、節点駆動回路は出力切替時に一
時的に各駆動節点をフローティングにする機能を有し、
このフローティング状態時にスイッチＴＳＷ１を制御信
号Ｐ０によりオンさせて各駆動節点間を接続し、各駆動
節点の電位を電源電圧の中間レベルに制御する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フラッシュメモリ
などに用いられる昇圧回路に関する。
などに用いられる昇圧回路に関する。
【０００２】
【従来の技術】一般に、フラッシュメモリにデータを書
き込んだり、消去するとき、チャネル・ホット・エレク
トロンやトンネル電流を使うため、ゲートに高い電界を
印加しなければならず、高電圧が必要になる。従来は、
電源端子とは別に外部から高い電圧を供給する端子を設
けて動作させていたが、近年、外部電源回路を簡略化す
るため、単一の電源化が進められている。さらに、供給
する電源電圧も、従来は５Ｖが主流であったが、低消費
電力化や高速動作化のため、３Ｖや２Ｖと低くなりつつ
ある。このため、メモリチップ内部には昇圧回路を設け
て、外部から供給された電源の電圧以上の値の電圧を発
生させているが、その昇圧倍率も従来より高めることが
必要になってきた。
き込んだり、消去するとき、チャネル・ホット・エレク
トロンやトンネル電流を使うため、ゲートに高い電界を
印加しなければならず、高電圧が必要になる。従来は、
電源端子とは別に外部から高い電圧を供給する端子を設
けて動作させていたが、近年、外部電源回路を簡略化す
るため、単一の電源化が進められている。さらに、供給
する電源電圧も、従来は５Ｖが主流であったが、低消費
電力化や高速動作化のため、３Ｖや２Ｖと低くなりつつ
ある。このため、メモリチップ内部には昇圧回路を設け
て、外部から供給された電源の電圧以上の値の電圧を発
生させているが、その昇圧倍率も従来より高めることが
必要になってきた。
【０００３】図１６は特開平９−８２２９号公報に開示
された昇圧回路（以下、従来例１とする）の回路図であ
り、該昇圧回路はダイオードＤ１〜Ｄ５と、キャパシタ
ＣＰ１〜ＣＰ４と、容量負荷ＣＬと、ドライブ回路ＤＶ
１，ＤＶ２とからなる。図において、例えば１つのダイ
オードＤ２とキャパシタＣＰ２とからなる回路をポンプ
回路ＰＣと呼び、図の例は、４段のポンプ回路ＰＣによ
り構成された例を示している。ダイオードＤ１〜Ｄ４と
キャパシタＣＰ１〜ＣＰ４の一端との節点をそれぞれＮ
１〜Ｎ４、ダイオードＤ５と負荷キャパシタＣＬとの節
点をＮＬ、キャパシタＣＰ１、ＣＰ２とドライブ回路Ｄ
Ｖ１，ＤＶ２の出力端との接点をそれぞれＮ１８１、Ｎ
１８２とする。
された昇圧回路（以下、従来例１とする）の回路図であ
り、該昇圧回路はダイオードＤ１〜Ｄ５と、キャパシタ
ＣＰ１〜ＣＰ４と、容量負荷ＣＬと、ドライブ回路ＤＶ
１，ＤＶ２とからなる。図において、例えば１つのダイ
オードＤ２とキャパシタＣＰ２とからなる回路をポンプ
回路ＰＣと呼び、図の例は、４段のポンプ回路ＰＣによ
り構成された例を示している。ダイオードＤ１〜Ｄ４と
キャパシタＣＰ１〜ＣＰ４の一端との節点をそれぞれＮ
１〜Ｎ４、ダイオードＤ５と負荷キャパシタＣＬとの節
点をＮＬ、キャパシタＣＰ１、ＣＰ２とドライブ回路Ｄ
Ｖ１，ＤＶ２の出力端との接点をそれぞれＮ１８１、Ｎ
１８２とする。
【０００４】次に図１６の昇圧回路の接続について説明
すると、ダイオードＤ１のアノード側は電源に接続さ
れ、カソード側は節点Ｎ１を介してキャパシタＣＰ１に
接続され、第１のポンプ回路を構成する。ダイオードＤ
２のアノード側は節点Ｎ１に接続され、カソード側は節
点Ｎ２を介してキャパシタＣＰ２に接続され、第２のポ
ンプ回路を構成する。以下同様にダイオードＤ３，Ｄ
４、キャパシタＣＰ３，ＣＰ４からなる第３，第４のポ
ンプ回路が直列に複数段接続される。一方、第１のポン
プ回路から数えて奇数段目のキャパシタＣＰ１，ＣＰ３
の他端は駆動節点Ｎ１８１に接続され、第１のポンプ回
路から数えて偶数段目のキャパシタＣＰ２，ＣＰ４の他
端は駆動節点Ｎ１８２に接続される。
すると、ダイオードＤ１のアノード側は電源に接続さ
れ、カソード側は節点Ｎ１を介してキャパシタＣＰ１に
接続され、第１のポンプ回路を構成する。ダイオードＤ
２のアノード側は節点Ｎ１に接続され、カソード側は節
点Ｎ２を介してキャパシタＣＰ２に接続され、第２のポ
ンプ回路を構成する。以下同様にダイオードＤ３，Ｄ
４、キャパシタＣＰ３，ＣＰ４からなる第３，第４のポ
ンプ回路が直列に複数段接続される。一方、第１のポン
プ回路から数えて奇数段目のキャパシタＣＰ１，ＣＰ３
の他端は駆動節点Ｎ１８１に接続され、第１のポンプ回
路から数えて偶数段目のキャパシタＣＰ２，ＣＰ４の他
端は駆動節点Ｎ１８２に接続される。
【０００５】そして、ドライブ回路ＤＶ１，ＤＶ２の出
力、即ち駆動節点Ｎ１８１，Ｎ１８２に対し、図１７
（ａ），（ｂ）に示すようなタイミングの２相のクロッ
ク信号φ１８１、及びクロックφ１８１の反転信号を示
すクロックφ１８２を与えて、キャパシタＣＰ１，ＣＰ
３及びキャパシタＣＰ２，ＣＰ４の駆動節点Ｎ１８１，
Ｎ１８２を交互に逆位相で駆動することにより、出力端
子Ｖｏｚから高電圧を出力し、図１６の構成では電源電
圧Ｖｃｃの５倍の電圧を得るようにしている。なお、キ
ャパシタＣＰのことをポンプ容量と呼ぶ。
力、即ち駆動節点Ｎ１８１，Ｎ１８２に対し、図１７
（ａ），（ｂ）に示すようなタイミングの２相のクロッ
ク信号φ１８１、及びクロックφ１８１の反転信号を示
すクロックφ１８２を与えて、キャパシタＣＰ１，ＣＰ
３及びキャパシタＣＰ２，ＣＰ４の駆動節点Ｎ１８１，
Ｎ１８２を交互に逆位相で駆動することにより、出力端
子Ｖｏｚから高電圧を出力し、図１６の構成では電源電
圧Ｖｃｃの５倍の電圧を得るようにしている。なお、キ
ャパシタＣＰのことをポンプ容量と呼ぶ。
【０００６】次に、図１６及び図１７を参照して本回路
の具体的な動作を説明する。まず、説明の都合上、図１
６において２段のポンプ回路により構成されていると
し、負荷容量ＣＬが節点Ｎ３に接続されているとし、電
源電圧Ｖｃｃを４Ｖ、各キャパシタＣＰ１，ＣＰ２の容
量を負荷キャパシタＣＬの容量と同一値とし、かつダイ
オードＤ１〜Ｄ３のしきい値を０Ｖ、クロックφ１８
１，φ１８２のＬレベル，Ｈレベルをそれぞれ０Ｖ，４
Ｖとする。
の具体的な動作を説明する。まず、説明の都合上、図１
６において２段のポンプ回路により構成されていると
し、負荷容量ＣＬが節点Ｎ３に接続されているとし、電
源電圧Ｖｃｃを４Ｖ、各キャパシタＣＰ１，ＣＰ２の容
量を負荷キャパシタＣＬの容量と同一値とし、かつダイ
オードＤ１〜Ｄ３のしきい値を０Ｖ、クロックφ１８
１，φ１８２のＬレベル，Ｈレベルをそれぞれ０Ｖ，４
Ｖとする。
【０００７】初期状態、即ち時点Ｔ１８０では、駆動節
点Ｎ１８１，Ｎ１８２は０Ｖであり、節点Ｎ１、Ｎ２、
節点ＮＬはダイオードＤ１〜Ｄ３を介して電源電圧Ｖｃ
ｃが充電されるため、ともに４Ｖである。この結果、出
力電圧Ｖｏｚも４Ｖである。
点Ｎ１８１，Ｎ１８２は０Ｖであり、節点Ｎ１、Ｎ２、
節点ＮＬはダイオードＤ１〜Ｄ３を介して電源電圧Ｖｃ
ｃが充電されるため、ともに４Ｖである。この結果、出
力電圧Ｖｏｚも４Ｖである。
【０００８】次に、時点Ｔ１８１でクロックφ１８１が
立ち上がって駆動節点Ｎ１８１が４Ｖになると、節点Ｎ
１は４Ｖから一旦８Ｖになり、その直後にダイオードＤ
２、Ｄ３により電荷が節点Ｎ２とＮＬ側へ流れて５．３
Ｖに落ち着く。これは、キャパシタＣＰ１に充電された
電荷がキャパシタＣＰ２と負荷キャパシタＣＬに配分さ
れるためである。このとき、クロックφ１８２は変化せ
ず、駆動節点Ｎ１８２も０Ｖのまま変化はない。
立ち上がって駆動節点Ｎ１８１が４Ｖになると、節点Ｎ
１は４Ｖから一旦８Ｖになり、その直後にダイオードＤ
２、Ｄ３により電荷が節点Ｎ２とＮＬ側へ流れて５．３
Ｖに落ち着く。これは、キャパシタＣＰ１に充電された
電荷がキャパシタＣＰ２と負荷キャパシタＣＬに配分さ
れるためである。このとき、クロックφ１８２は変化せ
ず、駆動節点Ｎ１８２も０Ｖのまま変化はない。
【０００９】次に、時点Ｔ１８２でクロックφ１８１が
立ち下がって、駆動節点Ｎ１８１が０Ｖになると、キャ
パシタＣＰ１のＮ１８１側に充電された４Ｖ相当の電荷
がドライブ回路ＤＶ１を通して放電されるとともに、キ
ャパシタＣＰ１の節点Ｎ１側は、電圧が５．３Ｖから
１．３Ｖに低下するが、ダイオードＤ１を通して電源電
圧Ｖｃｃが充電されて４Ｖになる。ここで、キャパシタ
ＣＰ１の静電容量をＣ（Ｆ）とすると、放電による損失
電荷量はＣ×Ｖｃｃ（クーロン）で表される。一方、ク
ロックφ１８２が立ち上がって、駆動節点Ｎ１８２が４
Ｖになると、キャパシタＣＰ２の節点Ｎ２側は５．３Ｖ
に４Ｖが加算されて一旦９．３Ｖになるが、ダイオード
Ｄ３が導通して負荷キャパシタＣＬに電荷が転送される
ので、７．３Ｖに落ち着き、出力電圧Ｖｏｚも７．３Ｖ
になる。
立ち下がって、駆動節点Ｎ１８１が０Ｖになると、キャ
パシタＣＰ１のＮ１８１側に充電された４Ｖ相当の電荷
がドライブ回路ＤＶ１を通して放電されるとともに、キ
ャパシタＣＰ１の節点Ｎ１側は、電圧が５．３Ｖから
１．３Ｖに低下するが、ダイオードＤ１を通して電源電
圧Ｖｃｃが充電されて４Ｖになる。ここで、キャパシタ
ＣＰ１の静電容量をＣ（Ｆ）とすると、放電による損失
電荷量はＣ×Ｖｃｃ（クーロン）で表される。一方、ク
ロックφ１８２が立ち上がって、駆動節点Ｎ１８２が４
Ｖになると、キャパシタＣＰ２の節点Ｎ２側は５．３Ｖ
に４Ｖが加算されて一旦９．３Ｖになるが、ダイオード
Ｄ３が導通して負荷キャパシタＣＬに電荷が転送される
ので、７．３Ｖに落ち着き、出力電圧Ｖｏｚも７．３Ｖ
になる。
【００１０】次に、時点Ｔ１８３でクロックφ１８１が
再び立ち上がると、時点Ｔ１８１と同様の動作をくり返
す。一方、クロックφ１８２が立ち下がると、駆動節点
Ｎ１８２が０Ｖになり、キャパシタＣＰ２の駆動節点Ｎ
１８２側に充電された電荷がドライブ回路ＤＶ２を通し
て放電される。このときの放電による損失電荷量もキャ
パシタＣＰ２の静電容量をＣ（Ｆ）とすると、Ｃ×Ｖｃ
ｃ（クーロン）で表される。このような昇圧動作を繰り
返し最終的に出力電圧Ｖｏｚは１２Ｖに収束する。ま
た、１周期の間に２回放電するので、１周期当たりの損
失電荷量はＣ×Ｖｃｃ×２（クーロン）、即ちＶｃｃを
４Ｖとすると８Ｃ（クーロン）になる。従来例１におい
て、ポンプ回路の段数をＺとすると、昇圧電圧は一般に
（Ｚ＋１）×Ｖｃｃで表され、損失電荷量はＺ×Ｃ×Ｖ
ｃｃ（クーロン）で表される。従って、単位昇圧倍率あ
たりの損失電荷量は｛Ｚ／（Ｚ＋１）｝×Ｃ×Ｖｃｃ
（クーロン）で表される。
再び立ち上がると、時点Ｔ１８１と同様の動作をくり返
す。一方、クロックφ１８２が立ち下がると、駆動節点
Ｎ１８２が０Ｖになり、キャパシタＣＰ２の駆動節点Ｎ
１８２側に充電された電荷がドライブ回路ＤＶ２を通し
て放電される。このときの放電による損失電荷量もキャ
パシタＣＰ２の静電容量をＣ（Ｆ）とすると、Ｃ×Ｖｃ
ｃ（クーロン）で表される。このような昇圧動作を繰り
返し最終的に出力電圧Ｖｏｚは１２Ｖに収束する。ま
た、１周期の間に２回放電するので、１周期当たりの損
失電荷量はＣ×Ｖｃｃ×２（クーロン）、即ちＶｃｃを
４Ｖとすると８Ｃ（クーロン）になる。従来例１におい
て、ポンプ回路の段数をＺとすると、昇圧電圧は一般に
（Ｚ＋１）×Ｖｃｃで表され、損失電荷量はＺ×Ｃ×Ｖ
ｃｃ（クーロン）で表される。従って、単位昇圧倍率あ
たりの損失電荷量は｛Ｚ／（Ｚ＋１）｝×Ｃ×Ｖｃｃ
（クーロン）で表される。
【００１１】図１８は、従来の昇圧回路の第２の例（以
下、従来例２とする）として1996 Symposium on VLSI C
ircuits Digest of Technical Papers pp110-111に開示
された回路図で、モード２のときの回路を示す。この昇
圧回路は全波整流タイプで、昇圧回路から出力できる電
流量を増やすとともに、放電電荷量の一部を再利用する
ことで低消費電力化を目的としたものである。従来例２
の昇圧回路は、ＰチャネルＭＯＳトランジスタＭ１，Ｍ
４、ＮチャネルＭＯＳトランジスタＭ２，Ｍ３，Ｍ５，
Ｍ６，Ｍ７，Ｍ８、入力信号を反転して出力するドライ
バＤＶ２０１，ＤＶ２０２、ダイオードＤ２０１，Ｄ２
０２、キャパシタＣ２０１，Ｃ２０２，Ｃ２０３，Ｃ２
０４から構成される。また、トランジスタＭ１とＭ２、
Ｍ２とＭ３、Ｍ５とＭ７、Ｍ６とＭ８の節点をそれぞれ
Ｎ２０１，Ｎ２０２，Ｎ２０３，Ｎ２０５とする。
下、従来例２とする）として1996 Symposium on VLSI C
ircuits Digest of Technical Papers pp110-111に開示
された回路図で、モード２のときの回路を示す。この昇
圧回路は全波整流タイプで、昇圧回路から出力できる電
流量を増やすとともに、放電電荷量の一部を再利用する
ことで低消費電力化を目的としたものである。従来例２
の昇圧回路は、ＰチャネルＭＯＳトランジスタＭ１，Ｍ
４、ＮチャネルＭＯＳトランジスタＭ２，Ｍ３，Ｍ５，
Ｍ６，Ｍ７，Ｍ８、入力信号を反転して出力するドライ
バＤＶ２０１，ＤＶ２０２、ダイオードＤ２０１，Ｄ２
０２、キャパシタＣ２０１，Ｃ２０２，Ｃ２０３，Ｃ２
０４から構成される。また、トランジスタＭ１とＭ２、
Ｍ２とＭ３、Ｍ５とＭ７、Ｍ６とＭ８の節点をそれぞれ
Ｎ２０１，Ｎ２０２，Ｎ２０３，Ｎ２０５とする。
【００１２】ここで図１８に示す従来例２の回路の接続
関係について説明する。クロックφ２０１はトランジス
タＭ２のゲートと、ドライバＤＶ２０２を介してトラン
ジスタＭ４のゲートに接続される。また、クロックφ２
０２はトランジスタＭ３のゲートと、ドライバＤＶ２０
１を介してトランジスタＭ１のゲートに接続される。ト
ランジスタＭ１のソースは電源Ｖｃｃに接続され、ドレ
インは節点Ｎ２０１でトランジスタＭ２，Ｍ４のドレイ
ンと接続されると共に、キャパシタ２０１と接続され
る。また、トランジスタＭ３のソースは接地ＧＮＤに接
続され、ドレインは節点Ｎ２０２でトランジスタＭ２，
Ｍ４のソースと接続されると共に、キャパシタ２０２と
接続される。
関係について説明する。クロックφ２０１はトランジス
タＭ２のゲートと、ドライバＤＶ２０２を介してトラン
ジスタＭ４のゲートに接続される。また、クロックφ２
０２はトランジスタＭ３のゲートと、ドライバＤＶ２０
１を介してトランジスタＭ１のゲートに接続される。ト
ランジスタＭ１のソースは電源Ｖｃｃに接続され、ドレ
インは節点Ｎ２０１でトランジスタＭ２，Ｍ４のドレイ
ンと接続されると共に、キャパシタ２０１と接続され
る。また、トランジスタＭ３のソースは接地ＧＮＤに接
続され、ドレインは節点Ｎ２０２でトランジスタＭ２，
Ｍ４のソースと接続されると共に、キャパシタ２０２と
接続される。
【００１３】キャパシタＣ２０１，Ｃ２０２の他端であ
る節点Ｎ２０３，Ｎ２０４にはトランジスタＭ５，Ｍ６
のソースと、トランジスタＭ７，Ｍ８のドレインがそれ
ぞれ接続される。トランジスタＭ５，Ｍ６のドレイン
と、ダイオードＤ２０１，Ｄ２０２のアノードとは電源
Ｖｃｃに接続される。ダイオードＤ２０１のカソードは
トランジスタＭ５，Ｍ８のゲートとキャパシタＣ２０３
に接続され、ダイオードＤ２０２のカソードはトランジ
スタＭ６，Ｍ７のゲートとキャパシタＣ２０４に接続さ
れる。キャパシタＣ２０３とＣ２０４の他端はそれぞれ
クロックφ２０３とφ２０４接続される。トランジスタ
Ｍ７，Ｍ８のソース同士は節点ＮＬで共に負荷キャパシ
タＣＬに接続される。
る節点Ｎ２０３，Ｎ２０４にはトランジスタＭ５，Ｍ６
のソースと、トランジスタＭ７，Ｍ８のドレインがそれ
ぞれ接続される。トランジスタＭ５，Ｍ６のドレイン
と、ダイオードＤ２０１，Ｄ２０２のアノードとは電源
Ｖｃｃに接続される。ダイオードＤ２０１のカソードは
トランジスタＭ５，Ｍ８のゲートとキャパシタＣ２０３
に接続され、ダイオードＤ２０２のカソードはトランジ
スタＭ６，Ｍ７のゲートとキャパシタＣ２０４に接続さ
れる。キャパシタＣ２０３とＣ２０４の他端はそれぞれ
クロックφ２０３とφ２０４接続される。トランジスタ
Ｍ７，Ｍ８のソース同士は節点ＮＬで共に負荷キャパシ
タＣＬに接続される。
【００１４】次に、図１９に示すタイミングチャートを
用いて従来例２の動作を説明する。説明の都合上、図１
９において、電源電圧Ｖｃｃを４Ｖ、各キャパシタＣ２
０１，Ｃ２０２の容量を負荷キャパシタＣＬの容量と同
一とし、その値をＣ（Ｆ）とする。また、トランジスタ
Ｍ１〜Ｍ８のしきい値を０Ｖとし、クロックφ２０１〜
２０４のＬレベル，Ｈレベルをそれぞれ０Ｖ，４Ｖとす
る。また、クロックφ２０１〜φ２０４は同一周波数
で、φ２０１はφ２０２と、φ２０３はφ２０４と１／
２周期の位相差を有する信号であり、Ｈレベルの期間は
Ｌレベルの期間より短い。さらに、φ２０３はφ２０１
が、そしてφ２０４はφ２０２が、Ｈレベルとなって一
定時間後にＨレベルとなり、同時にＬレベルになる。こ
こで、過渡状態のある時点Ｔ２００において、節点Ｎ２
０１は４Ｖ（Ｖｃｃ），節点Ｎ２０２は０Ｖ（ＧＮ
Ｄ），節点Ｎ２０３は約５Ｖ（Ｖｐｐ），節点Ｎ２０４
は４Ｖ（Ｖｃｃ）となっているとする。
用いて従来例２の動作を説明する。説明の都合上、図１
９において、電源電圧Ｖｃｃを４Ｖ、各キャパシタＣ２
０１，Ｃ２０２の容量を負荷キャパシタＣＬの容量と同
一とし、その値をＣ（Ｆ）とする。また、トランジスタ
Ｍ１〜Ｍ８のしきい値を０Ｖとし、クロックφ２０１〜
２０４のＬレベル，Ｈレベルをそれぞれ０Ｖ，４Ｖとす
る。また、クロックφ２０１〜φ２０４は同一周波数
で、φ２０１はφ２０２と、φ２０３はφ２０４と１／
２周期の位相差を有する信号であり、Ｈレベルの期間は
Ｌレベルの期間より短い。さらに、φ２０３はφ２０１
が、そしてφ２０４はφ２０２が、Ｈレベルとなって一
定時間後にＨレベルとなり、同時にＬレベルになる。こ
こで、過渡状態のある時点Ｔ２００において、節点Ｎ２
０１は４Ｖ（Ｖｃｃ），節点Ｎ２０２は０Ｖ（ＧＮ
Ｄ），節点Ｎ２０３は約５Ｖ（Ｖｐｐ），節点Ｎ２０４
は４Ｖ（Ｖｃｃ）となっているとする。
【００１５】次に、時点Ｔ２０１において、φ２０２が
Ｌレベルの状態で、φ２０１がＨレベルになるので、ド
ライバＤＶ２０１，ＤＶ２０２の出力はそれぞれＨレベ
ル、Ｌレベルになる。このとき、トランジスタＭ１はオ
フ、Ｍ２はオン、Ｍ３はオフ、Ｍ４はオンする。この結
果、キャパシタＣ２０１の節点Ｎ２０１側に充電されて
いた４Ｖの電荷が、トランジスタＭ２，Ｍ４を通して、
０Ｖに放電されているキャパシタＣ２０２の節点Ｎ２０
２側に移動し、Ｎ２０１，Ｎ２０２はともに２Ｖ（１／
２×Ｖｃｃ）になる。一方、キャパシタＣ２０１の節点
Ｎ２０３側に充電されていた５Ｖ（Ｖｐｐ）の電荷が２
Ｖ分低下し、３Ｖ（Ｖｐｐ−１／２×Ｖｃｃ）となる。
また、４Ｖに充電されているキャパシタＣ２０２の節点
Ｎ２０４側は２Ｖ分の電荷が加算され、６Ｖ（３／２×
Ｖｃｃ）になる。
Ｌレベルの状態で、φ２０１がＨレベルになるので、ド
ライバＤＶ２０１，ＤＶ２０２の出力はそれぞれＨレベ
ル、Ｌレベルになる。このとき、トランジスタＭ１はオ
フ、Ｍ２はオン、Ｍ３はオフ、Ｍ４はオンする。この結
果、キャパシタＣ２０１の節点Ｎ２０１側に充電されて
いた４Ｖの電荷が、トランジスタＭ２，Ｍ４を通して、
０Ｖに放電されているキャパシタＣ２０２の節点Ｎ２０
２側に移動し、Ｎ２０１，Ｎ２０２はともに２Ｖ（１／
２×Ｖｃｃ）になる。一方、キャパシタＣ２０１の節点
Ｎ２０３側に充電されていた５Ｖ（Ｖｐｐ）の電荷が２
Ｖ分低下し、３Ｖ（Ｖｐｐ−１／２×Ｖｃｃ）となる。
また、４Ｖに充電されているキャパシタＣ２０２の節点
Ｎ２０４側は２Ｖ分の電荷が加算され、６Ｖ（３／２×
Ｖｃｃ）になる。
【００１６】次に、時点Ｔ２０２において、φ２０１が
Ｈレベル、φ２０２がＬレベルの状態で、φ２０３がＨ
レベルになるので、トランジスタＭ５とＭ８がオンす
る。この結果、キャパシタＣ２０２の節点Ｎ２０４側に
充電されていた６Ｖ（３／２×Ｖｃｃ）の電荷は、トラ
ンジスタＭ８を通して負荷キャパシタＣＬへ配分され、
５．５Ｖ（Ｖｐｐ）に収束する。また、３Ｖ（Ｖｐｐ−
１／２×Ｖｃｃ）に放電したキャパシタＣ２０１の節点
Ｎ２０３側は、トランジスタＭ５を通して電源電圧Ｖｃ
ｃの４Ｖが充電される。その後、クロックφ２０１、φ
２０３がＬレベルになり、トランジスタＭ２，Ｍ４，Ｍ
５，Ｍ８がオフするが、各点の電圧は保持され、変化は
ない。
Ｈレベル、φ２０２がＬレベルの状態で、φ２０３がＨ
レベルになるので、トランジスタＭ５とＭ８がオンす
る。この結果、キャパシタＣ２０２の節点Ｎ２０４側に
充電されていた６Ｖ（３／２×Ｖｃｃ）の電荷は、トラ
ンジスタＭ８を通して負荷キャパシタＣＬへ配分され、
５．５Ｖ（Ｖｐｐ）に収束する。また、３Ｖ（Ｖｐｐ−
１／２×Ｖｃｃ）に放電したキャパシタＣ２０１の節点
Ｎ２０３側は、トランジスタＭ５を通して電源電圧Ｖｃ
ｃの４Ｖが充電される。その後、クロックφ２０１、φ
２０３がＬレベルになり、トランジスタＭ２，Ｍ４，Ｍ
５，Ｍ８がオフするが、各点の電圧は保持され、変化は
ない。
【００１７】次に、時点Ｔ２０３において、φ２０２が
Ｈレベルになるので、ドライバＤＶ２０１，ＤＶ２０２
の出力はそれぞれＬレベル，Ｈレベルになる。このと
き、トランジスタＭ１はオン、Ｍ２はオフ、Ｍ３はオ
ン、Ｍ４はオフする。この結果、キャパシタＣ２０１の
節点Ｎ２０１側はトランジスタＭ１を通して電源電圧Ｖ
ｃｃの４Ｖが充電され、２Ｖに充電されているキャパシ
タＣ２０２の節点Ｎ２０２側はトランジスタＭ３を通し
てＧＮＤ、即ち、０Ｖになる。一方、４Ｖに充電されて
いたキャパシタＣ２０１の節点Ｎ２０３側の電荷は、２
Ｖ分加算されて６Ｖ（３／２×Ｖｃｃ）となる。また、
５．５Ｖ（Ｖｐｐ）に放電されているキャパシタＣ２０
２の節点Ｎ２０４側は２Ｖ分の電荷が放電され、３．５
Ｖ（Ｖｐｐ−１／２×Ｖｃｃ）になる。
Ｈレベルになるので、ドライバＤＶ２０１，ＤＶ２０２
の出力はそれぞれＬレベル，Ｈレベルになる。このと
き、トランジスタＭ１はオン、Ｍ２はオフ、Ｍ３はオ
ン、Ｍ４はオフする。この結果、キャパシタＣ２０１の
節点Ｎ２０１側はトランジスタＭ１を通して電源電圧Ｖ
ｃｃの４Ｖが充電され、２Ｖに充電されているキャパシ
タＣ２０２の節点Ｎ２０２側はトランジスタＭ３を通し
てＧＮＤ、即ち、０Ｖになる。一方、４Ｖに充電されて
いたキャパシタＣ２０１の節点Ｎ２０３側の電荷は、２
Ｖ分加算されて６Ｖ（３／２×Ｖｃｃ）となる。また、
５．５Ｖ（Ｖｐｐ）に放電されているキャパシタＣ２０
２の節点Ｎ２０４側は２Ｖ分の電荷が放電され、３．５
Ｖ（Ｖｐｐ−１／２×Ｖｃｃ）になる。
【００１８】次に、時点Ｔ２０４において、φ２０１が
Ｌレベル、φ２０２がＨレベルの状態で、φ２０４がＨ
レベルになるので、トランジスタＭ６とＭ７がオンす
る。この結果、キャパシタＣ２０１の節点Ｎ２０３側に
充電されていた６Ｖ（３／２×Ｖｃｃ）の電荷が、トラ
ンジスタＭ７および節点ＮＬを通して負荷キャパシタＣ
Ｌへ移動し、５．７５Ｖ（Ｖｐｐ）に収束する。また、
３．５Ｖに放電したキャパシタＣ２０２の節点Ｎ２０４
側はトランジスタＭ６を通して電源電圧Ｖｃｃの４Ｖが
充電される。その後、クロックφ２０２、φ２０４がＬ
レベルになり、トランジスタＭ１，Ｍ３，Ｍ６，Ｍ７が
オフするが、各節点の電圧は保持される。この動作を繰
り返すことにより、負荷キャパシタＣＬは徐々に高い電
圧が充電され、出力電圧Ｖｐｐは、理想状態では最終的
に６Ｖに収束する。
Ｌレベル、φ２０２がＨレベルの状態で、φ２０４がＨ
レベルになるので、トランジスタＭ６とＭ７がオンす
る。この結果、キャパシタＣ２０１の節点Ｎ２０３側に
充電されていた６Ｖ（３／２×Ｖｃｃ）の電荷が、トラ
ンジスタＭ７および節点ＮＬを通して負荷キャパシタＣ
Ｌへ移動し、５．７５Ｖ（Ｖｐｐ）に収束する。また、
３．５Ｖに放電したキャパシタＣ２０２の節点Ｎ２０４
側はトランジスタＭ６を通して電源電圧Ｖｃｃの４Ｖが
充電される。その後、クロックφ２０２、φ２０４がＬ
レベルになり、トランジスタＭ１，Ｍ３，Ｍ６，Ｍ７が
オフするが、各節点の電圧は保持される。この動作を繰
り返すことにより、負荷キャパシタＣＬは徐々に高い電
圧が充電され、出力電圧Ｖｐｐは、理想状態では最終的
に６Ｖに収束する。
【００１９】従来例２の昇圧回路では、キャパシタＣ２
０１に充電された電源電圧Ｖｃｃ相当の電荷がトランジ
スタＭ２，Ｍ４を通してキャパシタＣ２０２に配分さ
れ、Ｃ２０２には１／２×Ｖｃｃ相当の電荷が充電され
る。この電荷は次のクロックで接地ＧＮＤに放電され
る。ここで、１周期の損失電荷量はＣ×Ｖｃｃ／２（ク
ーロン）、Ｖｃｃが４Ｖとすると２Ｃ（クーロン）であ
る。また、単位昇圧倍率あたりの損失電荷量は１／３×
Ｃ×Ｖｃｃ（クーロン）で表される。
０１に充電された電源電圧Ｖｃｃ相当の電荷がトランジ
スタＭ２，Ｍ４を通してキャパシタＣ２０２に配分さ
れ、Ｃ２０２には１／２×Ｖｃｃ相当の電荷が充電され
る。この電荷は次のクロックで接地ＧＮＤに放電され
る。ここで、１周期の損失電荷量はＣ×Ｖｃｃ／２（ク
ーロン）、Ｖｃｃが４Ｖとすると２Ｃ（クーロン）であ
る。また、単位昇圧倍率あたりの損失電荷量は１／３×
Ｃ×Ｖｃｃ（クーロン）で表される。
【００２０】
【発明が解決しようとする課題】上記した従来例１に示
す昇圧回路では、スイッチングによるキャパシタＣＰの
充放電量が多く、クロック１周期で１つのキャパシタＣ
Ｐあたり、Ｃ×Ｖｃｃ（クーロン）の電荷が損失するこ
とになり、従来例１のように４段のキャパシタを設ける
とＣ×Ｖｃｃ×４（クーロン）が損失する。この損失は
昇圧回路の昇圧倍率が大きくなるほど増える。従って、
回路の消費電力が増大するという欠点があった。
す昇圧回路では、スイッチングによるキャパシタＣＰの
充放電量が多く、クロック１周期で１つのキャパシタＣ
Ｐあたり、Ｃ×Ｖｃｃ（クーロン）の電荷が損失するこ
とになり、従来例１のように４段のキャパシタを設ける
とＣ×Ｖｃｃ×４（クーロン）が損失する。この損失は
昇圧回路の昇圧倍率が大きくなるほど増える。従って、
回路の消費電力が増大するという欠点があった。
【００２１】また、従来例２に示す昇圧回路では、ポン
プ回路を双方向に動作するように接続し、１クロック周
期で２回の昇圧動作を行うことで、電流容量を増大する
ことができる。さらに、トランジスタＭ２，Ｍ４を設け
ることで、キャパシタＣ２０１の充電電荷を接地に放電
するのではなく、キャパシタＣ２０２の充電に充当し、
これを放電するようにしたので、損失電荷量を低減で
き、その結果として昇圧回路の消費電力を低減できる。
しかしながら、従来例２の昇圧回路では、駆動節点Ｎ２
０１，Ｎ２０２の電圧はＶｃｃ／２しか変化しないの
で、Ｖｃｃ／２分の電荷しか昇圧動作に寄与せず、高電
圧が得られないという欠点がある。従って、従来例２の
昇圧回路はＤＲＡＭのメモリセルへの書き込み電圧に使
うことはできても、フラッシュ・メモリの書き込みや消
去には低電圧すぎて使うことができない。
プ回路を双方向に動作するように接続し、１クロック周
期で２回の昇圧動作を行うことで、電流容量を増大する
ことができる。さらに、トランジスタＭ２，Ｍ４を設け
ることで、キャパシタＣ２０１の充電電荷を接地に放電
するのではなく、キャパシタＣ２０２の充電に充当し、
これを放電するようにしたので、損失電荷量を低減で
き、その結果として昇圧回路の消費電力を低減できる。
しかしながら、従来例２の昇圧回路では、駆動節点Ｎ２
０１，Ｎ２０２の電圧はＶｃｃ／２しか変化しないの
で、Ｖｃｃ／２分の電荷しか昇圧動作に寄与せず、高電
圧が得られないという欠点がある。従って、従来例２の
昇圧回路はＤＲＡＭのメモリセルへの書き込み電圧に使
うことはできても、フラッシュ・メモリの書き込みや消
去には低電圧すぎて使うことができない。
【００２２】さらに、キャパシタＣ２０１の節点Ｎ２０
１は、トランジスタＭ１，Ｍ２により０Ｖと４Ｖでスイ
ッチングし、他の節点Ｎ２０３は、キャパシタＣ２０３
とダイオードＤ２０１とを使って２×Ｖｃｃ、即ち、８
ＶでトランジスタＭ５，Ｍ８のゲートを駆動し、トラン
ジスタＭ５，Ｍ８のオン抵抗を低減するとともに、電源
電圧以上の電圧でもスイッチングできるように工夫しな
ければならない。また、このような回路構成となってい
るため、使用素子数が多く、回路構成が非常に複雑にな
るという欠点もある。
１は、トランジスタＭ１，Ｍ２により０Ｖと４Ｖでスイ
ッチングし、他の節点Ｎ２０３は、キャパシタＣ２０３
とダイオードＤ２０１とを使って２×Ｖｃｃ、即ち、８
ＶでトランジスタＭ５，Ｍ８のゲートを駆動し、トラン
ジスタＭ５，Ｍ８のオン抵抗を低減するとともに、電源
電圧以上の電圧でもスイッチングできるように工夫しな
ければならない。また、このような回路構成となってい
るため、使用素子数が多く、回路構成が非常に複雑にな
るという欠点もある。
【００２３】さらに、従来例２には昇圧倍率が３倍以上
の構成についてはなんら開示されていない。仮に、３倍
以上の昇圧を実現するとすると、従来例２の昇圧回路を
複数個用意しておき、前段の出力端子ＯＵＴの出力を次
段の電源端子Ｖｃｃに供給するなどの方法が考えられ
る。しかし、後段にいくほど電圧が高くなるので、使用
するトランジスタＭやダイオードＤの耐圧を高くしなけ
ればならず、これら素子のサイズが大きくなる。このよ
うに、１段あたりの使用素子数が多くてチップサイズが
大きいのに加えて、さらにチップサイズを大きくする要
因になる。本発明の第１の目的は、昇圧倍率を高くして
も、放電による損失電荷量を低減し、消費電力を低減す
る昇圧回路を実現することである。本発明の第２の目的
は、放電による損失電荷量を低減しても、使用素子数が
少なく、簡単な回路で、高昇圧倍率の昇圧回路を実現す
ることである。
の構成についてはなんら開示されていない。仮に、３倍
以上の昇圧を実現するとすると、従来例２の昇圧回路を
複数個用意しておき、前段の出力端子ＯＵＴの出力を次
段の電源端子Ｖｃｃに供給するなどの方法が考えられ
る。しかし、後段にいくほど電圧が高くなるので、使用
するトランジスタＭやダイオードＤの耐圧を高くしなけ
ればならず、これら素子のサイズが大きくなる。このよ
うに、１段あたりの使用素子数が多くてチップサイズが
大きいのに加えて、さらにチップサイズを大きくする要
因になる。本発明の第１の目的は、昇圧倍率を高くして
も、放電による損失電荷量を低減し、消費電力を低減す
る昇圧回路を実現することである。本発明の第２の目的
は、放電による損失電荷量を低減しても、使用素子数が
少なく、簡単な回路で、高昇圧倍率の昇圧回路を実現す
ることである。
【００２４】
【課題を解決するための手段】このような課題を解決す
るために本発明は、第１の整流素子の一方の端子に電圧
が供給されると共に第１の整流素子の他方の端子に第１
の接続点を介して第１のキャパシタが接続される第１の
ポンプ回路と、第１の接続点を介して第２の整流素子の
一方の端子が接続されると共に第２の整流素子の他方の
端子に第２の接続点を介して第２のキャパシタが接続さ
れる第２のポンプ回路と、キャパシタの上記接続点と反
対側の駆動節点に対し駆動信号を出力する節点駆動回路
と、キャパシタの駆動節点に接続されるスイッチ手段
と、スイッチ手段を駆動してキャパシタの電位を制御す
る制御手段とを備え、第１のキャパシタに供給されてい
る電圧を昇圧し、この昇圧された電圧を第１及び第２の
接続点を介して出力するようにしたものである。また、
第２の接続点を介して複数のポンプ回路を第２のポンプ
回路と直列に複数接続したポンプ回路群を設けたもので
ある。また、第１のポンプ回路を含む複数段のポンプ回
路のうち、第１のポンプ回路から数えて奇数段目及び偶
数段目の２つのポンプ回路からなる１組の回路内の各駆
動節点間を順次各組毎に各スイッチ手段により接続し、
各スイッチ手段の開閉を共通に制御するものである。ま
た、第１のポンプ回路から数えて偶数段目及び奇数段目
の２つのポンプ回路からなる１組の回路内の各駆動節点
間を順次各組毎に各スイッチ手段により接続し、各スイ
ッチ手段の開閉を共通に制御するものである。また、第
１のポンプ回路を含む複数段のポンプ回路の各駆動節点
に各スイッチ手段を接続し、各スイッチ手段の開閉を共
通に制御するものである。また、各スイッチ手段を駆動
節点の前後の間に接続するものである。また、各スイッ
チ手段の一端を駆動節点に接続し、他端同士を共通に接
続するものである。
るために本発明は、第１の整流素子の一方の端子に電圧
が供給されると共に第１の整流素子の他方の端子に第１
の接続点を介して第１のキャパシタが接続される第１の
ポンプ回路と、第１の接続点を介して第２の整流素子の
一方の端子が接続されると共に第２の整流素子の他方の
端子に第２の接続点を介して第２のキャパシタが接続さ
れる第２のポンプ回路と、キャパシタの上記接続点と反
対側の駆動節点に対し駆動信号を出力する節点駆動回路
と、キャパシタの駆動節点に接続されるスイッチ手段
と、スイッチ手段を駆動してキャパシタの電位を制御す
る制御手段とを備え、第１のキャパシタに供給されてい
る電圧を昇圧し、この昇圧された電圧を第１及び第２の
接続点を介して出力するようにしたものである。また、
第２の接続点を介して複数のポンプ回路を第２のポンプ
回路と直列に複数接続したポンプ回路群を設けたもので
ある。また、第１のポンプ回路を含む複数段のポンプ回
路のうち、第１のポンプ回路から数えて奇数段目及び偶
数段目の２つのポンプ回路からなる１組の回路内の各駆
動節点間を順次各組毎に各スイッチ手段により接続し、
各スイッチ手段の開閉を共通に制御するものである。ま
た、第１のポンプ回路から数えて偶数段目及び奇数段目
の２つのポンプ回路からなる１組の回路内の各駆動節点
間を順次各組毎に各スイッチ手段により接続し、各スイ
ッチ手段の開閉を共通に制御するものである。また、第
１のポンプ回路を含む複数段のポンプ回路の各駆動節点
に各スイッチ手段を接続し、各スイッチ手段の開閉を共
通に制御するものである。また、各スイッチ手段を駆動
節点の前後の間に接続するものである。また、各スイッ
チ手段の一端を駆動節点に接続し、他端同士を共通に接
続するものである。
【００２５】また、第２の接続点を介して複数のポンプ
回路を第２のポンプ回路と直列に複数接続した第１のポ
ンプ回路群と、第１のポンプ回路群と同じ構成で、出力
同士を接続した第２のポンプ回路群と、第１のポンプ回
路群と第２のポンプ回路群の同一段目の駆動節点にそれ
ぞれ逆相の駆動信号を出力する節点駆動回路と、第１の
ポンプ回路群の駆動節点と第２のポンプ回路群の駆動節
点との間に設けられた少なくとも１つのスイッチ手段と
を設け、スイッチ手段を駆動してキャパシタの電位を制
御し、放電電荷の損失を低減すると共に各ポンプ回路群
の各出力電流を加算して電流駆動能力を高くしたもので
ある。また、節点駆動回路に、駆動信号の出力切替時に
一時的に駆動節点をフローティング状態にする機能を持
たせ、節点駆動回路から第１及び第２のキャパシタに対
する駆動節点がフローティング状態を示しているとき、
スイッチ手段を閉状態に制御して第１及び第２のキャパ
シタの各駆動節点間を接続し、各駆動節点の電位を該電
位の中間のレベルに制御するものである。また、節点駆
動回路を、少なくとも２組のＣＭＯＳ回路で構成し、Ｈ
レベル出力とＬレベル出力とハイインピーダンス出力と
の３つの出力状態を出力できるようにしたものである。
また、節点駆動回路を、少なくとも２組のクロックドイ
ンバータ回路で構成し、Ｈレベル出力とＬレベル出力と
ハイインピーダンス出力との３つの出力状態を出力でき
るようにしたものである。また、節点駆動回路を、一方
の駆動節点と電源との間にソースとドレインが接続され
たＰ型トランジスタと、他方の駆動節点と接地との間に
ドレインとソースが接続されたＮ型トランジスタとから
構成し、２つのトランジスタが同時に非導通状態となる
期間を有するようにしたものである。
回路を第２のポンプ回路と直列に複数接続した第１のポ
ンプ回路群と、第１のポンプ回路群と同じ構成で、出力
同士を接続した第２のポンプ回路群と、第１のポンプ回
路群と第２のポンプ回路群の同一段目の駆動節点にそれ
ぞれ逆相の駆動信号を出力する節点駆動回路と、第１の
ポンプ回路群の駆動節点と第２のポンプ回路群の駆動節
点との間に設けられた少なくとも１つのスイッチ手段と
を設け、スイッチ手段を駆動してキャパシタの電位を制
御し、放電電荷の損失を低減すると共に各ポンプ回路群
の各出力電流を加算して電流駆動能力を高くしたもので
ある。また、節点駆動回路に、駆動信号の出力切替時に
一時的に駆動節点をフローティング状態にする機能を持
たせ、節点駆動回路から第１及び第２のキャパシタに対
する駆動節点がフローティング状態を示しているとき、
スイッチ手段を閉状態に制御して第１及び第２のキャパ
シタの各駆動節点間を接続し、各駆動節点の電位を該電
位の中間のレベルに制御するものである。また、節点駆
動回路を、少なくとも２組のＣＭＯＳ回路で構成し、Ｈ
レベル出力とＬレベル出力とハイインピーダンス出力と
の３つの出力状態を出力できるようにしたものである。
また、節点駆動回路を、少なくとも２組のクロックドイ
ンバータ回路で構成し、Ｈレベル出力とＬレベル出力と
ハイインピーダンス出力との３つの出力状態を出力でき
るようにしたものである。また、節点駆動回路を、一方
の駆動節点と電源との間にソースとドレインが接続され
たＰ型トランジスタと、他方の駆動節点と接地との間に
ドレインとソースが接続されたＮ型トランジスタとから
構成し、２つのトランジスタが同時に非導通状態となる
期間を有するようにしたものである。
【００２６】
【発明の実施の形態】以下、本発明について図１〜４を
参照して説明する。図１は、本発明に係る昇圧回路の第
１の実施の形態を示すブロック図である。同図におい
て、１０はクロック信号ＣＫ１，ＣＫ２を発生し、駆動
節点ｎ１，ｎ２を駆動する節点駆動回路であり、Ｄ１〜
Ｄ３はダイオード、ＣＰ１，ＣＰ２はキャパシタ、ＣＬ
は負荷キャパシタ、制御信号Ｐ０で開閉するＴＳＷ１は
スイッチである。なお、ＰＣはダイオード及びキャパシ
タからなるポンプ回路であり、図１に示す昇圧回路で
は、２段のポンプ回路により構成される。また、Ｎ１は
ダイオードＤ１とキャパシタＣＰ１との接続点を示す節
点、Ｎ２はダイオードＤ２とキャパシタＣＰ２との接続
点を示す節点、ｎ１，ｎ２はキャパシタＣＰ１，ＣＰ２
と節点駆動回路１０との駆動節点である。
参照して説明する。図１は、本発明に係る昇圧回路の第
１の実施の形態を示すブロック図である。同図におい
て、１０はクロック信号ＣＫ１，ＣＫ２を発生し、駆動
節点ｎ１，ｎ２を駆動する節点駆動回路であり、Ｄ１〜
Ｄ３はダイオード、ＣＰ１，ＣＰ２はキャパシタ、ＣＬ
は負荷キャパシタ、制御信号Ｐ０で開閉するＴＳＷ１は
スイッチである。なお、ＰＣはダイオード及びキャパシ
タからなるポンプ回路であり、図１に示す昇圧回路で
は、２段のポンプ回路により構成される。また、Ｎ１は
ダイオードＤ１とキャパシタＣＰ１との接続点を示す節
点、Ｎ２はダイオードＤ２とキャパシタＣＰ２との接続
点を示す節点、ｎ１，ｎ２はキャパシタＣＰ１，ＣＰ２
と節点駆動回路１０との駆動節点である。
【００２７】次に、図１に示す昇圧回路の接続について
説明する。ダイオードＤ１のアノードは電源Ｖｃｃに接
続され、カソードは節点Ｎ１でキャパシタＣＰ１とダイ
オードＤ２と接続される。ダイオードＤ２のカソードは
節点Ｎ２でキャパシタＣＰ２とダイオードＤ３と接続さ
れ、ダイオードＤ３のカソードは節点ＮＬで負荷キャパ
シタＣＬと接続される。節点駆動回路１０の出力ＣＫ
１，ＣＫ２はそれぞれ駆動節点ｎ１，ｎ２でキャパシタ
ＣＰ１，ＣＰ２と接続される。また、スイッチＴＳＷ１
の開閉端子は駆動節点ｎ１，ｎ２と接続され、その制御
端子には開閉を制御する制御信号Ｐ０が入力される。
説明する。ダイオードＤ１のアノードは電源Ｖｃｃに接
続され、カソードは節点Ｎ１でキャパシタＣＰ１とダイ
オードＤ２と接続される。ダイオードＤ２のカソードは
節点Ｎ２でキャパシタＣＰ２とダイオードＤ３と接続さ
れ、ダイオードＤ３のカソードは節点ＮＬで負荷キャパ
シタＣＬと接続される。節点駆動回路１０の出力ＣＫ
１，ＣＫ２はそれぞれ駆動節点ｎ１，ｎ２でキャパシタ
ＣＰ１，ＣＰ２と接続される。また、スイッチＴＳＷ１
の開閉端子は駆動節点ｎ１，ｎ２と接続され、その制御
端子には開閉を制御する制御信号Ｐ０が入力される。
【００２８】図２は図１の昇圧回路の各部の動作タイミ
ングを示すタイミングチャートである。図１及び図２を
参照して本回路の具体的な動作を説明する。説明の都合
上、図１において、電源電圧Ｖｃｃを４Ｖ、各キャパシ
タＣＰ１，ＣＰ２の容量を負荷キャパシタＣＬの容量と
同一値Ｃ（Ｆ）とし、かつダイオードＤ１〜Ｄ３のしき
い値を０Ｖとし、クロックＣＫ１，ＣＫ２のＬレベル及
びＨレベルをそれぞれ０Ｖ及び４Ｖとする。また、クロ
ックＣＫ１とＣＫ２は同一周波数で、１／２周期の位相
差を有し、Ｈレベル，Ｌレベルの期間は１／４周期以下
である。また、クロックＣＫ１とＣＫ２がＨレベルから
Ｌレベルに、またはＬレベルからＨレベルに切り替わる
とき、駆動節点ｎ１，ｎ２がフローティング状態になる
ようにしてある。（図２（ａ），（ｂ）） 制御信号Ｐ０はクロックＣＫ１とＣＫ２の２倍の周波数
を有し、クロックＣＫ１とＣＫ２がフローティング状態
になる期間にＨレベルとなる。また、制御信号Ｐ０がＨ
レベルの期間はクロックＣＫ１とＣＫ２がＨレベル、ま
たはＬレベルの期間と重なることはない。（図２
（ｃ））
ングを示すタイミングチャートである。図１及び図２を
参照して本回路の具体的な動作を説明する。説明の都合
上、図１において、電源電圧Ｖｃｃを４Ｖ、各キャパシ
タＣＰ１，ＣＰ２の容量を負荷キャパシタＣＬの容量と
同一値Ｃ（Ｆ）とし、かつダイオードＤ１〜Ｄ３のしき
い値を０Ｖとし、クロックＣＫ１，ＣＫ２のＬレベル及
びＨレベルをそれぞれ０Ｖ及び４Ｖとする。また、クロ
ックＣＫ１とＣＫ２は同一周波数で、１／２周期の位相
差を有し、Ｈレベル，Ｌレベルの期間は１／４周期以下
である。また、クロックＣＫ１とＣＫ２がＨレベルから
Ｌレベルに、またはＬレベルからＨレベルに切り替わる
とき、駆動節点ｎ１，ｎ２がフローティング状態になる
ようにしてある。（図２（ａ），（ｂ）） 制御信号Ｐ０はクロックＣＫ１とＣＫ２の２倍の周波数
を有し、クロックＣＫ１とＣＫ２がフローティング状態
になる期間にＨレベルとなる。また、制御信号Ｐ０がＨ
レベルの期間はクロックＣＫ１とＣＫ２がＨレベル、ま
たはＬレベルの期間と重なることはない。（図２
（ｃ））
【００２９】時点Ｔ０では、クロックＣＫ１，ＣＫ２は
ともに０Ｖであり、また、節点Ｎ１，Ｎ２及び出力電圧
Ｖｏａは、ダイオードＤ１〜Ｄ３が導通して、電源電圧
がキャパシタＣＰ１，ＣＰ２及びＣＬに充電されるの
で、ともに４Ｖである。このため、出力電圧Ｖｏａは４
Ｖである。
ともに０Ｖであり、また、節点Ｎ１，Ｎ２及び出力電圧
Ｖｏａは、ダイオードＤ１〜Ｄ３が導通して、電源電圧
がキャパシタＣＰ１，ＣＰ２及びＣＬに充電されるの
で、ともに４Ｖである。このため、出力電圧Ｖｏａは４
Ｖである。
【００３０】次に時点Ｔ１でクロックＣＫ１が立ち上が
って４Ｖになると、節点Ｎ１は初期に充電されていた４
ＶにクロックＣＫ１の４Ｖが加算されて一旦８Ｖになる
が、その直後に、ダイオードＤ２，Ｄ３を通して電荷が
節点Ｎ２，ＮＬ側へ流れて、キャパシタＣＰ１に加算さ
れた４Ｖ分の電荷がキャパシタＣＰ２とＣＬに配分され
て、５．３Ｖに落ち着く（図２（ｄ））。
って４Ｖになると、節点Ｎ１は初期に充電されていた４
ＶにクロックＣＫ１の４Ｖが加算されて一旦８Ｖになる
が、その直後に、ダイオードＤ２，Ｄ３を通して電荷が
節点Ｎ２，ＮＬ側へ流れて、キャパシタＣＰ１に加算さ
れた４Ｖ分の電荷がキャパシタＣＰ２とＣＬに配分され
て、５．３Ｖに落ち着く（図２（ｄ））。
【００３１】次に時点Ｔ２の直前では、キャパシタＣＰ
１の駆動節点ｎ１側には４Ｖ相当の電荷が、キャパシタ
ＣＰ２の駆動節点ｎ２側には０Ｖ相当の電荷が蓄積され
ている。この状態で時点Ｔ２になり、制御信号Ｐ０がＨ
レベルになり、スイッチＴＳＷが閉状態になると、キャ
パシタＣＰ１の４Ｖ相当の電荷が、スイッチＴＳＷを通
してキャパシタＣＰ２の駆動節点ｎ２側へ移動し、駆動
節点ｎ１，ｎ２はともに２Ｖになる。ここでは、電荷の
移動だけで、電荷の損失、即ち電力の消費は生じていな
い。これに伴って、節点Ｎ１は５．３Ｖから、２Ｖ分の
電荷が放電され、３．３Ｖに低下するが、電源Ｖｃｃか
らダイオードＤ１を通して充電されるので、Ｖｃｃレベ
ルの４Ｖに落ち着く（図２（ｄ））。また、節点Ｎ２は
５．３Ｖから７．３Ｖに上昇した後、ダイオードＤ３を
介してキャパシタＣＰ２の電荷が負荷キャパシタＣＬに
配分され６．３Ｖに落ち着く（図２（ｅ））。従って出
力電圧Ｖｏａも６．３Ｖになる（図２（ｆ））。なお、
このとき、節点Ｎ１は４Ｖなので、キャパシタＣＰ１側
への電荷転送はダイオードＤ２により阻止される。
１の駆動節点ｎ１側には４Ｖ相当の電荷が、キャパシタ
ＣＰ２の駆動節点ｎ２側には０Ｖ相当の電荷が蓄積され
ている。この状態で時点Ｔ２になり、制御信号Ｐ０がＨ
レベルになり、スイッチＴＳＷが閉状態になると、キャ
パシタＣＰ１の４Ｖ相当の電荷が、スイッチＴＳＷを通
してキャパシタＣＰ２の駆動節点ｎ２側へ移動し、駆動
節点ｎ１，ｎ２はともに２Ｖになる。ここでは、電荷の
移動だけで、電荷の損失、即ち電力の消費は生じていな
い。これに伴って、節点Ｎ１は５．３Ｖから、２Ｖ分の
電荷が放電され、３．３Ｖに低下するが、電源Ｖｃｃか
らダイオードＤ１を通して充電されるので、Ｖｃｃレベ
ルの４Ｖに落ち着く（図２（ｄ））。また、節点Ｎ２は
５．３Ｖから７．３Ｖに上昇した後、ダイオードＤ３を
介してキャパシタＣＰ２の電荷が負荷キャパシタＣＬに
配分され６．３Ｖに落ち着く（図２（ｅ））。従って出
力電圧Ｖｏａも６．３Ｖになる（図２（ｆ））。なお、
このとき、節点Ｎ１は４Ｖなので、キャパシタＣＰ１側
への電荷転送はダイオードＤ２により阻止される。
【００３２】次に時点Ｔ３で、クロックＣＫ１が０Ｖに
なると、キャパシタＣＰの節点ｎ１側の２Ｖの電荷がＣ
Ｋ１端子を通して放電され、節点Ｎ１は４Ｖから２Ｖに
低下するが、その直後に電源ＶｃｃからダイオードＤ１
を介して充電されるので、Ｖｃｃレベルの４Ｖに落ち着
く（図２（ｄ））。また，クロックＣＫ２が４Ｖになる
と、駆動節点ｎ２は２Ｖから４Ｖに充電され、節点Ｎ２
は６．３Ｖから８．３Ｖに上昇するが、その電荷はダイ
オードＤ３と節点ＮＬを介して負荷キャパシタＣＬへ配
分され、７．３Ｖに落ち着く（図２（ｅ））。従って出
力電圧Ｖｏａも同様に７．３Ｖになる（図２（ｆ））。
なると、キャパシタＣＰの節点ｎ１側の２Ｖの電荷がＣ
Ｋ１端子を通して放電され、節点Ｎ１は４Ｖから２Ｖに
低下するが、その直後に電源ＶｃｃからダイオードＤ１
を介して充電されるので、Ｖｃｃレベルの４Ｖに落ち着
く（図２（ｄ））。また，クロックＣＫ２が４Ｖになる
と、駆動節点ｎ２は２Ｖから４Ｖに充電され、節点Ｎ２
は６．３Ｖから８．３Ｖに上昇するが、その電荷はダイ
オードＤ３と節点ＮＬを介して負荷キャパシタＣＬへ配
分され、７．３Ｖに落ち着く（図２（ｅ））。従って出
力電圧Ｖｏａも同様に７．３Ｖになる（図２（ｆ））。
【００３３】時点Ｔ４の直前では、駆動節点ｎ１には０
Ｖ相当の電荷が、駆動節点ｎ２には４Ｖ相当の電荷が蓄
積されている。この状態で時点Ｔ４になり、駆動節点ｎ
１とｎ２が導通状態になると、駆動節点ｎ２の４Ｖ相当
の電荷が、駆動節点ｎ１側へ移動し、駆動節点ｎ１，ｎ
２はともに２Ｖになる。また、節点Ｎ１は４Ｖから、２
Ｖ分の電荷が充電され、６Ｖに上昇するが、ダイオード
Ｄ２を通してキャパシタＣＰ２へ電荷が配分されるの
で、５．７Ｖに落ち着く（図２（ｄ））。また、駆動節
点ｎ２は４Ｖから２Ｖになるので、節点Ｎ２は７．３Ｖ
から５．３Ｖに低下するが、前述のようにキャパシタＣ
Ｐ１から電荷が配分されるので、５．７Ｖに落ち着く
（図２（ｅ））。このとき、節点ＮＬは７．３Ｖになっ
ているので、負荷キャパシタＣＬ側への電荷転送はダイ
オードＤ３により阻止され、７．３Ｖを維持する。（図
２（ｆ））。
Ｖ相当の電荷が、駆動節点ｎ２には４Ｖ相当の電荷が蓄
積されている。この状態で時点Ｔ４になり、駆動節点ｎ
１とｎ２が導通状態になると、駆動節点ｎ２の４Ｖ相当
の電荷が、駆動節点ｎ１側へ移動し、駆動節点ｎ１，ｎ
２はともに２Ｖになる。また、節点Ｎ１は４Ｖから、２
Ｖ分の電荷が充電され、６Ｖに上昇するが、ダイオード
Ｄ２を通してキャパシタＣＰ２へ電荷が配分されるの
で、５．７Ｖに落ち着く（図２（ｄ））。また、駆動節
点ｎ２は４Ｖから２Ｖになるので、節点Ｎ２は７．３Ｖ
から５．３Ｖに低下するが、前述のようにキャパシタＣ
Ｐ１から電荷が配分されるので、５．７Ｖに落ち着く
（図２（ｅ））。このとき、節点ＮＬは７．３Ｖになっ
ているので、負荷キャパシタＣＬ側への電荷転送はダイ
オードＤ３により阻止され、７．３Ｖを維持する。（図
２（ｆ））。
【００３４】次に時点Ｔ５〜時点Ｔ８、および時点Ｔ９
〜時点Ｔ１２の動作は、ぞれぞれ時点Ｔ１〜時点Ｔ４の
場合と同様な動作を繰り返す。ただし、節点Ｎ１，Ｎ
２，ＮＬの電位関係により、それぞれの節点への電荷の
移動があったり、なかったりすることはいうまでもな
い。このような周期的な動作を経て、負荷キャパシタＣ
Ｌには順次電荷が蓄積され、この結果、最終的には出力
電圧Ｖｏａは１２Ｖになり、２段のポンプ回路で電源電
圧Ｖｃｃの３倍の高電圧を得ることができる。
〜時点Ｔ１２の動作は、ぞれぞれ時点Ｔ１〜時点Ｔ４の
場合と同様な動作を繰り返す。ただし、節点Ｎ１，Ｎ
２，ＮＬの電位関係により、それぞれの節点への電荷の
移動があったり、なかったりすることはいうまでもな
い。このような周期的な動作を経て、負荷キャパシタＣ
Ｌには順次電荷が蓄積され、この結果、最終的には出力
電圧Ｖｏａは１２Ｖになり、２段のポンプ回路で電源電
圧Ｖｃｃの３倍の高電圧を得ることができる。
【００３５】また、節点駆動回路１０からの各クロック
ＣＫ１，ＣＫ２出力が反転する間に、駆動節点ｎ１とｎ
２が導通状態になる期間を設けることで、キャパシタＣ
Ｐの放電電荷の１／２を充電電荷として再利用できるた
め、高電圧を得る際に昇圧回路の消費電力を低減するこ
とが可能になる。第１の実施の形態では、１つのキャパ
シタＣＰで、１周期あたり、Ｃ×Ｖｃｃ／２（クーロ
ン）の電荷が損失するだけである。本例では２段構成
で、１周期あたり２回あるので、Ｖｃｃ×Ｃ（クーロ
ン）の電荷が節約できることになる。本実施の形態にお
いて、ポンプ回路の段数をＧとすると、昇圧電圧は一般
に（Ｇ＋１）×Ｖｃｃで表され、１周期あたりの損失電
荷量はＧ×Ｃ×Ｖｃｃ／２（クーロン）で表される。従
って、単位昇圧倍率あたりの損失電荷量は｛Ｇ／２（Ｇ
＋１）｝×Ｃ×Ｖｃｃ（クーロン）で表される。これを
従来例１と比べると、従来例１の電荷損失量は、１周期
あたり２×Ｃ×Ｖｃｃ（クーロン）であるのに対し、５
割の電荷が節約できる。また、従来例２と比べると、１
周期あたり２倍の損失電荷量になるが、２倍以上の高電
圧が得られ、昇圧倍率当たりの損失電荷量は同等であ
る。しかも、出力切替用トランジスタＭ７，Ｍ８、ゲー
ト電圧昇圧用ダイオードＤ２０１，Ｄ２０２とキャパシ
タＣ２０３，Ｃ２０４が不要になるため、回路構成は簡
単になり、使用素子数を減らすことができる。
ＣＫ１，ＣＫ２出力が反転する間に、駆動節点ｎ１とｎ
２が導通状態になる期間を設けることで、キャパシタＣ
Ｐの放電電荷の１／２を充電電荷として再利用できるた
め、高電圧を得る際に昇圧回路の消費電力を低減するこ
とが可能になる。第１の実施の形態では、１つのキャパ
シタＣＰで、１周期あたり、Ｃ×Ｖｃｃ／２（クーロ
ン）の電荷が損失するだけである。本例では２段構成
で、１周期あたり２回あるので、Ｖｃｃ×Ｃ（クーロ
ン）の電荷が節約できることになる。本実施の形態にお
いて、ポンプ回路の段数をＧとすると、昇圧電圧は一般
に（Ｇ＋１）×Ｖｃｃで表され、１周期あたりの損失電
荷量はＧ×Ｃ×Ｖｃｃ／２（クーロン）で表される。従
って、単位昇圧倍率あたりの損失電荷量は｛Ｇ／２（Ｇ
＋１）｝×Ｃ×Ｖｃｃ（クーロン）で表される。これを
従来例１と比べると、従来例１の電荷損失量は、１周期
あたり２×Ｃ×Ｖｃｃ（クーロン）であるのに対し、５
割の電荷が節約できる。また、従来例２と比べると、１
周期あたり２倍の損失電荷量になるが、２倍以上の高電
圧が得られ、昇圧倍率当たりの損失電荷量は同等であ
る。しかも、出力切替用トランジスタＭ７，Ｍ８、ゲー
ト電圧昇圧用ダイオードＤ２０１，Ｄ２０２とキャパシ
タＣ２０３，Ｃ２０４が不要になるため、回路構成は簡
単になり、使用素子数を減らすことができる。
【００３６】なお、クロックＣＫ１，ＣＫ２の周期は、
キャパシタＣＰ１とＣＰ２の電荷がダイオードＤ１〜Ｄ
３を通して転送され、所望のレベルに収束するのに必要
な時定数の４倍以上に設定すればよい。また、スイッチ
ＴＳＷの制御信号Ｐ０がＨレベルになっている時間は、
キャパシタＣＰ１とＣＰ２の電荷がスイッチＴＳＷを通
して転送され、所望のレベルに収束するのに必要な時定
数以上に設定すればよい。
キャパシタＣＰ１とＣＰ２の電荷がダイオードＤ１〜Ｄ
３を通して転送され、所望のレベルに収束するのに必要
な時定数の４倍以上に設定すればよい。また、スイッチ
ＴＳＷの制御信号Ｐ０がＨレベルになっている時間は、
キャパシタＣＰ１とＣＰ２の電荷がスイッチＴＳＷを通
して転送され、所望のレベルに収束するのに必要な時定
数以上に設定すればよい。
【００３７】図３は節点駆動回路１０の第１の構成例を
示す回路図であり節点駆動回路１０をＣＭＯＳドライバ
により構成したものである。図３において、この節点駆
動回路１０は、トランジスタＭＯＳ２〜ＭＯＳ５から構
成される。ここで、トランジスタＭＯＳ２，ＭＯＳ４は
ｐ型トランジスタ、その他のトランジスタはｎ型のトラ
ンジスタを示す。なお、以降、図面上で○で囲まれたト
ランジスタはｐ型トランジスタ、それ以外のトランジス
タはｎ型トランジスタとして説明する。また、図中にお
いて、Ｖｃｃは電源電圧であり、Ｐ０〜Ｐ４は各トラン
ジスタのゲートに与える制御信号を示し、クロックＣＫ
１，ＣＫ２は節点駆動回路１０の出力信号を示す。図４
にそのタイミングチャートを示す。
示す回路図であり節点駆動回路１０をＣＭＯＳドライバ
により構成したものである。図３において、この節点駆
動回路１０は、トランジスタＭＯＳ２〜ＭＯＳ５から構
成される。ここで、トランジスタＭＯＳ２，ＭＯＳ４は
ｐ型トランジスタ、その他のトランジスタはｎ型のトラ
ンジスタを示す。なお、以降、図面上で○で囲まれたト
ランジスタはｐ型トランジスタ、それ以外のトランジス
タはｎ型トランジスタとして説明する。また、図中にお
いて、Ｖｃｃは電源電圧であり、Ｐ０〜Ｐ４は各トラン
ジスタのゲートに与える制御信号を示し、クロックＣＫ
１，ＣＫ２は節点駆動回路１０の出力信号を示す。図４
にそのタイミングチャートを示す。
【００３８】図３において、ｐ型トランジスタＭＯＳ
２，ＭＯＳ４のソースは電源Ｖｃｃに接続され、ゲート
は信号Ｐ１，Ｐ２と接続され、ドレインは駆動節点ｎ
１，ｎ２と接続されている。ｎ型トランジスタＭＯＳ
３，ＭＯＳ５のドレインは駆動節点ｎ１，ｎ２と接続さ
れ、ゲートは信号Ｐ２，Ｐ４と接続され、ソースは接地
ＧＮＤに接続される。また、駆動節点ｎ１，ｎ２の間に
はスイッチＴＳＷとして、ｎ型トランジスタＭＯＳ１の
ドレインとソースが接続され、ゲートにはスイッチＴＳ
Ｗの開閉を制御する制御信号Ｐ０が接続される。
２，ＭＯＳ４のソースは電源Ｖｃｃに接続され、ゲート
は信号Ｐ１，Ｐ２と接続され、ドレインは駆動節点ｎ
１，ｎ２と接続されている。ｎ型トランジスタＭＯＳ
３，ＭＯＳ５のドレインは駆動節点ｎ１，ｎ２と接続さ
れ、ゲートは信号Ｐ２，Ｐ４と接続され、ソースは接地
ＧＮＤに接続される。また、駆動節点ｎ１，ｎ２の間に
はスイッチＴＳＷとして、ｎ型トランジスタＭＯＳ１の
ドレインとソースが接続され、ゲートにはスイッチＴＳ
Ｗの開閉を制御する制御信号Ｐ０が接続される。
【００３９】図３，図４を用いて節点駆動回路１０の動
作を詳しく説明する。制御信号Ｐ１〜Ｐ４の各トランジ
スタへの入力タイミングは図４（ｂ）〜（ｅ）に示すよ
うに、同一周波数であり、時点Ｔ１〜Ｔ４を１周期とし
て繰り返している。信号Ｐ１とＰ４、および信号Ｐ２と
Ｐ３は、逆相である。また、信号Ｐ１とＰ２、および信
号Ｐ３とＰ４は、逆相で、１／２周期の位相差を有して
いる。さらに、信号Ｐ１とＰ３がＬレベルの期間、およ
び信号Ｐ２とＰ４がＨレベルの期間は１周期の１／４以
下とした。また、この期間は、キャパシタＣＰへの充放
電が確実に行われるよう、その周期が設定されている。
作を詳しく説明する。制御信号Ｐ１〜Ｐ４の各トランジ
スタへの入力タイミングは図４（ｂ）〜（ｅ）に示すよ
うに、同一周波数であり、時点Ｔ１〜Ｔ４を１周期とし
て繰り返している。信号Ｐ１とＰ４、および信号Ｐ２と
Ｐ３は、逆相である。また、信号Ｐ１とＰ２、および信
号Ｐ３とＰ４は、逆相で、１／２周期の位相差を有して
いる。さらに、信号Ｐ１とＰ３がＬレベルの期間、およ
び信号Ｐ２とＰ４がＨレベルの期間は１周期の１／４以
下とした。また、この期間は、キャパシタＣＰへの充放
電が確実に行われるよう、その周期が設定されている。
【００４０】制御信号Ｐ０は、図４（ａ）に示すよう
に、１周期に２回Ｈレベルになり、１回のＨレベルの期
間は１周期の１／４以下である。信号Ｐ１とＰ３がＨレ
ベルで、かつ信号Ｐ２とＰ４がＬレベルとなる条件を満
たすときに、Ｈレベルとなる。ここで、信号Ｐ０がＨレ
ベルの期間は、信号Ｐ１とＰ３がＬレベルとなったり、
あるいは、信号Ｐ２とＰ４がＨレベルとなることは絶対
に許されない。なお、初期状態の時点Ｔ０では、クロッ
クＣＫ１，ＣＫ２はともにＬレベルであるとする。
に、１周期に２回Ｈレベルになり、１回のＨレベルの期
間は１周期の１／４以下である。信号Ｐ１とＰ３がＨレ
ベルで、かつ信号Ｐ２とＰ４がＬレベルとなる条件を満
たすときに、Ｈレベルとなる。ここで、信号Ｐ０がＨレ
ベルの期間は、信号Ｐ１とＰ３がＬレベルとなったり、
あるいは、信号Ｐ２とＰ４がＨレベルとなることは絶対
に許されない。なお、初期状態の時点Ｔ０では、クロッ
クＣＫ１，ＣＫ２はともにＬレベルであるとする。
【００４１】次に時点Ｔ１では、信号Ｐ１，Ｐ２がＬレ
ベル、信号Ｐ３，Ｐ４がＨレベルであるため（図４
（ａ）〜（ｅ））、トランジスタＭＯＳ２，ＭＯＳ５が
オンし、トランジスタＭＯＳ３，ＭＯＳ４がオフし、ク
ロックＣＫ１はＨレベル、クロックＣＫ２はＬレベルに
なる（図４（ｆ），（ｇ））。時点Ｔ１の後半で信号Ｐ
１，Ｐ２がＨレベル、信号Ｐ３，Ｐ４がＬレベルに反転
しても、クロックＣＫ１，ＣＫ２の放電量は少なく、ク
ロックＣＫ１はＨレベルを、クロックＣＫ２はＬレベル
を維持する。以下、これをフローティング出力状態と呼
ぶ。
ベル、信号Ｐ３，Ｐ４がＨレベルであるため（図４
（ａ）〜（ｅ））、トランジスタＭＯＳ２，ＭＯＳ５が
オンし、トランジスタＭＯＳ３，ＭＯＳ４がオフし、ク
ロックＣＫ１はＨレベル、クロックＣＫ２はＬレベルに
なる（図４（ｆ），（ｇ））。時点Ｔ１の後半で信号Ｐ
１，Ｐ２がＨレベル、信号Ｐ３，Ｐ４がＬレベルに反転
しても、クロックＣＫ１，ＣＫ２の放電量は少なく、ク
ロックＣＫ１はＨレベルを、クロックＣＫ２はＬレベル
を維持する。以下、これをフローティング出力状態と呼
ぶ。
【００４２】次に時点Ｔ２で、制御信号Ｐ０をＨレベル
にすると（図４（ａ））、トランジスタＭＯＳ１が導通
して、駆動節点ｎ１と駆動節点ｎ２間で電荷が移動し、
駆動節点ｎ１と駆動節点ｎ２の電位はともにそれらの電
位の中間のレベルとなる（図４（ｆ），（ｇ））。以
下、Ｖｃｃ／２レベルと記述するが、キャパシタＣＰ１
とＣＰ２の容量が異なっていたり、充電電荷量が異なっ
ていると、必ずしもＶｃｃ／２（Ｖ）になるとは限らな
い。なお、この状態で制御信号Ｐ０をＬレベルにしてト
ランジスタＭＯＳ１をオフしても、フローティング出力
状態となるため駆動節点ｎ１と駆動節点ｎ２のレベルは
維持される。
にすると（図４（ａ））、トランジスタＭＯＳ１が導通
して、駆動節点ｎ１と駆動節点ｎ２間で電荷が移動し、
駆動節点ｎ１と駆動節点ｎ２の電位はともにそれらの電
位の中間のレベルとなる（図４（ｆ），（ｇ））。以
下、Ｖｃｃ／２レベルと記述するが、キャパシタＣＰ１
とＣＰ２の容量が異なっていたり、充電電荷量が異なっ
ていると、必ずしもＶｃｃ／２（Ｖ）になるとは限らな
い。なお、この状態で制御信号Ｐ０をＬレベルにしてト
ランジスタＭＯＳ１をオフしても、フローティング出力
状態となるため駆動節点ｎ１と駆動節点ｎ２のレベルは
維持される。
【００４３】次に時点Ｔ３では、信号Ｐ１，Ｐ２がＨレ
ベル、信号Ｐ３，Ｐ４がＬレベルであるため（図４
（ａ）〜（ｅ））、トランジスタＭＯＳ３，ＭＯＳ４が
オンし、トランジスタＭＯＳ２，ＭＯＳ５がオフし、ク
ロックＣＫ１はＬレベル、クロックＣＫ２はＨレベルに
なる（図４（ｆ），（ｇ））。時点Ｔ３の後半で信号Ｐ
１，Ｐ２がＨレベル、信号Ｐ３，Ｐ４がＬレベルに反転
しても、クロックＣＫ１，ＣＫ２の放電量は少なく、ク
ロックＣＫ１はＬレベルを、クロックＣＫ２はＨレベル
を維持する（フローティング出力状態）。
ベル、信号Ｐ３，Ｐ４がＬレベルであるため（図４
（ａ）〜（ｅ））、トランジスタＭＯＳ３，ＭＯＳ４が
オンし、トランジスタＭＯＳ２，ＭＯＳ５がオフし、ク
ロックＣＫ１はＬレベル、クロックＣＫ２はＨレベルに
なる（図４（ｆ），（ｇ））。時点Ｔ３の後半で信号Ｐ
１，Ｐ２がＨレベル、信号Ｐ３，Ｐ４がＬレベルに反転
しても、クロックＣＫ１，ＣＫ２の放電量は少なく、ク
ロックＣＫ１はＬレベルを、クロックＣＫ２はＨレベル
を維持する（フローティング出力状態）。
【００４４】次に時点Ｔ４で、制御信号Ｐ０をＨレベル
にすると（図４（ａ））、駆動節点ｎ１と駆動節点ｎ２
間で電荷が移動し、駆動節点ｎ１と駆動節点ｎ２の電位
はともにＶｃｃ／２レベルとなる（図４（ｆ），
（ｇ））。なお、この状態で制御信号Ｐ０をＬレベルに
してトランジスタＭＯＳ１をオフしても各クロックＣＫ
１，ＣＫ２のレベルは維持される。（フローティング出
力状態） 時点Ｔ５以降は、時点Ｔ１〜Ｔ４を繰り返す。
にすると（図４（ａ））、駆動節点ｎ１と駆動節点ｎ２
間で電荷が移動し、駆動節点ｎ１と駆動節点ｎ２の電位
はともにＶｃｃ／２レベルとなる（図４（ｆ），
（ｇ））。なお、この状態で制御信号Ｐ０をＬレベルに
してトランジスタＭＯＳ１をオフしても各クロックＣＫ
１，ＣＫ２のレベルは維持される。（フローティング出
力状態） 時点Ｔ５以降は、時点Ｔ１〜Ｔ４を繰り返す。
【００４５】図５は節点駆動回路１０の第２の構成例を
示す回路図である。図５は、それぞれトランジスタＭＯ
Ｓ１２〜ＭＯＳ１５及びトランジスタＭＯＳ１６〜ＭＯ
Ｓ１９からなるクロックドインバータと呼ばれる回路を
２回路構成して、これらの各回路の出力間の接続・非接
続をトランジスタＭＯＳ１１により制御するものであ
る。ここで、トランジスタＭＯＳ１１は図３のトランジ
スタＭＯＳ１に相当するものである。
示す回路図である。図５は、それぞれトランジスタＭＯ
Ｓ１２〜ＭＯＳ１５及びトランジスタＭＯＳ１６〜ＭＯ
Ｓ１９からなるクロックドインバータと呼ばれる回路を
２回路構成して、これらの各回路の出力間の接続・非接
続をトランジスタＭＯＳ１１により制御するものであ
る。ここで、トランジスタＭＯＳ１１は図３のトランジ
スタＭＯＳ１に相当するものである。
【００４６】図５において、ｐ型トランジスタＭＯＳ１
３，ＭＯＳ１７とｎ型トランジスタＭＯＳ１４，ＭＯＳ
１８はゲートとドレインが共通接続され、ＣＭＯＳイン
バータを構成し、出力は節点ｎ１，ｎ２に接続される。
ｐ型トランジスタＭＯＳ１２，ＭＯＳ１６のソースは電
源Ｖｃｃに接続され、ゲートはそれぞれＰ１１，Ｐ１３
に接続され、ドレインはＣＭＯＳインバータに接続され
る。ｎ型トランジスタＭＯＳ１５，ＭＯＳ１９のドレイ
ンはＣＭＯＳインバータに接続され、ゲートはそれぞれ
Ｐ１２，Ｐ１４に接続され、ソースは接地ＧＮＤに接続
される。また、駆動節点ｎ１，ｎ２の間にはスイッチＴ
ＳＷ５として、ｎ型トランジスタＭＯＳ１１のドレイン
とソースが接続され、ゲートにはスイッチＴＳＷ５の開
閉を制御する制御信号Ｐ１０が接続される。
３，ＭＯＳ１７とｎ型トランジスタＭＯＳ１４，ＭＯＳ
１８はゲートとドレインが共通接続され、ＣＭＯＳイン
バータを構成し、出力は節点ｎ１，ｎ２に接続される。
ｐ型トランジスタＭＯＳ１２，ＭＯＳ１６のソースは電
源Ｖｃｃに接続され、ゲートはそれぞれＰ１１，Ｐ１３
に接続され、ドレインはＣＭＯＳインバータに接続され
る。ｎ型トランジスタＭＯＳ１５，ＭＯＳ１９のドレイ
ンはＣＭＯＳインバータに接続され、ゲートはそれぞれ
Ｐ１２，Ｐ１４に接続され、ソースは接地ＧＮＤに接続
される。また、駆動節点ｎ１，ｎ２の間にはスイッチＴ
ＳＷ５として、ｎ型トランジスタＭＯＳ１１のドレイン
とソースが接続され、ゲートにはスイッチＴＳＷ５の開
閉を制御する制御信号Ｐ１０が接続される。
【００４７】図５の節点駆動回路に与える制御信号Ｐ１
０〜Ｐ１６のタイミングは図６（ａ）〜（ｇ）に示すよ
うなタイミングとなっている。即ち、信号Ｐ１５とＰ１
６は同一周波数、かつ逆相の信号で、Ｈレベルは１／２
周期である（図６（ｆ），（ｇ））。信号Ｐ１５とＰ１
６の１クロックを１周期とする。信号Ｐ１１とＰ１３は
同一信号で、１周期の間に２回Ｌレベルになる（図６
（ｂ），（ｄ））。同様に、信号Ｐ１２とＰ１４は同一
信号で、１周期の間に２回Ｈレベルになり信号Ｐ１１と
Ｐ１３と逆振幅である（図６（ｃ），（ｅ））。制御信
号Ｐ１０は信号Ｐ１５とＰ１６が反転する前後でＨレベ
ルになり、１周期で２回Ｈレベルになる。また、信号Ｐ
１１とＰ１３がＨレベルとなる期間、及び、信号Ｐ１２
とＰ１４がＬレベルとなる期間は制御信号Ｐ１０がＨレ
ベルになる期間を含み、かつ長い。この期間は節点駆動
回路の出力をフローティング状態とする。さらに、制御
信号Ｐ１０がＨレベルになる期間と、信号Ｐ１１とＰ１
３がＬレベルとなる期間、及び、信号Ｐ１２とＰ１４が
Ｈレベルとなる期間とは重なることがない。
０〜Ｐ１６のタイミングは図６（ａ）〜（ｇ）に示すよ
うなタイミングとなっている。即ち、信号Ｐ１５とＰ１
６は同一周波数、かつ逆相の信号で、Ｈレベルは１／２
周期である（図６（ｆ），（ｇ））。信号Ｐ１５とＰ１
６の１クロックを１周期とする。信号Ｐ１１とＰ１３は
同一信号で、１周期の間に２回Ｌレベルになる（図６
（ｂ），（ｄ））。同様に、信号Ｐ１２とＰ１４は同一
信号で、１周期の間に２回Ｈレベルになり信号Ｐ１１と
Ｐ１３と逆振幅である（図６（ｃ），（ｅ））。制御信
号Ｐ１０は信号Ｐ１５とＰ１６が反転する前後でＨレベ
ルになり、１周期で２回Ｈレベルになる。また、信号Ｐ
１１とＰ１３がＨレベルとなる期間、及び、信号Ｐ１２
とＰ１４がＬレベルとなる期間は制御信号Ｐ１０がＨレ
ベルになる期間を含み、かつ長い。この期間は節点駆動
回路の出力をフローティング状態とする。さらに、制御
信号Ｐ１０がＨレベルになる期間と、信号Ｐ１１とＰ１
３がＬレベルとなる期間、及び、信号Ｐ１２とＰ１４が
Ｈレベルとなる期間とは重なることがない。
【００４８】次に、図５の節点駆動回路とスイッチＴＳ
Ｗの動作を図６に示すタイミングチャートをもとに説明
する。時点Ｔ１で、信号Ｐ１１，Ｐ１３，Ｐ１５がＬレ
ベルであり、信号Ｐ１２，Ｐ１４，Ｐ１６がＨレベルで
あるので、トランジスタＭＯＳ１２，ＭＯＳ１３，ＭＯ
Ｓ１５，ＭＯＳ１６，ＭＯＳ１８，ＭＯＳ１９がオン
し、トランジスタＭＯＳ１４，ＭＯＳ１７がオフする。
このため、クロックＣＫ１はＨレベル、クロックＣＫ２
はＬレベルになる。時点Ｔ１の終わりに信号Ｐ１１，Ｐ
１３がＨレベルになり、信号Ｐ１２，Ｐ１４がＬレベル
なると、トランジスタＭＯＳ１２，ＭＯＳ１５，ＭＯＳ
１６，ＭＯＳ１９がオフするので、フローティング出力
状態になるが、クロックＣＫ１とクロックＣＫ２のレベ
ルはそのまま維持される。
Ｗの動作を図６に示すタイミングチャートをもとに説明
する。時点Ｔ１で、信号Ｐ１１，Ｐ１３，Ｐ１５がＬレ
ベルであり、信号Ｐ１２，Ｐ１４，Ｐ１６がＨレベルで
あるので、トランジスタＭＯＳ１２，ＭＯＳ１３，ＭＯ
Ｓ１５，ＭＯＳ１６，ＭＯＳ１８，ＭＯＳ１９がオン
し、トランジスタＭＯＳ１４，ＭＯＳ１７がオフする。
このため、クロックＣＫ１はＨレベル、クロックＣＫ２
はＬレベルになる。時点Ｔ１の終わりに信号Ｐ１１，Ｐ
１３がＨレベルになり、信号Ｐ１２，Ｐ１４がＬレベル
なると、トランジスタＭＯＳ１２，ＭＯＳ１５，ＭＯＳ
１６，ＭＯＳ１９がオフするので、フローティング出力
状態になるが、クロックＣＫ１とクロックＣＫ２のレベ
ルはそのまま維持される。
【００４９】時点Ｔ２で、信号Ｐ１０がＨレベルになる
と、スイッチＴＳＷを構成するトランジスタＭＯＳ１１
がオンして、節点ｎ１とｎ２間を導通状態にして、クロ
ックＣＫ１とＣＫ２はＶｃｃ／２レベルになる。時点Ｔ
２の終わりに信号Ｐ１０がＬレベルになっても、フロー
ティング出力状態であるためクロックＣＫ１とクロック
ＣＫ２のレベルはそのまま維持される。
と、スイッチＴＳＷを構成するトランジスタＭＯＳ１１
がオンして、節点ｎ１とｎ２間を導通状態にして、クロ
ックＣＫ１とＣＫ２はＶｃｃ／２レベルになる。時点Ｔ
２の終わりに信号Ｐ１０がＬレベルになっても、フロー
ティング出力状態であるためクロックＣＫ１とクロック
ＣＫ２のレベルはそのまま維持される。
【００５０】時点Ｔ３で、信号Ｐ１１，Ｐ１３，Ｐ１６
がＬレベルであり、信号Ｐ１２，Ｐ１４，Ｐ１５がＨレ
ベルであるので、トランジスタＭＯＳ１２，ＭＯＳ１
４，ＭＯＳ１５，ＭＯＳ１６，ＭＯＳ１７，ＭＯＳ１９
がオンし、トランジスタＭＯＳ１３，ＭＯＳ１８がオフ
する。このため、クロックＣＫ１はＬレベル、クロック
ＣＫ２はＨレベルになる。時点Ｔ３の終わりに信号Ｐ１
１，Ｐ１３がＨレベルになり、信号Ｐ１２，Ｐ１４がＬ
レベルなると、トランジスタＭＯＳ１２，ＭＯＳ１５，
ＭＯＳ１６，ＭＯＳ１９がオフするので、フローティン
グ出力状態になるが、クロックＣＫ１とクロックＣＫ２
のレベルはそのまま維持される。
がＬレベルであり、信号Ｐ１２，Ｐ１４，Ｐ１５がＨレ
ベルであるので、トランジスタＭＯＳ１２，ＭＯＳ１
４，ＭＯＳ１５，ＭＯＳ１６，ＭＯＳ１７，ＭＯＳ１９
がオンし、トランジスタＭＯＳ１３，ＭＯＳ１８がオフ
する。このため、クロックＣＫ１はＬレベル、クロック
ＣＫ２はＨレベルになる。時点Ｔ３の終わりに信号Ｐ１
１，Ｐ１３がＨレベルになり、信号Ｐ１２，Ｐ１４がＬ
レベルなると、トランジスタＭＯＳ１２，ＭＯＳ１５，
ＭＯＳ１６，ＭＯＳ１９がオフするので、フローティン
グ出力状態になるが、クロックＣＫ１とクロックＣＫ２
のレベルはそのまま維持される。
【００５１】時点Ｔ４で、信号Ｐ１０がＨレベルになる
と、スイッチＴＳＷを構成するトランジスタＭＯＳ１１
がオンして、節点ｎ１とｎ２間を導通状態にして、クロ
ックＣＫ１とＣＫ２はＶｃｃ／２レベルになる。時点Ｔ
２の終わりに信号Ｐ１０がＬレベルになってもフローテ
ィング出力状態であるため、クロックＣＫ１とクロック
ＣＫ２のレベルはそのまま維持される。時点Ｔ５以降の
動作は、時点Ｔ１〜Ｔ４の動作を繰り返す。
と、スイッチＴＳＷを構成するトランジスタＭＯＳ１１
がオンして、節点ｎ１とｎ２間を導通状態にして、クロ
ックＣＫ１とＣＫ２はＶｃｃ／２レベルになる。時点Ｔ
２の終わりに信号Ｐ１０がＬレベルになってもフローテ
ィング出力状態であるため、クロックＣＫ１とクロック
ＣＫ２のレベルはそのまま維持される。時点Ｔ５以降の
動作は、時点Ｔ１〜Ｔ４の動作を繰り返す。
【００５２】なお、図５及び図６において、第１の変形
例として、制御信号Ｐ１３、Ｐ１４はそれぞれ制御信号
Ｐ１１、Ｐ１２を用いても良く、さらに制御信号Ｐ１６
は制御信号Ｐ１５の反転信号を用いるようにしても良
い。また、制御信号Ｐ１０を制御信号Ｐ１１と制御信号
Ｐ１２の反転信号との論理積信号としても良い。また、
第２の変形例として、制御信号Ｐ１２、Ｐ１４、Ｐ１６
をそれぞれ制御信号Ｐ１１、Ｐ１３、Ｐ１５の反転信号
としても良く、さらに制御信号Ｐ１１を制御信号Ｐ１０
として用いるようにしても良い。また、第３の変形例と
して、制御信号Ｐ１２は制御信号Ｐ１４でも良く、制御
信号Ｐ１１の反転信号でも良い。また、制御信号Ｐ１３
は制御信号Ｐ１１を、Ｐ１６はＰ１５の反転信号を用い
てもよく、さらに制御信号Ｐ１０として制御信号Ｐ１１
を用いても良い。
例として、制御信号Ｐ１３、Ｐ１４はそれぞれ制御信号
Ｐ１１、Ｐ１２を用いても良く、さらに制御信号Ｐ１６
は制御信号Ｐ１５の反転信号を用いるようにしても良
い。また、制御信号Ｐ１０を制御信号Ｐ１１と制御信号
Ｐ１２の反転信号との論理積信号としても良い。また、
第２の変形例として、制御信号Ｐ１２、Ｐ１４、Ｐ１６
をそれぞれ制御信号Ｐ１１、Ｐ１３、Ｐ１５の反転信号
としても良く、さらに制御信号Ｐ１１を制御信号Ｐ１０
として用いるようにしても良い。また、第３の変形例と
して、制御信号Ｐ１２は制御信号Ｐ１４でも良く、制御
信号Ｐ１１の反転信号でも良い。また、制御信号Ｐ１３
は制御信号Ｐ１１を、Ｐ１６はＰ１５の反転信号を用い
てもよく、さらに制御信号Ｐ１０として制御信号Ｐ１１
を用いても良い。
【００５３】次に図７は、本昇圧回路の第２の実施の形
態を示す回路図であり、１つのダイオードＤとキャパシ
タＣＰとからなるポンプ回路ＰＣを偶数段、即ち４段接
続したものである。そして、奇数段目のポンプ回路、即
ち、図７ではダイオードＤ１とキャパシタＣＰ１からな
るポンプ回路の駆動節点と、ダイオードＤ３とキャパシ
タＣＰ３からなるポンプ回路の駆動節点とを駆動節点７
１で接続し、偶数段目のポンプ回路、即ち、図７ではダ
イオードＤ２とキャパシタＣＰ２からなるポンプ回路の
駆動節点と、ダイオードＤ４とキャパシタＣＰ４からな
るポンプ回路の駆動節点とを駆動節点７２で接続して、
各駆動節点７１及び７２をスイッチＴＳＷ７１の両端に
接続して、クロックφ２によりスイッチＴＳＷ７１の開
閉を制御する。このクロックφ２は上述した制御信号Ｐ
０や、Ｐ１０に相当する。また、節点駆動回路１０はド
ライバＤＴ１，ＤＴ２で構成され、その内部構成は図５
と同じである。また、タイミングチャートは図６と同じ
でり、信号φ１は図６の信号Ｐ１１に、信号φは図６の
信号Ｐ１５に相当する。
態を示す回路図であり、１つのダイオードＤとキャパシ
タＣＰとからなるポンプ回路ＰＣを偶数段、即ち４段接
続したものである。そして、奇数段目のポンプ回路、即
ち、図７ではダイオードＤ１とキャパシタＣＰ１からな
るポンプ回路の駆動節点と、ダイオードＤ３とキャパシ
タＣＰ３からなるポンプ回路の駆動節点とを駆動節点７
１で接続し、偶数段目のポンプ回路、即ち、図７ではダ
イオードＤ２とキャパシタＣＰ２からなるポンプ回路の
駆動節点と、ダイオードＤ４とキャパシタＣＰ４からな
るポンプ回路の駆動節点とを駆動節点７２で接続して、
各駆動節点７１及び７２をスイッチＴＳＷ７１の両端に
接続して、クロックφ２によりスイッチＴＳＷ７１の開
閉を制御する。このクロックφ２は上述した制御信号Ｐ
０や、Ｐ１０に相当する。また、節点駆動回路１０はド
ライバＤＴ１，ＤＴ２で構成され、その内部構成は図５
と同じである。また、タイミングチャートは図６と同じ
でり、信号φ１は図６の信号Ｐ１１に、信号φは図６の
信号Ｐ１５に相当する。
【００５４】図７の昇圧回路の接続関係について説明す
ると、ダイオードＤ１のアノード側は電源Ｖｃｃに接続
され、カソード側は節点Ｎ１を介してキャパシタＣＰ１
に接続され、第１のポンプ回路を構成する。ダイオード
Ｄ２のアノード側は節点Ｎ１に接続され、カソード側は
節点Ｎ２を介してキャパシタＣＰ２に接続され、第２の
ポンプ回路を構成する。以下同様にダイオードＤ３，Ｄ
４、キャパシタＣＰ３，ＣＰ４からなる第３，第４のポ
ンプ回路が直列に複数段接続される。一方、第１のポン
プ回路から数えて奇数段目のキャパシタＣＰ１，ＣＰ３
の他端は駆動節点ｎ７１に接続され、第１のポンプ回路
から数えて偶数段目のキャパシタＣＰ２，ＣＰ４の他端
は駆動節点７２に接続される。各駆動節点ｎ７１、ｎ７
２間はスイッチＴＳＷ７１により接続され、スイッチＴ
ＳＷ７１のゲートにはクロックφ２が印加される。ま
た、駆動節点ｎ７１、ｎ７２は節点駆動回路１０のドラ
イバＤＴ１、ＤＴ２の各出力と接続され、各ドライバＤ
Ｔ１、ＤＴ２から出力されるクロックＣＫ１、ＣＫ２に
より駆動される。
ると、ダイオードＤ１のアノード側は電源Ｖｃｃに接続
され、カソード側は節点Ｎ１を介してキャパシタＣＰ１
に接続され、第１のポンプ回路を構成する。ダイオード
Ｄ２のアノード側は節点Ｎ１に接続され、カソード側は
節点Ｎ２を介してキャパシタＣＰ２に接続され、第２の
ポンプ回路を構成する。以下同様にダイオードＤ３，Ｄ
４、キャパシタＣＰ３，ＣＰ４からなる第３，第４のポ
ンプ回路が直列に複数段接続される。一方、第１のポン
プ回路から数えて奇数段目のキャパシタＣＰ１，ＣＰ３
の他端は駆動節点ｎ７１に接続され、第１のポンプ回路
から数えて偶数段目のキャパシタＣＰ２，ＣＰ４の他端
は駆動節点７２に接続される。各駆動節点ｎ７１、ｎ７
２間はスイッチＴＳＷ７１により接続され、スイッチＴ
ＳＷ７１のゲートにはクロックφ２が印加される。ま
た、駆動節点ｎ７１、ｎ７２は節点駆動回路１０のドラ
イバＤＴ１、ＤＴ２の各出力と接続され、各ドライバＤ
Ｔ１、ＤＴ２から出力されるクロックＣＫ１、ＣＫ２に
より駆動される。
【００５５】次に図７の昇圧回路の動作を、上述の図６
のタイミングチャートを参照して説明する。説明の都合
上、図１と同様に、電源電圧Ｖｃｃを４Ｖ、各キャパシ
タＣＰ１〜ＣＰ４の容量を負荷キャパシタＣＬの容量と
同一値とし、かつダイオードＤ１〜Ｄ５のしきい値を０
Ｖとし、クロックＣＫ１，ＣＫ２のＬレベル及びＨレベ
ルをそれぞれ０Ｖ，４Ｖとする。また、クロックＣＫ１
とＣＫ２の周波数及び位相差は図６と同様で、クロック
ＣＫ１とＣＫ２がＨレベルからＬレベルに、またはＬレ
ベルからＨレベルに切り替わるとき、φ１，φ１（バ
ー）（以下、φの反転信号を／φとかく）により駆動節
点ｎ７１，ｎ７２がフローティング状態になるようにし
てある。また、制御信号φ２はクロックＣＫ１とＣＫ２
の２倍の周波数を有し、クロックＣＫ１とＣＫ２がフロ
ーティング状態である期間にＨレベルとなる。また、制
御信号φ２がＨレベルの期間はクロックＣＫ１とＣＫ２
がＨレベル、またはＬレベルの期間と重なることはな
い。また以下の動作説明では、過渡的な時点Ｔ５〜Ｔ８
について説明する。
のタイミングチャートを参照して説明する。説明の都合
上、図１と同様に、電源電圧Ｖｃｃを４Ｖ、各キャパシ
タＣＰ１〜ＣＰ４の容量を負荷キャパシタＣＬの容量と
同一値とし、かつダイオードＤ１〜Ｄ５のしきい値を０
Ｖとし、クロックＣＫ１，ＣＫ２のＬレベル及びＨレベ
ルをそれぞれ０Ｖ，４Ｖとする。また、クロックＣＫ１
とＣＫ２の周波数及び位相差は図６と同様で、クロック
ＣＫ１とＣＫ２がＨレベルからＬレベルに、またはＬレ
ベルからＨレベルに切り替わるとき、φ１，φ１（バ
ー）（以下、φの反転信号を／φとかく）により駆動節
点ｎ７１，ｎ７２がフローティング状態になるようにし
てある。また、制御信号φ２はクロックＣＫ１とＣＫ２
の２倍の周波数を有し、クロックＣＫ１とＣＫ２がフロ
ーティング状態である期間にＨレベルとなる。また、制
御信号φ２がＨレベルの期間はクロックＣＫ１とＣＫ２
がＨレベル、またはＬレベルの期間と重なることはな
い。また以下の動作説明では、過渡的な時点Ｔ５〜Ｔ８
について説明する。
【００５６】図６の時点Ｔ５では、節点駆動回路１０の
クロックＣＫ１はＨレベル（４Ｖ）、クロックＣＫ２は
Ｌレベル（０Ｖ）になる。クロックＣＫ１が４Ｖとなる
ことにより、駆動節点ｎ７１が２Ｖから４Ｖになるの
で、この差電圧２Ｖが節点Ｎ１，Ｎ３に加算される。も
し、節点Ｎ１の電位が節点Ｎ２より高いか、節点Ｎ３の
電位が節点Ｎ４の電位より高いと、その直後に、節点Ｎ
１の電荷は節点Ｎ２側へ、また節点Ｎ３の電荷は節点Ｎ
４，ＮＬ側へ流れる。その結果、キャパシタＣＰ１，Ｃ
Ｐ３に加算された２Ｖ分の電荷がキャパシタＣＰ２，Ｃ
Ｐ４とＣＬに配分されて、出力電圧Ｖｏｂは昇圧され
る。一方、クロックＣＫ２が０Ｖとなることにより、駆
動節点７２が２Ｖから０Ｖになるので、この差電圧２Ｖ
が節点Ｎ２，Ｎ４から減算される。もし、節点Ｎ２の電
位が前段の節点Ｎ１より低くなるか、節点Ｎ４の電位が
前段の節点Ｎ３より低くなると、その直後に、節点Ｎ
１，Ｎ３から電荷が補充されて、昇圧される。ここで、
キャパシタＣＰ２，ＣＰ４に充電されていた２Ｖの電荷
がドライバＤＴ２を通して放電されるので、損失電荷量
はＣ×Ｖｃｃ／２×２、即ちＣ×Ｖｃｃである。
クロックＣＫ１はＨレベル（４Ｖ）、クロックＣＫ２は
Ｌレベル（０Ｖ）になる。クロックＣＫ１が４Ｖとなる
ことにより、駆動節点ｎ７１が２Ｖから４Ｖになるの
で、この差電圧２Ｖが節点Ｎ１，Ｎ３に加算される。も
し、節点Ｎ１の電位が節点Ｎ２より高いか、節点Ｎ３の
電位が節点Ｎ４の電位より高いと、その直後に、節点Ｎ
１の電荷は節点Ｎ２側へ、また節点Ｎ３の電荷は節点Ｎ
４，ＮＬ側へ流れる。その結果、キャパシタＣＰ１，Ｃ
Ｐ３に加算された２Ｖ分の電荷がキャパシタＣＰ２，Ｃ
Ｐ４とＣＬに配分されて、出力電圧Ｖｏｂは昇圧され
る。一方、クロックＣＫ２が０Ｖとなることにより、駆
動節点７２が２Ｖから０Ｖになるので、この差電圧２Ｖ
が節点Ｎ２，Ｎ４から減算される。もし、節点Ｎ２の電
位が前段の節点Ｎ１より低くなるか、節点Ｎ４の電位が
前段の節点Ｎ３より低くなると、その直後に、節点Ｎ
１，Ｎ３から電荷が補充されて、昇圧される。ここで、
キャパシタＣＰ２，ＣＰ４に充電されていた２Ｖの電荷
がドライバＤＴ２を通して放電されるので、損失電荷量
はＣ×Ｖｃｃ／２×２、即ちＣ×Ｖｃｃである。
【００５７】この状態で時点Ｔ６になり、スイッチＴＳ
Ｗ７１が閉状態になると、キャパシタＣＰ１，ＣＰ３の
駆動節点７１側の電荷がスイッチＴＳＷ７１を通してキ
ャパシタＣＰ２，ＣＰ４の駆動節点７２側へ移動し、駆
動節点ｎ７１，７２はともに２Ｖになる。ここでは、電
荷の移動だけで、電荷の損失、即ち電力の消費は生じて
いない。これに伴って、節点Ｎ１，Ｎ３の電圧は２Ｖ分
の電荷が放電され低下するが、節点Ｎ１，Ｎ３の電圧
は、電源Ｖｃｃや前段のキャパシタからダイオードＤ
１，Ｄ３を通して充電されるので、４Ｖより低下するこ
とはない。また、節点Ｎ２，Ｎ４の電圧は上昇した後、
キャパシタＣＰ２の電荷が節点Ｎ３側へ、キャパシタＣ
Ｐ４の電荷が負荷キャパシタＣＬに配分され所定レベル
に落ち着く。従って、出力電圧Ｖｏｂもそのレベルにな
り負荷キャパシタＣＬによりその電圧を保持する。
Ｗ７１が閉状態になると、キャパシタＣＰ１，ＣＰ３の
駆動節点７１側の電荷がスイッチＴＳＷ７１を通してキ
ャパシタＣＰ２，ＣＰ４の駆動節点７２側へ移動し、駆
動節点ｎ７１，７２はともに２Ｖになる。ここでは、電
荷の移動だけで、電荷の損失、即ち電力の消費は生じて
いない。これに伴って、節点Ｎ１，Ｎ３の電圧は２Ｖ分
の電荷が放電され低下するが、節点Ｎ１，Ｎ３の電圧
は、電源Ｖｃｃや前段のキャパシタからダイオードＤ
１，Ｄ３を通して充電されるので、４Ｖより低下するこ
とはない。また、節点Ｎ２，Ｎ４の電圧は上昇した後、
キャパシタＣＰ２の電荷が節点Ｎ３側へ、キャパシタＣ
Ｐ４の電荷が負荷キャパシタＣＬに配分され所定レベル
に落ち着く。従って、出力電圧Ｖｏｂもそのレベルにな
り負荷キャパシタＣＬによりその電圧を保持する。
【００５８】次に時点Ｔ７で、クロックＣＫ１が０Ｖに
なると、キャパシタＣＰ１，ＣＰ３の駆動節点ｎ７１，
７２側の２Ｖの電荷がドライバＤＴ１を通して放電さ
れ、節点Ｎ１，Ｎ３は２Ｖ分低下するが、節点Ｎ１，Ｎ
３の電圧は、電源Ｖｃｃや前段のキャパシタＣＰからダ
イオードＤ１，Ｄ３を通して充電されるので、４Ｖより
低下することはない。一方、クロックＣＫ２が４Ｖにな
ると、駆動節点ｎ７２は２Ｖから４Ｖに充電され、節点
Ｎ２，Ｎ４の電圧は上昇するが、後段の電位より高い
と、節点Ｎ２の電荷は節点Ｎ３側へ、また、節点Ｎ４の
電荷はダイオードＤ５を介して節点ＮＬ側の負荷キャパ
シタＣＬへ配分されて、所定レベルに落ち着く。従って
出力電圧Ｖｏｂも同様のレベルになり、これを負荷キャ
パシタＣＬにより保持する。ここで、キャパシタＣＰ
１，ＣＰ３に充電されていた２Ｖの電荷がドライバＤＴ
２を通して放電されるので、損失電荷量はＣ×Ｖｃｃ／
２×２、即ちＣ×Ｖｃｃである。
なると、キャパシタＣＰ１，ＣＰ３の駆動節点ｎ７１，
７２側の２Ｖの電荷がドライバＤＴ１を通して放電さ
れ、節点Ｎ１，Ｎ３は２Ｖ分低下するが、節点Ｎ１，Ｎ
３の電圧は、電源Ｖｃｃや前段のキャパシタＣＰからダ
イオードＤ１，Ｄ３を通して充電されるので、４Ｖより
低下することはない。一方、クロックＣＫ２が４Ｖにな
ると、駆動節点ｎ７２は２Ｖから４Ｖに充電され、節点
Ｎ２，Ｎ４の電圧は上昇するが、後段の電位より高い
と、節点Ｎ２の電荷は節点Ｎ３側へ、また、節点Ｎ４の
電荷はダイオードＤ５を介して節点ＮＬ側の負荷キャパ
シタＣＬへ配分されて、所定レベルに落ち着く。従って
出力電圧Ｖｏｂも同様のレベルになり、これを負荷キャ
パシタＣＬにより保持する。ここで、キャパシタＣＰ
１，ＣＰ３に充電されていた２Ｖの電荷がドライバＤＴ
２を通して放電されるので、損失電荷量はＣ×Ｖｃｃ／
２×２、即ちＣ×Ｖｃｃである。
【００５９】この状態で時点Ｔ８になり、駆動節点ｎ７
１とｎ７２がスイッチＴＳＷ７１により導通状態になる
と、駆動節点ｎ７２の４Ｖ相当の電荷が、駆動節点ｎ７
１側へ移動し、駆動節点ｎ７１，７２はともに２Ｖにな
る。また、節点Ｎ１，Ｎ３の電圧は２Ｖ分上昇するが、
後段の節点Ｎ２，Ｎ４より高いと節点Ｎ４，ＮＬ側へ電
荷が移動し、所定レベルに落ち着く。一方、駆動節点ｎ
７２は４Ｖから２Ｖになるので、節点Ｎ２，Ｎ４は２Ｖ
分電圧レベルが低下するが、前段の節点Ｎ１，Ｎ３より
低いと前述のようにキャパシタＣＰ１、ＣＰ３から電荷
が配分されるので、電圧レベルは上昇する。このように
して時点Ｔ５〜Ｔ８おける各動作により節点Ｎ２〜Ｎ４
の各電圧及び節点ＮＬの出力電圧Ｖｏｂがそれぞれ上昇
する。そして、各節点Ｎ２〜Ｎ４，ＮＬの各キャパシタ
の電荷がそれぞれ各ダイオードＤ２〜Ｄ５によって前段
のポンプ回路側への逆流が阻止されることによりその上
昇電圧は保持される。時点Ｔ９以降も、時点Ｔ５〜Ｔ８
と同様の動作を繰り返し、最終的に節点ＮＬには電源電
圧Ｖｃｃの５倍の電圧を得ることができる。
１とｎ７２がスイッチＴＳＷ７１により導通状態になる
と、駆動節点ｎ７２の４Ｖ相当の電荷が、駆動節点ｎ７
１側へ移動し、駆動節点ｎ７１，７２はともに２Ｖにな
る。また、節点Ｎ１，Ｎ３の電圧は２Ｖ分上昇するが、
後段の節点Ｎ２，Ｎ４より高いと節点Ｎ４，ＮＬ側へ電
荷が移動し、所定レベルに落ち着く。一方、駆動節点ｎ
７２は４Ｖから２Ｖになるので、節点Ｎ２，Ｎ４は２Ｖ
分電圧レベルが低下するが、前段の節点Ｎ１，Ｎ３より
低いと前述のようにキャパシタＣＰ１、ＣＰ３から電荷
が配分されるので、電圧レベルは上昇する。このように
して時点Ｔ５〜Ｔ８おける各動作により節点Ｎ２〜Ｎ４
の各電圧及び節点ＮＬの出力電圧Ｖｏｂがそれぞれ上昇
する。そして、各節点Ｎ２〜Ｎ４，ＮＬの各キャパシタ
の電荷がそれぞれ各ダイオードＤ２〜Ｄ５によって前段
のポンプ回路側への逆流が阻止されることによりその上
昇電圧は保持される。時点Ｔ９以降も、時点Ｔ５〜Ｔ８
と同様の動作を繰り返し、最終的に節点ＮＬには電源電
圧Ｖｃｃの５倍の電圧を得ることができる。
【００６０】このように図７の昇圧回路においては、節
点駆動回路１０内のドライバＤＴ１の出力とドライバＤ
Ｔ２の出力とにより、駆動節点ｎ７１，ｎ７２の電圧を
制御することで出力電圧Ｖｏｂとして電源電圧Ｖｃｃの
５倍の電圧を得ることができる。即ち、ポンプ回路の段
数をｍとした場合、電源電圧のｍ＋１倍の高電圧を得る
ことができる。また、スイッチＴＳＷ７１を閉状態に制
御し、駆動節点ｎ７１とｎ７２とを導通状態とすること
で、キャパシタＣＰ１，ＣＰ３の電荷、またはキャパシ
タＣＰ２，ＣＰ４の電荷が放電する前に他方へ転送する
ので、放電による損失電荷量を半減できる。本実施の形
態では、１周期あたりの損失電荷量は２×Ｃ×Ｖｃｃ
（クーロン）である。
点駆動回路１０内のドライバＤＴ１の出力とドライバＤ
Ｔ２の出力とにより、駆動節点ｎ７１，ｎ７２の電圧を
制御することで出力電圧Ｖｏｂとして電源電圧Ｖｃｃの
５倍の電圧を得ることができる。即ち、ポンプ回路の段
数をｍとした場合、電源電圧のｍ＋１倍の高電圧を得る
ことができる。また、スイッチＴＳＷ７１を閉状態に制
御し、駆動節点ｎ７１とｎ７２とを導通状態とすること
で、キャパシタＣＰ１，ＣＰ３の電荷、またはキャパシ
タＣＰ２，ＣＰ４の電荷が放電する前に他方へ転送する
ので、放電による損失電荷量を半減できる。本実施の形
態では、１周期あたりの損失電荷量は２×Ｃ×Ｖｃｃ
（クーロン）である。
【００６１】次に、図８は本昇圧回路の第３の実施の形
態を示す回路図である。図８の昇圧回路は、ポンプ回路
を奇数段、本例では５段接続した例であり、したがって
出力電圧Ｖｏｃとして電源電圧Ｖｃｃの６倍の高電圧を
得ることができる。図８の昇圧回路は、奇数段目のポン
プ回路の駆動節点と次段の偶数段目のポンプ回路の駆動
節点間を２個のスイッチＴＳＷ８１，ＴＳＷ８２で接続
すると共に、駆動節点ｎ８１〜ｎ８５を駆動するドライ
バ（トライステートインバータ）ＤＴ１〜ＤＴ５を各駆
動節点に各個に設けたものである。
態を示す回路図である。図８の昇圧回路は、ポンプ回路
を奇数段、本例では５段接続した例であり、したがって
出力電圧Ｖｏｃとして電源電圧Ｖｃｃの６倍の高電圧を
得ることができる。図８の昇圧回路は、奇数段目のポン
プ回路の駆動節点と次段の偶数段目のポンプ回路の駆動
節点間を２個のスイッチＴＳＷ８１，ＴＳＷ８２で接続
すると共に、駆動節点ｎ８１〜ｎ８５を駆動するドライ
バ（トライステートインバータ）ＤＴ１〜ＤＴ５を各駆
動節点に各個に設けたものである。
【００６２】図８の昇圧回路の接続関係について説明す
ると、ダイオードＤ１のアノード側は電源Ｖｃｃに接続
され、カソード側は節点Ｎ１を介してキャパシタＣＰ１
に接続され、第１のポンプ回路を構成する。ダイオード
Ｄ２のアノード側は節点Ｎ１に接続され、カソード側は
節点Ｎ２を介してキャパシタＣＰ２に接続され、第２の
ポンプ回路を構成する。以下同様にダイオードＤ３，Ｄ
４，Ｄ５、キャパシタＣＰ３，ＣＰ４，ＣＰ５からなる
第３，第４，第５のポンプ回路が直列に複数段接続され
る。
ると、ダイオードＤ１のアノード側は電源Ｖｃｃに接続
され、カソード側は節点Ｎ１を介してキャパシタＣＰ１
に接続され、第１のポンプ回路を構成する。ダイオード
Ｄ２のアノード側は節点Ｎ１に接続され、カソード側は
節点Ｎ２を介してキャパシタＣＰ２に接続され、第２の
ポンプ回路を構成する。以下同様にダイオードＤ３，Ｄ
４，Ｄ５、キャパシタＣＰ３，ＣＰ４，ＣＰ５からなる
第３，第４，第５のポンプ回路が直列に複数段接続され
る。
【００６３】一方、各ポンプ回路のキャパシタＣＰ１〜
ＣＰ５の他端はそれぞれ駆動節点ｎ８１〜ｎ８５に接続
される。そして、第１のポンプ回路から数えて奇数段目
のキャパシタＣＰ１，ＣＰ３の他端に接続された駆動節
点ｎ８１，ｎ８３と、第１のポンプ回路から数えて偶数
段目のキャパシタＣＰ２，ＣＰ４の他端に接続された駆
動節点ｎ８２，ｎ８４とが、それぞれスイッチＴＳＷ８
１，８２の両端に接続され、各スイッチＴＳＷ８１，８
２のゲートにはクロックφ２が印加される。第１〜第４
のポンプ回路に接続される各駆動節点ｎ８１〜ｎ８４
は、節点駆動回路１０のドライバＤＴ１〜ＤＴ４の各出
力とそれぞれ接続され、各ドライバＤＴ１〜ＤＴ４から
各個に出力されるクロックＣＫ１またはＣＫ２により駆
動される。なお、第５のポンプ回路のキャパシタＣＰ５
に接続される駆動節点ｎ８５は、節点駆動回路１０のド
ライバＤＴ５と接続され、ドライバＤＴ５から出力され
るクロックＣＫ１により駆動される。
ＣＰ５の他端はそれぞれ駆動節点ｎ８１〜ｎ８５に接続
される。そして、第１のポンプ回路から数えて奇数段目
のキャパシタＣＰ１，ＣＰ３の他端に接続された駆動節
点ｎ８１，ｎ８３と、第１のポンプ回路から数えて偶数
段目のキャパシタＣＰ２，ＣＰ４の他端に接続された駆
動節点ｎ８２，ｎ８４とが、それぞれスイッチＴＳＷ８
１，８２の両端に接続され、各スイッチＴＳＷ８１，８
２のゲートにはクロックφ２が印加される。第１〜第４
のポンプ回路に接続される各駆動節点ｎ８１〜ｎ８４
は、節点駆動回路１０のドライバＤＴ１〜ＤＴ４の各出
力とそれぞれ接続され、各ドライバＤＴ１〜ＤＴ４から
各個に出力されるクロックＣＫ１またはＣＫ２により駆
動される。なお、第５のポンプ回路のキャパシタＣＰ５
に接続される駆動節点ｎ８５は、節点駆動回路１０のド
ライバＤＴ５と接続され、ドライバＤＴ５から出力され
るクロックＣＫ１により駆動される。
【００６４】次に図８の昇圧回路の動作を、上述の図６
のタイミングチャートを参照して説明する。なお、説明
の都合上、回路の電圧やキャパシタの容量及びクロック
のタイミング等は、図７と同様の条件で説明する。また
以下の動作説明では、過渡的な時点Ｔ５〜Ｔ８について
説明する。図６の時点Ｔ５では、クロックＣＫ１が４Ｖ
となることにより、駆動節点ｎ８１，ｎ８３が２Ｖから
４Ｖ、駆動節点ｎ８５が０Ｖから４Ｖになるので、この
差電圧に相当する電圧が節点Ｎ１，Ｎ３，Ｎ５に加算さ
れる。もし、節点Ｎ１，Ｎ３，Ｎ５の電位が各後段の節
点より高いと、その直後に、各後段の節点側へ電荷が移
動する。その結果、キャパシタＣＰ１，ＣＰ３，ＣＰ５
に加算された電荷がキャパシタＣＰ２，ＣＰ４とＣＬに
配分されて、出力電圧Ｖｏｃは昇圧する。一方、クロッ
クＣＫ２が０Ｖとなることにより、駆動節点ｎ８２，ｎ
８４が２Ｖから０Ｖになるので、この差電圧２Ｖが節点
Ｎ２，Ｎ４から減算される。もし、節点Ｎ２，Ｎ４の電
位が各前段の節点より低くなると、その直後に、前段の
キャパシタから電荷が転送されて、昇圧される。ここ
で、キャパシタＣＰ２，ＣＰ４に充電されていた２Ｖの
電荷がそれぞれドライバＤＴ２，ＤＴ４を通して放電さ
れるので、損失電荷量はＣ×Ｖｃｃ／２×２、即ちＣ×
Ｖｃｃである。
のタイミングチャートを参照して説明する。なお、説明
の都合上、回路の電圧やキャパシタの容量及びクロック
のタイミング等は、図７と同様の条件で説明する。また
以下の動作説明では、過渡的な時点Ｔ５〜Ｔ８について
説明する。図６の時点Ｔ５では、クロックＣＫ１が４Ｖ
となることにより、駆動節点ｎ８１，ｎ８３が２Ｖから
４Ｖ、駆動節点ｎ８５が０Ｖから４Ｖになるので、この
差電圧に相当する電圧が節点Ｎ１，Ｎ３，Ｎ５に加算さ
れる。もし、節点Ｎ１，Ｎ３，Ｎ５の電位が各後段の節
点より高いと、その直後に、各後段の節点側へ電荷が移
動する。その結果、キャパシタＣＰ１，ＣＰ３，ＣＰ５
に加算された電荷がキャパシタＣＰ２，ＣＰ４とＣＬに
配分されて、出力電圧Ｖｏｃは昇圧する。一方、クロッ
クＣＫ２が０Ｖとなることにより、駆動節点ｎ８２，ｎ
８４が２Ｖから０Ｖになるので、この差電圧２Ｖが節点
Ｎ２，Ｎ４から減算される。もし、節点Ｎ２，Ｎ４の電
位が各前段の節点より低くなると、その直後に、前段の
キャパシタから電荷が転送されて、昇圧される。ここ
で、キャパシタＣＰ２，ＣＰ４に充電されていた２Ｖの
電荷がそれぞれドライバＤＴ２，ＤＴ４を通して放電さ
れるので、損失電荷量はＣ×Ｖｃｃ／２×２、即ちＣ×
Ｖｃｃである。
【００６５】この状態で時点Ｔ６になると、スイッチＴ
ＳＷ８１，８２が閉状態になり、キャパシタＣＰ１，Ｃ
Ｐ３の電荷が、スイッチＴＳＷ８１，８２を通してそれ
ぞれキャパシタＣＰ２，ＣＰ４の駆動節点ｎ８２，ｎ８
４側へ移動し、各駆動節点ｎ８２，ｎ８４はともに２Ｖ
になる。ここでは電荷の移動だけで、電荷の損失、即ち
電力の消費は生じていない。これに伴って、節点Ｎ１，
Ｎ３の電圧は２Ｖ分低下するが、電源や前段の節点より
低くなると、Ｎ１，Ｎ３の電圧は、電源Ｖｃｃや前段か
ら補充されるので、Ｖｃｃレベルの４Ｖより低下するこ
とはない。また、節点Ｎ２，Ｎ４の電圧は上昇した後、
キャパシタＣＰ２の電荷は節点Ｎ３側へ、キャパシタＣ
Ｐ４の電荷はキャパシタＣＰ５，ＣＬ側に配分され所定
レベルに落ち着く。
ＳＷ８１，８２が閉状態になり、キャパシタＣＰ１，Ｃ
Ｐ３の電荷が、スイッチＴＳＷ８１，８２を通してそれ
ぞれキャパシタＣＰ２，ＣＰ４の駆動節点ｎ８２，ｎ８
４側へ移動し、各駆動節点ｎ８２，ｎ８４はともに２Ｖ
になる。ここでは電荷の移動だけで、電荷の損失、即ち
電力の消費は生じていない。これに伴って、節点Ｎ１，
Ｎ３の電圧は２Ｖ分低下するが、電源や前段の節点より
低くなると、Ｎ１，Ｎ３の電圧は、電源Ｖｃｃや前段か
ら補充されるので、Ｖｃｃレベルの４Ｖより低下するこ
とはない。また、節点Ｎ２，Ｎ４の電圧は上昇した後、
キャパシタＣＰ２の電荷は節点Ｎ３側へ、キャパシタＣ
Ｐ４の電荷はキャパシタＣＰ５，ＣＬ側に配分され所定
レベルに落ち着く。
【００６６】次に時点Ｔ７で、クロックＣＫ１が０Ｖに
なると、キャパシタＣＰ１，ＣＰ３の駆動節点ｎ８１，
ｎ８３側の２Ｖの電荷がそれぞれドライバＤＴ１，ＤＴ
３を通して放電され、節点Ｎ１，Ｎ３は２Ｖ分低下し、
キャパシタＣＰ５の駆動節点ｎ８５側の４Ｖの電荷がド
ライバＤＴ５を通して放電され、節点Ｎ５は４Ｖ分低下
する。節点Ｎ１，Ｎ３，Ｎ５の電圧が各前段より低くな
ると、その直後に、電源Ｖｃｃや各前段から電荷が補充
されるので、Ｖｃｃレベルの４Ｖ以下になることはな
い。一方、クロックＣＫ２が４Ｖになると、キャパシタ
ＣＰ２，ＣＰ４の駆動節点ｎ８２，ｎ８４は２Ｖから４
Ｖに充電され、節点Ｎ２，Ｎ４の電圧レベルは上昇する
が、節点Ｎ２の電荷は節点Ｎ３側へ、また節点Ｎ４の電
荷は節点Ｎ５，ＮＬ側へ配分されて、所定レベルに落ち
着く。ここで、キャパシタＣＰ１，ＣＰ３に充電されて
いた２Ｖの電荷がドライバＤＴ１，ＤＴ３を通して放電
され、キャパシタＣＰ５に充電されていた４Ｖの電荷が
ドライバＤＴ５を通して放電されるので、損失電荷量は
Ｃ×Ｖｃｃ／２×２＋Ｃ×Ｖｃｃ、即ち２×Ｃ×Ｖｃｃ
（クーロン）である。
なると、キャパシタＣＰ１，ＣＰ３の駆動節点ｎ８１，
ｎ８３側の２Ｖの電荷がそれぞれドライバＤＴ１，ＤＴ
３を通して放電され、節点Ｎ１，Ｎ３は２Ｖ分低下し、
キャパシタＣＰ５の駆動節点ｎ８５側の４Ｖの電荷がド
ライバＤＴ５を通して放電され、節点Ｎ５は４Ｖ分低下
する。節点Ｎ１，Ｎ３，Ｎ５の電圧が各前段より低くな
ると、その直後に、電源Ｖｃｃや各前段から電荷が補充
されるので、Ｖｃｃレベルの４Ｖ以下になることはな
い。一方、クロックＣＫ２が４Ｖになると、キャパシタ
ＣＰ２，ＣＰ４の駆動節点ｎ８２，ｎ８４は２Ｖから４
Ｖに充電され、節点Ｎ２，Ｎ４の電圧レベルは上昇する
が、節点Ｎ２の電荷は節点Ｎ３側へ、また節点Ｎ４の電
荷は節点Ｎ５，ＮＬ側へ配分されて、所定レベルに落ち
着く。ここで、キャパシタＣＰ１，ＣＰ３に充電されて
いた２Ｖの電荷がドライバＤＴ１，ＤＴ３を通して放電
され、キャパシタＣＰ５に充電されていた４Ｖの電荷が
ドライバＤＴ５を通して放電されるので、損失電荷量は
Ｃ×Ｖｃｃ／２×２＋Ｃ×Ｖｃｃ、即ち２×Ｃ×Ｖｃｃ
（クーロン）である。
【００６７】この状態で時点Ｔ８になり、スイッチＴＳ
Ｗ８１と８２が導通状態になると、各駆動節点はともに
２Ｖになる。そして、節点Ｎ１，Ｎ３は２Ｖ分の電荷が
充電され、電圧が上昇するが、それぞれ節点Ｎ２側、及
び節点Ｎ４，Ｎ５側へ電荷が配分されるので所定レベル
に落ち着く。また、このとき節点Ｎ２，Ｎ４は２Ｖ分電
圧レベルが低下するが、前述のように各前段より低下す
ると、キャパシタＣＰ１、ＣＰ３から電荷が配分される
ので電圧レベルは上昇する。このようにして時点Ｔ５〜
Ｔ８おける各動作により節点Ｎ２〜Ｎ５の各電圧及び節
点ＮＬの出力電圧Ｖｏｃがそれぞれ上昇する。そして、
各節点Ｎ２〜Ｎ５，ＮＬの各キャパシタの電荷はそれぞ
れ各ダイオードＤ２〜Ｄ６によって前段のポンプ回路側
への逆流が阻止されることによりその上昇電圧が保持さ
れる。そして、時点Ｔ９以降も、時点Ｔ５〜Ｔ８と同様
の動作を繰り返し、時点Ｔ５〜Ｔ８の動作で保持されて
いるその上昇電圧にクロック電圧をさらに印加すること
で、最終的に節点ＮＬから電源電圧Ｖｃｃの６倍の電圧
を得ることができる。
Ｗ８１と８２が導通状態になると、各駆動節点はともに
２Ｖになる。そして、節点Ｎ１，Ｎ３は２Ｖ分の電荷が
充電され、電圧が上昇するが、それぞれ節点Ｎ２側、及
び節点Ｎ４，Ｎ５側へ電荷が配分されるので所定レベル
に落ち着く。また、このとき節点Ｎ２，Ｎ４は２Ｖ分電
圧レベルが低下するが、前述のように各前段より低下す
ると、キャパシタＣＰ１、ＣＰ３から電荷が配分される
ので電圧レベルは上昇する。このようにして時点Ｔ５〜
Ｔ８おける各動作により節点Ｎ２〜Ｎ５の各電圧及び節
点ＮＬの出力電圧Ｖｏｃがそれぞれ上昇する。そして、
各節点Ｎ２〜Ｎ５，ＮＬの各キャパシタの電荷はそれぞ
れ各ダイオードＤ２〜Ｄ６によって前段のポンプ回路側
への逆流が阻止されることによりその上昇電圧が保持さ
れる。そして、時点Ｔ９以降も、時点Ｔ５〜Ｔ８と同様
の動作を繰り返し、時点Ｔ５〜Ｔ８の動作で保持されて
いるその上昇電圧にクロック電圧をさらに印加すること
で、最終的に節点ＮＬから電源電圧Ｖｃｃの６倍の電圧
を得ることができる。
【００６８】このように構成した場合も、図７に示す昇
圧回路と同様に動作し、放電による１周期あたりの損失
電荷量は、３×Ｃ×Ｖｃｃ（クーロン）となる。スイッ
チＴＳＷ８１，ＴＳＷ８２を設けない場合、損失電荷量
は５×Ｃ×Ｖｃｃ（クーロン）であるのに比べ、損失電
荷量を６割に低減できる。一般に、ポンプ回路の段数が
Ｋ段で、１つのポンプ回路だけ電荷再利用をしないとす
ると、１周期あたりの損失電荷量は（Ｋ＋１）／２×Ｃ
×Ｖｃｃ（クーロン）で表される。また、電荷を再利用
しない場合に比べ、損失を（Ｋ＋１）／２Ｋに低減でき
る。さらに、節点駆動回路１０の各出力線を引き回すこ
とが無くなり、ノイズの発生を低減できるとともに、余
分な配線が不要となることから回路のレイアウト設計が
容易になるという利点がある。さらに、スイッチＴＳＷ
を２個設けることで、キャパシタＣＰ間の充放電経路を
短くできるので、信号φ２がＨレベルの期間を短くでき
る。また、スイッチが１個の場合に比べて小さいサイズ
のトランジスタを使うことができる。
圧回路と同様に動作し、放電による１周期あたりの損失
電荷量は、３×Ｃ×Ｖｃｃ（クーロン）となる。スイッ
チＴＳＷ８１，ＴＳＷ８２を設けない場合、損失電荷量
は５×Ｃ×Ｖｃｃ（クーロン）であるのに比べ、損失電
荷量を６割に低減できる。一般に、ポンプ回路の段数が
Ｋ段で、１つのポンプ回路だけ電荷再利用をしないとす
ると、１周期あたりの損失電荷量は（Ｋ＋１）／２×Ｃ
×Ｖｃｃ（クーロン）で表される。また、電荷を再利用
しない場合に比べ、損失を（Ｋ＋１）／２Ｋに低減でき
る。さらに、節点駆動回路１０の各出力線を引き回すこ
とが無くなり、ノイズの発生を低減できるとともに、余
分な配線が不要となることから回路のレイアウト設計が
容易になるという利点がある。さらに、スイッチＴＳＷ
を２個設けることで、キャパシタＣＰ間の充放電経路を
短くできるので、信号φ２がＨレベルの期間を短くでき
る。また、スイッチが１個の場合に比べて小さいサイズ
のトランジスタを使うことができる。
【００６９】次に、図９は本昇圧回路の第４の実施の形
態を示す回路図である。図９の昇圧回路は、図８と同様
に、ポンプ回路を５段（奇数段）接続した例であり、し
たがって出力電圧Ｖｏｄとして電源電圧Ｖｃｃの６倍の
高電圧を得ることができる。この昇圧回路は、偶数段目
のポンプ回路の駆動節点と次段の奇数段目のポンプ回路
の駆動節点間を２個のスイッチＴＳＷ９１，ＴＳＷ９２
で接続すると共に、駆動節点９１を駆動するドライバＤ
Ｔ１〜ＤＴ５を各駆動節点に各個に設けたものである。
態を示す回路図である。図９の昇圧回路は、図８と同様
に、ポンプ回路を５段（奇数段）接続した例であり、し
たがって出力電圧Ｖｏｄとして電源電圧Ｖｃｃの６倍の
高電圧を得ることができる。この昇圧回路は、偶数段目
のポンプ回路の駆動節点と次段の奇数段目のポンプ回路
の駆動節点間を２個のスイッチＴＳＷ９１，ＴＳＷ９２
で接続すると共に、駆動節点９１を駆動するドライバＤ
Ｔ１〜ＤＴ５を各駆動節点に各個に設けたものである。
【００７０】図９の昇圧回路の接続関係について説明す
ると、ダイオードＤ１のアノード側は電源Ｖｃｃに接続
され、カソード側は節点Ｎ１を介してキャパシタＣＰ１
に接続され、第１のポンプ回路を構成する。ダイオード
Ｄ２のアノード側は節点Ｎ１に接続され、カソード側は
節点Ｎ２を介してキャパシタＣＰ２に接続され、第２の
ポンプ回路を構成する。以下同様にダイオードＤ３，Ｄ
４，Ｄ５、キャパシタＣＰ３，ＣＰ４，ＣＰ５からなる
第３，第４，第５のポンプ回路が直列に複数段接続され
る。
ると、ダイオードＤ１のアノード側は電源Ｖｃｃに接続
され、カソード側は節点Ｎ１を介してキャパシタＣＰ１
に接続され、第１のポンプ回路を構成する。ダイオード
Ｄ２のアノード側は節点Ｎ１に接続され、カソード側は
節点Ｎ２を介してキャパシタＣＰ２に接続され、第２の
ポンプ回路を構成する。以下同様にダイオードＤ３，Ｄ
４，Ｄ５、キャパシタＣＰ３，ＣＰ４，ＣＰ５からなる
第３，第４，第５のポンプ回路が直列に複数段接続され
る。
【００７１】一方、各ポンプ回路のキャパシタＣＰ１〜
ＣＰ５の他端はそれぞれ駆動節点９１に接続される。そ
して、第１のポンプ回路から数えて偶数段目のキャパシ
タＣＰ２，ＣＰ４の他端に接続された駆動節点ｎ９２，
ｎ９４と、第１のポンプ回路から数えて奇数段目のキャ
パシタＣＰ３，ＣＰ５の他端に接続された駆動節点ｎ９
３，ｎ９５とが、それぞれスイッチＴＳＷ９１，９２を
介して接続され、各スイッチＴＳＷ９１，９２のゲート
にはクロックφ２が印加される。第１〜第５のポンプ回
路に接続される各駆動節点ｎ９１〜ｎ９５は、節点駆動
回路１０のドライバＤＴ１〜ＤＴ５の各出力とそれぞれ
接続され、ドライバＤＴ１，ＤＴ３，ＤＴ５は図６に示
すＣＫ１相当の信号を各個に出力し、ドライバＤＴ２，
ＤＴ４はＣＫ２相当の信号を各個に出力する。
ＣＰ５の他端はそれぞれ駆動節点９１に接続される。そ
して、第１のポンプ回路から数えて偶数段目のキャパシ
タＣＰ２，ＣＰ４の他端に接続された駆動節点ｎ９２，
ｎ９４と、第１のポンプ回路から数えて奇数段目のキャ
パシタＣＰ３，ＣＰ５の他端に接続された駆動節点ｎ９
３，ｎ９５とが、それぞれスイッチＴＳＷ９１，９２を
介して接続され、各スイッチＴＳＷ９１，９２のゲート
にはクロックφ２が印加される。第１〜第５のポンプ回
路に接続される各駆動節点ｎ９１〜ｎ９５は、節点駆動
回路１０のドライバＤＴ１〜ＤＴ５の各出力とそれぞれ
接続され、ドライバＤＴ１，ＤＴ３，ＤＴ５は図６に示
すＣＫ１相当の信号を各個に出力し、ドライバＤＴ２，
ＤＴ４はＣＫ２相当の信号を各個に出力する。
【００７２】次に図９の昇圧回路の動作を、上述の図６
のタイミングチャートを参照して説明する。なお、説明
の都合上、回路の電圧やキャパシタの容量及びクロック
のタイミング等は、図７と同様の条件で説明する。また
以下の動作説明では、過渡的な時点Ｔ５〜Ｔ８について
説明する。図６の時点Ｔ５で、節点駆動回路１０のクロ
ックＣＫ１が４Ｖとなることにより、節点Ｎ３，Ｎ５は
２Ｖ分の電圧値が加算され、節点Ｎ１は４Ｖ分の電圧値
が加算されて、上昇する。各後段の電位が低いときは、
電荷が後段へ流れて、キャパシタＣＰ１，ＣＰ３，ＣＰ
５に加算された電荷がそれぞれキャパシタＣＰ２，ＣＰ
４，ＣＬに配分される。一方、クロックＣＫ２が０Ｖと
なることにより、キャパシタＣＰ２，ＣＰ４に充電され
ていた２Ｖ相当の電荷が、ドライバＤＴ２，ＤＴ４を通
して放電する。このときの損失電荷量はＣ×Ｖｃｃ／２
×２、即ちＣ×Ｖｃｃ（クーロン）である。この放電に
伴って節点Ｎ２，Ｎ４は２Ｖ分の電圧値が減算される
が、各前段の電位が高いときは、前段から電荷が流れ
て、キャパシタＣＰ２，ＣＰ４に配分される。
のタイミングチャートを参照して説明する。なお、説明
の都合上、回路の電圧やキャパシタの容量及びクロック
のタイミング等は、図７と同様の条件で説明する。また
以下の動作説明では、過渡的な時点Ｔ５〜Ｔ８について
説明する。図６の時点Ｔ５で、節点駆動回路１０のクロ
ックＣＫ１が４Ｖとなることにより、節点Ｎ３，Ｎ５は
２Ｖ分の電圧値が加算され、節点Ｎ１は４Ｖ分の電圧値
が加算されて、上昇する。各後段の電位が低いときは、
電荷が後段へ流れて、キャパシタＣＰ１，ＣＰ３，ＣＰ
５に加算された電荷がそれぞれキャパシタＣＰ２，ＣＰ
４，ＣＬに配分される。一方、クロックＣＫ２が０Ｖと
なることにより、キャパシタＣＰ２，ＣＰ４に充電され
ていた２Ｖ相当の電荷が、ドライバＤＴ２，ＤＴ４を通
して放電する。このときの損失電荷量はＣ×Ｖｃｃ／２
×２、即ちＣ×Ｖｃｃ（クーロン）である。この放電に
伴って節点Ｎ２，Ｎ４は２Ｖ分の電圧値が減算される
が、各前段の電位が高いときは、前段から電荷が流れ
て、キャパシタＣＰ２，ＣＰ４に配分される。
【００７３】この状態で時点Ｔ６になり、スイッチＴＳ
Ｗ９１，９２が閉状態になると、キャパシタＣＰ３，Ｃ
Ｐ５の電荷が、スイッチＴＳＷ９１，９２を通してキャ
パシタＣＰ２，ＣＰ４の駆動節点ｎ９２，ｎ９４側へ移
動し、各駆動節点ｎ９２〜ｎ９５はともに２Ｖになる。
ここでは電荷の移動だけで、電荷の損失、即ち電力の消
費は生じていない。これに伴って、節点Ｎ２，Ｎ４の電
圧は２Ｖ分上昇し、節点Ｎ３，Ｎ５の電圧は２Ｖ分低下
するが、各前段より電圧が低いと、電源Ｖｃｃや各前段
からダイオードＤを介して充電されるので、４Ｖ以下に
はならない。
Ｗ９１，９２が閉状態になると、キャパシタＣＰ３，Ｃ
Ｐ５の電荷が、スイッチＴＳＷ９１，９２を通してキャ
パシタＣＰ２，ＣＰ４の駆動節点ｎ９２，ｎ９４側へ移
動し、各駆動節点ｎ９２〜ｎ９５はともに２Ｖになる。
ここでは電荷の移動だけで、電荷の損失、即ち電力の消
費は生じていない。これに伴って、節点Ｎ２，Ｎ４の電
圧は２Ｖ分上昇し、節点Ｎ３，Ｎ５の電圧は２Ｖ分低下
するが、各前段より電圧が低いと、電源Ｖｃｃや各前段
からダイオードＤを介して充電されるので、４Ｖ以下に
はならない。
【００７４】次に時点Ｔ７で、クロックＣＫ１が０Ｖに
なると、キャパシタＣＰ３，ＣＰ５の各駆動節点ｎ９
３，ｎ９５側の２Ｖの電荷がドライバＤＴ３，ＤＴ５を
通して放電され、節点Ｎ３，Ｎ５は２Ｖ分低下する。ま
た駆動節点ｎ９１は４Ｖの電荷がドライバＤＴ１を通し
て放電され、節点Ｎ１の電圧も４Ｖ低下する。一方、ク
ロックＣＫ２が４Ｖになると、キャパシタＣＰ２，ＣＰ
４の駆動節点は２Ｖから４Ｖに充電され、節点Ｎ２，Ｎ
４の電圧レベルは上昇する。各節点の電圧が前段より低
いと、各前段から電荷が後段へ配分されて、所定レベル
に落ち着く。従って出力電圧Ｖｏｄも同様のレベルにな
り、これを負荷キャパシタＣＬにより保持する。ここで
の損失電荷量は２×Ｃ×Ｖｃｃ（クーロン）である。
なると、キャパシタＣＰ３，ＣＰ５の各駆動節点ｎ９
３，ｎ９５側の２Ｖの電荷がドライバＤＴ３，ＤＴ５を
通して放電され、節点Ｎ３，Ｎ５は２Ｖ分低下する。ま
た駆動節点ｎ９１は４Ｖの電荷がドライバＤＴ１を通し
て放電され、節点Ｎ１の電圧も４Ｖ低下する。一方、ク
ロックＣＫ２が４Ｖになると、キャパシタＣＰ２，ＣＰ
４の駆動節点は２Ｖから４Ｖに充電され、節点Ｎ２，Ｎ
４の電圧レベルは上昇する。各節点の電圧が前段より低
いと、各前段から電荷が後段へ配分されて、所定レベル
に落ち着く。従って出力電圧Ｖｏｄも同様のレベルにな
り、これを負荷キャパシタＣＬにより保持する。ここで
の損失電荷量は２×Ｃ×Ｖｃｃ（クーロン）である。
【００７５】この状態で時点Ｔ８になり、スイッチＴＳ
Ｗ９１と９２が導通状態になると、各駆動節点はともに
２Ｖになる。そして、節点Ｎ３，Ｎ５は２Ｖ分の電荷が
充電され、電圧が上昇するが、それぞれ節点Ｎ４及びＮ
Ｌ側へ電荷が配分されるので所定レベルに落ち着く。こ
こでの電荷の損失はない。このようにして時点Ｔ５〜Ｔ
８おける各動作により節点Ｎ１〜Ｎ５の各電圧及び節点
ＮＬの出力電圧Ｖｏｄがそれぞれ上昇する。そして、各
節点Ｎ１〜Ｎ５，ＮＬの各キャパシタの電荷はそれぞれ
各ダイオードＤ１〜Ｄ６によって前段のポンプ回路側へ
の逆流が阻止されることによりその上昇電圧が保持され
る。そして、時点Ｔ９以降も、時点Ｔ５〜Ｔ８と同様の
動作を繰り返し、時点Ｔ５〜Ｔ８の動作で保持されてい
るその上昇電圧にクロック電圧をさらに印加すること
で、最終的に節点ＮＬから電源電圧Ｖｃｃの６倍の電圧
を得ることができる。
Ｗ９１と９２が導通状態になると、各駆動節点はともに
２Ｖになる。そして、節点Ｎ３，Ｎ５は２Ｖ分の電荷が
充電され、電圧が上昇するが、それぞれ節点Ｎ４及びＮ
Ｌ側へ電荷が配分されるので所定レベルに落ち着く。こ
こでの電荷の損失はない。このようにして時点Ｔ５〜Ｔ
８おける各動作により節点Ｎ１〜Ｎ５の各電圧及び節点
ＮＬの出力電圧Ｖｏｄがそれぞれ上昇する。そして、各
節点Ｎ１〜Ｎ５，ＮＬの各キャパシタの電荷はそれぞれ
各ダイオードＤ１〜Ｄ６によって前段のポンプ回路側へ
の逆流が阻止されることによりその上昇電圧が保持され
る。そして、時点Ｔ９以降も、時点Ｔ５〜Ｔ８と同様の
動作を繰り返し、時点Ｔ５〜Ｔ８の動作で保持されてい
るその上昇電圧にクロック電圧をさらに印加すること
で、最終的に節点ＮＬから電源電圧Ｖｃｃの６倍の電圧
を得ることができる。
【００７６】この図９の昇圧回路も図８に示す回路と同
様、放電による損失電荷量を６割に低減することがで
き、かつ余分な配線が不要となることから回路のレイア
ウト設計が容易になるという利点を有する。さらに、ト
ランジスタＴＳＷを２個設けることで、キャパシタＣＰ
間の充放電経路を短くできるので、ノイズの発生を低減
でき、信号φ２がＨレベルの期間を短くできる。また、
スイッチが１個の場合に比べて小さいサイズのトランジ
スタを使うことができる。
様、放電による損失電荷量を６割に低減することがで
き、かつ余分な配線が不要となることから回路のレイア
ウト設計が容易になるという利点を有する。さらに、ト
ランジスタＴＳＷを２個設けることで、キャパシタＣＰ
間の充放電経路を短くできるので、ノイズの発生を低減
でき、信号φ２がＨレベルの期間を短くできる。また、
スイッチが１個の場合に比べて小さいサイズのトランジ
スタを使うことができる。
【００７７】次に、図１０は本昇圧回路の第５の実施の
形態を示す回路図である。図１０の昇圧回路は、図９と
同様に、ポンプ回路を５段（奇数段）接続した例であ
り、したがって出力電圧Ｖｏｅとして電源電圧Ｖｃｃの
６倍の高電圧を得ることができる。この昇圧回路は、各
ポンプ回路の駆動節点間を４個のスイッチＴＳＷ１０１
〜ＴＳＷ１０４で接続すると共に、駆動節点を駆動する
ドライバＤＴ１〜ＤＴ５を各駆動節点に個別に設けたも
のである。
形態を示す回路図である。図１０の昇圧回路は、図９と
同様に、ポンプ回路を５段（奇数段）接続した例であ
り、したがって出力電圧Ｖｏｅとして電源電圧Ｖｃｃの
６倍の高電圧を得ることができる。この昇圧回路は、各
ポンプ回路の駆動節点間を４個のスイッチＴＳＷ１０１
〜ＴＳＷ１０４で接続すると共に、駆動節点を駆動する
ドライバＤＴ１〜ＤＴ５を各駆動節点に個別に設けたも
のである。
【００７８】図１０の昇圧回路の接続関係について説明
すると、ダイオードＤ１のアノード側は電源Ｖｃｃに接
続され、カソード側は節点Ｎ１を介してキャパシタＣＰ
１に接続され、第１のポンプ回路を構成する。ダイオー
ドＤ２のアノード側は節点Ｎ１に接続され、カソード側
は節点Ｎ２を介してキャパシタＣＰ２に接続され、第２
のポンプ回路を構成する。以下同様にダイオードＤ３，
Ｄ４，Ｄ５、キャパシタＣＰ３，ＣＰ４，ＣＰ５からな
る第３，第４，第５のポンプ回路が直列に複数段接続さ
れる。
すると、ダイオードＤ１のアノード側は電源Ｖｃｃに接
続され、カソード側は節点Ｎ１を介してキャパシタＣＰ
１に接続され、第１のポンプ回路を構成する。ダイオー
ドＤ２のアノード側は節点Ｎ１に接続され、カソード側
は節点Ｎ２を介してキャパシタＣＰ２に接続され、第２
のポンプ回路を構成する。以下同様にダイオードＤ３，
Ｄ４，Ｄ５、キャパシタＣＰ３，ＣＰ４，ＣＰ５からな
る第３，第４，第５のポンプ回路が直列に複数段接続さ
れる。
【００７９】各ポンプ回路のキャパシタＣＰ１〜ＣＰ５
の他端はそれぞれ各駆動節点ｎ１０１〜ｎ１０５に接続
される。そして、各駆動節点ｎ１０１〜ｎ１０５間が、
それぞれスイッチＴＳＷ１０１〜ＴＳＷ１０４により接
続される。各スイッチＴＳＷ１０１〜１０４のゲートに
はクロックφ２が共通に印加される。第１〜第５の各ポ
ンプ回路に接続される各駆動節点ｎ１０１〜ｎ１０５
は、節点駆動回路１０のドライバＤＴ１〜ＤＴ５の各出
力とそれぞれ接続さる。ドライバＤＴ１，ＤＴ３，ＤＴ
５は図６に示すクロックＣＫ１相当の信号を各個に出力
し、ドライバＤＴ２，ＤＴ４はクロックＣＫ２相当の信
号を各個に出力し、各駆動節点ｎ１０１〜ｎ１０５を駆
動する。
の他端はそれぞれ各駆動節点ｎ１０１〜ｎ１０５に接続
される。そして、各駆動節点ｎ１０１〜ｎ１０５間が、
それぞれスイッチＴＳＷ１０１〜ＴＳＷ１０４により接
続される。各スイッチＴＳＷ１０１〜１０４のゲートに
はクロックφ２が共通に印加される。第１〜第５の各ポ
ンプ回路に接続される各駆動節点ｎ１０１〜ｎ１０５
は、節点駆動回路１０のドライバＤＴ１〜ＤＴ５の各出
力とそれぞれ接続さる。ドライバＤＴ１，ＤＴ３，ＤＴ
５は図６に示すクロックＣＫ１相当の信号を各個に出力
し、ドライバＤＴ２，ＤＴ４はクロックＣＫ２相当の信
号を各個に出力し、各駆動節点ｎ１０１〜ｎ１０５を駆
動する。
【００８０】次に図１０の昇圧回路の動作を、上述の図
６のタイミングチャートを参照して説明する。なお、説
明の都合上、回路の電圧やキャパシタの容量及びクロッ
クのタイミング等は、図７と同様の条件で説明する。ま
た以下の動作説明では、過渡的な時点Ｔ５〜Ｔ８につい
て説明する。図６の時点Ｔ５で、節点駆動回路１０のク
ロックＣＫ１が４Ｖとなると、駆動節点ｎ１０１，ｎ１
０３，ｎ１０５は１．６Ｖから４Ｖに電圧が上昇する。
一方、クロックＣＫ２が０Ｖとなると、駆動節点ｎ１０
２，ｎ１０４は電圧が１．６Ｖから０Ｖに低下する。こ
れに伴って、節点Ｎ１，Ｎ３，Ｎ５の電圧は２．４Ｖ上
昇し、節点Ｎ２，Ｎ４の電圧は１．６Ｖ低下するが、そ
の電圧が前段より低いと、その直後に、電源Ｖｃｃまた
は各前段の節点から電荷が補充され、所定の電圧に落ち
つく。ここで、キャパシタＣＰ２，ＣＰ４に充電されて
いた１．６Ｖ、即ち２／５Ｖｃｃの電荷がドライバＤＴ
２，ＤＴ４を通して放電されるので、損失電荷量はＣ×
（２／５×Ｖｃｃ）×２、即ち４／５×Ｃ×Ｖ（クーロ
ン）である。
６のタイミングチャートを参照して説明する。なお、説
明の都合上、回路の電圧やキャパシタの容量及びクロッ
クのタイミング等は、図７と同様の条件で説明する。ま
た以下の動作説明では、過渡的な時点Ｔ５〜Ｔ８につい
て説明する。図６の時点Ｔ５で、節点駆動回路１０のク
ロックＣＫ１が４Ｖとなると、駆動節点ｎ１０１，ｎ１
０３，ｎ１０５は１．６Ｖから４Ｖに電圧が上昇する。
一方、クロックＣＫ２が０Ｖとなると、駆動節点ｎ１０
２，ｎ１０４は電圧が１．６Ｖから０Ｖに低下する。こ
れに伴って、節点Ｎ１，Ｎ３，Ｎ５の電圧は２．４Ｖ上
昇し、節点Ｎ２，Ｎ４の電圧は１．６Ｖ低下するが、そ
の電圧が前段より低いと、その直後に、電源Ｖｃｃまた
は各前段の節点から電荷が補充され、所定の電圧に落ち
つく。ここで、キャパシタＣＰ２，ＣＰ４に充電されて
いた１．６Ｖ、即ち２／５Ｖｃｃの電荷がドライバＤＴ
２，ＤＴ４を通して放電されるので、損失電荷量はＣ×
（２／５×Ｖｃｃ）×２、即ち４／５×Ｃ×Ｖ（クーロ
ン）である。
【００８１】この状態で時点Ｔ６になり、スイッチＴＳ
Ｗ１０１〜１０４が閉状態になると、キャパシタＣＰ
１，ＣＰ３，ＣＰ５の駆動節点ｎ１０１，ｎ１０３，ｎ
１０５側の電荷が、スイッチＴＳＷ１０１〜１０４を通
してキャパシタＣＰ２，ＣＰ４の駆動節点ｎ１０２，ｎ
１０４側へ移動し、各駆動節点ｎ１０１〜ｎ１０５はと
もに２．４Ｖ、即ち３／５×Ｖｃｃになる。ここでは電
荷の移動だけで、電荷の損失、即ち電力の消費は生じて
いない。これに伴って、節点Ｎ１，Ｎ３，Ｎ５の電圧は
２．４Ｖ分低下し、節点Ｎ２，Ｎ４の電圧は２．４Ｖ分
上昇するが、同様にして電荷が前段から後段に転送され
て、所定の電圧に落ちつく。
Ｗ１０１〜１０４が閉状態になると、キャパシタＣＰ
１，ＣＰ３，ＣＰ５の駆動節点ｎ１０１，ｎ１０３，ｎ
１０５側の電荷が、スイッチＴＳＷ１０１〜１０４を通
してキャパシタＣＰ２，ＣＰ４の駆動節点ｎ１０２，ｎ
１０４側へ移動し、各駆動節点ｎ１０１〜ｎ１０５はと
もに２．４Ｖ、即ち３／５×Ｖｃｃになる。ここでは電
荷の移動だけで、電荷の損失、即ち電力の消費は生じて
いない。これに伴って、節点Ｎ１，Ｎ３，Ｎ５の電圧は
２．４Ｖ分低下し、節点Ｎ２，Ｎ４の電圧は２．４Ｖ分
上昇するが、同様にして電荷が前段から後段に転送され
て、所定の電圧に落ちつく。
【００８２】次に時点Ｔ７で、クロックＣＫ１が０Ｖに
なると、キャパシタＣＰ１，ＣＰ３，ＣＰ５の駆動節点
側の２．４Ｖ、即ち３／５×Ｖｃｃの電荷がドライバＤ
Ｔ１，ＤＴ３，ＤＴ５を通して放電され、節点Ｎ１，Ｎ
３，Ｎ５は２．４Ｖ分低下する。一方、クロックＣＫ２
が４Ｖになると、キャパシタＣＰ２，ＣＰ４の駆動節点
ｎ１０２，ｎ１０４は２．４Ｖから４Ｖに充電され、節
点Ｎ２，Ｎ４の電圧レベルは１．６Ｖ上昇する。同様に
して電荷の転送が起こり、所定の電圧に落ちつく。従っ
て、出力電圧Ｖｏｅも上昇し、これを負荷キャパシタＣ
Ｌにより保持する。ここで、放電による損失電荷量はＣ
×（３／５×Ｖｃｃ）×３、即ち９／５×Ｃ×Ｖｃｃ
（クーロン）である。
なると、キャパシタＣＰ１，ＣＰ３，ＣＰ５の駆動節点
側の２．４Ｖ、即ち３／５×Ｖｃｃの電荷がドライバＤ
Ｔ１，ＤＴ３，ＤＴ５を通して放電され、節点Ｎ１，Ｎ
３，Ｎ５は２．４Ｖ分低下する。一方、クロックＣＫ２
が４Ｖになると、キャパシタＣＰ２，ＣＰ４の駆動節点
ｎ１０２，ｎ１０４は２．４Ｖから４Ｖに充電され、節
点Ｎ２，Ｎ４の電圧レベルは１．６Ｖ上昇する。同様に
して電荷の転送が起こり、所定の電圧に落ちつく。従っ
て、出力電圧Ｖｏｅも上昇し、これを負荷キャパシタＣ
Ｌにより保持する。ここで、放電による損失電荷量はＣ
×（３／５×Ｖｃｃ）×３、即ち９／５×Ｃ×Ｖｃｃ
（クーロン）である。
【００８３】この状態で時点Ｔ８になり、スイッチＴＳ
Ｗが導通状態になると、３個のキャパシタに充電されて
いた４Ｖの電荷が５個のキャパシタに配分されるので、
各駆動節点はともに１．６Ｖ、即ち４／５×Ｖｃｃにな
る。これに伴い、節点Ｎ１，Ｎ３，Ｎ５は電圧が１．６
Ｖ上昇し、節点Ｎ２，Ｎ４の電圧は２．４Ｖ低下する
が、電荷が配分されるので所定レベルに落ち着く。この
ようにして時点Ｔ５〜Ｔ８おける各動作により節点Ｎ２
〜Ｎ５の各電圧及び節点ＮＬの出力電圧Ｖｏｅがそれぞ
れ上昇する。そして、各節点Ｎ２〜Ｎ５，ＮＬの各キャ
パシタの電荷はそれぞれ各ダイオードＤ２〜Ｄ６によっ
て前段のポンプ回路側への逆流が阻止されることにより
その上昇電圧が保持される。そして、時点Ｔ９以降も、
時点Ｔ５〜Ｔ８と同様の動作を繰り返し、時点Ｔ５〜Ｔ
８の動作で保持されているその上昇電圧にクロック電圧
をさらに印加することで、最終的に節点ＮＬから電源電
圧Ｖｃｃの６倍の電圧を得ることができる。
Ｗが導通状態になると、３個のキャパシタに充電されて
いた４Ｖの電荷が５個のキャパシタに配分されるので、
各駆動節点はともに１．６Ｖ、即ち４／５×Ｖｃｃにな
る。これに伴い、節点Ｎ１，Ｎ３，Ｎ５は電圧が１．６
Ｖ上昇し、節点Ｎ２，Ｎ４の電圧は２．４Ｖ低下する
が、電荷が配分されるので所定レベルに落ち着く。この
ようにして時点Ｔ５〜Ｔ８おける各動作により節点Ｎ２
〜Ｎ５の各電圧及び節点ＮＬの出力電圧Ｖｏｅがそれぞ
れ上昇する。そして、各節点Ｎ２〜Ｎ５，ＮＬの各キャ
パシタの電荷はそれぞれ各ダイオードＤ２〜Ｄ６によっ
て前段のポンプ回路側への逆流が阻止されることにより
その上昇電圧が保持される。そして、時点Ｔ９以降も、
時点Ｔ５〜Ｔ８と同様の動作を繰り返し、時点Ｔ５〜Ｔ
８の動作で保持されているその上昇電圧にクロック電圧
をさらに印加することで、最終的に節点ＮＬから電源電
圧Ｖｃｃの６倍の電圧を得ることができる。
【００８４】図１０の昇圧回路では、１周期あたりの損
失電荷量は、（４／５＋９／５）×Ｃ×Ｖｃｃ、即ち１
３／５×Ｃ×Ｖｃｃ（クーロン）である。スイッチＴＳ
Ｗ１０１〜ＴＳＷ１０５を設けない場合、損失電荷量は
５×Ｃ×Ｖｃｃ（クーロン）であるのに比べ、損失電荷
量を５２％に低減できる。一般に、ポンプ回路の段数が
奇数段で構成され、その段数をＬとし、各ポンプ回路の
電荷を共通に再利用するとすると、１周期あたりの損失
電荷量は（Ｌ2 ＋１）／２Ｌ×Ｃ×Ｖｃｃ（クーロン）
で表される。また、電荷を再利用しない場合に比べ、損
失を（Ｌ2 ＋１）／２Ｌ2 に低減できる。本実施の形態
では、ポンプ回路が奇数段であっても、各駆動節点間に
スイッチを設けることで、各段の電荷を再利用すること
ができ、回路の消費電力の増加を一層抑えることができ
る。さらに、各駆動節点とスイッチとを接続するための
配線が最短となることから、ノイズの発生を抑えること
ができ、回路のレイアウト設計が容易になるという利点
を有する。
失電荷量は、（４／５＋９／５）×Ｃ×Ｖｃｃ、即ち１
３／５×Ｃ×Ｖｃｃ（クーロン）である。スイッチＴＳ
Ｗ１０１〜ＴＳＷ１０５を設けない場合、損失電荷量は
５×Ｃ×Ｖｃｃ（クーロン）であるのに比べ、損失電荷
量を５２％に低減できる。一般に、ポンプ回路の段数が
奇数段で構成され、その段数をＬとし、各ポンプ回路の
電荷を共通に再利用するとすると、１周期あたりの損失
電荷量は（Ｌ2 ＋１）／２Ｌ×Ｃ×Ｖｃｃ（クーロン）
で表される。また、電荷を再利用しない場合に比べ、損
失を（Ｌ2 ＋１）／２Ｌ2 に低減できる。本実施の形態
では、ポンプ回路が奇数段であっても、各駆動節点間に
スイッチを設けることで、各段の電荷を再利用すること
ができ、回路の消費電力の増加を一層抑えることができ
る。さらに、各駆動節点とスイッチとを接続するための
配線が最短となることから、ノイズの発生を抑えること
ができ、回路のレイアウト設計が容易になるという利点
を有する。
【００８５】次に、図１１は本昇圧回路の第６の実施の
形態を示す回路図である。図１１の昇圧回路は、図９と
同様に、ポンプ回路を５段（奇数段）接続した例であ
り、各ポンプ回路の各駆動節点毎にスイッチＴＳＷの一
端を接続し、他端を共通に接続したものである。
形態を示す回路図である。図１１の昇圧回路は、図９と
同様に、ポンプ回路を５段（奇数段）接続した例であ
り、各ポンプ回路の各駆動節点毎にスイッチＴＳＷの一
端を接続し、他端を共通に接続したものである。
【００８６】図１１の昇圧回路の接続関係について説明
すると、ダイオードＤ１のアノード側は電源Ｖｃｃに接
続され、カソード側は節点Ｎ１を介してキャパシタＣＰ
１に接続され、第１のポンプ回路を構成する。ダイオー
ドＤ２のアノード側は節点Ｎ１に接続され、カソード側
は節点Ｎ２を介してキャパシタＣＰ２に接続され、第２
のポンプ回路を構成する。以下同様にダイオードＤ３，
Ｄ４，Ｄ５、キャパシタＣＰ３，ＣＰ４，ＣＰ５からな
る第３，第４，第５のポンプ回路が直列に複数段接続さ
れる。
すると、ダイオードＤ１のアノード側は電源Ｖｃｃに接
続され、カソード側は節点Ｎ１を介してキャパシタＣＰ
１に接続され、第１のポンプ回路を構成する。ダイオー
ドＤ２のアノード側は節点Ｎ１に接続され、カソード側
は節点Ｎ２を介してキャパシタＣＰ２に接続され、第２
のポンプ回路を構成する。以下同様にダイオードＤ３，
Ｄ４，Ｄ５、キャパシタＣＰ３，ＣＰ４，ＣＰ５からな
る第３，第４，第５のポンプ回路が直列に複数段接続さ
れる。
【００８７】各ポンプ回路のキャパシタＣＰ１〜ＣＰ５
の他端はそれぞれ各駆動節点ｎ１１１〜ｎ１１５に接続
される。そして、各駆動節点ｎ１１１〜ｎ１１５に、各
スイッチＴＳＷ１１１〜ＴＳＷ１１５の一端が接続さ
れ、各スイッチＴＳＷ１１１〜ＴＳＷ１１５の他端は共
通に接続される。また、各スイッチＴＳＷ１１１〜１１
５のゲートにはクロックφ２が共通に印加される。ま
た、各駆動節点ｎ１１１〜ｎ１１５は、節点駆動回路１
０のドライバＤＴ１〜ＤＴ５の各出力とそれぞれ接続さ
れる。そして、各ドライバＤＴ１，ＤＴ３，ＤＴ５は図
６に示すクロックＣＫ１に相当する信号を出力し、各駆
動節点ｎ１１１，ｎ１１３，ｎ１１５を駆動する。ま
た、各ドライバＤＴ２，ＤＴ４は図６に示すクロックＣ
Ｋ２に相当する信号を出力し、各駆動節点ｎ１１２，ｎ
１１４を駆動する。
の他端はそれぞれ各駆動節点ｎ１１１〜ｎ１１５に接続
される。そして、各駆動節点ｎ１１１〜ｎ１１５に、各
スイッチＴＳＷ１１１〜ＴＳＷ１１５の一端が接続さ
れ、各スイッチＴＳＷ１１１〜ＴＳＷ１１５の他端は共
通に接続される。また、各スイッチＴＳＷ１１１〜１１
５のゲートにはクロックφ２が共通に印加される。ま
た、各駆動節点ｎ１１１〜ｎ１１５は、節点駆動回路１
０のドライバＤＴ１〜ＤＴ５の各出力とそれぞれ接続さ
れる。そして、各ドライバＤＴ１，ＤＴ３，ＤＴ５は図
６に示すクロックＣＫ１に相当する信号を出力し、各駆
動節点ｎ１１１，ｎ１１３，ｎ１１５を駆動する。ま
た、各ドライバＤＴ２，ＤＴ４は図６に示すクロックＣ
Ｋ２に相当する信号を出力し、各駆動節点ｎ１１２，ｎ
１１４を駆動する。
【００８８】次に図１１の昇圧回路の動作を、図６のタ
イミングチャートを参照して説明する。なお、説明の都
合上、回路の電圧やキャパシタの容量及びクロックのタ
イミング等は、図７と同様の条件で説明する。また、以
下の動作説明では、過渡的な時点Ｔ５〜Ｔ８について説
明する。図６の時点Ｔ５で、節点駆動回路１０のクロッ
クＣＫ１が４Ｖになると、駆動節点ｎ１１１，ｎ１１
３，ｎ１１５は１．６Ｖから４Ｖになり、節点Ｎ１，Ｎ
３，Ｎ５は２．４Ｖが加算されて上昇する。一方、クロ
ックＣＫ２が０Ｖになると、駆動節点ｎ１１２，ｎ１１
４は１．６Ｖから０Ｖになり、節点Ｎ２，Ｎ４は１．６
Ｖ低下する。そして、その直後に、各節点の電圧が各前
段の電圧より低いと、電源Ｖｃｃや前段のキャパシタか
ら電荷が移動して、所定の電圧に収束する。ここで、キ
ャパシタＣＰ２，ＣＰ４の駆動節点ｎ１１２，ｎ１１４
側に充電されていた１．６Ｖ、即ち２／５Ｖｃｃの電荷
がドライバＤＴ２，ＤＴ４を通して放電されるので、損
失電荷量はＣ×（２／５×Ｖｃｃ）×２、即ち４／５×
Ｃ×Ｖ（クーロン）である。
イミングチャートを参照して説明する。なお、説明の都
合上、回路の電圧やキャパシタの容量及びクロックのタ
イミング等は、図７と同様の条件で説明する。また、以
下の動作説明では、過渡的な時点Ｔ５〜Ｔ８について説
明する。図６の時点Ｔ５で、節点駆動回路１０のクロッ
クＣＫ１が４Ｖになると、駆動節点ｎ１１１，ｎ１１
３，ｎ１１５は１．６Ｖから４Ｖになり、節点Ｎ１，Ｎ
３，Ｎ５は２．４Ｖが加算されて上昇する。一方、クロ
ックＣＫ２が０Ｖになると、駆動節点ｎ１１２，ｎ１１
４は１．６Ｖから０Ｖになり、節点Ｎ２，Ｎ４は１．６
Ｖ低下する。そして、その直後に、各節点の電圧が各前
段の電圧より低いと、電源Ｖｃｃや前段のキャパシタか
ら電荷が移動して、所定の電圧に収束する。ここで、キ
ャパシタＣＰ２，ＣＰ４の駆動節点ｎ１１２，ｎ１１４
側に充電されていた１．６Ｖ、即ち２／５Ｖｃｃの電荷
がドライバＤＴ２，ＤＴ４を通して放電されるので、損
失電荷量はＣ×（２／５×Ｖｃｃ）×２、即ち４／５×
Ｃ×Ｖ（クーロン）である。
【００８９】この状態で時点Ｔ６になり、スイッチＴＳ
Ｗ１１１〜１１５が閉状態になると、キャパシタＣＰ
１，ＣＰ３，ＣＰ５の電荷が、スイッチＴＳＷ１１１〜
１１５を通してキャパシタＣＰ２，ＣＰ４の駆動節点ｎ
１１２，ｎ１１４側へ移動し、各駆動節点ｎ１１１〜ｎ
１１５はともに２．４Ｖになる。ここでは電荷の移動だ
けで、電荷の損失、即ち電力の消費は生じていない。こ
れに伴って、節点Ｎ１，Ｎ３，Ｎ５の電圧は１．６Ｖ分
低下し、節点Ｎ２，Ｎ４の電圧は２．４Ｖ上昇するが、
後段の方が低いと、電荷が移動し、所定の電圧に収束す
る。
Ｗ１１１〜１１５が閉状態になると、キャパシタＣＰ
１，ＣＰ３，ＣＰ５の電荷が、スイッチＴＳＷ１１１〜
１１５を通してキャパシタＣＰ２，ＣＰ４の駆動節点ｎ
１１２，ｎ１１４側へ移動し、各駆動節点ｎ１１１〜ｎ
１１５はともに２．４Ｖになる。ここでは電荷の移動だ
けで、電荷の損失、即ち電力の消費は生じていない。こ
れに伴って、節点Ｎ１，Ｎ３，Ｎ５の電圧は１．６Ｖ分
低下し、節点Ｎ２，Ｎ４の電圧は２．４Ｖ上昇するが、
後段の方が低いと、電荷が移動し、所定の電圧に収束す
る。
【００９０】次に時点Ｔ７で、クロックＣＫ１が０Ｖに
なると、キャパシタＣＰ１，ＣＰ３，ＣＰ５の駆動節点
側の２．４Ｖの電荷がドライバＤＴ１，ＤＴ３，ＤＴ５
を通して放電され、節点Ｎ１，Ｎ３，Ｎ５は２．４Ｖ分
低下する。一方、クロックＣＫ２が４Ｖになると、キャ
パシタＣＰ２，ＣＰ４の駆動節点は２．４Ｖから４Ｖに
充電され、節点Ｎ２，Ｎ４の電圧レベルは１．６Ｖ上昇
する。その後、後段の方の電圧が低いと、電荷が移動
し、所定の電圧に収束する。従って、出力電圧Ｖｏｆも
上昇し、これを負荷キャパシタＣＬにより保持する。こ
こで、放電による損失電荷量はＣ×（３／５×Ｖｃｃ）
×３、即ち９／５×Ｃ×Ｖｃｃ（クーロン）である。
なると、キャパシタＣＰ１，ＣＰ３，ＣＰ５の駆動節点
側の２．４Ｖの電荷がドライバＤＴ１，ＤＴ３，ＤＴ５
を通して放電され、節点Ｎ１，Ｎ３，Ｎ５は２．４Ｖ分
低下する。一方、クロックＣＫ２が４Ｖになると、キャ
パシタＣＰ２，ＣＰ４の駆動節点は２．４Ｖから４Ｖに
充電され、節点Ｎ２，Ｎ４の電圧レベルは１．６Ｖ上昇
する。その後、後段の方の電圧が低いと、電荷が移動
し、所定の電圧に収束する。従って、出力電圧Ｖｏｆも
上昇し、これを負荷キャパシタＣＬにより保持する。こ
こで、放電による損失電荷量はＣ×（３／５×Ｖｃｃ）
×３、即ち９／５×Ｃ×Ｖｃｃ（クーロン）である。
【００９１】この状態で時点Ｔ８になり、スイッチＴＳ
Ｗ１１１〜ＴＳＷ１１５が導通状態になると、キャパシ
タＣＰ２，ＣＰ４の駆動節点ｎ１１２，ｎ１１４側に充
電された４Ｖの電荷が、キャパシタＣＰ１〜ＣＰ５に配
分されるので、各駆動節点ｎ１１１〜ｎ１１５はともに
１．６Ｖになる。そして、節点Ｎ１，Ｎ３，Ｎ５は１．
６Ｖ分の電荷が充電され、電圧が上昇し、節点Ｎ２，Ｎ
４は２．４Ｖ低下するが、後段の電圧が低いと、電荷が
配分されるので所定レベルに落ち着く。このようにし
て、時点Ｔ５〜Ｔ８おける各動作により出力電圧Ｖｏｆ
が上昇し、上昇した電圧は負荷キャパシタＣＬにより保
持される。そして、時点Ｔ９以降も、時点Ｔ５〜Ｔ８と
同様の動作を繰り返し、時点Ｔ５〜Ｔ８の動作で既に各
節点Ｎ２〜Ｎ４及びＮＬに保持されている電圧にクロッ
ク電圧がさらに印加されることにより最終的に電源電圧
Ｖｃｃの６倍の電圧を得ることができる。
Ｗ１１１〜ＴＳＷ１１５が導通状態になると、キャパシ
タＣＰ２，ＣＰ４の駆動節点ｎ１１２，ｎ１１４側に充
電された４Ｖの電荷が、キャパシタＣＰ１〜ＣＰ５に配
分されるので、各駆動節点ｎ１１１〜ｎ１１５はともに
１．６Ｖになる。そして、節点Ｎ１，Ｎ３，Ｎ５は１．
６Ｖ分の電荷が充電され、電圧が上昇し、節点Ｎ２，Ｎ
４は２．４Ｖ低下するが、後段の電圧が低いと、電荷が
配分されるので所定レベルに落ち着く。このようにし
て、時点Ｔ５〜Ｔ８おける各動作により出力電圧Ｖｏｆ
が上昇し、上昇した電圧は負荷キャパシタＣＬにより保
持される。そして、時点Ｔ９以降も、時点Ｔ５〜Ｔ８と
同様の動作を繰り返し、時点Ｔ５〜Ｔ８の動作で既に各
節点Ｎ２〜Ｎ４及びＮＬに保持されている電圧にクロッ
ク電圧がさらに印加されることにより最終的に電源電圧
Ｖｃｃの６倍の電圧を得ることができる。
【００９２】図１１の昇圧回路では、図１０の昇圧回路
と同様、１周期あたりの損失電荷量は、（４／５＋９／
５）×Ｃ×Ｖｃｃ、即ち１３／５×Ｃ×Ｖｃｃ（クーロ
ン）である。スイッチＴＳＷ１１１〜ＴＳＷ１１５を設
けない場合、損失電荷量は５×Ｃ×Ｖｃｃ（クーロン）
であるのに比べ、損失電荷量を５２％に低減できる。こ
の図１１の回路の各ドライバＤＴ１〜ＤＴ５もその出力
レベルの切替時にはその出力端を一時的にフローティン
グ状態にする機能を有し、この出力端のフローティング
状態のときに各スイッチＴＳＷ１１１〜１１５を導通し
て各ドライバＤＴ１〜ＤＴ５の出力端を短絡する。した
がって、キャパシタＣＰの放電電荷を充電電荷として再
利用できることから消費電力を低減でき、かつ図１０に
示す第５の実施の形態の回路に比較してキャパシタＣＰ
間の電荷転送が速やかに行われるという利点を有する。
また、１つのスイッチＴＳＷ（トランジスタ）に流れる
電荷量が少なくなるので、トランジスタのサイズを小さ
くできる。さらに、ポンプ回路の配置に依存することな
くスイッチＴＳＷを配置することができるので、マスク
レイアウト設計の自由度が増すとともに、奇数段のポン
プ回路にも有効的に適用できる。
と同様、１周期あたりの損失電荷量は、（４／５＋９／
５）×Ｃ×Ｖｃｃ、即ち１３／５×Ｃ×Ｖｃｃ（クーロ
ン）である。スイッチＴＳＷ１１１〜ＴＳＷ１１５を設
けない場合、損失電荷量は５×Ｃ×Ｖｃｃ（クーロン）
であるのに比べ、損失電荷量を５２％に低減できる。こ
の図１１の回路の各ドライバＤＴ１〜ＤＴ５もその出力
レベルの切替時にはその出力端を一時的にフローティン
グ状態にする機能を有し、この出力端のフローティング
状態のときに各スイッチＴＳＷ１１１〜１１５を導通し
て各ドライバＤＴ１〜ＤＴ５の出力端を短絡する。した
がって、キャパシタＣＰの放電電荷を充電電荷として再
利用できることから消費電力を低減でき、かつ図１０に
示す第５の実施の形態の回路に比較してキャパシタＣＰ
間の電荷転送が速やかに行われるという利点を有する。
また、１つのスイッチＴＳＷ（トランジスタ）に流れる
電荷量が少なくなるので、トランジスタのサイズを小さ
くできる。さらに、ポンプ回路の配置に依存することな
くスイッチＴＳＷを配置することができるので、マスク
レイアウト設計の自由度が増すとともに、奇数段のポン
プ回路にも有効的に適用できる。
【００９３】次に、図１２は本昇圧回路の第７の実施の
形態を示す回路図であり、図１３はその回路の各部の動
作タイミングを示すタイミングチャートである。図１２
の昇圧回路は、図７の回路例と同様、ポンプ回路を４段
（偶数段）接続し、駆動節点の一方を電源電圧で充電
し、この電荷を利用して駆動節点の他方を駆動するよう
にしたものである。図１２の昇圧回路の接続関係につい
て説明すると、ダイオードＤ１のアノード側は電源Ｖｃ
ｃに接続され、カソード側は節点Ｎ１を介してキャパシ
タＣＰ１に接続され、第１のポンプ回路を構成する。ダ
イオードＤ２のアノード側は節点Ｎ１に接続され、カソ
ード側は節点Ｎ２を介してキャパシタＣＰ２に接続さ
れ、第２のポンプ回路を構成する。以下同様にダイオー
ドＤ３，Ｄ４、キャパシタＣＰ３，ＣＰ４からなる第
３，第４のポンプ回路が直列に複数段接続される。
形態を示す回路図であり、図１３はその回路の各部の動
作タイミングを示すタイミングチャートである。図１２
の昇圧回路は、図７の回路例と同様、ポンプ回路を４段
（偶数段）接続し、駆動節点の一方を電源電圧で充電
し、この電荷を利用して駆動節点の他方を駆動するよう
にしたものである。図１２の昇圧回路の接続関係につい
て説明すると、ダイオードＤ１のアノード側は電源Ｖｃ
ｃに接続され、カソード側は節点Ｎ１を介してキャパシ
タＣＰ１に接続され、第１のポンプ回路を構成する。ダ
イオードＤ２のアノード側は節点Ｎ１に接続され、カソ
ード側は節点Ｎ２を介してキャパシタＣＰ２に接続さ
れ、第２のポンプ回路を構成する。以下同様にダイオー
ドＤ３，Ｄ４、キャパシタＣＰ３，ＣＰ４からなる第
３，第４のポンプ回路が直列に複数段接続される。
【００９４】一方、第１のポンプ回路から数えて奇数段
目のキャパシタＣＰ１，ＣＰ３の他端は駆動節点ｎ１２
１に接続され、第１のポンプ回路から数えて偶数段目の
キャパシタＣＰ２，ＣＰ４の他端は駆動節点ｎ１２２に
接続される。各駆動節点ｎ１２１、ｎ１２２にはスイッ
チＴＳＷ１２１の両端が接続され、スイッチＴＳＷ１２
１の制御端子にはクロックφ１２２が印加される。ま
た、節点駆動回路１０はｐ型トランジスタＭＯＳ３１
と、ｎ型トランジスタＭＯＳ３２とで構成され、トラン
ジスタＭＯＳ３１のソースは電源Ｖｃｃに接続され、ド
レインは駆動節点ｎ１２１に、ゲートは制御信号／φ１
２１に接続される。また、トランジスタもＳ３２のドレ
インは駆動節点ｎ１２２に、ソースは接地ＧＮＤに、ゲ
ートは制御信号φ１２１に接続される。
目のキャパシタＣＰ１，ＣＰ３の他端は駆動節点ｎ１２
１に接続され、第１のポンプ回路から数えて偶数段目の
キャパシタＣＰ２，ＣＰ４の他端は駆動節点ｎ１２２に
接続される。各駆動節点ｎ１２１、ｎ１２２にはスイッ
チＴＳＷ１２１の両端が接続され、スイッチＴＳＷ１２
１の制御端子にはクロックφ１２２が印加される。ま
た、節点駆動回路１０はｐ型トランジスタＭＯＳ３１
と、ｎ型トランジスタＭＯＳ３２とで構成され、トラン
ジスタＭＯＳ３１のソースは電源Ｖｃｃに接続され、ド
レインは駆動節点ｎ１２１に、ゲートは制御信号／φ１
２１に接続される。また、トランジスタもＳ３２のドレ
インは駆動節点ｎ１２２に、ソースは接地ＧＮＤに、ゲ
ートは制御信号φ１２１に接続される。
【００９５】次に図１２の昇圧回路の動作を図１３のタ
イミングチャートを参照して説明する。なお、説明の都
合上、回路の電圧やキャパシタの容量等は、図７と同様
の条件で説明する。図１３で、制御信号φ１２１は／φ
１２１と同一周波数で、逆位相である。制御信号φ１２
２は、制御信号φ１２１と同一周波数であるが、制御信
号φ１２１がＬレベルで、かつ／φ１２１がＨレベルの
期間内でＨレベルになる。図１３の時点Ｔ１３０では制
御信号φ１２１及び／φ１２１がそれぞれ、Ｌレベル及
びＨレベルとなっている（図１３（ａ），（ｂ））の
で、トランジスタＭＯＳ３１，３２はともにオフし、駆
動節点ｎ１２１，１２２は中間電位の２Ｖとなってい
る。ここで、制御信号φ１２２がＬレベルになる（図１
３（ｃ））ことにより、スイッチＴＳＷ１２１はオフす
る。
イミングチャートを参照して説明する。なお、説明の都
合上、回路の電圧やキャパシタの容量等は、図７と同様
の条件で説明する。図１３で、制御信号φ１２１は／φ
１２１と同一周波数で、逆位相である。制御信号φ１２
２は、制御信号φ１２１と同一周波数であるが、制御信
号φ１２１がＬレベルで、かつ／φ１２１がＨレベルの
期間内でＨレベルになる。図１３の時点Ｔ１３０では制
御信号φ１２１及び／φ１２１がそれぞれ、Ｌレベル及
びＨレベルとなっている（図１３（ａ），（ｂ））の
で、トランジスタＭＯＳ３１，３２はともにオフし、駆
動節点ｎ１２１，１２２は中間電位の２Ｖとなってい
る。ここで、制御信号φ１２２がＬレベルになる（図１
３（ｃ））ことにより、スイッチＴＳＷ１２１はオフす
る。
【００９６】時点Ｔ１３１で、制御信号φ１２１及び／
φ１２１がそれぞれ、Ｈレベル及びＬレベルとなる（図
１３（ａ），（ｂ））と、トランジスタＭＯＳ３１，３
２はともにオンし、駆動節点ｎ１２１は４Ｖ、駆動節点
ｎ１２２は０Ｖとなり、節点Ｎ１，Ｎ３は２Ｖが加算さ
れ、節点Ｎ２，Ｎ４は２Ｖが減算される。そして、その
直後に、節点Ｎ１〜Ｎ４の電荷は後段の電圧が低いと、
後段の節点側へ移動し、出力電圧Ｖｏｇを上昇させ、負
荷キャパシタＣＬによりこの電圧を保持する。この状態
で制御信号φ１２１及び／φ１２１をそれぞれ、Ｌレベ
ル及びＨレベルとし、各ドライバをオフしても駆動節点
ｎ１２１，１２２の電圧レベルは保持されている。ここ
では後述のようにＣ×Ｖｃｃ（クーロン）の電荷が損失
する。
φ１２１がそれぞれ、Ｈレベル及びＬレベルとなる（図
１３（ａ），（ｂ））と、トランジスタＭＯＳ３１，３
２はともにオンし、駆動節点ｎ１２１は４Ｖ、駆動節点
ｎ１２２は０Ｖとなり、節点Ｎ１，Ｎ３は２Ｖが加算さ
れ、節点Ｎ２，Ｎ４は２Ｖが減算される。そして、その
直後に、節点Ｎ１〜Ｎ４の電荷は後段の電圧が低いと、
後段の節点側へ移動し、出力電圧Ｖｏｇを上昇させ、負
荷キャパシタＣＬによりこの電圧を保持する。この状態
で制御信号φ１２１及び／φ１２１をそれぞれ、Ｌレベ
ル及びＨレベルとし、各ドライバをオフしても駆動節点
ｎ１２１，１２２の電圧レベルは保持されている。ここ
では後述のようにＣ×Ｖｃｃ（クーロン）の電荷が損失
する。
【００９７】時点Ｔ１３２になり、制御信号φ１２２が
Ｈレベルになると、スイッチＴＳＷ１２１が閉状態にな
り、キャパシタＣＰ１，ＣＰ３の駆動節点ｎ１２１側の
電荷がスイッチＴＳＷ１２１を通して駆動節点ｎ１２２
側へ移動し、各駆動節点ｎ１２１，ｎ１２２はともに２
Ｖになる。ここでは、電荷の移動だけで、電荷の損失、
即ち電力の消費は生じていない。これに伴って、節点Ｎ
１，Ｎ３の電圧は２Ｖ分の電荷が放電され低下し、節点
Ｎ２，Ｎ４の電圧は２Ｖ上昇するが、各後段の電圧が低
いと、各節点の電圧は電源Ｖｃｃや前段からダイオード
を通して充電されるので、Ｖｃｃレベル４Ｖ以上の電圧
に落ち着く。従って、出力電圧Ｖｏｇも上昇し、負荷キ
ャパシタＣＬによりその電圧を保持する。ここで、制御
信号φ１２２をＬレベルとしスイッチＴＳＷ１２１をオ
フしても、駆動節点ｎ１２１，１２２の電圧レベルは保
持されている。
Ｈレベルになると、スイッチＴＳＷ１２１が閉状態にな
り、キャパシタＣＰ１，ＣＰ３の駆動節点ｎ１２１側の
電荷がスイッチＴＳＷ１２１を通して駆動節点ｎ１２２
側へ移動し、各駆動節点ｎ１２１，ｎ１２２はともに２
Ｖになる。ここでは、電荷の移動だけで、電荷の損失、
即ち電力の消費は生じていない。これに伴って、節点Ｎ
１，Ｎ３の電圧は２Ｖ分の電荷が放電され低下し、節点
Ｎ２，Ｎ４の電圧は２Ｖ上昇するが、各後段の電圧が低
いと、各節点の電圧は電源Ｖｃｃや前段からダイオード
を通して充電されるので、Ｖｃｃレベル４Ｖ以上の電圧
に落ち着く。従って、出力電圧Ｖｏｇも上昇し、負荷キ
ャパシタＣＬによりその電圧を保持する。ここで、制御
信号φ１２２をＬレベルとしスイッチＴＳＷ１２１をオ
フしても、駆動節点ｎ１２１，１２２の電圧レベルは保
持されている。
【００９８】次の周期の時点Ｔ１３３で、制御信号φ１
及び／φ１を再びそれぞれ、Ｈレベル及びＬレベルと
し、各トランジスタをオンすると、駆動節点ｎ１２１は
４Ｖ、駆動節点ｎ１２２は０Ｖとなり、キャパシタＣＰ
２，ＣＰ４に充電されていた２Ｖ相当の電荷がトランジ
スタＭＯＳ３２を通して放電されるので、損失電荷量は
Ｃ×Ｖｃｃ／２×２、即ちＣ×Ｖｃｃ（クーロン）であ
る。本実施の形態では、１周期に１回しか放電されない
ので、１周期あたりの損失電荷量もＣ×Ｖｃｃ（クーロ
ン）である。一般に、ポンプ回路の段数がＪ段で構成さ
れ、一方の駆動節点を電源電圧に充電して昇圧したの
ち、この電荷を他方の駆動節点に移動して再利用すると
すると、１周期あたりの損失電荷量は（Ｊ／２）×Ｃ×
Ｖｃｃ／２、即ち、Ｊ×Ｃ×Ｖｃｃ／４（クーロン）で
表される。また、昇圧電圧は（Ｊ＋１）×Ｖｃｃ／２で
表されるので、単位昇圧倍率あたりの損失電荷量は、
｛Ｊ／２（Ｊ＋１）｝×Ｃ×Ｖｃｃ（クーロン）で表さ
れる。本実施の形態では、２つのトランジスタで構成し
た簡単な節点駆動回路で、電源電圧の２．５倍の出力電
圧が得られ、しかも、単位昇圧倍率あたりの電荷損失量
は従来例１に比べて半減できる。
及び／φ１を再びそれぞれ、Ｈレベル及びＬレベルと
し、各トランジスタをオンすると、駆動節点ｎ１２１は
４Ｖ、駆動節点ｎ１２２は０Ｖとなり、キャパシタＣＰ
２，ＣＰ４に充電されていた２Ｖ相当の電荷がトランジ
スタＭＯＳ３２を通して放電されるので、損失電荷量は
Ｃ×Ｖｃｃ／２×２、即ちＣ×Ｖｃｃ（クーロン）であ
る。本実施の形態では、１周期に１回しか放電されない
ので、１周期あたりの損失電荷量もＣ×Ｖｃｃ（クーロ
ン）である。一般に、ポンプ回路の段数がＪ段で構成さ
れ、一方の駆動節点を電源電圧に充電して昇圧したの
ち、この電荷を他方の駆動節点に移動して再利用すると
すると、１周期あたりの損失電荷量は（Ｊ／２）×Ｃ×
Ｖｃｃ／２、即ち、Ｊ×Ｃ×Ｖｃｃ／４（クーロン）で
表される。また、昇圧電圧は（Ｊ＋１）×Ｖｃｃ／２で
表されるので、単位昇圧倍率あたりの損失電荷量は、
｛Ｊ／２（Ｊ＋１）｝×Ｃ×Ｖｃｃ（クーロン）で表さ
れる。本実施の形態では、２つのトランジスタで構成し
た簡単な節点駆動回路で、電源電圧の２．５倍の出力電
圧が得られ、しかも、単位昇圧倍率あたりの電荷損失量
は従来例１に比べて半減できる。
【００９９】次に、図１４は本昇圧回路の第８の実施の
形態を示す回路図である。図１４の回路例は、図１２に
示す昇圧回路の変形例であり、ポンプ回路を４段（偶数
段）接続し、図１２に示す節点駆動回路を２組設け、各
駆動節点間にスイッチを設けたものである。図１４の昇
圧回路の接続関係について説明すると、ダイオードＤ１
のアノード側は電源Ｖｃｃに接続され、カソード側は節
点Ｎ１を介してキャパシタＣＰ１に接続され、第１のポ
ンプ回路を構成する。ダイオードＤ２のアノード側は節
点Ｎ１に接続され、カソード側は節点Ｎ２を介してキャ
パシタＣＰ２に接続され、第２のポンプ回路を構成す
る。以下同様にダイオードＤ３，Ｄ４、キャパシタＣＰ
３，ＣＰ４からなる第３，第４のポンプ回路が直列に複
数段接続される。
形態を示す回路図である。図１４の回路例は、図１２に
示す昇圧回路の変形例であり、ポンプ回路を４段（偶数
段）接続し、図１２に示す節点駆動回路を２組設け、各
駆動節点間にスイッチを設けたものである。図１４の昇
圧回路の接続関係について説明すると、ダイオードＤ１
のアノード側は電源Ｖｃｃに接続され、カソード側は節
点Ｎ１を介してキャパシタＣＰ１に接続され、第１のポ
ンプ回路を構成する。ダイオードＤ２のアノード側は節
点Ｎ１に接続され、カソード側は節点Ｎ２を介してキャ
パシタＣＰ２に接続され、第２のポンプ回路を構成す
る。以下同様にダイオードＤ３，Ｄ４、キャパシタＣＰ
３，ＣＰ４からなる第３，第４のポンプ回路が直列に複
数段接続される。
【０１００】一方、キャパシタＣＰ１〜ＣＰ４の他端は
駆動節点ｎ１４１〜ｎ１４４にそれぞれ接続される。ま
た、ｐ型トランジスタＭＯＳ３１，ＭＯＳ３３のドレイ
ンは駆動節点ｎ１４１，ｎ１４３に、ソースは電源Ｖｃ
ｃに、ゲートは図１３に示す制御信号／φ１２１にそれ
ぞれ接続され、ｎ型トランジスタＭＯＳ３２，ＭＯＳ３
４のドレインを駆動節点ｎ１４２，ｎ１４４に、ソース
は接地ＧＮＤに、ゲートは図１３に示す制御信号φ１２
１にそれぞれ接続される。そして各駆動節点ｎ１４１，
ｎ１４２間をスイッチＴＳＷ１４１により接続し、かつ
各駆動節点ｎ１４３，ｎ１４４間をスイッチＴＳＷ１４
２により接続する。ここで、各スイッチ及び各ドライバ
を、図１３（ａ）〜（ｃ）のようなタイミングを発生す
る制御信号で制御することで、図１３（ｄ）に示すよう
に各駆動節点の電位を変動させることができる。ここ
で、ｎ１４１，ｎ１４３はｎ１２１に相当し、ｎ１４
２，ｎ１４４はｎ１２２に相当する。
駆動節点ｎ１４１〜ｎ１４４にそれぞれ接続される。ま
た、ｐ型トランジスタＭＯＳ３１，ＭＯＳ３３のドレイ
ンは駆動節点ｎ１４１，ｎ１４３に、ソースは電源Ｖｃ
ｃに、ゲートは図１３に示す制御信号／φ１２１にそれ
ぞれ接続され、ｎ型トランジスタＭＯＳ３２，ＭＯＳ３
４のドレインを駆動節点ｎ１４２，ｎ１４４に、ソース
は接地ＧＮＤに、ゲートは図１３に示す制御信号φ１２
１にそれぞれ接続される。そして各駆動節点ｎ１４１，
ｎ１４２間をスイッチＴＳＷ１４１により接続し、かつ
各駆動節点ｎ１４３，ｎ１４４間をスイッチＴＳＷ１４
２により接続する。ここで、各スイッチ及び各ドライバ
を、図１３（ａ）〜（ｃ）のようなタイミングを発生す
る制御信号で制御することで、図１３（ｄ）に示すよう
に各駆動節点の電位を変動させることができる。ここ
で、ｎ１４１，ｎ１４３はｎ１２１に相当し、ｎ１４
２，ｎ１４４はｎ１２２に相当する。
【０１０１】次に図１４の昇圧回路の動作を図１３のタ
イミングチャートを参照して説明する。なお、説明の都
合上、回路の電圧やキャパシタの容量等は、図７および
図１３と同様の条件で説明する。図１３の時点Ｔ１３０
では制御信号φ１２１及び／φ１２１がそれぞれ、Ｌレ
ベル及びＨレベルとなっている（図１３（ａ），
（ｂ））ことにより各ドライバはともにオフし、駆動節
点ｎ１４１〜ｎ１４４は中間電位の２Ｖとなっている。
ここで、制御信号φ１２２がＬレベルになる（図１３
（ｃ））ことにより、スイッチＴＳＷ１４１，１４２は
オフする。
イミングチャートを参照して説明する。なお、説明の都
合上、回路の電圧やキャパシタの容量等は、図７および
図１３と同様の条件で説明する。図１３の時点Ｔ１３０
では制御信号φ１２１及び／φ１２１がそれぞれ、Ｌレ
ベル及びＨレベルとなっている（図１３（ａ），
（ｂ））ことにより各ドライバはともにオフし、駆動節
点ｎ１４１〜ｎ１４４は中間電位の２Ｖとなっている。
ここで、制御信号φ１２２がＬレベルになる（図１３
（ｃ））ことにより、スイッチＴＳＷ１４１，１４２は
オフする。
【０１０２】時点Ｔ１３１で、制御信号φ１２１及び／
φ１２１がそれぞれ、Ｈレベル及びＬレベルとなる（図
１３（ａ），（ｂ））と、各トランジスタＭＯＳ３１〜
ＭＯＳ３４はともにオンし、駆動節点ｎ１４１，１４３
は４Ｖ、駆動節点ｎ１４２，１４４は０Ｖとなり、節点
Ｎ１，Ｎ３は２Ｖが加算され、節点Ｎ１，Ｎ３のレベル
は２Ｖ低下する。その直後に、前段の節点の電圧が高け
れば、後段へ電荷が移動し、出力電圧Ｖｏｈを昇圧し負
荷キャパシタＣＬによりこの電圧を保持する。この状態
で制御信号φ１２１及び／φ１２１をそれぞれ、Ｌレベ
ル及びＨレベルとし、各トランジスタをオフして、各駆
動節点をフローティング状態にしても、この電圧レベル
は保持されている。ここでの損失電荷量は図１２の同じ
Ｃ×Ｖｃｃ（クーロン）である。
φ１２１がそれぞれ、Ｈレベル及びＬレベルとなる（図
１３（ａ），（ｂ））と、各トランジスタＭＯＳ３１〜
ＭＯＳ３４はともにオンし、駆動節点ｎ１４１，１４３
は４Ｖ、駆動節点ｎ１４２，１４４は０Ｖとなり、節点
Ｎ１，Ｎ３は２Ｖが加算され、節点Ｎ１，Ｎ３のレベル
は２Ｖ低下する。その直後に、前段の節点の電圧が高け
れば、後段へ電荷が移動し、出力電圧Ｖｏｈを昇圧し負
荷キャパシタＣＬによりこの電圧を保持する。この状態
で制御信号φ１２１及び／φ１２１をそれぞれ、Ｌレベ
ル及びＨレベルとし、各トランジスタをオフして、各駆
動節点をフローティング状態にしても、この電圧レベル
は保持されている。ここでの損失電荷量は図１２の同じ
Ｃ×Ｖｃｃ（クーロン）である。
【０１０３】時点Ｔ１３２になり、制御信号φ１２２の
ＨレベルによりスイッチＴＳＷ１４１，１４２が閉状態
になると、キャパシタＣＰ１，ＣＰ３の電荷がスイッチ
ＴＳＷ１４１，１４２を通して駆動節点ｎ１４２，１４
４側へそれぞれ移動し各駆動節点はともに２Ｖになる。
ここでは、電荷の移動だけで、電荷の損失、即ち電力の
消費は生じていない。これに伴って、節点Ｎ１，Ｎ３の
電圧は２Ｖ分の電荷が放電され低下し、節点Ｎ２，Ｎ４
の電圧は２Ｖ上昇したするが、その直後に、前段の節点
の電圧が高ければ、後段へ電荷が移動し、出力電圧Ｖｏ
ｈを昇圧し、負荷キャパシタＣＬによりこの電圧を保持
する。ここで、制御信号φ１２２をＬレベルとしスイッ
チＴＳＷ１４１，１４２をオフしても、各駆動節点の電
圧レベルは保持されている。
ＨレベルによりスイッチＴＳＷ１４１，１４２が閉状態
になると、キャパシタＣＰ１，ＣＰ３の電荷がスイッチ
ＴＳＷ１４１，１４２を通して駆動節点ｎ１４２，１４
４側へそれぞれ移動し各駆動節点はともに２Ｖになる。
ここでは、電荷の移動だけで、電荷の損失、即ち電力の
消費は生じていない。これに伴って、節点Ｎ１，Ｎ３の
電圧は２Ｖ分の電荷が放電され低下し、節点Ｎ２，Ｎ４
の電圧は２Ｖ上昇したするが、その直後に、前段の節点
の電圧が高ければ、後段へ電荷が移動し、出力電圧Ｖｏ
ｈを昇圧し、負荷キャパシタＣＬによりこの電圧を保持
する。ここで、制御信号φ１２２をＬレベルとしスイッ
チＴＳＷ１４１，１４２をオフしても、各駆動節点の電
圧レベルは保持されている。
【０１０４】次の周期の時点Ｔ１３３以降では、時点Ｔ
１３１〜Ｔ１３２の動作を繰り返し、最終的に出力電圧
Ｖｏｈとして電源電圧Ｖｃｃの２．５倍の高電圧を得
る。本実施の形態では、トランジスタＭＯＳ３２，ＭＯ
Ｓ３４をオンすると、駆動節点ｎ１４２，ｎ１４４は０
Ｖとなり、キャパシタＣＰ２，ＣＰ４に充電されていた
２Ｖ相当の電荷がそれぞれトランジスタＭＯＳ３２，Ｍ
ＯＳ３４を通して放電されるので、損失電荷量はＣ×Ｖ
ｃｃ／２×２、即ちＣ×Ｖｃｃ（クーロン）である。本
実施の形態では、１周期に１回しか放電されないので、
１周期あたりの損失電荷量もＣ×Ｖｃｃ（クーロン）で
ある。このように、図１２に示す回路と同様、低消費電
力を保持したまま高出力電圧を得ることができる。ま
た、スイッチを２個設けたので、キャパシタの直近にス
イッチを配置することができ、これらを接続する配線を
最短にできる。したがって、ノイズの発生を抑えること
ができるとともに、配線に要する面積を低減できる。
１３１〜Ｔ１３２の動作を繰り返し、最終的に出力電圧
Ｖｏｈとして電源電圧Ｖｃｃの２．５倍の高電圧を得
る。本実施の形態では、トランジスタＭＯＳ３２，ＭＯ
Ｓ３４をオンすると、駆動節点ｎ１４２，ｎ１４４は０
Ｖとなり、キャパシタＣＰ２，ＣＰ４に充電されていた
２Ｖ相当の電荷がそれぞれトランジスタＭＯＳ３２，Ｍ
ＯＳ３４を通して放電されるので、損失電荷量はＣ×Ｖ
ｃｃ／２×２、即ちＣ×Ｖｃｃ（クーロン）である。本
実施の形態では、１周期に１回しか放電されないので、
１周期あたりの損失電荷量もＣ×Ｖｃｃ（クーロン）で
ある。このように、図１２に示す回路と同様、低消費電
力を保持したまま高出力電圧を得ることができる。ま
た、スイッチを２個設けたので、キャパシタの直近にス
イッチを配置することができ、これらを接続する配線を
最短にできる。したがって、ノイズの発生を抑えること
ができるとともに、配線に要する面積を低減できる。
【０１０５】次に図１５は、本昇圧回路の第９の実施の
形態を示すブロック図であり、それぞれ直列にポンプ回
路が３段接続されたものを、並列に接続したものであ
り、キャパシタＣＰ１，ＣＰ２，ＣＰ３はそれぞれキャ
パシタＣＰ４，ＣＰ５，ＣＰ６との間で電荷を再利用す
るようにしたものである。そして、各節点駆動回路１１
〜１３は第１の実施の形態と同様、図４または図６に示
すクロックＣＫ１とＣＫ２相当の信号を出力する。
形態を示すブロック図であり、それぞれ直列にポンプ回
路が３段接続されたものを、並列に接続したものであ
り、キャパシタＣＰ１，ＣＰ２，ＣＰ３はそれぞれキャ
パシタＣＰ４，ＣＰ５，ＣＰ６との間で電荷を再利用す
るようにしたものである。そして、各節点駆動回路１１
〜１３は第１の実施の形態と同様、図４または図６に示
すクロックＣＫ１とＣＫ２相当の信号を出力する。
【０１０６】図１５の昇圧回路の接続関係について説明
すると、ダイオードＤ１のアノード側は電源Ｖｃｃに接
続され、カソード側は節点Ｎ１を介してキャパシタＣＰ
１に接続され、第１のポンプ回路を構成する。ダイオー
ドＤ２のアノード側は節点Ｎ１に接続され、カソード側
は節点Ｎ２を介してキャパシタＣＰ２に接続され、第２
のポンプ回路を構成する。以下同様にダイオードＤ３、
キャパシタＣＰ３からなる第３のポンプ回路が直列に接
続される。一方、ダイオードＤ５のアノード側は電源Ｖ
ｃｃに接続され、カソード側は節点Ｎ４を介してキャパ
シタＣＰ１に接続され、第４のポンプ回路を構成する。
ダイオードＤ６のアノード側は節点Ｎ４に接続され、カ
ソード側は節点Ｎ５を介してキャパシタＣＰ５に接続さ
れ、第５のポンプ回路を構成する。以下同様にダイオー
ドＤ７、キャパシタＣＰ６からなる第６のポンプ回路が
直列に接続される。
すると、ダイオードＤ１のアノード側は電源Ｖｃｃに接
続され、カソード側は節点Ｎ１を介してキャパシタＣＰ
１に接続され、第１のポンプ回路を構成する。ダイオー
ドＤ２のアノード側は節点Ｎ１に接続され、カソード側
は節点Ｎ２を介してキャパシタＣＰ２に接続され、第２
のポンプ回路を構成する。以下同様にダイオードＤ３、
キャパシタＣＰ３からなる第３のポンプ回路が直列に接
続される。一方、ダイオードＤ５のアノード側は電源Ｖ
ｃｃに接続され、カソード側は節点Ｎ４を介してキャパ
シタＣＰ１に接続され、第４のポンプ回路を構成する。
ダイオードＤ６のアノード側は節点Ｎ４に接続され、カ
ソード側は節点Ｎ５を介してキャパシタＣＰ５に接続さ
れ、第５のポンプ回路を構成する。以下同様にダイオー
ドＤ７、キャパシタＣＰ６からなる第６のポンプ回路が
直列に接続される。
【０１０７】第１〜第３のポンプ回路のキャパシタＣＰ
１〜ＣＰ３の他端はそれぞれ駆動節点ｎ１５１〜ｎ１５
３と接続され、第４〜第６のポンプ回路のキャパシタＣ
Ｐ４〜ＣＰ６の他端はそれぞれ駆動節点ｎ１５４〜ｎ１
５６と接続される。節点駆動回路１１〜１３は、図３ま
たは図５に示す回路で構成され、２つの信号ＣＫ１とＣ
Ｋ２を出力する端子を有する。節点駆動回路１１〜１３
の一方の出力端子は駆動節点ｎ１５１，ｎ１５５，ｎ１
５３に接続され、クロックＣＫ１に相当する信号を出力
し、節点駆動回路１１〜１３の他方の出力端子は駆動節
点ｎ１５４，ｎ１５２，ｎ１５６に接続され、クロック
ＣＫ２に相当する信号を出力する。そして、駆動節点ｎ
１５１，１５４間はスイッチＴＳＷ１５１により接続さ
れ、また駆動節点ｎ１５２，１５５間はスイッチＴＳＷ
１５２により接続される。さらに、駆動節点ｎ１５３，
１５６間はスイッチＴＳＷ１５３により接続される。こ
こで、並列接続したポンプ回路の同一段同士、たとえば
駆動節点ｎ１５１と同一段である駆動節点ｎ１５４に
は、それぞれ逆相のクロックＣＫ１，ＣＫ２が供給され
るようになっている。
１〜ＣＰ３の他端はそれぞれ駆動節点ｎ１５１〜ｎ１５
３と接続され、第４〜第６のポンプ回路のキャパシタＣ
Ｐ４〜ＣＰ６の他端はそれぞれ駆動節点ｎ１５４〜ｎ１
５６と接続される。節点駆動回路１１〜１３は、図３ま
たは図５に示す回路で構成され、２つの信号ＣＫ１とＣ
Ｋ２を出力する端子を有する。節点駆動回路１１〜１３
の一方の出力端子は駆動節点ｎ１５１，ｎ１５５，ｎ１
５３に接続され、クロックＣＫ１に相当する信号を出力
し、節点駆動回路１１〜１３の他方の出力端子は駆動節
点ｎ１５４，ｎ１５２，ｎ１５６に接続され、クロック
ＣＫ２に相当する信号を出力する。そして、駆動節点ｎ
１５１，１５４間はスイッチＴＳＷ１５１により接続さ
れ、また駆動節点ｎ１５２，１５５間はスイッチＴＳＷ
１５２により接続される。さらに、駆動節点ｎ１５３，
１５６間はスイッチＴＳＷ１５３により接続される。こ
こで、並列接続したポンプ回路の同一段同士、たとえば
駆動節点ｎ１５１と同一段である駆動節点ｎ１５４に
は、それぞれ逆相のクロックＣＫ１，ＣＫ２が供給され
るようになっている。
【０１０８】次に、この図１５の回路動作を図２を参照
しながら説明する。以下の動作説明では、過渡的な時点
Ｔ５〜Ｔ８について説明する。時点Ｔ５でクロックＣＫ
１が立ち上がって４Ｖになると、節点Ｎ１，Ｎ５，Ｎ３
は２Ｖが加算されてその電圧は上昇し、クロックＣＫ２
が立ち下がって０Ｖになると、節点Ｎ４，Ｎ２，Ｎ６は
２Ｖが減算されてその電圧は低下するが、後段の電圧が
低いと、その直後に、各ダイオードを通して電荷が次段
の節点側へ流れて、出力電圧を昇圧させる。そして、こ
の上昇した電圧はダイオードＤ４，Ｄ８で逆流が阻止さ
れ、負荷キャパシタＣＬにより出力電圧Ｖｏｉが保持さ
れる。ここで、キャパシタＣＰ４，ＣＰ２，ＣＰ６の駆
動節点ｎ１５４，ｎ１５２，ｎ１５６側に充電された２
Ｖの電荷が節点駆動回路１０〜１３を通して放電される
ので、損失電荷量はＣ×Ｖｃｃ／２×３、即ち、３／２
×Ｃ×Ｖｃｃ（クーロン）である。
しながら説明する。以下の動作説明では、過渡的な時点
Ｔ５〜Ｔ８について説明する。時点Ｔ５でクロックＣＫ
１が立ち上がって４Ｖになると、節点Ｎ１，Ｎ５，Ｎ３
は２Ｖが加算されてその電圧は上昇し、クロックＣＫ２
が立ち下がって０Ｖになると、節点Ｎ４，Ｎ２，Ｎ６は
２Ｖが減算されてその電圧は低下するが、後段の電圧が
低いと、その直後に、各ダイオードを通して電荷が次段
の節点側へ流れて、出力電圧を昇圧させる。そして、こ
の上昇した電圧はダイオードＤ４，Ｄ８で逆流が阻止さ
れ、負荷キャパシタＣＬにより出力電圧Ｖｏｉが保持さ
れる。ここで、キャパシタＣＰ４，ＣＰ２，ＣＰ６の駆
動節点ｎ１５４，ｎ１５２，ｎ１５６側に充電された２
Ｖの電荷が節点駆動回路１０〜１３を通して放電される
ので、損失電荷量はＣ×Ｖｃｃ／２×３、即ち、３／２
×Ｃ×Ｖｃｃ（クーロン）である。
【０１０９】この状態で時点Ｔ６で制御信号Ｐ０がＨレ
ベルになり、スイッチＴＳＷ１５１〜１５３が閉状態に
なると、キャパシタＣＰ１，ＣＰ５，ＣＰ３の電荷が、
各スイッチＴＳＷ１５１〜１５３を通してキャパシタＣ
Ｐ４，ＣＰ２，ＣＰ６側へ移動し、各駆動節点はともに
２Ｖになる。ここでは、電荷の移動だけで、電荷の損
失、即ち電力の消費は生じていない。これに伴って、節
点Ｎ１，Ｎ５，Ｎ３は２Ｖ分の電圧が低下し、節点Ｎ
４，Ｎ２，Ｎ６は２Ｖ上昇するが、後段の電圧が低い
と、その直後に、各ダイオードを通して電荷が次段の節
点側へ流れて、所定の電圧に収束する。
ベルになり、スイッチＴＳＷ１５１〜１５３が閉状態に
なると、キャパシタＣＰ１，ＣＰ５，ＣＰ３の電荷が、
各スイッチＴＳＷ１５１〜１５３を通してキャパシタＣ
Ｐ４，ＣＰ２，ＣＰ６側へ移動し、各駆動節点はともに
２Ｖになる。ここでは、電荷の移動だけで、電荷の損
失、即ち電力の消費は生じていない。これに伴って、節
点Ｎ１，Ｎ５，Ｎ３は２Ｖ分の電圧が低下し、節点Ｎ
４，Ｎ２，Ｎ６は２Ｖ上昇するが、後段の電圧が低い
と、その直後に、各ダイオードを通して電荷が次段の節
点側へ流れて、所定の電圧に収束する。
【０１１０】次に時点Ｔ７で、クロックＣＫ１が０Ｖに
なり、かつクロックＣＫ２が４Ｖになると、駆動節点ｎ
１５１，ｎ１５５，ｎ１５３が２Ｖから０Ｖに放電さ
れ、駆動節点ｎ１５４，ｎ１５２，ｎ１５６は２Ｖから
４Ｖに充電され、節点Ｎ１，Ｎ５，Ｎ３は２Ｖ分の電圧
が低下し、節点Ｎ４，Ｎ２，Ｎ６は２Ｖ上昇するが、後
段の電圧が低いと、その直後に、電源Ｖｃｃあるいは前
段のキャパシタから各ダイオードを通して電荷が次段の
節点側へ流れて、所定の電圧に収束する。そして、この
上昇した電圧は負荷キャパシタＣＬにより保持される。
ここで、キャパシタＣＰ１，ＣＰ５，ＣＰ３の駆動節点
ｎ１５１，ｎ１５５，ｎ１５３側に充電された２Ｖの電
荷が節点駆動回路１０〜１３を通して放電されるので、
損失電荷量はＣ×Ｖｃｃ／２×３、即ち、３／２×Ｃ×
Ｖｃｃ（クーロン）である。
なり、かつクロックＣＫ２が４Ｖになると、駆動節点ｎ
１５１，ｎ１５５，ｎ１５３が２Ｖから０Ｖに放電さ
れ、駆動節点ｎ１５４，ｎ１５２，ｎ１５６は２Ｖから
４Ｖに充電され、節点Ｎ１，Ｎ５，Ｎ３は２Ｖ分の電圧
が低下し、節点Ｎ４，Ｎ２，Ｎ６は２Ｖ上昇するが、後
段の電圧が低いと、その直後に、電源Ｖｃｃあるいは前
段のキャパシタから各ダイオードを通して電荷が次段の
節点側へ流れて、所定の電圧に収束する。そして、この
上昇した電圧は負荷キャパシタＣＬにより保持される。
ここで、キャパシタＣＰ１，ＣＰ５，ＣＰ３の駆動節点
ｎ１５１，ｎ１５５，ｎ１５３側に充電された２Ｖの電
荷が節点駆動回路１０〜１３を通して放電されるので、
損失電荷量はＣ×Ｖｃｃ／２×３、即ち、３／２×Ｃ×
Ｖｃｃ（クーロン）である。
【０１１１】時点Ｔ８で制御信号Ｐ０がＨレベルにな
り、スイッチＴＳＷ１５１〜１５３が閉状態になると、
キャパシタＣＰ４，ＣＰ２，ＣＰ６の電荷が、各スイッ
チＴＳＷ１５１〜１５３を通してキャパシタＣＰ１，Ｃ
Ｐ５，ＣＰ３側へ移動し、各駆動節点はともに２Ｖにな
る。ここでは、電荷の移動だけで、電荷の損失、即ち電
力の消費は生じていない。これに伴って、節点Ｎ１，Ｎ
５，Ｎ３は２Ｖ分の電圧が上昇し、節点Ｎ４，Ｎ２，Ｎ
６は２Ｖ低下するが、後段の電圧が低いと、その直後
に、各ダイオードを通して電荷が次段の節点側へ流れ
て、所定の電圧に収束する。そして、時点Ｔ９以降も、
時点Ｔ５〜時点Ｔ８の場合と同様な動作を繰り返すこと
により負荷キャパシタＣＬには順次電荷が蓄積され、１
６Ｖの高電圧を得ることができる。
り、スイッチＴＳＷ１５１〜１５３が閉状態になると、
キャパシタＣＰ４，ＣＰ２，ＣＰ６の電荷が、各スイッ
チＴＳＷ１５１〜１５３を通してキャパシタＣＰ１，Ｃ
Ｐ５，ＣＰ３側へ移動し、各駆動節点はともに２Ｖにな
る。ここでは、電荷の移動だけで、電荷の損失、即ち電
力の消費は生じていない。これに伴って、節点Ｎ１，Ｎ
５，Ｎ３は２Ｖ分の電圧が上昇し、節点Ｎ４，Ｎ２，Ｎ
６は２Ｖ低下するが、後段の電圧が低いと、その直後
に、各ダイオードを通して電荷が次段の節点側へ流れ
て、所定の電圧に収束する。そして、時点Ｔ９以降も、
時点Ｔ５〜時点Ｔ８の場合と同様な動作を繰り返すこと
により負荷キャパシタＣＬには順次電荷が蓄積され、１
６Ｖの高電圧を得ることができる。
【０１１２】本実施の形態では、それぞれ直列にポンプ
回路が３段接続されたものを、並列に接続し、キャパシ
タＣＰ１，ＣＰ２，ＣＰ３とキャパシタＣＰ４，ＣＰ
５，ＣＰ６間とそれぞれ電荷を再利用するようにしたの
で、１周期の前半で、ダイオードＤ１〜Ｄ４を介する電
荷を負荷キャパシタＣＬに蓄積し、１周期の後半で、続
いてダイオードＤ５〜Ｄ８を介する電荷を負荷キャパシ
タＣＬに蓄積することができる。このため、１周期で２
回の出力電圧Ｖｏｉを出力するので、大きな電流供給能
力で１６Ｖの高電圧を得ることができる。
回路が３段接続されたものを、並列に接続し、キャパシ
タＣＰ１，ＣＰ２，ＣＰ３とキャパシタＣＰ４，ＣＰ
５，ＣＰ６間とそれぞれ電荷を再利用するようにしたの
で、１周期の前半で、ダイオードＤ１〜Ｄ４を介する電
荷を負荷キャパシタＣＬに蓄積し、１周期の後半で、続
いてダイオードＤ５〜Ｄ８を介する電荷を負荷キャパシ
タＣＬに蓄積することができる。このため、１周期で２
回の出力電圧Ｖｏｉを出力するので、大きな電流供給能
力で１６Ｖの高電圧を得ることができる。
【０１１３】本実施の形態では、節点駆動回路を３つ用
いた例を示したが、駆動節点ｎ１５１，ｎ１５５，ｎ１
５３を共通接続し、駆動節点ｎ１５４，ｎ１５２，ｎ１
５６を共通接続して、１つの節点駆動回路で駆動するこ
ともできる。スイッチＴＳＷ１５１〜１５３について
も、同様に１つにまとめることもできる。また、本例で
は、スイッチＴＳＷ１５１〜１５３を並列接続したポン
プ回路の同一段同士の駆動節点間を接続するようにした
が、これに限定されるこはなく、逆相のクロックが供給
されている駆動節点間であれば、どこに設けてもよい。
このため、マスクレイアウトの自由度が向上できる。
いた例を示したが、駆動節点ｎ１５１，ｎ１５５，ｎ１
５３を共通接続し、駆動節点ｎ１５４，ｎ１５２，ｎ１
５６を共通接続して、１つの節点駆動回路で駆動するこ
ともできる。スイッチＴＳＷ１５１〜１５３について
も、同様に１つにまとめることもできる。また、本例で
は、スイッチＴＳＷ１５１〜１５３を並列接続したポン
プ回路の同一段同士の駆動節点間を接続するようにした
が、これに限定されるこはなく、逆相のクロックが供給
されている駆動節点間であれば、どこに設けてもよい。
このため、マスクレイアウトの自由度が向上できる。
【０１１４】なお、第１から第９の実施の形態で、トラ
ンジスタスイッチＴＳＷを１つのトランジスタとして説
明したが、これに限定されるものではなく、トランスフ
ァ・ゲートなど電気的に開閉動作ができるものであれば
よい。
ンジスタスイッチＴＳＷを１つのトランジスタとして説
明したが、これに限定されるものではなく、トランスフ
ァ・ゲートなど電気的に開閉動作ができるものであれば
よい。
【０１１５】
【発明の効果】以上説明したように本発明によれば、電
源電圧が供給される第１のポンプ回路と、第１のポンプ
回路に接続される第２のポンプ回路とを備え、前記電源
電圧を昇圧する場合に、節点駆動回路はポンプ回路のキ
ャパシタに駆動信号を出力してキャパシタを充電し、ス
イッチ手段によりその電荷を他方のキャパシタへ転送す
るようにしたので、昇圧倍率を高くしても回路の消費電
力を低減できる。また、節点駆動回路から第１及び第２
のキャパシタに対する駆動信号がフローティング状態を
示しているとき、制御手段はスイッチ手段を制御して第
１及び第２のキャパシタの各駆動節点間を接続するよう
にしたので、第１のポンプ回路のキャパシタの放電電荷
を第２のポンプ回路のキャパシタの充電電荷として再利
用でき、従って消費電力を半減した高電圧発生回路を実
現できる。また、第２のポンプ回路を複数接続して第１
のポンプ回路を含む複数段のポンプ回路のうち、第１の
ポンプ回路から数えて奇数段の各ポンプ回路の各駆動節
点間同士を接続し、かつ偶数段の各ポンプ回路の各駆動
節点間同士を接続するようにしたので、昇圧倍率を高く
しても回路の消費電力を低減できる。また、第２のポン
プ回路を複数接続して第１のポンプ回路を含む複数段の
ポンプ回路のうち、２つのポンプ回路毎に各駆動節点間
を順次各スイッチ手段により接続し、各スイッチ手段の
開閉を共通に制御するようにしたので、キャパシタとス
イッチとを接続する配線を最短にでき、従って、ノイズ
の発生を抑え、配線に要する面積を低減できるととも
に、回路のレイアウト設計が容易になる。また、第２の
ポンプ回路を複数接続し、かつ第１のポンプ回路を含む
複数段のポンプ回路の各駆動節点に各スイッチ手段を接
続し、各スイッチ手段の開閉を共通に制御するようにし
たので、高電圧を発生させる際には同様に、各部の入出
力線数を低減でき、この結果、回路のレイアウト設計が
容易になる。また、第２のポンプ回路を複数接続し、か
つ第１のポンプ回路を含む複数段のポンプ回路からなる
ポンプ回路群を複数並列に接続し、各ポンプ回路群の各
出力電圧を１周期で２回得るようにしたので、電流供給
能力の大きい高電圧を発生させることができるととも
に、回路の低消費電力を実現できる。
源電圧が供給される第１のポンプ回路と、第１のポンプ
回路に接続される第２のポンプ回路とを備え、前記電源
電圧を昇圧する場合に、節点駆動回路はポンプ回路のキ
ャパシタに駆動信号を出力してキャパシタを充電し、ス
イッチ手段によりその電荷を他方のキャパシタへ転送す
るようにしたので、昇圧倍率を高くしても回路の消費電
力を低減できる。また、節点駆動回路から第１及び第２
のキャパシタに対する駆動信号がフローティング状態を
示しているとき、制御手段はスイッチ手段を制御して第
１及び第２のキャパシタの各駆動節点間を接続するよう
にしたので、第１のポンプ回路のキャパシタの放電電荷
を第２のポンプ回路のキャパシタの充電電荷として再利
用でき、従って消費電力を半減した高電圧発生回路を実
現できる。また、第２のポンプ回路を複数接続して第１
のポンプ回路を含む複数段のポンプ回路のうち、第１の
ポンプ回路から数えて奇数段の各ポンプ回路の各駆動節
点間同士を接続し、かつ偶数段の各ポンプ回路の各駆動
節点間同士を接続するようにしたので、昇圧倍率を高く
しても回路の消費電力を低減できる。また、第２のポン
プ回路を複数接続して第１のポンプ回路を含む複数段の
ポンプ回路のうち、２つのポンプ回路毎に各駆動節点間
を順次各スイッチ手段により接続し、各スイッチ手段の
開閉を共通に制御するようにしたので、キャパシタとス
イッチとを接続する配線を最短にでき、従って、ノイズ
の発生を抑え、配線に要する面積を低減できるととも
に、回路のレイアウト設計が容易になる。また、第２の
ポンプ回路を複数接続し、かつ第１のポンプ回路を含む
複数段のポンプ回路の各駆動節点に各スイッチ手段を接
続し、各スイッチ手段の開閉を共通に制御するようにし
たので、高電圧を発生させる際には同様に、各部の入出
力線数を低減でき、この結果、回路のレイアウト設計が
容易になる。また、第２のポンプ回路を複数接続し、か
つ第１のポンプ回路を含む複数段のポンプ回路からなる
ポンプ回路群を複数並列に接続し、各ポンプ回路群の各
出力電圧を１周期で２回得るようにしたので、電流供給
能力の大きい高電圧を発生させることができるととも
に、回路の低消費電力を実現できる。
【図１】 本発明に係る昇圧回路の第１の実施の形態を
示すブロック図である。
示すブロック図である。
【図２】 上記昇圧回路の動作を示すタイミングチャー
トである。
トである。
【図３】 昇圧回路に用いられる節点駆動回路の第１の
構成例を示す回路図である。
構成例を示す回路図である。
【図４】 図３の節点駆動回路の動作を示すタイミング
チャートである。
チャートである。
【図５】 節点駆動回路の第２の構成例を示す回路図で
ある。
ある。
【図６】 図５の節点駆動回路の動作を示すタイミング
チャートである。
チャートである。
【図７】 昇圧回路の第２の実施の形態を示す回路図で
ある。
ある。
【図８】 昇圧回路の第３の実施の形態を示す回路図で
ある。
ある。
【図９】 昇圧回路の第４の実施の形態を示す回路図で
ある。
ある。
【図１０】 昇圧回路の第５の実施の形態を示す回路図
である。
である。
【図１１】 昇圧回路の第６の実施の形態を示す回路図
である。
である。
【図１２】 昇圧回路の第７の実施の形態を示す回路図
である。
である。
【図１３】 図１３の回路の各部の動作を示すタイミン
グチャートである。
グチャートである。
【図１４】 昇圧回路の第８の実施の形態を示す回路図
である。
である。
【図１５】 昇圧回路の第９の実施の形態を示すブロッ
ク図である。
ク図である。
【図１６】 従来の昇圧回路の一例を示す回路図であ
る。
る。
【図１７】 図１６の回路の各部の動作を示すタイミン
グチャートである。
グチャートである。
【図１８】 従来の昇圧回路の他の例を示す回路図であ
る。
る。
【図１９】 図１８の回路の各部の動作を示すタイミン
グチャートである。
グチャートである。
１０〜１３…節点駆動回路、Ｄ１〜Ｄ８…ダイオード
（整流素子）、ＣＰ１〜ＣＰ６…キャパシタ、ＣＬ…負
荷キャパシタ、ＰＣ…ポンプ回路、ＴＳＷ…トランジス
タスイッチ（スイッチ手段）、ＤＴ１〜ＤＴ５…ドライ
バ、ＭＯＳ１〜ＭＯＳ５，ＭＯＳ１１〜ＭＯＳ１９，Ｍ
ＯＳ２１〜ＭＯＳ２６，ＭＯＳ３１〜ＭＯＳ３４…トラ
ンジスタ。
（整流素子）、ＣＰ１〜ＣＰ６…キャパシタ、ＣＬ…負
荷キャパシタ、ＰＣ…ポンプ回路、ＴＳＷ…トランジス
タスイッチ（スイッチ手段）、ＤＴ１〜ＤＴ５…ドライ
バ、ＭＯＳ１〜ＭＯＳ５，ＭＯＳ１１〜ＭＯＳ１９，Ｍ
ＯＳ２１〜ＭＯＳ２６，ＭＯＳ３１〜ＭＯＳ３４…トラ
ンジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須藤 直昭 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (12)
- 【請求項１】 第１の整流素子の一方の端子に電圧が供
給されると共に第１の整流素子の他方の端子に第１の接
続点を介して第１のキャパシタが接続される第１のポン
プ回路と、 前記第１の接続点を介して第２の整流素子の一方の端子
が接続されると共に第２の整流素子の他方の端子に第２
の接続点を介して第２のキャパシタが接続される第２の
ポンプ回路と、 前記キャパシタの前記接続点と反対側の駆動節点に対し
駆動信号を出力する節点駆動回路と、 前記キャパシタの駆動節点に接続されるスイッチ手段
と、 前記スイッチ手段を駆動して前記キャパシタの電位を制
御する制御手段とを備え、 第１のキャパシタに供給されている電圧を昇圧し、この
昇圧された電圧を第１及び第２の接続点を介して出力す
ることを特徴とする昇圧回路。 - 【請求項２】 第１の整流素子の一方の端子に電圧が供
給されると共に第１の整流素子の他方の端子に第１の接
続点を介して第１のキャパシタが接続される第１のポン
プ回路と、 前記第１の接続点を介して第２の整流素子の一方の端子
が接続されると共に第２の整流素子の他方の端子に第２
の接続点を介して第２のキャパシタが接続される第２の
ポンプ回路と、 前記第２の接続点を介して複数のポンプ回路を第２のポ
ンプ回路と直列に複数接続したポンプ回路群と、 前記キャパシタの前記接続点と反対側の駆動節点に対し
駆動信号を出力する節点駆動回路と、 第１のポンプ回路から数えて奇数段目の各ポンプ回路の
各駆動節点間同士を接続した第１の駆動節点と、偶数段
目の各ポンプ回路の各駆動節点間同士を接続した第２の
駆動節点との間に接続されるスイッチ手段と、 前記スイッチ手段を駆動して前記キャパシタの電位を制
御する制御手段とを備え、 第１のキャパシタに供給されている電圧を昇圧し、この
昇圧された電圧を第１及び第２の接続点を含む接続点を
介して出力することを特徴とする昇圧回路。 - 【請求項３】 第１の整流素子の一方の端子に電圧が供
給されると共に第１の整流素子の他方の端子に第１の接
続点を介して第１のキャパシタが接続される第１のポン
プ回路と、 前記第１の接続点を介して第２の整流素子の一方の端子
が接続されると共に第２の整流素子の他方の端子に第２
の接続点を介して第２のキャパシタが接続される第２の
ポンプ回路と、 前記第２の接続点を介して複数のポンプ回路を第２のポ
ンプ回路と直列に複数接続したポンプ回路群と、 前記キャパシタの前記接続点と反対側の駆動節点に対し
駆動信号を出力する節点駆動回路と、 第１のポンプ回路を含む複数段のポンプ回路のうち、第
１のポンプ回路から数えて奇数段目及び偶数段目の２つ
のポンプ回路からなる１組の回路内の各駆動節点間を順
次各組毎に各スイッチ手段により接続し、各スイッチ手
段の開閉を共通に制御することを特徴とする昇圧回路。 - 【請求項４】 第１の整流素子の一方の端子に電圧が供
給されると共に第１の整流素子の他方の端子に第１の接
続点を介して第１のキャパシタが接続される第１のポン
プ回路と、 前記第１の接続点を介して第２の整流素子の一方の端子
が接続されると共に第２の整流素子の他方の端子に第２
の接続点を介して第２のキャパシタが接続される第２の
ポンプ回路と、 前記第２の接続点を介して複数のポンプ回路を第２のポ
ンプ回路と直列に複数接続したポンプ回路群と、 前記キャパシタの前記接続点と反対側の駆動節点に対し
駆動信号を出力する節点駆動回路と、 第１のポンプ回路を含む複数段のポンプ回路のうち、第
１のポンプ回路から数えて偶数段目及び奇数段目の２つ
のポンプ回路からなる１組の回路内の各駆動節点間を順
次各組毎に各スイッチ手段により接続し、各スイッチ手
段の開閉を共通に制御することを特徴とする昇圧回路。 - 【請求項５】 第１の整流素子の一方の端子に電圧が供
給されると共に第１の整流素子の他方の端子に第１の接
続点を介して第１のキャパシタが接続される第１のポン
プ回路と、 前記第１の接続点を介して第２の整流素子の一方の端子
が接続されると共に第２の整流素子の他方の端子に第２
の接続点を介して第２のキャパシタが接続される第２の
ポンプ回路と、 前記第２の接続点を介して複数のポンプ回路を第２のポ
ンプ回路と直列に複数接続したポンプ回路群と、 前記キャパシタの前記接続点と反対側の駆動節点に対し
駆動信号を出力する節点駆動回路と、 第１のポンプ回路を含む複数段のポンプ回路の各駆動節
点に各スイッチ手段を接続し、各スイッチ手段の開閉を
共通に制御することを特徴とする昇圧回路。 - 【請求項６】 請求項５において、 前記各スイッチ手段は前記駆動節点の前後の間に接続さ
れたことを特徴とする昇圧回路。 - 【請求項７】 請求項５において、 前記各スイッチ手段の一端は前記駆動節点に接続され、
他端同士は共通に接続されたことを特徴とする昇圧回
路。 - 【請求項８】第１の整流素子の一方の端子に電圧が供給
されると共に第１の整流素子の他方の端子に第１の接続
点を介して第１のキャパシタが接続される第１のポンプ
回路と、 前記第１の接続点を介して第２の整流素子の一方の端子
が接続されると共に第２の整流素子の他方の端子に第２
の接続点を介して第２のキャパシタが接続される第２の
ポンプ回路と、 前記第２の接続点を介して複数のポンプ回路を第２のポ
ンプ回路と直列に複数接続した第１のポンプ回路群と、 前記第１のポンプ回路群と同じ構成で、出力同士を接続
した第２のポンプ回路群と、 前記キャパシタの前記接続点と反対側の駆動節点に対し
駆動信号を出力し、第１のポンプ回路群と第２のポンプ
回路群の同一段目の駆動節点にそれぞれ逆相の駆動信号
を出力する節点駆動回路と、 前記第１のポンプ回路群の駆動節点と前記第２のポンプ
回路群の駆動節点との間に設けられた少なくとも１つの
スイッチ手段と、 前記スイッチ手段を駆動して前記キャパシタの電位を制
御する制御手段とを備え、 放電電荷の損失を低減すると共に各ポンプ回路群の各出
力電流を加算して電流駆動能力を高くしたことを特徴と
する昇圧回路。 - 【請求項９】 請求項１ないし請求項８の何れかの請求
項において、 前記節点駆動回路は、前記駆動信号の出力切替時に一時
的に前記駆動節点をフローティング状態にする機能を有
し、前記節点駆動回路から第１及び第２のキャパシタに
対する前記駆動節点がフローティング状態を示している
とき、前記制御手段は前記スイッチ手段を閉状態に制御
して第１及び第２のキャパシタの各駆動節点間を接続
し、各駆動節点の電位を該電位の中間のレベルに制御す
ることを特徴とする昇圧回路。 - 【請求項１０】 請求項１ないし請求項８の何れかの請
求項において、 前記節点駆動回路は、少なくとも２組のＣＭＯＳ回路で
構成され、Ｈレベル出力とＬレベル出力とハイインピー
ダンス出力との３つの出力状態を出力しうることを特徴
とする昇圧回路。 - 【請求項１１】 請求項１ないし請求項８の何れかの請
求項において、 前記節点駆動回路は、少なくとも２組のクロックドイン
バータ回路で構成され、Ｈレベル出力とＬレベル出力と
ハイインピーダンス出力との３つの出力状態を出力しう
ることを特徴とする昇圧回路。 - 【請求項１２】 請求項１ないし請求項８の何れかの請
求項において、 前記節点駆動回路は、一方の駆動節点と電源との間にソ
ースとドレインが接続されたＰ型トランジスタと、他方
の駆動節点と接地との間にドレインとソースが接続され
たＮ型トランジスタとからなり、前記２つのトランジス
タが同時に非導通状態となる期間を有することを特徴と
する昇圧回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15368197A JPH114575A (ja) | 1997-06-11 | 1997-06-11 | 昇圧回路 |
| US09/095,050 US6008690A (en) | 1997-06-11 | 1998-06-10 | Booster circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15368197A JPH114575A (ja) | 1997-06-11 | 1997-06-11 | 昇圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH114575A true JPH114575A (ja) | 1999-01-06 |
Family
ID=15567843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15368197A Pending JPH114575A (ja) | 1997-06-11 | 1997-06-11 | 昇圧回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6008690A (ja) |
| JP (1) | JPH114575A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005033864A (ja) * | 2003-07-08 | 2005-02-03 | Fuji Electric Device Technology Co Ltd | 半導体集積回路 |
| JP2006180692A (ja) * | 2004-12-20 | 2006-07-06 | Samsung Electronics Co Ltd | 電荷ポンプ回路及び電荷ポンプ方法 |
| JP2007501599A (ja) * | 2003-08-06 | 2007-01-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 低電力チャージポンプ |
| JP2008065881A (ja) * | 2006-09-05 | 2008-03-21 | Fujitsu Ltd | 半導体記憶装置 |
| KR100857495B1 (ko) * | 2002-07-06 | 2008-09-08 | 삼성전자주식회사 | 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 구동방법 |
| JP2008310940A (ja) * | 2007-06-15 | 2008-12-25 | United Memories Inc | 多重バス電荷共有 |
| JP2011054241A (ja) * | 2009-09-02 | 2011-03-17 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電回路 |
| CN116155102A (zh) * | 2023-04-20 | 2023-05-23 | 深圳市恒运昌真空技术有限公司 | 一种高增益变换器 |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181502B1 (en) * | 1998-07-01 | 2001-01-30 | Western Digital Corporation | Faster access time in a disk drive by utilizing increased VCM potential voltage |
| JP2000123575A (ja) * | 1998-10-20 | 2000-04-28 | Nec Corp | 内部昇圧回路 |
| JP3477097B2 (ja) * | 1998-12-22 | 2003-12-10 | パイオニア株式会社 | 集積回路装置 |
| JP2000188374A (ja) * | 1998-12-22 | 2000-07-04 | Pioneer Electronic Corp | 昇圧電源回路及び半導体集積回路装置 |
| JP3713401B2 (ja) * | 1999-03-18 | 2005-11-09 | 株式会社東芝 | チャージポンプ回路 |
| US6388392B1 (en) * | 1999-03-23 | 2002-05-14 | Hubbell Incorporated | System for providing auxiliary power to lighting unit for heavy equipment having a direct current power supply and no uninterruptible power supply |
| JP4115044B2 (ja) * | 1999-06-23 | 2008-07-09 | 株式会社ルネサステクノロジ | 電圧発生回路およびそれを備える半導体記憶装置 |
| JP2001078437A (ja) * | 1999-06-30 | 2001-03-23 | Toshiba Corp | ポンプ回路 |
| US6570435B1 (en) * | 1999-11-18 | 2003-05-27 | Texas Instruments Incorporated | Integrated circuit with current limited charge pump and method |
| TW578377B (en) * | 2000-05-10 | 2004-03-01 | Sanyo Electric Co | Charge-pump circuit and method for controlling the same |
| KR100348216B1 (ko) * | 2000-06-30 | 2002-08-09 | 주식회사 하이닉스반도체 | 듀얼 레벨을 이용한 기판전압 발생장치 |
| JP2002026254A (ja) * | 2000-07-03 | 2002-01-25 | Hitachi Ltd | 半導体集積回路および不揮発性メモリ |
| US6404273B1 (en) * | 2000-10-26 | 2002-06-11 | Stmicroelectronics S.R.L. | Voltage booster with a low output resistance |
| US6518829B2 (en) * | 2000-12-04 | 2003-02-11 | United Memories, Inc. | Driver timing and circuit technique for a low noise charge pump circuit |
| US6803553B1 (en) * | 2001-05-23 | 2004-10-12 | Pixim, Inc. | Image sensor with charge recycling |
| JP2003033007A (ja) * | 2001-07-09 | 2003-01-31 | Sanyo Electric Co Ltd | チャージポンプ回路の制御方法 |
| JP2003197792A (ja) * | 2001-12-28 | 2003-07-11 | Sanyo Electric Co Ltd | 半導体装置 |
| US6717459B2 (en) * | 2002-02-21 | 2004-04-06 | Micron Technology, Inc. | Capacitor charge sharing charge pump |
| US20030184360A1 (en) * | 2002-03-29 | 2003-10-02 | Yi-Ti Wang | Charge pump for flash memory with serially connected capacitors for preventing breakdown |
| ITMI20021486A1 (it) * | 2002-07-05 | 2004-01-05 | St Microelectronics Srl | Dispositivo elevatore di tensione e sistema di memoria |
| US7088171B2 (en) * | 2003-06-13 | 2006-08-08 | Texas Instruments Incorporated | Charge pump with constant output current |
| TW200620795A (en) * | 2004-12-10 | 2006-06-16 | Asour Technology Inc | Voltage-doubling circuit |
| DE602005023703D1 (de) * | 2005-02-28 | 2010-11-04 | St Microelectronics Srl | Spannungsvervielfacher und diesbezügliches Betriebsverfahren |
| US7855904B2 (en) * | 2005-03-17 | 2010-12-21 | Los Alamos National Security, Llc | Apparatus for producing voltage and current pulses |
| US7629831B1 (en) | 2006-10-11 | 2009-12-08 | Altera Corporation | Booster circuit with capacitor protection circuitry |
| US8044705B2 (en) | 2007-08-28 | 2011-10-25 | Sandisk Technologies Inc. | Bottom plate regulation of charge pumps |
| US20090121780A1 (en) * | 2007-11-12 | 2009-05-14 | Macronix International Co., Ltd. | Multiple-stage charge pump with charge recycle circuit |
| US7994844B2 (en) * | 2007-11-12 | 2011-08-09 | Macronix International Co., Ltd. | Multiple-stage charge pump with charge recycle circuit |
| KR100908536B1 (ko) * | 2007-12-28 | 2009-07-20 | 주식회사 하이닉스반도체 | 고전압 발생기의 전류 소모 방지 장치 |
| US7969235B2 (en) | 2008-06-09 | 2011-06-28 | Sandisk Corporation | Self-adaptive multi-stage charge pump |
| US8710907B2 (en) | 2008-06-24 | 2014-04-29 | Sandisk Technologies Inc. | Clock generator circuit for a charge pump |
| US20100156513A1 (en) * | 2008-12-23 | 2010-06-24 | Pratt & Whitney Rocketdyne, Inc. | Charge pump |
| US7973592B2 (en) | 2009-07-21 | 2011-07-05 | Sandisk Corporation | Charge pump with current based regulation |
| US8339183B2 (en) * | 2009-07-24 | 2012-12-25 | Sandisk Technologies Inc. | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories |
| US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
| US8294509B2 (en) | 2010-12-20 | 2012-10-23 | Sandisk Technologies Inc. | Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances |
| US8699247B2 (en) | 2011-09-09 | 2014-04-15 | Sandisk Technologies Inc. | Charge pump system dynamically reconfigurable for read and program |
| US8514628B2 (en) | 2011-09-22 | 2013-08-20 | Sandisk Technologies Inc. | Dynamic switching approach to reduce area and power consumption of high voltage charge pumps |
| US8400212B1 (en) | 2011-09-22 | 2013-03-19 | Sandisk Technologies Inc. | High voltage charge pump regulation system with fine step adjustment |
| US8710909B2 (en) | 2012-09-14 | 2014-04-29 | Sandisk Technologies Inc. | Circuits for prevention of reverse leakage in Vth-cancellation charge pumps |
| US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
| US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
| US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
| US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
| US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
| US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
| US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
| WO2016089781A1 (en) | 2014-12-01 | 2016-06-09 | Electroblate, Inc. | Nanoelectroablation control and vaccination |
| KR102333485B1 (ko) * | 2015-03-02 | 2021-12-01 | 삼성전자주식회사 | 디스플레이 구동 회로 및 그것을 포함하는 표시 장치 |
| US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
| US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
| US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
| US10874451B2 (en) | 2016-02-29 | 2020-12-29 | Pulse Biosciences, Inc. | High-voltage analog circuit pulser and pulse generator discharge circuit |
| US10548665B2 (en) | 2016-02-29 | 2020-02-04 | Pulse Biosciences, Inc. | High-voltage analog circuit pulser with feedback control |
| EP3457976A4 (en) | 2016-05-16 | 2019-12-11 | Pulse Biosciences, Inc. | PULSAPPLIKATOR |
| US10543357B2 (en) | 2016-09-19 | 2020-01-28 | Pulse Biosciences, Inc. | High voltage connectors for pulse generators |
| US10946193B2 (en) | 2017-02-28 | 2021-03-16 | Pulse Biosciences, Inc. | Pulse generator with independent panel triggering |
| US10857347B2 (en) | 2017-09-19 | 2020-12-08 | Pulse Biosciences, Inc. | Treatment instrument and high-voltage connectors for robotic surgical system |
| US10312803B1 (en) | 2017-12-20 | 2019-06-04 | Micron Technology, Inc. | Electronic device with a charging mechanism |
| US10348192B1 (en) | 2017-12-20 | 2019-07-09 | Micron Technology, Inc. | Electronic device with a charge recycling mechanism |
| US10211724B1 (en) | 2017-12-20 | 2019-02-19 | Micron Technology, Inc. | Electronic device with an output voltage booster mechanism |
| US11571569B2 (en) | 2019-02-15 | 2023-02-07 | Pulse Biosciences, Inc. | High-voltage catheters for sub-microsecond pulsing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4236199A (en) * | 1978-11-28 | 1980-11-25 | Rca Corporation | Regulated high voltage power supply |
| JP3307453B2 (ja) * | 1993-03-18 | 2002-07-24 | ソニー株式会社 | 昇圧回路 |
| JP2639325B2 (ja) * | 1993-11-30 | 1997-08-13 | 日本電気株式会社 | 定電圧発生回路 |
| JPH08256473A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | 昇圧回路 |
| JP3290563B2 (ja) * | 1995-06-26 | 2002-06-10 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置及び電子機器 |
| US5621342A (en) * | 1995-10-27 | 1997-04-15 | Philips Electronics North America Corporation | Low-power CMOS driver circuit capable of operating at high frequencies |
| US5625544A (en) * | 1996-04-25 | 1997-04-29 | Programmable Microelectronics Corp. | Charge pump |
| JP3394133B2 (ja) * | 1996-06-12 | 2003-04-07 | 沖電気工業株式会社 | 昇圧回路 |
| US5818289A (en) * | 1996-07-18 | 1998-10-06 | Micron Technology, Inc. | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit |
| US5767728A (en) * | 1996-09-05 | 1998-06-16 | International Business Machines Corporation | Noise tolerant CMOS inverter circuit having a resistive bias |
-
1997
- 1997-06-11 JP JP15368197A patent/JPH114575A/ja active Pending
-
1998
- 1998-06-10 US US09/095,050 patent/US6008690A/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100857495B1 (ko) * | 2002-07-06 | 2008-09-08 | 삼성전자주식회사 | 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 구동방법 |
| JP2005033864A (ja) * | 2003-07-08 | 2005-02-03 | Fuji Electric Device Technology Co Ltd | 半導体集積回路 |
| JP2007501599A (ja) * | 2003-08-06 | 2007-01-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 低電力チャージポンプ |
| JP2006180692A (ja) * | 2004-12-20 | 2006-07-06 | Samsung Electronics Co Ltd | 電荷ポンプ回路及び電荷ポンプ方法 |
| JP2008065881A (ja) * | 2006-09-05 | 2008-03-21 | Fujitsu Ltd | 半導体記憶装置 |
| JP2008310940A (ja) * | 2007-06-15 | 2008-12-25 | United Memories Inc | 多重バス電荷共有 |
| JP2011054241A (ja) * | 2009-09-02 | 2011-03-17 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電回路 |
| CN116155102A (zh) * | 2023-04-20 | 2023-05-23 | 深圳市恒运昌真空技术有限公司 | 一种高增益变换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6008690A (en) | 1999-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH114575A (ja) | 昇圧回路 | |
| US10192594B2 (en) | Semiconductor device | |
| KR100311570B1 (ko) | 챠지펌프회로 | |
| KR100347144B1 (ko) | 고전압 발생회로 | |
| CN100448144C (zh) | 电源电路 | |
| EP0576008A2 (en) | Boost voltage generating circuit | |
| US20050024126A1 (en) | Booster circuit | |
| KR100463619B1 (ko) | 차지펌프 회로의 제어 방법 | |
| US8106703B2 (en) | Booster circuit | |
| JPH11273378A (ja) | 高電圧発生回路 | |
| JPH09198887A (ja) | 高電圧発生回路 | |
| US8018270B2 (en) | Charge pump circuit | |
| US20060273843A1 (en) | High efficiency bi-directional charge pump circuit | |
| KR0128512B1 (ko) | 승압회로 | |
| CN101340145A (zh) | 升压电路和具有该升压电路的集成电路 | |
| JP4393182B2 (ja) | 電圧発生回路 | |
| KR20100020208A (ko) | 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로 | |
| JP2001292563A (ja) | チャージポンプ回路 | |
| KR100586750B1 (ko) | 전위 부스트 회로 | |
| KR100364427B1 (ko) | 반도체 메모리장치의 고 효율 펌프회로 | |
| KR100296612B1 (ko) | 출력버퍼의출력전류를크게할수있는반도체기억장치 | |
| EP0685846B1 (en) | Signal transmission method, signal transmission circuit, and semiconductor integrated circuit using the same | |
| US10157645B2 (en) | Booster circuit and non-volatile memory including the same | |
| US5059816A (en) | High speed booster circuit | |
| US20010052812A1 (en) | Charge-pump circuit and control method thereof |