KR100348216B1 - 듀얼 레벨을 이용한 기판전압 발생장치 - Google Patents
듀얼 레벨을 이용한 기판전압 발생장치 Download PDFInfo
- Publication number
- KR100348216B1 KR100348216B1 KR1020000036959A KR20000036959A KR100348216B1 KR 100348216 B1 KR100348216 B1 KR 100348216B1 KR 1020000036959 A KR1020000036959 A KR 1020000036959A KR 20000036959 A KR20000036959 A KR 20000036959A KR 100348216 B1 KR100348216 B1 KR 100348216B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate voltage
- level
- voltage generator
- substrate
- vbb
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 듀얼 레벨을 이용한 기판전압 발생장치에 관한 것으로, 특히, 기판전압보다 낮은 제 2기판전압을 미리 생성하고, 엑티브 또는 프리차지모드의 이네이블시 기판전압과 미리 설정한 제 2기판전압을 통해 전하 분배를 수행 함으로써 빠르고 안정적으로 기판전압의 레벨을 제어할 수 있도록 하는 듀얼 레벨을 이용한 기판전압 발생장치에 관한 것이다.
Description
본 발명은 듀얼 레벨을 이용한 기판전압 발생장치에 관한 것으로, 특히 네거티브 워드라인 구조나 칩 동작시 급격하게 기판전원에 전류의 유입이 생길때 안정적으로 기판전압을 제어하도록 하는 듀얼 레벨을 이용한 기판전압 발생장치에 관한 것이다.
일반적으로, 기판 바이어스 전압(Vbb)은 NMOS를 둘러싸고 있는 P-웰에 인가되며(DRAM의 기판으로 일반적으로 사용되는 P형 실리콘 기판에도 인가되므로 기판 바이어스라 부른다), Vcc=5V의 전원으로부터 -2V~-3V정도의 전압을 발생하는 내부 기판 바이어스 회로에 의해 생성된다.
이러한 기판 바이어스 전압(Vbb)을 전원회로에 인가하는 이유는 다음과 같다.
첫째, 메모리 칩 내의 PN정션(Junction)이 부분적으로 순방향 바이어스(Forward Bias)되는 것을 방지하여 메모리 셀의 데이터 손실이나 래치업(Latch-up)등을 방지하기 위한 것이다. 즉, 데이터 입력단자에 인가되는 입력파형에 -2V정도의 언더슈트(Undershoot)가 있어도 PN다이오드가 턴온되지 못해 입력단자로부터 P형 실리콘 기판으로의 전자의 주입이 일어나지 않도록 한다.
둘째, 본체효과(Back gate effect;Body effect)에 따른 MOS의 문턱전압의 변화를 줄여주어 칩의 동작을 안정화시키는데 있다.
트랜지스터의 미세화와 함께 기판농도나 웰농도를 증가시키게 되는데 이에 따라 기판바이어스 전압(Vbb)에 대한 문턱전압의 변동, 즉 벌크효과(Bulk effect)가 증가하므로 메모리 셀 영역에 Vbb를 인가하는 것은 매우 중요하다.
이상에서 살펴본 바와 같이, 기판 바이어스 전압(Vbb)은 메모리 셀의 데이터 손실이나 래치업등을 방지하며, 모스 트랜지스터의 문턱전압을 높여주고 본체효과에 의한 모스 트랜지스터의 문턱전압의 변화를 줄여주어 회로동작의 안정화를 꾀하는 중요한 역할을 하는 전원이다.
이러한 종래의 기판 바이어스 전압(Vbb)의 생성 및 피드백 과정을 도 1 및 도2를 참조하여 설명하고자 한다.
제 1도를 참조하면, 제 1기판전압 발생부(1)는 기판전압(Vbb)을 발생시키기 위하여 전압을 펌핑(Pumping)하는 드라이버이다. 그리고, 제 1기판전압 센서부(2)는 제 1기판전압 발생부(1)로부터 인가되는 Vbb의 레벨을 센싱하여 원하는 레벨의 Vbb를 출력하도록 제 1기판전압 발생부(1)로 제 1기판전압 제어신호를 출력하는 기능을 갖는다. 즉, 제 1기판전압 발생부(1)는 제 1기판전압 센서부(2)로부터 제 1기판전압 제어신호를 인가받아 원하는 레벨의 기판전압(VBB)을 발생시킨다. 또한, 제 1기판전압 센서부(2)는 제 1기판전압 발생부(1)로부터 인가되는 Vbb를 인가받아 Vbb레벨을 감지함으로써 감지된 Vbb레벨에 따라 원하는 레벨의 기판전압을 출력하도록 하는 제 1기판전압 제어신호를 발생시킨다.
이러한 동작은 초기 파워-업(Powe-up)시 제 1기판전압 제어신호가 '하이'가 되어 제 1기판전압 발생부(1)는 Vbb전압을 펌핑하여 생성한다. 그리고, 제 1기판전압 발생부(1)로부터 출력되는 Vbb레벨이 원하는 기판전압 레벨이 되었을 때 제 1기판전압 센서부(2)가 그 레벨을 감지한다. 감지된 레벨이 원하는 기판전압 레벨일 경우 제 1기판전압 센서부(2)는 제 1기판전압 제어신호로 '로우'신호를 출력하여 제 1기판전압 발생부(1)의 Vbb펌핑 동작을 정지시킨다.
그리고, 엑티브, 프리차지모드 및 그 밖에 전류를 많이 소모하여 제 1기판전압 발생부(1)로 출력되는 Vbb레벨이 상승하였을 때 제 1기판전압 센서부(2)는 제 1기판전압 제어신호로 하이신호를 출력한다. 따라서, 제 1기판전압 발생부(1)를 다시 이네이블(Enable)시킴으로써 Vbb레벨을 보상하여 준다. 도 2는 엑티브 또는 프리차지모드시 Vbb의 레벨의 파형도를 나타내고 있다. 이때, Vbb의 '하이' 또는 '로우'신호시 그 레벨이 급격하게 변화하는 것을 볼 수 있다.
그런데, 이러한 종래기술의 기판전압 발생장치는 칩의 동작시 즉, 엑티브, 프리차지모드시에 급격하게 Vbb전류를 많이 소모하게 될 때 급격하게 변하는 전류를 보상하기 위하여 펌핑을 하여 Vbb레벨을 제어하게 된다. 따라서, 응답시간(Response time)이 늦고 오퍼펌핑(Overpumping)의 문제가 발생한다. 결과적으로 전압레벨의 변화가 심하여 안정적인 Vbb레벨 제어가 어려워지기 때문에 전체적인 칩의 동작에 영향을 주는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로, 엑티브, 프리차지 모드시 또는 급격한 전류소모를 줄이기 위해 별도의 전압, 즉 Vbb레벨보다 더 낮은 Vbb2를 발생하고 두 전압의 전하 분배를 통하여 Vbb레벨을 신속하고 안정적으로 유지할 수 있도록 하는 듀얼 레벨을 이용한 기판전압 발생장치를 제공함에 그 목적이 있다.
도 1은 종래의 기판전압 발생장치를 나타낸 블럭도,
도 2는 종래의 기판전압 발생장치의 전압 파형도,
도 3은 본 발명에 따른 듀얼 레벨을 이용한 기판전압 발생장치의 블럭도,
도 4는 본 발명의 기판전압 발생장치의 전압 파형도,
도 5는 본 발명에 따른 기판전압 스위치의 실시예를 나타낸 회로도,
도 6은 본 발명에 따른 기판전압 스위치의 다른 실시예를 나타낸 회로도이다.
〈 도면의 주요 부분에 대한 부호의 설명 〉
1 : 제 1기판전압 발생부 2 : 제 1기판전압 센서부
10 : 제 2기판전압 발생부 20 : 제 2기판전압 센서부
30 : 기판전압 스위치 31 : NMOS트랜지스터
32 : 스위치 제어부
상기 목적을 달성하기 위하여, 본 발명에 의한 듀얼 레벨을 이용한 기판전압 발생장치는, 기판전압(Vbb)을 발생시키기 위한 제 1기판전압 발생부와, 제 1기판전압 발생부로부터 발생된 기판전압의 레벨을 감지하여 원하는 레벨의 기판전압을 출력하도록 하는 제 1제어신호를 제 1기판전압 발생부로 출력하는 제 1기판전압 센서부와, 기판전압보다 낮은 제 2기판전압(Vbb2)을 발생시키기 위한 제 2기판전압 발생부와, 제 2기판전압 발생부로부터 발생된 기판전압의 레벨을 감지하여 원하는 레벨의 기판전압을 출력하도록 하는 제 2제어신호를 제 2기판전압 발생부로 출력하는 제 2기판전압 센서부 및 기판전압의 엑티브 또는 프리차지모드시 스위칭 동작하여 기판전압 및 제 2기판전압을 통한 전하 분배를 수행하도록 제어하는 스위칭 수단을포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
본 발명에 따른 듀얼 레벨을 이용한 기판전압 발생장치의 구성 및 동작 파형을 제 3도 및 제 4를 참조하여 설명하고자 한다. 또한, 종래와 동일 구성요소는 동일한 부호를 사용한다.
도 3을 참조하면, 제 1기판전압 발생부(1) 및 제 1기판전압 센서부(2)는 종래와 동일한 동작을 수행한다. 본 발명의 구성은 종래의 제 1도 구성에 비하여 제 2기판전압 발생부(10), 제 2기판전압 센서부(20) 및 기판전압 스위치(30)가 더 추가되었다.
먼저, 제 2기판전압 발생부(10)는 제 1기판전압 발생부(1)에서 출력되는 기판전압(VBB)보다 낮은 제 2기판전압(VBB2)를 발생시키기 위하여 펌핑하는 드라이버이다. 그리고, 제 2기판전압 센서부(20)는 제 2기판전압 발생부(10)로부터 인가되는 Vbb2레벨을 검출하여 원하는 기판전압 레벨을 출력하도록 제 2기판전압 제어신호를 제 2기판전압 발생부(10)로 출력한다. 또한, 기판전압 스위치(30)는 제 1기판전압 발생부(1) 및 제 2기판전압 발생부(20)로부터 각각 출력되는 VBB와 VBB2를 통하여 전하를 분배하는 기능을 한다.
그 동작 과정을 제 4도를 참조하여 설명하고자 한다.
먼저, 기판전압(Vbb)은 제 1기판전압 발성부(1)에서 생성되는데, 초기 파워-업시 제 1기판전압 제어신호가 하이가 되어 Vbb전압을 펌핑하여 생성한다. 그리고, 생성된 Vbb레벨이 원하는 기판전압 레벨이 되었을 때 제 1기판전압 센서부(2)가 그 레벨을 감지하여 제 1기판전압 제어신호로 '로우'신호를 출력함으로써 제 1기판전압 발생부(1)의 Vbb펌핑을 정지시킨다.
이와 동시에 제 2기판전압 발생부(10)에서는 Vbb2신호가 함께 생성된다. 초기 파워-업시 제 2기판전압 제어신호가 하이가 되어 Vbb2 전압을 펌핑하여 생성한다. 또한, 생성된 Vbb2 레벨이 원하는 기판전압 레벨이 되었을 때 제 2기판전압 센서부(20)가 그 레벨을 감지하여 제 2기판전압 제어신호로 '로우'신호를 출력함으로써 제 2기판전압 발생부(10)의 Vbb2전압 펌핑을 정지시킨다.
제 4도는 엑티브 또는 프리차지 모드시 전압 파형을 도시하였다. 기판전압 스위치(30)의 입력단으로는 엑티브모드 또는 프리차지모드시 하이로 인에이블되는신호인 엑트/프리라는 제어신호가 인가된다. 그리고, 기판전압 스위치(30)는엑트/프리 신호가 인가되면, 제 1기판전압 발생부(1) 및 제 2기판전압 발생부(2)의 출력단자와 접점된다. 따라서, 스위칭동작을 통하여 제 1기판전압 발생부(1)로부터 출력되는 VBB와 제 2기판전압 발생부(10)로부터 출력되는 VBB2를 통해 전하 분배를 수행 함으로써 급격하게 소모되는 Vbb전류를 Vbb2의 레벨로 보상한다.
제 5도 및 제 6도는 상술된 기판전압 스위치(30)의 실시예들이다.
제 5도를 참조하면, 상술된 기판전압 스위치(30)는 NMOS트랜지스터(31)로 구성될 수 있다. 제 1기판전압 발생부(1)로부터 출력되는 VBB는 NMOS트랜지스터(31)의 드레인단자와 연결되어 있고, 제 2기판전압 발생부(10)로부터 출력되는 VBB2는 NMOS트랜지스터(31)의 소스단자와 연결된다. 또한, 엑트/프리신호는 NMOS트랜지스터(31)의 게이트단자와 연결되어 있으며 NMOS트랜지스터(31)의 바디는 그라운드에 연결되어 있다.
이러한 구성을 갖는 기판전압 스위치(30)의 동작과정을 다음과 같다.
NMOS트랜지스터(31)의 게이트 단자를 통하여 엑티브 또는 프리차지모드 하이로 이네이블 되는 신호인 엑트/프리 신호가 인가되면, NMOS트랜지스터(31)가 턴온되어 VBB와 VBB2간에 상호 전하 분배가 수행된다. 따라서, VBB와 VBB2의 전하 분배를 통해 VBB의 바운싱(Bouncing)을 감소시킬 수 있게 된다.
제 6도는 상술된 기판전압 스위치(30)의 다른 실시예이다.
제 6도의 기판전압 스위치(30)는 스위치 제어부(32) 및 NMOS트랜지스터(31)로 구성될 수 있다. 제 1기판전압 발생부(1)로부터 출력되는 VBB는 NMOS트랜지스터(31)의 드레인단자와 연결되어 있고, 제 2기판전압 발생부(10)로부터 출력되는VBB2는 NMOS트랜지스터(31)의 소스단자와 연결된다. 그리고, 엑트/프리 신호는 스위치 제어부(32)의 입력단으로 입력된다. 또한, NMOS트랜지스터(31)의 게이트단자는 스위치 제어부(32)로부터 출력된 엑트/프리 제어신호를 인가받고, NMOS트랜지스터(31)의 바디는 그라운드에 연결되어 있다.
이러한 구성을 갖는 기판전압 스위치(30)의 동작과정은 다음과 같다.
엑티브 또는 프리차지모드시 이네이블 되는 신호인 엑트/프리 신호가 '하이'가 되면 엑트/프리 제어신호가 스위치 제어부(32)를 통하여 발생된다. 이어서, 엑트/프리 제어신호가 NMOS트랜지스터(31)의 게이트 단자를 통하여 입력되면, NMOS트랜지스터(31)가 턴온됨으로써 VBB와 VBB2가 상호 전하 분배를 수행하게 된다. 또한, 스위치 제어부(32)는 제 1기판전압 발생부(1)로부터 출력되는 VBB를 인가받아 그 기판전압 레벨을 감지함으로써 원하는 기판전압 레벨을 출력하도록 하는 엑트/프리 제어신호를 출력한다. 이어서, 엑트/프리 제어신호가 NMOS트랜지스터(31)의 게이트 단자를 통하여 입력되면, NMOS트랜지스터(31)가 턴온됨으로써 VBB와 VBB2가 상호 전하 분배를 수행하게 된다. 따라서, 기판전압 스위치(30)는 NMOS트랜지스터(31)를 스위칭 제어하는 회로이다. 즉, 기판전압 스위치(30)는 제 1기판전압 발생부(1)로부터 인가되는 Vbb레벨을 감지함으로써 Vbb레벨이 과도하게 하강되어 있을 때 Vbb레벨의 전하 분배 정도를 제어할 수 있다. 또한, Vbb레벨이 원하는 기판전압 레벨보다 상승되어 있을 때와 하강되어 있을 때를 감지하여 엑트/프리 제어신호를 통하여 NMOS트랜지스터(31)의 게이트를 제어함으로써 턴온 타임 및 턴온의 크기를 조절할 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명에 의한 듀얼 레벨을 이용한 기판전압 발생장치는 듀얼 레벨을 통해 빠르게 전류레벨 상승을 보상하고, VBB2가 정해진 레벨로 제어되므로 오버펌핑 문제를 개선할 수 있게 된다. 따라서, 바운싱 정도를 개선하고, 칩동작의 신뢰도에 기여할 수 있는 효과를 제공한다.
Claims (3)
- 기판전압(Vbb)을 발생시키기 위한 제 1기판전압 발생부;상기 제 1기판전압 발생부로부터 발생된 기판전압의 레벨을 감지하여 원하는 레벨의 기판전압을 출력하도록 하는 제 1제어신호를 상기 제 1기판전압 발생부로 출력하는 제 1기판전압 센서부;상기 기판전압보다 낮은 제 2기판전압(Vbb2)을 발생시키기 위한 제 2기판전압 발생부;상기 제 2기판전압 발생부로부터 발생된 기판전압의 레벨을 감지하여 원하는 레벨의 제 2기판전압을 출력하도록 하는 제 2제어신호를 상기 제 2기판전압 발생부로 출력하는 제 2기판전압 센서부; 및상기 기판전압의 엑티브 또는 프리차지모드시 스위칭 동작하여 상기 기판전압 및 제 2기판전압을 통한 전하 분배를 수행하도록 제어하는 스위칭 수단을 포함하는 듀얼 레벨을 이용한 기판전압 발생장치.
- 제 1 항에 있어서, 상기 스위칭 수단은상기 기판전압의 엑티브 또는 프리차지모드시 이네이블 신호가 게이트 단자로 입력되고, 그 드레인 단자는 상기 제 1기판전압 발생부의 출력단과 연결되며, 소스 단자는 제 2기판전압 발생부의 출력단과 연결된 NMOS트랜지스터로 구성됨을 특징으로 하는 듀얼 레벨을 이용한 기판전압 발생장치.
- 제 1 항에 있어서, 상기 스위칭 수단은상기 제 1기판전압 발생부로부터 발생된 기판전압의 레벨을 감지하여 원하는 레벨의 기판전압을 출력하도록 하는 레벨 제어신호를 출력하고, 상기 기판전압의 엑티브 또는 프리차지모드의 이네이블 신호를 입력받아 레벨 제어신호를 출력하는 스위칭 제어부; 및상기 스위칭 제어부로부터 인가되는 레벨 제어신호를 게이트 단자를 통해 입력받고, 그 드레인 단자는 제 1기판전압 발생부의 출력단과 연결되며, 소스 단자는 제 2기판전압 발생부의 출력단과 연결된 NMOS트랜지스터로 구성됨을 특징으로 하는 듀얼 레벨을 이용한 기판전압 발생장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036959A KR100348216B1 (ko) | 2000-06-30 | 2000-06-30 | 듀얼 레벨을 이용한 기판전압 발생장치 |
| US09/895,348 US6512410B2 (en) | 2000-06-30 | 2001-06-29 | Dual-level substrate voltage generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036959A KR100348216B1 (ko) | 2000-06-30 | 2000-06-30 | 듀얼 레벨을 이용한 기판전압 발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002707A KR20020002707A (ko) | 2002-01-10 |
| KR100348216B1 true KR100348216B1 (ko) | 2002-08-09 |
Family
ID=19675248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036959A KR100348216B1 (ko) | 2000-06-30 | 2000-06-30 | 듀얼 레벨을 이용한 기판전압 발생장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6512410B2 (ko) |
| KR (1) | KR100348216B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101092997B1 (ko) | 2009-12-14 | 2011-12-12 | 주식회사 하이닉스반도체 | 네거티브 내부전압 생성장치 |
| US8723592B2 (en) * | 2011-08-12 | 2014-05-13 | Nxp B.V. | Adjustable body bias circuit |
| US9264034B2 (en) | 2013-12-19 | 2016-02-16 | Nxp B.V. | Circuit and method for body biasing |
| US9385703B2 (en) * | 2013-12-19 | 2016-07-05 | Nxp B.V. | Circuit and method for body biasing |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10326489A (ja) * | 1997-05-26 | 1998-12-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| KR19990019750A (ko) * | 1997-08-29 | 1999-03-15 | 김영환 | 기판 바이어스전압 감지장치 |
| KR100235958B1 (ko) * | 1996-08-21 | 1999-12-15 | 김영환 | 반도체 메모리 장치의 복수 레벨 전압 발생기 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH114575A (ja) * | 1997-06-11 | 1999-01-06 | Nec Corp | 昇圧回路 |
| KR100281280B1 (ko) * | 1997-06-30 | 2001-03-02 | 김영환 | 반도체 메모리 소자의 셀 플레이트 전압 발생장치 |
-
2000
- 2000-06-30 KR KR1020000036959A patent/KR100348216B1/ko not_active IP Right Cessation
-
2001
- 2001-06-29 US US09/895,348 patent/US6512410B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100235958B1 (ko) * | 1996-08-21 | 1999-12-15 | 김영환 | 반도체 메모리 장치의 복수 레벨 전압 발생기 |
| JPH10326489A (ja) * | 1997-05-26 | 1998-12-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| KR19990019750A (ko) * | 1997-08-29 | 1999-03-15 | 김영환 | 기판 바이어스전압 감지장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002707A (ko) | 2002-01-10 |
| US6512410B2 (en) | 2003-01-28 |
| US20020000868A1 (en) | 2002-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7579821B2 (en) | Voltage generator | |
| KR20030036045A (ko) | 내부 전압 강하 회로 | |
| KR100210892B1 (ko) | 완전 피드백 제어가 가능한 바이어스 전압 제어 장치 | |
| US8125846B2 (en) | Internal voltage generating circuit of semiconductor memory device | |
| KR20050091234A (ko) | 내부전압 발생장치 | |
| JPH1173769A (ja) | 半導体装置 | |
| US8362827B2 (en) | Semiconductor device including transistors that exercise control to reduce standby current | |
| KR100348216B1 (ko) | 듀얼 레벨을 이용한 기판전압 발생장치 | |
| KR100582380B1 (ko) | 동작모드에 따라 선별적으로 파워를 공급하는 파워공급장치 | |
| KR19990060766A (ko) | 반도체메모리장치의내부전압발생회로 | |
| US6512698B2 (en) | Semiconductor device | |
| KR100956786B1 (ko) | 반도체 메모리 장치 | |
| US6304490B1 (en) | Memory cell integrated structure with corresponding biasing device | |
| JP4062405B2 (ja) | 電源電圧レベル検出器 | |
| KR100332468B1 (ko) | 기판바이어스전압제어장치 | |
| KR100360022B1 (ko) | 액티브 내부전압 발생회로 | |
| KR20040011790A (ko) | 반도체 메모리 장치의 셀 어레이 전원전압 발생회로 | |
| KR100930391B1 (ko) | 전원전압 공급 제어 장치 | |
| KR970010771B1 (ko) | 반도체메모리장치의 기판전압발생회로 | |
| KR100464400B1 (ko) | 외부 전원 전압 대응 기판 전압 감지회로를 구비하는 기판 전압발생회로 | |
| KR20020010825A (ko) | 반도체장치의 기판전압발생기 | |
| KR100340051B1 (ko) | 반도체소자의백바이어스전압발생회로 | |
| KR100420083B1 (ko) | 대기 전류를 줄일 수 있는 밴드갭 기준전압 발생회로 | |
| JPH11219586A (ja) | 半導体集積回路 | |
| KR100585087B1 (ko) | 전류원을 구비하는 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120625 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |