KR100930391B1 - 전원전압 공급 제어 장치 - Google Patents
전원전압 공급 제어 장치 Download PDFInfo
- Publication number
- KR100930391B1 KR100930391B1 KR1020080043080A KR20080043080A KR100930391B1 KR 100930391 B1 KR100930391 B1 KR 100930391B1 KR 1020080043080 A KR1020080043080 A KR 1020080043080A KR 20080043080 A KR20080043080 A KR 20080043080A KR 100930391 B1 KR100930391 B1 KR 100930391B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- voltage
- node
- supply voltage
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Abstract
본 발명은 전원전압과 접지전압 사이를 스윙하는 제1신호를 고전압과 접지전압 사이를 스윙하는 제2신호로 레벨 시프팅하는 레벨 시프팅부와, 상기 제2신호에 응답하여 전원전압을 공급하는 스위칭부를 포함하는 전원전압 공급 제어 장치에 관한 것이다.
전원전압, 코어, 레벨 시프팅, 스위치
Description
본 발명은 반도체 메모리에 관한 것으로, 더 상세하게는 반도체 메모리로 전원전압을 공급하는 전원전압 공급 제어 장치에 관한 것이다.
일반적으로 반도체 메모리 장치는 외부로부터 전원전압(VEXT)을 공급받아 기준 전압(Vref), 코어 전압(Vcore), 주변 전압(Vperi), 고전압(VPP) 및 벌크 전압(VBB) 등의 전압을 자체적으로 생성하여 사용한다. 이때 외부 전원전압(VEXT)은 반도체 메모리 장치 내의 여러 영역의 동작 전압으로 사용되는 중요한 역할을 하는 전원이 된다.
모바일 반도체 메모리는 전류 사용을 최소화해야 하므로 외부 전원전압(VEXT)를 내부에 그대로 사용하지 못하고 상황에 따라 차단하거나 연결하여 사용한다.
도 1 은 종래 기술에 의한 전원전압 공급 제어 장치 회로도이다.
도 1 을 참고하면, PMOS 트랜지스터(P1)가 전원전압과 접지전압 사이를 스윙 하는 신호에 따라 스위칭하면서 외부 전원전압(VEXT)를 내부에 공급하거나 차단하는 역할을 수행한다. PMOS를 거친 전원은 내부 전원전압(VEXT_I)가 된다.
코어부의 트랜지스터(P2,N1)들은 오프 누설 전류를 최소화 하기 위해 백 바이어스(back bias)를 소스에 연결하지 않고 따로 제어한다. PMOS(P2)의 경우는 소스 전원보다 큰 전압을(VPP), NMOS(N1)는 낮은 전압(VBB)을 걸어 줌으로써 VBS를 크게 하여 Vth를 높여 오프 누설 전류를 줄인다.
VPP와 VBB는 모두 내부 전원전압(VEXT_I)를 소스로 하여 생성한 내부 전원이다. 이 과정에서 파워 업(power up) 초기에 VPP가 VEXT_I 보다 낮은 경우가 생기는데 도 1의 구조를 사용했을 경우, PMOS 트랜지스터(P1)의 드레인에서 PMOS 트랜지스터(P2)의 벌크로 포워드 바이어스(forward bias)가 걸려 전류 패스(current path)가 형성되는 문제점이 있다.
따라서, 본 발명은 반도체 메모리로 공급되는 전원전압 공급 능력을 높이면서 파워 업 초기에 메모리 코어에서 발생할 수 있는 포워드 바이어스 패스가 형성되는 것을 방지할 수 있는 전원전압 공급 제어 장치를 제시한다.
본 발명은 레벨 시프팅 수단을 포함하여 고전압과 접지전압 사이를 스윙하는 인에이블 신호를 생성하고, 상기 인에이블 신호를 이용하여 전원전압 공급을 제어하는 제어부를 포함한다.
본 발명에서, 상기 제어부는 NMOS 드라이버를 포함한다.
본 발명에서, 상기 제어부로부터 전원전압을 인가받아 구동하는 메모리 코어를 더 포함한다.
그리고, 본 발명은 전원전압과 접지전압 사이를 스윙하는 제1신호를 고전압과 접지전압 사이를 스윙하는 제2신호로 레벨 시프팅하는 레벨 시프팅부와, 상기 제2신호에 응답하여 전원전압을 공급하는 스위칭부를 포함한다.
그리고, 본 발명은 고전압과 접지전압 사이를 스윙하는 신호에 따라 전원전압을 공급하는 제1NMOS 드라이버와, 상기 제1NMOS 드라이버로부터 전원전압을 공급받아 제어신호에 따라 풀-업 구동하는 제1PMOS 드라이버와, 상기 제1PMOS 드라이버와 직렬 연결되고, 상기 제어신호에 따라 풀-다운 구동하는 제2NMOS 드라이버를 포 함한다.
이러한 본 발명은 반도체 메모리로 공급되는 전원전압 공급 능력을 높이면서 파워 업 초기에 메모리 코어에서 발생할 수 있는 포워드 바이어스 패스가 형성되는 것을 방지한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2 는 본 발명에 의한 전원전압 공급 제어 장치 회로도이다.
도 2 에 도시한 바와 같이, 본 발명은 고전압(VPP)과 접지전압(VSS) 사이를 스윙하는 인에이블 신호에 따라 전원전압(VEXT)을 공급하는 제어부(10)와, 상기 제어부(10)로부터 전원전압(VEXT)을 인가받는 메모리 코어(20)를 포함한다.
제어부(10)는 전원전압(VEXT)과 접지전압(VSS) 사이를 스윙하는 제1신호를 고전압(VPP)과 접지전압(VSS) 사이를 스윙하는 제2신호로 레벨 시프팅하는 레벨 시프팅부(11)와, 제2신호에 응답하여 전원전압을 공급하는 스위칭부(12)로 구성하고, 한다.
스위칭부(12)는 NMOS 드라이버(N1)로 구성한다.
메모리 코어(20)는 제어부(10)로부터 전원전압을 인가받아, 제어신호(CS)에 따라 풀-업 구동하는 PMOS 드라이버(P1)와, 풀-다운 구동하는 NMOS 드라이버(N2)로 구성한다.
여기서, 제어신호는 메모리 코어(20)를 제어하기 위한 제어신호로, 센스앰프 인에이블 신호 또는 비트라인 프리차지 신호가 될 수 있다.
한편, 종래 기술에 의한 전원전압 공급 제어 장치 구조에서 스위칭 드라이버를 PMOS를 쓴 이유는 PMOS 게이트 전압을 전원전압(VEXT)과 접지전압(VSS) 사이로 스윙하여 턴-온/오프 시키기가 용이했기 때문이다. 그러나 본 발명은 PMOS 대신 NMOS 드라이버를 사용함으로써 구동 능력의 한계를 극복하고 NMOS 게이트를 제어하여 기존 구조에서 발생하던 전류 패스를 제거한다.
본 발명은 NMOS 드라이버의 게이트 전압을 고전압(VPP)과 접지전압(VSS) 사이로 스윙하는 신호로 레벨 시프팅하여 제어한다. 내부전원 VPP가 NMOS 드라이버를 턴-온 시킬 만큼 상승된 상태에서 외부 전원전압(VEXT)를 메모리 코어에 공급한다. VPP가 충분히 상승된 상태이므로 메모리 코어 내부의 백바이어스와 PMOS 트랜지스터(P1) 소스단 사이의 포워드 바이어스(forward bias)는 발생하지 않아 전류 패스가 형성되지 않는다.
이와 같이 본 발명은 반도체 메모리로 공급되는 전원전압 공급 능력을 높이면서 파워 업 초기에 메모리 코어에서 발생할 수 있는 포워드 바이어스 패스가 형성되는 것을 방지한다.
도 1 은 종래 기술에 의한 전원전압 공급 제어 장치 회로도이다.
도 2 는 본 발명에 의한 전원전압 공급 제어 장치 회로도이다.
Claims (11)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 전원전압과 접지전압 사이를 스윙하는 제1신호를 고전압과 접지전압 사이를 스윙하는 제2신호로 레벨 시프팅하는 레벨 시프팅부;상기 전원전압과 제1 노드 사이에 연결되어, 상기 제2신호에 응답하여 턴온되어 상기 전원전압을 상기 제1 노드로 공급하는 스위칭부;상기 제1 노드와 제2 노드 사이에 연결되어, 제어신호에 응답하여 상기 제2 노드를 풀업구동하는 풀업소자; 및상기 제2 노드와 접지전압 사이에 연결되어, 상기 제어신호에 응답하여 상기 제2 노드를 풀다운구동하는 풀다운소자를 포함하는 전원전압 공급 제어 장치.
- 제 6 항에 있어서, 상기 스위칭부는 상기 상기 전원전압과 제1 노드 사이에 연결되고, 상기 제2 신호를 게이트로 인가받는 NMOS 트랜지스터인 전원전압 공급 제어 장치.
- 제 6 항에 있어서, 상기 풀업소자는 상기 제1 노드와 제2 노드에 소스 및 드레인이 연결되고, 상기 제어신호를 게이트로 인가받는 PMOS 트랜지스터를 포함하되, 상기 PMOS 트랜지스터는 상기 고전압을 벌크전압으로 인가받는 전원전압 공급 제어 장치.
- 제 6 항에 있어서, 상기 풀다운소자는 상기 제2 노드와 상기 접지전압에 소스 및 드레인이 연결되고, 상기 제어신호를 게이트로 인가받는 NMOS 트랜지스터를 포함하되, 상기 NMOS 트랜지스터는 상기 고전압을 벌크전압으로 인가받는 전원전압 공급 제어 장치.
- 제 6 항에 있어서, 상기 제어신호는 센스앰프인에이블신호 또는 비트라인 프리차지 신호인 전원전압 공급 제어 장치.
- 제 6 항에 있어서,상기 레벨 시프팅부는 레벨 시프터 회로, NMOS부트스트램핑 회로, 펌핑 회로 중 어느 하나인 전원전압 공급 제어 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080043080A KR100930391B1 (ko) | 2008-05-08 | 2008-05-08 | 전원전압 공급 제어 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080043080A KR100930391B1 (ko) | 2008-05-08 | 2008-05-08 | 전원전압 공급 제어 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090117165A KR20090117165A (ko) | 2009-11-12 |
KR100930391B1 true KR100930391B1 (ko) | 2009-12-08 |
Family
ID=41601682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080043080A KR100930391B1 (ko) | 2008-05-08 | 2008-05-08 | 전원전압 공급 제어 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100930391B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9374004B2 (en) | 2013-06-28 | 2016-06-21 | Intel Corporation | I/O driver transmit swing control |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000030505A (ko) * | 2000-03-04 | 2000-06-05 | 김태진 | 반도체장치의 승압회로 |
KR20030002251A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 센스앰프 전원 공급회로 |
-
2008
- 2008-05-08 KR KR1020080043080A patent/KR100930391B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000030505A (ko) * | 2000-03-04 | 2000-06-05 | 김태진 | 반도체장치의 승압회로 |
KR20030002251A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 센스앰프 전원 공급회로 |
Also Published As
Publication number | Publication date |
---|---|
KR20090117165A (ko) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100733407B1 (ko) | 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기 | |
KR101221177B1 (ko) | 전압 전환 회로 | |
JP2007095282A (ja) | 電圧発生装置 | |
KR100753034B1 (ko) | 내부 전원전압 발생 회로 | |
US10084311B2 (en) | Voltage generator | |
KR100930391B1 (ko) | 전원전압 공급 제어 장치 | |
KR100724564B1 (ko) | 반도체 메모리 장치 | |
US7835216B2 (en) | Semiconductor memory apparatus having decreased leakage current | |
KR100716662B1 (ko) | 내부전원 생성장치 | |
KR100761837B1 (ko) | 바이어스 회로 동작 차단회로를 구비하는 반도체메모리장치 및 바이어스 전압 발생방법 | |
JPH1074394A (ja) | 半導体記憶装置 | |
KR101204670B1 (ko) | 레벨 시프터 | |
KR100748458B1 (ko) | 반도체 메모리 장치의 초기 전압 제어 회로 | |
US7012840B2 (en) | Semiconductor memory device having voltage driving circuit | |
US9223330B2 (en) | Internal voltage generation circuit | |
KR101185551B1 (ko) | 반도체 집적회로 | |
US7772719B2 (en) | Threshold voltage control circuit and internal voltage generation circuit having the same | |
KR100885488B1 (ko) | 반도체 소자 | |
KR101030273B1 (ko) | 내부전원 생성장치 | |
KR100529385B1 (ko) | 내부 전압 발생 회로 | |
KR100557575B1 (ko) | 비트라인 프리차지 구동 회로 | |
KR100557574B1 (ko) | 비트라인 프리차지 구동 회로 | |
US9690310B2 (en) | Internal voltage generator of semiconductor device and method for driving the same | |
KR100861192B1 (ko) | 외부전원전압에 따른 순차적 제어가 가능한 내부전원전압발생장치 | |
KR100679077B1 (ko) | 전류소모를 감소시키는 출력 드라이버 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |