JP3314473B2 - パワーｍｏｓｆｅｔの制御装置 - Google Patents
パワーｍｏｓｆｅｔの制御装置Info
- Publication number
- JP3314473B2 JP3314473B2 JP21287693A JP21287693A JP3314473B2 JP 3314473 B2 JP3314473 B2 JP 3314473B2 JP 21287693 A JP21287693 A JP 21287693A JP 21287693 A JP21287693 A JP 21287693A JP 3314473 B2 JP3314473 B2 JP 3314473B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- gate
- power supply
- power mosfet
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ドレイン及びソースが
夫々給電端子及び出力端子に接続されたパワーＭＯＳＦ
ＥＴを、外部から入力されるＯＮ信号によって導通させ
るパワーＭＯＳＦＥＴの制御装置に関する。
夫々給電端子及び出力端子に接続されたパワーＭＯＳＦ
ＥＴを、外部から入力されるＯＮ信号によって導通させ
るパワーＭＯＳＦＥＴの制御装置に関する。
【０００２】
【従来の技術】従来より、ランプやソレノイド等を駆動
するためのハイサイドスイッチや、直流モータを駆動す
るためのＨブリッジ回路等においては、電源と負荷との
接続を断続するスイッチング素子に、Ｎチャネル型のパ
ワーＭＯＳＦＥＴが用いられている。これは、Ｎチャネ
ル型のパワーＭＯＳＦＥＴでは、ＯＮ時の抵抗値が低
く、大電流を流すことができるためであるが、このよう
にＮチャネル型パワーＭＯＳＦＥＴを用いて電源と負荷
とを接続するには、パワーＭＯＳＦＥＴのゲートを、そ
のゲート電圧がドレインに印加される電源電圧より高い
電圧になるまで充電する必要がある。
するためのハイサイドスイッチや、直流モータを駆動す
るためのＨブリッジ回路等においては、電源と負荷との
接続を断続するスイッチング素子に、Ｎチャネル型のパ
ワーＭＯＳＦＥＴが用いられている。これは、Ｎチャネ
ル型のパワーＭＯＳＦＥＴでは、ＯＮ時の抵抗値が低
く、大電流を流すことができるためであるが、このよう
にＮチャネル型パワーＭＯＳＦＥＴを用いて電源と負荷
とを接続するには、パワーＭＯＳＦＥＴのゲートを、そ
のゲート電圧がドレインに印加される電源電圧より高い
電圧になるまで充電する必要がある。
【０００３】このため、Ｎチャネル型パワーＭＯＳＦＥ
Ｔを用いて電源と負荷との接続を断続する装置では、例
えば特開平４−２４１５１１号公報に開示されている如
く、パワーＭＯＳＦＥＴのゲートを充電するためにチャ
ージポンプ等の昇圧回路が設けられている。
Ｔを用いて電源と負荷との接続を断続する装置では、例
えば特開平４−２４１５１１号公報に開示されている如
く、パワーＭＯＳＦＥＴのゲートを充電するためにチャ
ージポンプ等の昇圧回路が設けられている。
【０００４】即ち、Ｎチャネル型パワーＭＯＳＦＥＴを
用いて電源と負荷との接続を断続する装置では、例えば
図３（ａ）に示す如く、制御信号入力端子２に入力され
た制御信号Ｖｉｎを、インバータ４，６を介して、チャ
ージポンプからなる昇圧回路８に入力し、この制御信号
ＶｉｎがパワーＭＯＳＦＥＴ１０の導通指令を表わすHi
ghレベル（ＯＮ信号）であるときに昇圧回路８を動作さ
せ、この昇圧回路８の動作によって、パワーＭＯＳＦＥ
Ｔ１０のゲートを充電して、ゲート電圧を電源電圧ＶDD
より高い電圧に昇圧することにより、パワーＭＯＳＦＥ
Ｔ１０を導通させ、電源電圧ＶDDが供給された給電端子
１２と負荷に接続された出力端子１４とを接続するよう
にされている。
用いて電源と負荷との接続を断続する装置では、例えば
図３（ａ）に示す如く、制御信号入力端子２に入力され
た制御信号Ｖｉｎを、インバータ４，６を介して、チャ
ージポンプからなる昇圧回路８に入力し、この制御信号
ＶｉｎがパワーＭＯＳＦＥＴ１０の導通指令を表わすHi
ghレベル（ＯＮ信号）であるときに昇圧回路８を動作さ
せ、この昇圧回路８の動作によって、パワーＭＯＳＦＥ
Ｔ１０のゲートを充電して、ゲート電圧を電源電圧ＶDD
より高い電圧に昇圧することにより、パワーＭＯＳＦＥ
Ｔ１０を導通させ、電源電圧ＶDDが供給された給電端子
１２と負荷に接続された出力端子１４とを接続するよう
にされている。
【０００５】また、例えばこうしたＮチャネル型パワー
ＭＯＳＦＥＴを多数備えた装置では、各パワーＭＯＳＦ
ＥＴの制御回路に、図３（ａ）に示した昇圧回路８の代
りに、インバータ６からの出力レベルを高レベルにシフ
トするレベルシフト回路を設け、パワーＭＯＳＦＥＴの
導通指令を表わすＯＮ信号入力時に、ＯＮ信号に対応す
るレベルシフト回路を、電源電圧ＶDDを常時昇圧して出
力する昇圧回路からの出力電圧により動作させることに
より、各パワーＭＯＳＦＥＴのゲートを充電することも
行われている。
ＭＯＳＦＥＴを多数備えた装置では、各パワーＭＯＳＦ
ＥＴの制御回路に、図３（ａ）に示した昇圧回路８の代
りに、インバータ６からの出力レベルを高レベルにシフ
トするレベルシフト回路を設け、パワーＭＯＳＦＥＴの
導通指令を表わすＯＮ信号入力時に、ＯＮ信号に対応す
るレベルシフト回路を、電源電圧ＶDDを常時昇圧して出
力する昇圧回路からの出力電圧により動作させることに
より、各パワーＭＯＳＦＥＴのゲートを充電することも
行われている。
【０００６】
【発明が解決しようとする課題】ところで、このように
図３（ａ）に示したチャージポンプからなる昇圧回路８
や、レベルシフト回路に電源供給を行う昇圧回路を用い
て、パワーＭＯＳＦＥＴのゲートを充電する場合、その
昇圧回路内にはコンデンサが備えられることとなるが、
制御信号ＶｉｎがHighレベルとなってからパワーＭＯＳ
ＦＥＴ１０が導通するまでの立ち上がり時間を短くする
には、そのコンデンサの容量を大きくする必要があっ
た。
図３（ａ）に示したチャージポンプからなる昇圧回路８
や、レベルシフト回路に電源供給を行う昇圧回路を用い
て、パワーＭＯＳＦＥＴのゲートを充電する場合、その
昇圧回路内にはコンデンサが備えられることとなるが、
制御信号ＶｉｎがHighレベルとなってからパワーＭＯＳ
ＦＥＴ１０が導通するまでの立ち上がり時間を短くする
には、そのコンデンサの容量を大きくする必要があっ
た。
【０００７】つまり、図３（ａ）に示す昇圧回路８を構
成するチャージポンプは、例えば図３（ｂ）に示す如
く、ダイオードＤ１〜Ｄ３と、コンデンサＣ１及びＣ２
と、図示しない発振回路を備え、発振回路から各コンデ
ンサＣ１，Ｃ２に極性の異なる発振信号を入力すること
により、パワーＭＯＳＦＥＴ１０のゲートを充電するよ
うに構成されるが、こうしたチャージポンプを使用した
場合、図３（ｃ）に示す如く、各コンデンサＣ１，Ｃ２
の容量（チャージポンプ容量）を大きくすればする程、
その充電速度を短くできるので、ＯＮ信号入力後パワー
ＭＯＳＦＥＴ１０を速やかにＯＮ状態にするには、チャ
ージポンプ容量、つまり昇圧回路８内のコンデンサＣ
１，Ｃ２の容量を大きくする必要があった。
成するチャージポンプは、例えば図３（ｂ）に示す如
く、ダイオードＤ１〜Ｄ３と、コンデンサＣ１及びＣ２
と、図示しない発振回路を備え、発振回路から各コンデ
ンサＣ１，Ｃ２に極性の異なる発振信号を入力すること
により、パワーＭＯＳＦＥＴ１０のゲートを充電するよ
うに構成されるが、こうしたチャージポンプを使用した
場合、図３（ｃ）に示す如く、各コンデンサＣ１，Ｃ２
の容量（チャージポンプ容量）を大きくすればする程、
その充電速度を短くできるので、ＯＮ信号入力後パワー
ＭＯＳＦＥＴ１０を速やかにＯＮ状態にするには、チャ
ージポンプ容量、つまり昇圧回路８内のコンデンサＣ
１，Ｃ２の容量を大きくする必要があった。
【０００８】また、レベルシフト回路に電源供給を行う
ために電源電圧ＶDDを常時昇圧する昇圧回路にも、電源
電圧ＶDDの昇圧及び昇圧した電圧の蓄積のためにコンデ
ンサが備えられるが、この場合、そのコンデンサの容量
が小さいと、レベルシフト回路が充電動作を開始したと
き、パワーＭＯＳＦＥＴの容量によりレベルシフト回路
への供給電圧が低下してしまうため、ＯＮ信号入力後パ
ワーＭＯＳＦＥＴを速やかにＯＮ状態にするには、昇圧
回路内のコンデンサの容量を大きくする必要があった。
ために電源電圧ＶDDを常時昇圧する昇圧回路にも、電源
電圧ＶDDの昇圧及び昇圧した電圧の蓄積のためにコンデ
ンサが備えられるが、この場合、そのコンデンサの容量
が小さいと、レベルシフト回路が充電動作を開始したと
き、パワーＭＯＳＦＥＴの容量によりレベルシフト回路
への供給電圧が低下してしまうため、ＯＮ信号入力後パ
ワーＭＯＳＦＥＴを速やかにＯＮ状態にするには、昇圧
回路内のコンデンサの容量を大きくする必要があった。
【０００９】ところが、こうしたパワーＭＯＳＦＥＴの
制御装置をＩＣ化する場合、パワーＭＯＳＦＥＴのゲー
ト容量は、通常、数十ｐＦ〜数千ｐＦあるのに対し、Ｉ
Ｃ化できるコンデンサの容量は数ｐＦ〜数百ｐＦである
ため、パワーＭＯＳＦＥＴのゲートを電源電圧より高い
電圧まで高速に充電するには、容量の大きなコンデンサ
を外付けにしなければならないといった問題があった。
制御装置をＩＣ化する場合、パワーＭＯＳＦＥＴのゲー
ト容量は、通常、数十ｐＦ〜数千ｐＦあるのに対し、Ｉ
Ｃ化できるコンデンサの容量は数ｐＦ〜数百ｐＦである
ため、パワーＭＯＳＦＥＴのゲートを電源電圧より高い
電圧まで高速に充電するには、容量の大きなコンデンサ
を外付けにしなければならないといった問題があった。
【００１０】本発明は、こうした問題に鑑みなされたも
ので、チャージポンプ等の昇圧回路を用いてパワーＭＯ
ＳＦＥＴを駆動するパワーＭＯＳＦＥＴの制御装置にお
いて、昇圧回路のコンデンサ容量を大きくすることな
く、パワーＭＯＳＦＥＴをＯＦＦからＯＮ状態に速やか
に立ち上げることができるようにすることを目的として
いる。
ので、チャージポンプ等の昇圧回路を用いてパワーＭＯ
ＳＦＥＴを駆動するパワーＭＯＳＦＥＴの制御装置にお
いて、昇圧回路のコンデンサ容量を大きくすることな
く、パワーＭＯＳＦＥＴをＯＦＦからＯＮ状態に速やか
に立ち上げることができるようにすることを目的として
いる。
【００１１】
【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載の発明は、ドレイン及びソ
ースが給電端子及び出力端子に夫々接続されたパワーＭ
ＯＳＦＥＴに設けられ、外部から入力されるＯＮ信号に
従い、該パワーＭＯＳＦＥＴのゲート電圧を、上記給電
端子から上記ドレインに印加される電源電圧より高い電
圧まで昇圧して、上記ドレイン−ソース間を導通させる
パワーＭＯＳＦＥＴの制御装置であって、上記パワーＭ
ＯＳＦＥＴのゲートに接続され、上記ＯＮ信号により上
記ゲートを充電して、上記ゲート電圧を昇圧する第１の
昇圧回路を備えると共に、上記給電端子と上記パワーＭ
ＯＳＦＥＴのゲートとの間に、上記ＯＮ信号の入力時
に、上記第１の昇圧回路が動作するのと同時又はそれ以
前に導通するスイッチング素子と、上記給電端子から上
記ゲート側に電流を流し逆方向の電流の流れを阻止する
ダイオードと、を直列に接続してなることを特徴として
いる。
めになされた請求項１に記載の発明は、ドレイン及びソ
ースが給電端子及び出力端子に夫々接続されたパワーＭ
ＯＳＦＥＴに設けられ、外部から入力されるＯＮ信号に
従い、該パワーＭＯＳＦＥＴのゲート電圧を、上記給電
端子から上記ドレインに印加される電源電圧より高い電
圧まで昇圧して、上記ドレイン−ソース間を導通させる
パワーＭＯＳＦＥＴの制御装置であって、上記パワーＭ
ＯＳＦＥＴのゲートに接続され、上記ＯＮ信号により上
記ゲートを充電して、上記ゲート電圧を昇圧する第１の
昇圧回路を備えると共に、上記給電端子と上記パワーＭ
ＯＳＦＥＴのゲートとの間に、上記ＯＮ信号の入力時
に、上記第１の昇圧回路が動作するのと同時又はそれ以
前に導通するスイッチング素子と、上記給電端子から上
記ゲート側に電流を流し逆方向の電流の流れを阻止する
ダイオードと、を直列に接続してなることを特徴として
いる。
【００１２】また請求項２に記載の発明は、請求項１に
記載の発明と同様、ドレイン及びソースが給電端子及び
出力端子に夫々接続されたパワーＭＯＳＦＥＴに設けら
れ、外部から入力されるＯＮ信号に従い、該パワーＭＯ
ＳＦＥＴのゲート電圧を、上記給電端子から上記ドレイ
ンに印加される電源電圧より高い電圧まで昇圧して、上
記ドレイン−ソース間を導通させるパワーＭＯＳＦＥＴ
の制御装置であって、上記電源電圧を昇圧して高電圧を
発生する第２の昇圧回路と、上記パワーＭＯＳＦＥＴの
ゲートに接続され、上記ＯＮ信号の入力時に上記第２の
昇圧回路から電源供給を受けて上記ゲートを充電するレ
ベルシフト回路と、を備えると共に、上記給電端子と上
記パワーＭＯＳＦＥＴのゲートとの間に、上記ＯＮ信号
の入力時に、上記レベルシフト回路が動作するのと同時
又はそれ以前に導通するスイッチング素子と、上記給電
端子から上記ゲート側に電流を流し逆方向の電流の流れ
を阻止するダイオードと、を直列に接続してなることを
特徴としている。
記載の発明と同様、ドレイン及びソースが給電端子及び
出力端子に夫々接続されたパワーＭＯＳＦＥＴに設けら
れ、外部から入力されるＯＮ信号に従い、該パワーＭＯ
ＳＦＥＴのゲート電圧を、上記給電端子から上記ドレイ
ンに印加される電源電圧より高い電圧まで昇圧して、上
記ドレイン−ソース間を導通させるパワーＭＯＳＦＥＴ
の制御装置であって、上記電源電圧を昇圧して高電圧を
発生する第２の昇圧回路と、上記パワーＭＯＳＦＥＴの
ゲートに接続され、上記ＯＮ信号の入力時に上記第２の
昇圧回路から電源供給を受けて上記ゲートを充電するレ
ベルシフト回路と、を備えると共に、上記給電端子と上
記パワーＭＯＳＦＥＴのゲートとの間に、上記ＯＮ信号
の入力時に、上記レベルシフト回路が動作するのと同時
又はそれ以前に導通するスイッチング素子と、上記給電
端子から上記ゲート側に電流を流し逆方向の電流の流れ
を阻止するダイオードと、を直列に接続してなることを
特徴としている。
【００１３】
【作用及び発明の効果】上記のように構成された請求項
１に記載のパワーＭＯＳＦＥＴの制御装置においては、
外部からＯＮ信号が入力されると、第１の昇圧回路が、
パワーＭＯＳＦＥＴのゲートを充電して、ゲート電圧を
昇圧すると共に、この第１の昇圧回路の動作開始と同時
又はそれ以前に、給電端子とパワーＭＯＳＦＥＴのゲー
トとの間に設けられたスイッチング素子が導通する。
１に記載のパワーＭＯＳＦＥＴの制御装置においては、
外部からＯＮ信号が入力されると、第１の昇圧回路が、
パワーＭＯＳＦＥＴのゲートを充電して、ゲート電圧を
昇圧すると共に、この第１の昇圧回路の動作開始と同時
又はそれ以前に、給電端子とパワーＭＯＳＦＥＴのゲー
トとの間に設けられたスイッチング素子が導通する。
【００１４】このため、第１の昇圧回路の動作開始時に
は、スイッチング素子及びダイオードを介して、給電端
子からゲートに電流が流れて、ゲート電圧が電源電圧近
傍の値まで急速充電されることとなり、第１の昇圧回路
は、ゲート電圧を電源電圧近傍の値から電源電圧より大
きい電圧まで昇圧すれば、パワーＭＯＳＦＥＴをＯＮさ
せることができるようになる。
は、スイッチング素子及びダイオードを介して、給電端
子からゲートに電流が流れて、ゲート電圧が電源電圧近
傍の値まで急速充電されることとなり、第１の昇圧回路
は、ゲート電圧を電源電圧近傍の値から電源電圧より大
きい電圧まで昇圧すれば、パワーＭＯＳＦＥＴをＯＮさ
せることができるようになる。
【００１５】従って、本発明によれば、第１の昇圧回路
の容量を大きくすることなく、ＯＮ信号入力後パワーＭ
ＯＳＦＥＴがＯＮするまでの立ち上がり時間を短くする
ことができ、制御装置のＩＣ化を容易に実現できるよう
になる。次に、請求項２に記載のパワーＭＯＳＦＥＴの
制御装置においては、第２の昇圧回路が電源電圧を昇圧
して高電圧を発生し、外部からＯＮ信号が入力される
と、レベルシフト回路が、この第２の昇圧回路が昇圧し
た高電圧を電源電圧として動作し、パワーＭＯＳＦＥＴ
のゲートを充電する。また、ＯＮ信号入力時には、この
レベルシフト回路の動作開始と同時又はそれ以前に、給
電端子とパワーＭＯＳＦＥＴのゲートとの間に設けられ
たスイッチング素子が導通する。
の容量を大きくすることなく、ＯＮ信号入力後パワーＭ
ＯＳＦＥＴがＯＮするまでの立ち上がり時間を短くする
ことができ、制御装置のＩＣ化を容易に実現できるよう
になる。次に、請求項２に記載のパワーＭＯＳＦＥＴの
制御装置においては、第２の昇圧回路が電源電圧を昇圧
して高電圧を発生し、外部からＯＮ信号が入力される
と、レベルシフト回路が、この第２の昇圧回路が昇圧し
た高電圧を電源電圧として動作し、パワーＭＯＳＦＥＴ
のゲートを充電する。また、ＯＮ信号入力時には、この
レベルシフト回路の動作開始と同時又はそれ以前に、給
電端子とパワーＭＯＳＦＥＴのゲートとの間に設けられ
たスイッチング素子が導通する。
【００１６】このため、レベルシフト回路の動作開始時
には、スイッチング素子及びダイオードを介して、給電
端子からゲートに電流が流れて、ゲート電圧が電源電圧
近傍の値まで急速充電されることとなり、レベルシフト
回路は、ゲート電圧を電源電圧近傍の値から電源電圧よ
り大きい電圧まで昇圧すれば、パワーＭＯＳＦＥＴをＯ
Ｎさせることができるようになる。
には、スイッチング素子及びダイオードを介して、給電
端子からゲートに電流が流れて、ゲート電圧が電源電圧
近傍の値まで急速充電されることとなり、レベルシフト
回路は、ゲート電圧を電源電圧近傍の値から電源電圧よ
り大きい電圧まで昇圧すれば、パワーＭＯＳＦＥＴをＯ
Ｎさせることができるようになる。
【００１７】従って、本発明によれば、レベルシフト回
路に電源供給を行う第２の昇圧回路の容量を大きくする
ことなく、ＯＮ信号入力後パワーＭＯＳＦＥＴがＯＮす
るまでの立ち上がり時間を短くすることができ、制御装
置のＩＣ化を容易に実現できるようになる。
路に電源供給を行う第２の昇圧回路の容量を大きくする
ことなく、ＯＮ信号入力後パワーＭＯＳＦＥＴがＯＮす
るまでの立ち上がり時間を短くすることができ、制御装
置のＩＣ化を容易に実現できるようになる。
【００１８】
【実施例】以下に本発明の実施例を図面と共に説明す
る。まず図１は、請求項１に記載の発明が適用された第
１実施例のパワーＭＯＳＦＥＴの制御装置全体の構成を
表わす電気回路図である。
る。まず図１は、請求項１に記載の発明が適用された第
１実施例のパワーＭＯＳＦＥＴの制御装置全体の構成を
表わす電気回路図である。
【００１９】図１に示す如く、本実施例の制御装置は、
図３（ａ）に示した従来装置と同様、ドレインが電源電
圧ＶDDが印加された給電端子１２に接続され、ソースが
負荷に電源供給を行うための出力端子１４に接続された
Ｎチャネル型のパワーＭＯＳＦＥＴ１０をＯＮ／ＯＦＦ
させるためのものであり、制御信号入力端子２に入力さ
れた制御信号Ｖｉｎが、インバータ４，６により順次反
転して入力され、制御信号ＶｉｎがパワーＭＯＳＦＥＴ
１０の導通指令を表わすHighレベル（ＯＮ信号）である
ときに、パワーＭＯＳＦＥＴ１０のゲートを充電して、
ゲート電圧を電源電圧ＶDDより高い電圧に昇圧する、図
３（ｂ）に示したチャージポンプからなる昇圧回路８を
備えている。
図３（ａ）に示した従来装置と同様、ドレインが電源電
圧ＶDDが印加された給電端子１２に接続され、ソースが
負荷に電源供給を行うための出力端子１４に接続された
Ｎチャネル型のパワーＭＯＳＦＥＴ１０をＯＮ／ＯＦＦ
させるためのものであり、制御信号入力端子２に入力さ
れた制御信号Ｖｉｎが、インバータ４，６により順次反
転して入力され、制御信号ＶｉｎがパワーＭＯＳＦＥＴ
１０の導通指令を表わすHighレベル（ＯＮ信号）である
ときに、パワーＭＯＳＦＥＴ１０のゲートを充電して、
ゲート電圧を電源電圧ＶDDより高い電圧に昇圧する、図
３（ｂ）に示したチャージポンプからなる昇圧回路８を
備えている。
【００２０】また、本実施例の制御装置には、給電端子
１２とパワーＭＯＳＦＥＴ１０のゲートとの間に、Ｐチ
ャネル型のＭＯＳＦＥＴ２０とダイオード２２との直列
回路が設けられている。そして、この直列回路の内、Ｍ
ＯＳＦＥＴ２０は、ソースがパワーＭＯＳＦＥＴ１０の
ドレインに、ドレインがダイオード２２を介してパワー
ＭＯＳＦＥＴ１０のゲートに、ゲートがインバータ４の
出力端子に夫々接続されており、ダイオード２２は、ア
ノードがＭＯＳＦＥＴ２０のドレインに、カソードがパ
ワーＭＯＳＦＥＴ１０のゲートに夫々接続されている。
１２とパワーＭＯＳＦＥＴ１０のゲートとの間に、Ｐチ
ャネル型のＭＯＳＦＥＴ２０とダイオード２２との直列
回路が設けられている。そして、この直列回路の内、Ｍ
ＯＳＦＥＴ２０は、ソースがパワーＭＯＳＦＥＴ１０の
ドレインに、ドレインがダイオード２２を介してパワー
ＭＯＳＦＥＴ１０のゲートに、ゲートがインバータ４の
出力端子に夫々接続されており、ダイオード２２は、ア
ノードがＭＯＳＦＥＴ２０のドレインに、カソードがパ
ワーＭＯＳＦＥＴ１０のゲートに夫々接続されている。
【００２１】このように構成された本実施例のパワーＭ
ＯＳＦＥＴの制御装置においては、制御信号入力端子２
に入力される制御信号がLow レベルからHighレベル（Ｏ
Ｎ信号）に反転すると、まずインバータ４の出力が、所
定の反転動作時間経過後、HighレベルからLow レベルに
反転する。すると、このLow レベルの信号により、ＭＯ
ＳＦＥＴ２０がＯＮして、このＭＯＳＦＥＴ２０とダイ
オード２２とを介して、給電端子１２からパワーＭＯＳ
ＦＥＴ１０のゲートに電流が流れて、パワーＭＯＳＦＥ
Ｔ１０のゲートが、電源電圧ＶDDからダイオード２２の
順方向電圧を差し引いたゲート電圧に達するまで、急速
に充電される。
ＯＳＦＥＴの制御装置においては、制御信号入力端子２
に入力される制御信号がLow レベルからHighレベル（Ｏ
Ｎ信号）に反転すると、まずインバータ４の出力が、所
定の反転動作時間経過後、HighレベルからLow レベルに
反転する。すると、このLow レベルの信号により、ＭＯ
ＳＦＥＴ２０がＯＮして、このＭＯＳＦＥＴ２０とダイ
オード２２とを介して、給電端子１２からパワーＭＯＳ
ＦＥＴ１０のゲートに電流が流れて、パワーＭＯＳＦＥ
Ｔ１０のゲートが、電源電圧ＶDDからダイオード２２の
順方向電圧を差し引いたゲート電圧に達するまで、急速
に充電される。
【００２２】一方、インバータ４の出力がLow レベルに
反転すると、インバータ６の出力が、所定の反転動作時
間経過後、Low レベルからHighレベルに反転する。する
と、昇圧回路８が、パワーＭＯＳＦＥＴ１０のゲート電
圧を昇圧する充電動作を開始し、ゲート電圧を電源電圧
ＶDDより高い電圧まで昇圧する。
反転すると、インバータ６の出力が、所定の反転動作時
間経過後、Low レベルからHighレベルに反転する。する
と、昇圧回路８が、パワーＭＯＳＦＥＴ１０のゲート電
圧を昇圧する充電動作を開始し、ゲート電圧を電源電圧
ＶDDより高い電圧まで昇圧する。
【００２３】ところで、この昇圧回路８の充電動作開始
時には、パワーＭＯＳＦＥＴ１０のゲートは、ＭＯＳＦ
ＥＴ２０及びダイオード２２を介して、電源電圧ＶDDか
らダイオード２２の順方向電圧を差し引いた電圧まで充
電されている。従って、昇圧回路８の動作開始後は、パ
ワーＭＯＳＦＥＴ１０が速やかにＯＮ状態となる。
時には、パワーＭＯＳＦＥＴ１０のゲートは、ＭＯＳＦ
ＥＴ２０及びダイオード２２を介して、電源電圧ＶDDか
らダイオード２２の順方向電圧を差し引いた電圧まで充
電されている。従って、昇圧回路８の動作開始後は、パ
ワーＭＯＳＦＥＴ１０が速やかにＯＮ状態となる。
【００２４】すなわち、本実施例のパワーＭＯＳＦＥＴ
の制御装置によれば、昇圧回路８だけでパワーＭＯＳＦ
ＥＴ１０のゲートを充電する従来装置に比べて、ＭＯＳ
ＦＥＴ２０及びダイオード２２を介してパワーＭＯＳＦ
ＥＴ１０のゲートを充電する分だけ、パワーＭＯＳＦＥ
Ｔ１０のゲートの充電時間が短縮されることとなる。
の制御装置によれば、昇圧回路８だけでパワーＭＯＳＦ
ＥＴ１０のゲートを充電する従来装置に比べて、ＭＯＳ
ＦＥＴ２０及びダイオード２２を介してパワーＭＯＳＦ
ＥＴ１０のゲートを充電する分だけ、パワーＭＯＳＦＥ
Ｔ１０のゲートの充電時間が短縮されることとなる。
【００２５】従って、本実施例によれば、昇圧回路８を
構成する図３（ｂ）に示したコンデンサＣ１，Ｃ２の容
量を増加することなく、制御信号ＶｉｎがLow レベルか
らHighレベルに変化してから（つまりＯＮ信号が入力さ
れてから）パワーＭＯＳＦＥＴ１０がＯＮ状態となるま
での立ち上がり時間を短くすることができる。このた
め、コンデンサを外付けすることなく、制御装置のＩＣ
化を図ることができる。また、昇圧回路８による充電時
間を短くできるので、昇圧回路８の動作に伴う発熱量を
低減することもでき、これによってもＩＣ化を容易に図
ることができる。
構成する図３（ｂ）に示したコンデンサＣ１，Ｃ２の容
量を増加することなく、制御信号ＶｉｎがLow レベルか
らHighレベルに変化してから（つまりＯＮ信号が入力さ
れてから）パワーＭＯＳＦＥＴ１０がＯＮ状態となるま
での立ち上がり時間を短くすることができる。このた
め、コンデンサを外付けすることなく、制御装置のＩＣ
化を図ることができる。また、昇圧回路８による充電時
間を短くできるので、昇圧回路８の動作に伴う発熱量を
低減することもでき、これによってもＩＣ化を容易に図
ることができる。
【００２６】次に図２は、請求項２に記載の発明が適用
された第２実施例のパワーＭＯＳＦＥＴの制御装置全体
の構成を表わす電気回路図である。図２に示す如く、本
実施例の制御装置は、上記第１実施例の昇圧回路８に代
えて、電源電圧ＶDDを常時昇圧して出力する昇圧回路３
２と、この昇圧回路３２から電源供給を受けて、インバ
ータ６からの出力信号レベルを電源電圧ＶDDより高い高
電圧レベルにシフトし、この高電圧信号によりパワーＭ
ＯＳＦＥＴ１０のゲートを充電するレベルシフト回路
（レベルシフタ）３４とを設けたものであり、これ以外
の構成は、上記第１実施例と同様である。
された第２実施例のパワーＭＯＳＦＥＴの制御装置全体
の構成を表わす電気回路図である。図２に示す如く、本
実施例の制御装置は、上記第１実施例の昇圧回路８に代
えて、電源電圧ＶDDを常時昇圧して出力する昇圧回路３
２と、この昇圧回路３２から電源供給を受けて、インバ
ータ６からの出力信号レベルを電源電圧ＶDDより高い高
電圧レベルにシフトし、この高電圧信号によりパワーＭ
ＯＳＦＥＴ１０のゲートを充電するレベルシフト回路
（レベルシフタ）３４とを設けたものであり、これ以外
の構成は、上記第１実施例と同様である。
【００２７】即ち、本実施例の制御装置は、「従来の技
術」の項で説明したように、複数のパワーＭＯＳＦＥＴ
１０を各々駆動する際に、各パワーＭＯＳＦＥＴ１０の
ゲートに各々接続したレベルシフタ３４に昇圧回路３２
にて電源電圧ＶDDを昇圧した高電圧を供給することによ
り、各パワーＭＯＳＦＥＴ１０を一つの昇圧回路３２を
用いて駆動できるようにしたものであり、給電端子１２
とパワーＭＯＳＦＥＴ１０のゲートとの間には、上記第
１実施例と同様、Ｐチャネル型のＭＯＳＦＥＴ２０とダ
イオード２２との直列回路が備えられている。
術」の項で説明したように、複数のパワーＭＯＳＦＥＴ
１０を各々駆動する際に、各パワーＭＯＳＦＥＴ１０の
ゲートに各々接続したレベルシフタ３４に昇圧回路３２
にて電源電圧ＶDDを昇圧した高電圧を供給することによ
り、各パワーＭＯＳＦＥＴ１０を一つの昇圧回路３２を
用いて駆動できるようにしたものであり、給電端子１２
とパワーＭＯＳＦＥＴ１０のゲートとの間には、上記第
１実施例と同様、Ｐチャネル型のＭＯＳＦＥＴ２０とダ
イオード２２との直列回路が備えられている。
【００２８】このように構成された本実施例のパワーＭ
ＯＳＦＥＴの制御装置においては、上記第１実施例と同
様、制御信号入力端子２に入力される制御信号がLow レ
ベルからHighレベル（ＯＮ信号）に反転すると、インバ
ータ４の出力が、所定の反転動作時間経過後、Highレベ
ルからLow レベルに反転し、このLow レベルの信号によ
り、ＭＯＳＦＥＴ２０がＯＮして、このＭＯＳＦＥＴ２
０とダイオード２２とを介して、給電端子１２からパワ
ーＭＯＳＦＥＴ１０のゲートに電流が流れて、パワーＭ
ＯＳＦＥＴ１０のゲートが、電源電圧ＶDDからダイオー
ド２２の順方向電圧を差し引いたゲート電圧に達するま
で、急速に充電される。
ＯＳＦＥＴの制御装置においては、上記第１実施例と同
様、制御信号入力端子２に入力される制御信号がLow レ
ベルからHighレベル（ＯＮ信号）に反転すると、インバ
ータ４の出力が、所定の反転動作時間経過後、Highレベ
ルからLow レベルに反転し、このLow レベルの信号によ
り、ＭＯＳＦＥＴ２０がＯＮして、このＭＯＳＦＥＴ２
０とダイオード２２とを介して、給電端子１２からパワ
ーＭＯＳＦＥＴ１０のゲートに電流が流れて、パワーＭ
ＯＳＦＥＴ１０のゲートが、電源電圧ＶDDからダイオー
ド２２の順方向電圧を差し引いたゲート電圧に達するま
で、急速に充電される。
【００２９】一方、インバータ４の出力がLow レベルに
反転すると、インバータ６の出力が、所定の反転動作時
間経過後、Low レベルからHighレベルに反転し、レベル
シフタ３４が、昇圧回路３２からの出力電圧によって、
そのHighレベルの信号を、更に、電源電圧ＶDDより高い
電圧にシフトして、パワーＭＯＳＦＥＴ１０のゲートに
印加する。
反転すると、インバータ６の出力が、所定の反転動作時
間経過後、Low レベルからHighレベルに反転し、レベル
シフタ３４が、昇圧回路３２からの出力電圧によって、
そのHighレベルの信号を、更に、電源電圧ＶDDより高い
電圧にシフトして、パワーＭＯＳＦＥＴ１０のゲートに
印加する。
【００３０】そして、このとき、パワーＭＯＳＦＥＴ１
０のゲートは、ＭＯＳＦＥＴ２０及びダイオード２２を
介して、電源電圧ＶDDからダイオード２２の順方向電圧
を差し引いた電圧まで充電されているため、レベルシフ
タ３４の高電圧印加によって充電すべき電荷量は、昇圧
回路３２とレベルシフタ３４とだけでパワーＭＯＳＦＥ
Ｔ１０のゲートを充電する場合に比べて非常に少なく、
パワーＭＯＳＦＥＴ１０のゲートは、昇圧回路３２のコ
ンデンサ容量が小さくても、電源電圧より高い電圧まで
速やかに充電されることとなる。
０のゲートは、ＭＯＳＦＥＴ２０及びダイオード２２を
介して、電源電圧ＶDDからダイオード２２の順方向電圧
を差し引いた電圧まで充電されているため、レベルシフ
タ３４の高電圧印加によって充電すべき電荷量は、昇圧
回路３２とレベルシフタ３４とだけでパワーＭＯＳＦＥ
Ｔ１０のゲートを充電する場合に比べて非常に少なく、
パワーＭＯＳＦＥＴ１０のゲートは、昇圧回路３２のコ
ンデンサ容量が小さくても、電源電圧より高い電圧まで
速やかに充電されることとなる。
【００３１】すなわち、本実施例のパワーＭＯＳＦＥＴ
の制御装置によれば、昇圧回路３２とレベルシフタ３４
とだけでパワーＭＯＳＦＥＴ１０を充電する従来装置に
比べて、ＭＯＳＦＥＴ２０及びダイオード２２を介して
パワーＭＯＳＦＥＴ１０のゲートを充電する分だけ、昇
圧回路３２のコンデンサ容量を小さくすることができ、
上記第１実施例と同様の効果を得ることができる。
の制御装置によれば、昇圧回路３２とレベルシフタ３４
とだけでパワーＭＯＳＦＥＴ１０を充電する従来装置に
比べて、ＭＯＳＦＥＴ２０及びダイオード２２を介して
パワーＭＯＳＦＥＴ１０のゲートを充電する分だけ、昇
圧回路３２のコンデンサ容量を小さくすることができ、
上記第１実施例と同様の効果を得ることができる。
【００３２】なお、上記各実施例では、給電端子１２と
パワーＭＯＳＦＥＴ１０との間に設けるスイッチング素
子として、パワーＭＯＳＦＥＴ１０と導電型の異なるＰ
チャネルのＭＯＳＦＥＴ２０を使用したが、このスイッ
チング素子としては、バイポーラ・トランジスタ等の他
のスイッチング素子に置き換えることもできる。
パワーＭＯＳＦＥＴ１０との間に設けるスイッチング素
子として、パワーＭＯＳＦＥＴ１０と導電型の異なるＰ
チャネルのＭＯＳＦＥＴ２０を使用したが、このスイッ
チング素子としては、バイポーラ・トランジスタ等の他
のスイッチング素子に置き換えることもできる。
【図１】 第１実施例のパワーＭＯＳＦＥＴの制御装置
全体の構成を表わす電気回路図である。
全体の構成を表わす電気回路図である。
【図２】 第２実施例のパワーＭＯＳＦＥＴの制御装置
全体の構成を表わす電気回路図である。
全体の構成を表わす電気回路図である。
【図３】 昇圧回路としてチャージポンプを使用した従
来のパワーＭＯＳＦＥＴの制御装置全体の構成及びその
動作を説明する説明図である。
来のパワーＭＯＳＦＥＴの制御装置全体の構成及びその
動作を説明する説明図である。
２…制御信号入力端子 ４，６…インバータ ８…昇圧回路（第１の昇圧回路） １０…パワーＭＯ
ＳＦＥＴ １２…給電端子 １４…出力端子 ２０…ＭＯＳＦＥＴ（スイッチング素子） ２２…ダ
イオード ３２…昇圧回路（第２の昇圧回路） ３４…レベルシ
フタ
ＳＦＥＴ １２…給電端子 １４…出力端子 ２０…ＭＯＳＦＥＴ（スイッチング素子） ２２…ダ
イオード ３２…昇圧回路（第２の昇圧回路） ３４…レベルシ
フタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−108215（ＪＰ，Ａ) 特開 平４−100409（ＪＰ，Ａ) 特開 昭62−171222（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70
Claims (2)
- 【請求項１】 ドレイン及びソースが給電端子及び出力
端子に夫々接続されたパワーＭＯＳＦＥＴに設けられ、
外部から入力されるＯＮ信号に従い、該パワーＭＯＳＦ
ＥＴのゲート電圧を、上記給電端子から上記ドレインに
印加される電源電圧より高い電圧まで昇圧して、上記ド
レイン−ソース間を導通させるパワーＭＯＳＦＥＴの制
御装置であって、 上記パワーＭＯＳＦＥＴのゲートに接続され、上記ＯＮ
信号により上記ゲートを充電して、上記ゲート電圧を昇
圧する第１の昇圧回路を備えると共に、 上記給電端子と上記パワーＭＯＳＦＥＴのゲートとの間
に、 上記ＯＮ信号の入力時に、上記第１の昇圧回路が動作す
るのと同時又はそれ以前に導通するスイッチング素子
と、 上記給電端子から上記ゲート側に電流を流し逆方向の電
流の流れを阻止するダイオードと、 を直列に接続してなることを特徴とするパワーＭＯＳＦ
ＥＴの制御装置。 - 【請求項２】 ドレイン及びソースが給電端子及び出力
端子に夫々接続されたパワーＭＯＳＦＥＴに設けられ、
外部から入力されるＯＮ信号に従い、該パワーＭＯＳＦ
ＥＴのゲート電圧を、上記給電端子から上記ドレインに
印加される電源電圧より高い電圧まで昇圧して、上記ド
レイン−ソース間を導通させるパワーＭＯＳＦＥＴの制
御装置であって、 上記電源電圧を昇圧して高電圧を発生する第２の昇圧回
路と、 上記パワーＭＯＳＦＥＴのゲートに接続され、上記ＯＮ
信号の入力時に上記第２の昇圧回路から電源供給を受け
て上記ゲートを充電するレベルシフト回路と、 を備えると共に、上記給電端子と上記パワーＭＯＳＦＥ
Ｔのゲートとの間に、 上記ＯＮ信号の入力時に、上記レベルシフト回路が動作
するのと同時又はそれ以前に導通するスイッチング素子
と、 上記給電端子から上記ゲート側に電流を流し逆方向の電
流の流れを阻止するダイオードと、 を直列に接続してなることを特徴とするパワーＭＯＳＦ
ＥＴの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21287693A JP3314473B2 (ja) | 1993-08-27 | 1993-08-27 | パワーｍｏｓｆｅｔの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21287693A JP3314473B2 (ja) | 1993-08-27 | 1993-08-27 | パワーｍｏｓｆｅｔの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766700A JPH0766700A (ja) | 1995-03-10 |
| JP3314473B2 true JP3314473B2 (ja) | 2002-08-12 |
Family
ID=16629730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21287693A Expired - Fee Related JP3314473B2 (ja) | 1993-08-27 | 1993-08-27 | パワーｍｏｓｆｅｔの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3314473B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2665186A2 (en) | 2003-08-27 | 2013-11-20 | Denso Corporation | Electronic control apparatus for controlling driving of load by mos fets |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19609121C1 (de) * | 1996-03-08 | 1997-02-27 | Siemens Ag | Schaltungsanordnung zum Ansteuern eines Feldeffekttransistors mit sourceseitiger Last |
| JP2001326567A (ja) * | 2000-03-10 | 2001-11-22 | Rohm Co Ltd | Ｍｏｓｆｅｔ駆動回路 |
| JP2004072424A (ja) * | 2002-08-06 | 2004-03-04 | Denso Corp | Ｍｏｓゲートトランジスタのゲート駆動回路 |
| KR100636508B1 (ko) | 2004-11-11 | 2006-10-18 | 삼성에스디아이 주식회사 | 차지펌프 회로와 이를 이용한 직류 변환장치 |
| JP4688693B2 (ja) | 2006-02-22 | 2011-05-25 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
| US10707840B2 (en) * | 2018-09-26 | 2020-07-07 | Infineon Technologies Ag | Power stage with sequential power transistor gate charging |
| JP2021034838A (ja) * | 2019-08-22 | 2021-03-01 | 株式会社オートネットワーク技術研究所 | 出力装置 |
-
1993
- 1993-08-27 JP JP21287693A patent/JP3314473B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2665186A2 (en) | 2003-08-27 | 2013-11-20 | Denso Corporation | Electronic control apparatus for controlling driving of load by mos fets |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766700A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2639325B2 (ja) | 定電圧発生回路 | |
| JP2609852B2 (ja) | 充電ポンプ回路 | |
| JP2642913B2 (ja) | 電子的スイッチのスイッチング用のレベルシフタを有する制御回路 | |
| JP3314473B2 (ja) | パワーｍｏｓｆｅｔの制御装置 | |
| JPS6261421A (ja) | 駆動回路 | |
| JPH09219976A (ja) | 電力変換装置の駆動方法 | |
| JP2773476B2 (ja) | 負荷制御電源装置 | |
| US6429635B2 (en) | Drive circuit for insulated gate type FETs | |
| JPH1014218A (ja) | 突入電流制限型チャージポンプ昇圧回路 | |
| JP3130443B2 (ja) | スイッチングレギュレータ | |
| US5338988A (en) | Voltage converting circuit with low consumption driver | |
| JP2718258B2 (ja) | 出力回路 | |
| JP3543509B2 (ja) | 電圧安定化回路 | |
| JP3473007B2 (ja) | モータ駆動装置 | |
| EP0334644A2 (en) | DC-to-DC voltage-increasing power source | |
| JPH02230815A (ja) | 回路装置 | |
| JP4319336B2 (ja) | Ｍｏｓスイッチング回路 | |
| JP3963198B2 (ja) | 放電灯用点灯装置 | |
| US6724240B2 (en) | Method and integrated circuit for boosting a voltage | |
| JP2004222349A (ja) | 昇圧回路 | |
| JPS59104830A (ja) | スイツチング回路 | |
| JPH08162934A (ja) | 昇圧回路を有するｈブリッジ回路 | |
| JPH0681025B2 (ja) | ゲ−ト駆動回路 | |
| GB2356504A (en) | A high side FET switch with a charge pump driven by a relatively low voltage CMOS inverter | |
| JPH0974742A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |