JP3963198B2 - 放電灯用点灯装置 - Google Patents
放電灯用点灯装置 Download PDFInfo
- Publication number
- JP3963198B2 JP3963198B2 JP33854398A JP33854398A JP3963198B2 JP 3963198 B2 JP3963198 B2 JP 3963198B2 JP 33854398 A JP33854398 A JP 33854398A JP 33854398 A JP33854398 A JP 33854398A JP 3963198 B2 JP3963198 B2 JP 3963198B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- voltage
- circuit
- inverter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/2825—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage
- H05B41/2828—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage using control circuits for the switching elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、放電灯の点灯装置に関し、例えば、車輌のヘッドランプを点灯させる点灯装置に関する。
【０００２】
【従来の技術】
図３は車輌のヘッドランプを点灯させる点灯装置の回路ブロックを示す。
この点灯装置は、バッテリ−１１の直流電圧Ｖ１を昇圧する直流昇圧回路１２、昇圧された直流電圧Ｖ２を交流電圧Ｖ３に変換する直流交流インバ−タ回路１３、放電灯１５を放電起動させる起動パルス発生回路１４とより構成されている。
【０００３】
また、直流交流インバ−タ回路１３はＨブリッジ型インバ−タとして形成されており、このインバ−タ回路１３がブ−トストラップ構成のドライブ回路１６によって駆動されるようになっている。
【０００４】
なお、ドライブ回路１６としては、パルストランス方式やコンデンサのチャ−ジ電圧を利用するブ−トストラップ方式などが考えられるが、部品点数の削減や小形化などの面でブ−トストラップ方式が有利である。
【０００５】
このことから、設計時間を大幅に短縮できる上、信頼性の高いブ−トストラップ方式のＨブリッジ型インバ−タ駆動用ＩＣ（以下、「ハイサイドＩＣ」という）が使用されている。
【０００６】
また、ドライブ回路１６としてハイサイドＩＣを使用する関係で、このハイサイドＩＣに安定電圧を供給する補助電源回路１７が設けられている。
さらに、ア−ス側の給電ライン１８には検出抵抗１９が接続されており、放電灯１５の放電灯電流（ランプ電流）をこの検出抵抗１９により検出し、検出信号をフイ−ドバックして出力電力制御を行うようになっている。
【０００７】
図４は２つのハイサイドＩＣ−１、ＩＣ−２を使用したドライブ回路１６の回路例を示す。
なお、ハイサイドＩＣはＩＲ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ Ｃｏ．，Ｌｔｄ）社製のＩＲ２１１０が使用してある。
また、図５は直流交流インバ−タ回路１３を示し、このインバ−タ回路１３はＦＥＴ−１、ＦＥＴ−２、ＦＥＴ−３、ＦＥＴ−４を使用したＨブリッジ型インバ−タとして形成され、この入力端部ａ、ｂには昇圧直流電圧Ｖ２が印加される。
【０００８】
なお、電界効果トランジスタＦＥＴ−１のゲ−トにはドライブ回路１６の出力部Ｆ１Ｇがそのソ−スにはその出力部Ｆ１Ｓが各々接続される。
同様に、電界効果トランジスタＦＥＴ−２のゲ−トとソ−スにはドライブ回路１６の出力部Ｆ２Ｇ、Ｆ２Ｓが、電界効果トランジスタＦＥＴ−３のゲ−トとソ−スにはドライブ回路１６の出力部Ｆ３Ｇ、Ｆ３Ｓが、電界効果トランジスタＦＥＴ−４のゲ−トとソ−スにはドライブ回路１６の出力部Ｆ４Ｇ、Ｆ４Ｓが各々接続される。
【０００９】
このように構成されている直流交流インバ−タ回路１３は、ドライブ回路１６の制御端子Ｑ１に”Ｈ”信号（ハイ信号）が入力することにより、ＦＥＴ−１、ＦＥＴ−４が導通し、制御端子Ｑ２に”Ｈ”信号（ハイ信号）が入力することにより、ＦＥＴ−２、ＦＥＴ−３が導通し、その出力端部ｃ、ｄより交流電圧Ｖ３を出力する。
【００１０】
すなわち、接続端子Ｑ１に”Ｈ”信号が入力すると、ハイサイドＩＣ−１のＨｉｎが”Ｈ”（ハイ電圧）となることから、これに対応するＨｏｕｔが”Ｈ”（ハイ電圧）となり、同様に、ハイサイドＩＣ−２のＬｉｎが”Ｈ”となることから、それに対応するＬｏｕｔも”Ｈ”となる。
これより、ＦＥＴ−１、ＦＥＴ−４が導通する。なお、制御端子Ｑ２が”Ｌ”（ロウ電圧）となるため、ＦＥＴ−２、ＦＥＴ−３が非導通となる。
【００１１】
また、制御端子Ｑ２に”Ｈ”信号が入力すると、ハイサイドＩＣ−１のＬｉｎが”Ｈ”となることから、そのＬｏｕｔが”Ｈ”となり、同様に、ハイサイドＩＣ−２のＨｉｎが”Ｈ”となることから、そのＨｏｕｔが”Ｈ”となる。
これより、ＦＥＴ−２、ＦＥＴ−３が導通する。なお、制御端子Ｑ１が”Ｌ”（ロウ電圧）となるため、ＦＥＴ−１、ＦＥＴ−４が非導通となる。
【００１２】
一方、図６（Ａ）は制御端子Ｑ１、Ｑ２に入力する制御信号を示し、この制御信号は別途に備えられたパルス発生用発振回路（図示省略）から出力される。図６（Ｂ）は出力部Ｆ１Ｇ、Ｆ４Ｇと出力部Ｆ２Ｇ、Ｆ３Ｇの出力信号を示す。
また、上記したハイサイドＩＣ−１、ＩＣ−２のＬ側出力（Ｌｏｕｔ）は給電回路電圧Ｖｃｃ（以下、単に「Ｖｃｃ」という）で給電し、また、Ｈ側出力（Ｈｏｕｔ）はＶｃｃによって充電したコンデンサの充電電圧を切り離して印加される。
つまり、フロ−テング電源としてこの充電電圧（Ｖｂ−ｖＳ１）で給電し、Ｈブリッジ駆動を所定時間ブ−トストラップされるコンデンサ容量により導通状態を保つようになっている。
【００１３】
【発明が解決しようとする課題】
ドライブ回路１６を形成しているハイサイドＩＣ−１、ＩＣ−２には、低電圧保護回路が内蔵されているため、Ｈ側出力（Ｖｂ−Ｖｓ１）の値が８．５Ｖ以下でこの保護回路が動作し、ＦＥＴ−１、ＦＥＴ−３を非導通とさせ、また、Ｌ側出力（Ｖｃｃ−Ｖｓ２）の値が８．５Ｖ以下となったときも、この保護回路が動作し、ＦＥＴ−２、ＦＥＴ−４を非導通とさせる。
【００１４】
さらに、Ｈ側においてＶｃｃ〜Ｖｂ間に高耐電圧のブ−トストラップダイオ−ドＤ１１、Ｄ２１を備える関係で、このダイオ−ドＤ１１、Ｄ２１による電圧降下を１．５Ｖ程度とすると、ハイサイドＩＣ−１、ＩＣ−２を動作させるためにＶｃｃが１０Ｖ以上必要となる。
【００１５】
したがって、電源電圧Ｖ１が１０Ｖ以下となると、ハイサイドＩＣ−１、ＩＣ−２が停止する。つまり、直流交流インバ−タ回路１３の動作が停止する。
このことから、電源電圧の低電圧維持（Ｖ１＝Ｖｃｃ＝５Ｖ）という車載仕様（バッテリ−〜Ｖｃｃ間の電圧ドロップをゼロとした場合）を満足させるためには、図３に示すような補助電源回路１７が必要となる。
【００１６】
なお、この補助電源回路１７は、バッテリ−１１或いは直流昇圧回路１２を直流電源として安定したＶｃｃをハイサイドＩＣ−１、ＩＣ−２に送る構成となっている。
【００１７】
一方、放電灯１５の出力が３５Ｗの場合、放電灯電流が定格入力の安定点灯時で約４００ｍＡとなる。
また、個々のドライブ回路電流を１０ｍＡとすると、放電灯１５の点灯によりドライブ回路１６には２回路分に相当する２０ｍＡの電流が流れる。
【００１８】
この結果、図３に示したように、インバ−タ回路電流とドライブ回路電流とを共に検出抵抗１９によって検出すると、それらの電流加算値、つまり、４２０ｍＡを検出することになり、検出値に約５％の誤差が生ずることになる。
【００１９】
なお、ドライブ回路電流を少なくすれば、検出誤差も減少するが、ドライブ不足やインバ−タ回路１３のＦＥＴのスイッチングロスによる効率低下などの問題が生ずるため、個々のドライブ回路電流は５〜１０ｍＡ程度に定める必要がある。
【００２０】
本発明は上記した実情にかんがみ、ドライブ回路を給電するための補助電源回路１７を省略して回路構成の簡素化と、装置のロ−コスト化を図る他、放電灯電流の誤差の少ない検出を行うことができる放電灯用点灯装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記した目的を達成するため、本発明は、バッテリ−などの電源電圧を昇圧し、昇圧した直流電圧を交流電圧に変換して放電灯の点灯電圧として出力する放電灯用点灯装置に関する。
【００２２】
そして、この発明では、バッテリーなどの電源電圧を昇圧し、昇圧した直流電圧を交流電圧に変換して放電灯の点灯電圧として出力する放電灯用点灯装置において、直流電圧を交流電圧に変換するＤＣ／ＡＣ変換手段が、半導体スイッチング素子であるＦＥＴを用いたブリッチ型インバータと、前記インバータの高電圧側の２つのＦＥＴを、これら高電圧側ＦＥＴ各々のゲートとアース側給電ラインとの間に設け、Ｖｃｃより充電するコンデンサの充電電荷を放電させるスイッチング素子を含むブートストラップ回路によって制御し、前記インバータの低電圧側の２つのＦＥＴを、これら低電圧側ＦＥＴ各々のゲートとアース側給電ラインとの間に設けたスイッチング素子のＯＮ、ＯＦＦにしたがってＶｃｃを与えて制御するドライバー回路とからなり、さらに、前記インバータの低電圧入力部とアース側給電ラインとの間に放電灯電流の検出抵抗を接続し、前記インバータのドライバー回路の動作電流は前記した検出抵抗を通さずにアース側給電ラインに直接流れるようにしたことを特徴とする放電灯用点灯装置を提案する。
【００２５】
【作用】
この発明の点灯装置では、ブリッジ型インバータの高電圧側の２つのＦＥＴをブートストラップ回路によって制御し、このインバータの低電圧側の２つのＦＥＴをスイッチング素子のＯＮ、ＯＦＦにしたがってＶｃｃを与えて制御するドライバー回路となっている。
【００２６】
このように構成したドライバー回路は、電源電圧の降下にかかわらずブリッジ型インバータを確実に動作させることができるので、補助電源回路などが不要となる。
【００２７】
また、この発明の点灯装置では、ブリッジ型インバータの低電圧入力部とアース側給電ラインとの間に検出抵抗を設けたので、この検出抵抗には放電電流のみが流れ、ドライバー回路の動作電流は流れない。
したがって、放電灯電流がこの検出抵抗によって高い精度で検出され、この検出信号が出力電力の制御信号としてフィードバックされる。
【００２９】
【発明の実施の形態】
次に、本発明の一実施形態について図面に沿って説明する。
図１は本発明に係る点灯装置の回路ブロック図を示す。
この点灯装置は、インバ−タのドライブ回路２０と、検出抵抗１９の接続位置を改善したもので、その他は図３に示す従来例と同構成であるから、図３に示す回路、部材と同じものについては同符号を付してその説明を省略する。
【００３０】
図示するように、この点灯装置は、ドライブ回路２０がバッテリ−１１を電源として動作する構成となっており、また、検出抵抗１９はインバ−タ回路電流（放電灯電流）のみが流れるア−ス側の給電ライン１８に接続してある。
【００３１】
なお、Ｖｃｃは回路抵抗をゼロにすれば、バッテリ−１１の電源電圧Ｖ１となるから、本実施形態ではＶｃｃ＝Ｖ１の電源電圧がドライブ回路２０に印加されると考えて問題がない。
【００３２】
図２は直流交流インバ−タ回路１３とドライブ回路２０とを示す回路図である。
直流交流インバ−タ回路１３は従来例同様に、ＦＥＴ−１、ＦＥＴ−２、ＦＥＴ−３、ＦＥＴ−４の電界効果トランジスタからなるＨブリッジ型インバ−タとして形成してある。
【００３３】
そして、このインバ−タ回路１３の低電圧入力部ｂとア−ス側の給電ライン１８との間に検出抵抗１９が接続してある。
このように設けた検出抵抗１９には、インバ−タ回路１３の出力部ｃ、ｄに接続する放電灯１５の放電灯電流Ｉｆのみが通り、この電流ＩｆがＧＮＤ（ア−ス接地）に流れるため、この検出抵抗１９による放電灯電流Ｉｆの検出精度が極めて高くなる。
【００３４】
また、このドライブ回路１３は高電圧側（以下、単に「Ｈ側」という）のＦＥＴ−１、ＦＥＴ−３をブ−トストラップ回路構成で導通制御し、低電圧側（以下、単に「Ｌ側」という）のＦＥＴ−２、ＦＥＴ−４をＶｃｃによってＯＮ制御する構成としてある。
【００３５】
すなわち、Ｈ側のＦＥＴ−１はそのゲ−ト〜ソ−ス間に抵抗Ｒ１１とコンデンサＣ１１との直列回路体を接続し、また、コンデンサＣ１１をＶｃｃによって充電するダイオ−ドＤ１１を設け、さらに、ＦＥＴ−１のゲ−トとア−ス側の給電ライン１８との間にスイッチング動作のＦＥＴ−５を設けたブ−トストラップ回路となっている。
【００３６】
ＦＥＴ−３についても同様に、抵抗Ｒ２１、コンデンサＣ２１、ダイオ−ドＤ２１、ＦＥＴ−６とより形成したブ−トストラップ回路が設けてある。
【００３７】
Ｌ側のＦＥＴ−２はそのゲ−トとア−ス側の給電ライン１８との間にスイッチング動作のＦＥＴ−７を接続し、このＦＥＴ−７のＯＦＦによってＦＥＴ−２のゲ−トにＶｃｃが抵抗Ｒ１２を介して加わり、ＦＥＴ−２が導通する構成となっている。
【００３８】
ＦＥＴ−４についても同様に、ゲ−トとア−ス側の給電ライン１８との間にＦＥＴ−８を接続し、このＦＥＴ−８のＯＦＦによってＦＥＴ−４のゲ−トにＶｃｃが抵抗Ｒ２１を介して加わり、ＦＥＴ−４が導通する構成となっている。
【００３９】
また、スイッチング動作のＦＥＴ−５、ＦＥＴ−８は制御端子Ｑ１に”Ｈ”信号が入力することによりＯＮし、ＦＥＴ−６、ＦＥＴ−７は制御端子Ｑ２に”Ｈ”信号が入力することによりＯＮする回路構成としてある。
【００４０】
上記のように構成したインバ−タ回路１３とドライブ回路２０は制御端子Ｑ１、Ｑ２に制御信号を入力させて動作させる。
なお、制御信号は従来例で説明した図６（Ａ）に示すようなパルス信号である。
【００４１】
制御端子Ｑ１に”Ｈ”信号が入力すると、ＦＥＴ−５、ＦＥＴ−８がＯＮすることから、ＦＥＴ−１、ＦＥＴ−４が非導通となる。
このとき、コンデンサＣ１１の充電々荷が抵抗Ｒ１１とＦＥＴ−５を通って放電する。
【００４２】
また、この時点では制御端子Ｑ２には”Ｌ”信号が入力するため、ＦＥＴ−６、ＦＥＴ−７がＯＦＦとなる。
これより、コンデンサＣ２１がダイオ−ドＤ２１を介してＶｃｃによって充電されることから、このコンデンサＣ２１の充電々圧をゲ−トに受けるＦＥＴ−３が導通する。
また、ＦＥＴ−７のＯＦＦによってＦＥＴ−２のゲ−トにＶｃｃが加わるため、このＦＥＴ−２が導通する。
【００４３】
この動作で、給電回路電流が、ＦＥＴ−３、放電灯１５、ＦＥＴ−２、検出抵抗１９を通ってＧＮＤに流れ、出力端ｃ、ｄより出力される交流電圧Ｖ３によって放電灯１５が点灯する。
【００４４】
続いて、制御端子Ｑ１に”Ｌ”信号が入力すると、ＦＥＴ−５、ＦＥＴ−８がＯＦＦとなるため、コンデンサＣ１１がダイオ−ドＤ１１を介してＶｃｃによって充電され、コンデンサＣ１１の充電々圧にしたがってＦＥＴ−１が導通する。
また、ＦＥＴ−８のＯＦＦによってＦＥＴ−４のゲ−トにＶｃｃが加わり、ＦＥＴ−４が導通する。
【００４５】
この時点では、制御端子Ｑ２に”Ｈ”信号が入力するから、ＦＥＴ−６、ＦＥＴ−７がＯＮし、ＦＥＴ−３、ＦＥＴ−２が非導通となる。
また、コンデンサＣ２１の充電々荷が抵抗２１、ＦＥＴ−６を通って放電する。
【００４６】
この動作で給電回路電流が、ＦＥＴ−１、放電灯１５、ＦＥＴ−４、検出抵抗１９を通りＧＮＤに流れる。
以後は、制御端子Ｑ１、Ｑ２に入力する制御信号にしたがってインバ−タ回路１３が動作し、出力端ｃ、ｄから出力される交流電圧にしたがって放電灯１５が点灯を続ける。
【００４７】
以上、一実施形態について説明したが、ＦＥＴ−５、ＦＥＴ−６はインバ−タ回路１３とドライブ回路２０とのインタ−フェ−ス素子となっている。
一般にＨ側のＦＥＴ−１、ＦＥＴ−３を駆動する場合、インバ−タ発振制御部とゲ−トドライブ部との間に電位差が生ずるので、このようなインタ−フェ−ス素子が必要となる。
【００４８】
なお、ＦＥＴ−５、ＦＥＴ−６はトランジスタに置き換えることができる。
このインタ−フェ−ス素子は直流昇圧電圧Ｖ２の最大値とＶｃｃの加算電圧以上の耐電圧が必要である。
一般にこの種の放電灯用点灯装置では、直流昇圧電圧が４００Ｖ程度必要となるので、耐電圧５００〜６００Ｖクラスのインタ−フェ−ス素子を用いる。
【００４９】
また、Ｌ側のＦＥＴ−２、ＦＥＴ−４を駆動させる場合は、インタ−フェ−ス素子を挿入させずにそのままインバ−タ発振制御部の信号、つまり、ロジックレベルで制御することが可能であるが、ただ、Ｌ側のＦＥＴ−２、ＦＥＴ−４をロジックレベル（５Ｖ程度）で駆動させると、ＦＥＴのドレイン最大電流がゲ−ト電圧に依存している関係で、常にＦＥＴのON抵抗が大きい状態で駆動することになる。
【００５０】
このため、ＦＥＴ自体の損失が増え、ＦＥＴが発熱し、点灯装置の効率低下、発熱の原因となる。
この問題は高温の周囲環境において特に顕著に表われるため、温度条件の厳しい車輌に搭載する点灯装置として使用する場合には大きな問題となる。
【００５１】
したがって、Ｌ側のＦＥＴ−２、ＦＥＴ−４についてもインタ−フェ−ス素子としてＦＥＴ−７、ＦＥＴ−８を設けて、これらＦＥＴ−２、ＦＥＴ−４をＶｃｃで駆動する構成としてある。
【００５２】
この構成により、ドライブ回路２０を動作させるに充分な電圧を供給することができ、Ｌ側のＦＥＴ−２、ＦＥＴ−４による損失を極力抑えることができる。
なお、ＦＥＴ−７、ＦＥＴ−８については高耐電圧のものを必要としないので、小信号レベルのもので充分である。
【００５３】
上記の説明のように、本実施形態の点灯装置は、インバ−タ回路１３を流れる電流の電流路に検出抵抗１９を設け、ドライブ回路２０のＦＥＴ−５、ＦＥＴ−６、ＦＥＴ−７、ＦＥＴ−８の電流路とは別回路に検出抵抗１９を設けたので、Ｖｃｃが変動しても検出抵抗１９の検出値に影響がなく、安定した出力電力制御を行うことができる。
【００５４】
また、ドライブ回路２０は、Ｈ側のＦＥＴ−１、ＦＥＴ−３をブ−トストラップ構成でゲ−ト制御し、Ｌ側のＦＥＴ−２、ＦＥＴ−４はＶｃｃによって直接にゲ−ト制御する構成としたので、Ｖｃｃが、例えば、５Ｖ程度まで降下してもインバ−タ回路１３を支障なく駆動することができる。
この結果、従来例に備えているような補助電源回路を必要としないことから、回路構成の簡素化と装置のロ−コスト化に有利となる。
【００５５】
【発明の効果】
上記した通り、本発明によれば、ドライブ回路の補助電源回路を必要としないなど、回路構成の簡素化と装置のロ−コスト化に有利な点灯装置を提供し得る他、放電灯電流を誤差なく検出して出力電力を高精度に制御することができる点灯装置となる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す点灯装置の回路ブロック図である。
【図２】本発明の一実施形態として示したＨブリッジ型インバ−タとドライブ回路とを示す図である。
【図３】従来の点灯装置を示す回路ブロック図である。
【図４】従来のドライブ回路を示す図である。
【図５】従来のＨブリッジ型インバ−タを示す図である。
【図６】従来のドライブ回路の制御信号と出力信号とを示す波形図である。
【符号の説明】
１１ バッテリ−
１２ 直流昇圧回路
１３ 直流交流インバ−タ回路
１４ 起動パルス発生回路
１５ 放電灯
２０ ドライブ回路
【発明の属する技術分野】
この発明は、放電灯の点灯装置に関し、例えば、車輌のヘッドランプを点灯させる点灯装置に関する。
【０００２】
【従来の技術】
図３は車輌のヘッドランプを点灯させる点灯装置の回路ブロックを示す。
この点灯装置は、バッテリ−１１の直流電圧Ｖ１を昇圧する直流昇圧回路１２、昇圧された直流電圧Ｖ２を交流電圧Ｖ３に変換する直流交流インバ−タ回路１３、放電灯１５を放電起動させる起動パルス発生回路１４とより構成されている。
【０００３】
また、直流交流インバ−タ回路１３はＨブリッジ型インバ−タとして形成されており、このインバ−タ回路１３がブ−トストラップ構成のドライブ回路１６によって駆動されるようになっている。
【０００４】
なお、ドライブ回路１６としては、パルストランス方式やコンデンサのチャ−ジ電圧を利用するブ−トストラップ方式などが考えられるが、部品点数の削減や小形化などの面でブ−トストラップ方式が有利である。
【０００５】
このことから、設計時間を大幅に短縮できる上、信頼性の高いブ−トストラップ方式のＨブリッジ型インバ−タ駆動用ＩＣ（以下、「ハイサイドＩＣ」という）が使用されている。
【０００６】
また、ドライブ回路１６としてハイサイドＩＣを使用する関係で、このハイサイドＩＣに安定電圧を供給する補助電源回路１７が設けられている。
さらに、ア−ス側の給電ライン１８には検出抵抗１９が接続されており、放電灯１５の放電灯電流（ランプ電流）をこの検出抵抗１９により検出し、検出信号をフイ−ドバックして出力電力制御を行うようになっている。
【０００７】
図４は２つのハイサイドＩＣ−１、ＩＣ−２を使用したドライブ回路１６の回路例を示す。
なお、ハイサイドＩＣはＩＲ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ Ｃｏ．，Ｌｔｄ）社製のＩＲ２１１０が使用してある。
また、図５は直流交流インバ−タ回路１３を示し、このインバ−タ回路１３はＦＥＴ−１、ＦＥＴ−２、ＦＥＴ−３、ＦＥＴ−４を使用したＨブリッジ型インバ−タとして形成され、この入力端部ａ、ｂには昇圧直流電圧Ｖ２が印加される。
【０００８】
なお、電界効果トランジスタＦＥＴ−１のゲ−トにはドライブ回路１６の出力部Ｆ１Ｇがそのソ−スにはその出力部Ｆ１Ｓが各々接続される。
同様に、電界効果トランジスタＦＥＴ−２のゲ−トとソ−スにはドライブ回路１６の出力部Ｆ２Ｇ、Ｆ２Ｓが、電界効果トランジスタＦＥＴ−３のゲ−トとソ−スにはドライブ回路１６の出力部Ｆ３Ｇ、Ｆ３Ｓが、電界効果トランジスタＦＥＴ−４のゲ−トとソ−スにはドライブ回路１６の出力部Ｆ４Ｇ、Ｆ４Ｓが各々接続される。
【０００９】
このように構成されている直流交流インバ−タ回路１３は、ドライブ回路１６の制御端子Ｑ１に”Ｈ”信号（ハイ信号）が入力することにより、ＦＥＴ−１、ＦＥＴ−４が導通し、制御端子Ｑ２に”Ｈ”信号（ハイ信号）が入力することにより、ＦＥＴ−２、ＦＥＴ−３が導通し、その出力端部ｃ、ｄより交流電圧Ｖ３を出力する。
【００１０】
すなわち、接続端子Ｑ１に”Ｈ”信号が入力すると、ハイサイドＩＣ−１のＨｉｎが”Ｈ”（ハイ電圧）となることから、これに対応するＨｏｕｔが”Ｈ”（ハイ電圧）となり、同様に、ハイサイドＩＣ−２のＬｉｎが”Ｈ”となることから、それに対応するＬｏｕｔも”Ｈ”となる。
これより、ＦＥＴ−１、ＦＥＴ−４が導通する。なお、制御端子Ｑ２が”Ｌ”（ロウ電圧）となるため、ＦＥＴ−２、ＦＥＴ−３が非導通となる。
【００１１】
また、制御端子Ｑ２に”Ｈ”信号が入力すると、ハイサイドＩＣ−１のＬｉｎが”Ｈ”となることから、そのＬｏｕｔが”Ｈ”となり、同様に、ハイサイドＩＣ−２のＨｉｎが”Ｈ”となることから、そのＨｏｕｔが”Ｈ”となる。
これより、ＦＥＴ−２、ＦＥＴ−３が導通する。なお、制御端子Ｑ１が”Ｌ”（ロウ電圧）となるため、ＦＥＴ−１、ＦＥＴ−４が非導通となる。
【００１２】
一方、図６（Ａ）は制御端子Ｑ１、Ｑ２に入力する制御信号を示し、この制御信号は別途に備えられたパルス発生用発振回路（図示省略）から出力される。図６（Ｂ）は出力部Ｆ１Ｇ、Ｆ４Ｇと出力部Ｆ２Ｇ、Ｆ３Ｇの出力信号を示す。
また、上記したハイサイドＩＣ−１、ＩＣ−２のＬ側出力（Ｌｏｕｔ）は給電回路電圧Ｖｃｃ（以下、単に「Ｖｃｃ」という）で給電し、また、Ｈ側出力（Ｈｏｕｔ）はＶｃｃによって充電したコンデンサの充電電圧を切り離して印加される。
つまり、フロ−テング電源としてこの充電電圧（Ｖｂ−ｖＳ１）で給電し、Ｈブリッジ駆動を所定時間ブ−トストラップされるコンデンサ容量により導通状態を保つようになっている。
【００１３】
【発明が解決しようとする課題】
ドライブ回路１６を形成しているハイサイドＩＣ−１、ＩＣ−２には、低電圧保護回路が内蔵されているため、Ｈ側出力（Ｖｂ−Ｖｓ１）の値が８．５Ｖ以下でこの保護回路が動作し、ＦＥＴ−１、ＦＥＴ−３を非導通とさせ、また、Ｌ側出力（Ｖｃｃ−Ｖｓ２）の値が８．５Ｖ以下となったときも、この保護回路が動作し、ＦＥＴ−２、ＦＥＴ−４を非導通とさせる。
【００１４】
さらに、Ｈ側においてＶｃｃ〜Ｖｂ間に高耐電圧のブ−トストラップダイオ−ドＤ１１、Ｄ２１を備える関係で、このダイオ−ドＤ１１、Ｄ２１による電圧降下を１．５Ｖ程度とすると、ハイサイドＩＣ−１、ＩＣ−２を動作させるためにＶｃｃが１０Ｖ以上必要となる。
【００１５】
したがって、電源電圧Ｖ１が１０Ｖ以下となると、ハイサイドＩＣ−１、ＩＣ−２が停止する。つまり、直流交流インバ−タ回路１３の動作が停止する。
このことから、電源電圧の低電圧維持（Ｖ１＝Ｖｃｃ＝５Ｖ）という車載仕様（バッテリ−〜Ｖｃｃ間の電圧ドロップをゼロとした場合）を満足させるためには、図３に示すような補助電源回路１７が必要となる。
【００１６】
なお、この補助電源回路１７は、バッテリ−１１或いは直流昇圧回路１２を直流電源として安定したＶｃｃをハイサイドＩＣ−１、ＩＣ−２に送る構成となっている。
【００１７】
一方、放電灯１５の出力が３５Ｗの場合、放電灯電流が定格入力の安定点灯時で約４００ｍＡとなる。
また、個々のドライブ回路電流を１０ｍＡとすると、放電灯１５の点灯によりドライブ回路１６には２回路分に相当する２０ｍＡの電流が流れる。
【００１８】
この結果、図３に示したように、インバ−タ回路電流とドライブ回路電流とを共に検出抵抗１９によって検出すると、それらの電流加算値、つまり、４２０ｍＡを検出することになり、検出値に約５％の誤差が生ずることになる。
【００１９】
なお、ドライブ回路電流を少なくすれば、検出誤差も減少するが、ドライブ不足やインバ−タ回路１３のＦＥＴのスイッチングロスによる効率低下などの問題が生ずるため、個々のドライブ回路電流は５〜１０ｍＡ程度に定める必要がある。
【００２０】
本発明は上記した実情にかんがみ、ドライブ回路を給電するための補助電源回路１７を省略して回路構成の簡素化と、装置のロ−コスト化を図る他、放電灯電流の誤差の少ない検出を行うことができる放電灯用点灯装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記した目的を達成するため、本発明は、バッテリ−などの電源電圧を昇圧し、昇圧した直流電圧を交流電圧に変換して放電灯の点灯電圧として出力する放電灯用点灯装置に関する。
【００２２】
そして、この発明では、バッテリーなどの電源電圧を昇圧し、昇圧した直流電圧を交流電圧に変換して放電灯の点灯電圧として出力する放電灯用点灯装置において、直流電圧を交流電圧に変換するＤＣ／ＡＣ変換手段が、半導体スイッチング素子であるＦＥＴを用いたブリッチ型インバータと、前記インバータの高電圧側の２つのＦＥＴを、これら高電圧側ＦＥＴ各々のゲートとアース側給電ラインとの間に設け、Ｖｃｃより充電するコンデンサの充電電荷を放電させるスイッチング素子を含むブートストラップ回路によって制御し、前記インバータの低電圧側の２つのＦＥＴを、これら低電圧側ＦＥＴ各々のゲートとアース側給電ラインとの間に設けたスイッチング素子のＯＮ、ＯＦＦにしたがってＶｃｃを与えて制御するドライバー回路とからなり、さらに、前記インバータの低電圧入力部とアース側給電ラインとの間に放電灯電流の検出抵抗を接続し、前記インバータのドライバー回路の動作電流は前記した検出抵抗を通さずにアース側給電ラインに直接流れるようにしたことを特徴とする放電灯用点灯装置を提案する。
【００２５】
【作用】
この発明の点灯装置では、ブリッジ型インバータの高電圧側の２つのＦＥＴをブートストラップ回路によって制御し、このインバータの低電圧側の２つのＦＥＴをスイッチング素子のＯＮ、ＯＦＦにしたがってＶｃｃを与えて制御するドライバー回路となっている。
【００２６】
このように構成したドライバー回路は、電源電圧の降下にかかわらずブリッジ型インバータを確実に動作させることができるので、補助電源回路などが不要となる。
【００２７】
また、この発明の点灯装置では、ブリッジ型インバータの低電圧入力部とアース側給電ラインとの間に検出抵抗を設けたので、この検出抵抗には放電電流のみが流れ、ドライバー回路の動作電流は流れない。
したがって、放電灯電流がこの検出抵抗によって高い精度で検出され、この検出信号が出力電力の制御信号としてフィードバックされる。
【００２９】
【発明の実施の形態】
次に、本発明の一実施形態について図面に沿って説明する。
図１は本発明に係る点灯装置の回路ブロック図を示す。
この点灯装置は、インバ−タのドライブ回路２０と、検出抵抗１９の接続位置を改善したもので、その他は図３に示す従来例と同構成であるから、図３に示す回路、部材と同じものについては同符号を付してその説明を省略する。
【００３０】
図示するように、この点灯装置は、ドライブ回路２０がバッテリ−１１を電源として動作する構成となっており、また、検出抵抗１９はインバ−タ回路電流（放電灯電流）のみが流れるア−ス側の給電ライン１８に接続してある。
【００３１】
なお、Ｖｃｃは回路抵抗をゼロにすれば、バッテリ−１１の電源電圧Ｖ１となるから、本実施形態ではＶｃｃ＝Ｖ１の電源電圧がドライブ回路２０に印加されると考えて問題がない。
【００３２】
図２は直流交流インバ−タ回路１３とドライブ回路２０とを示す回路図である。
直流交流インバ−タ回路１３は従来例同様に、ＦＥＴ−１、ＦＥＴ−２、ＦＥＴ−３、ＦＥＴ−４の電界効果トランジスタからなるＨブリッジ型インバ−タとして形成してある。
【００３３】
そして、このインバ−タ回路１３の低電圧入力部ｂとア−ス側の給電ライン１８との間に検出抵抗１９が接続してある。
このように設けた検出抵抗１９には、インバ−タ回路１３の出力部ｃ、ｄに接続する放電灯１５の放電灯電流Ｉｆのみが通り、この電流ＩｆがＧＮＤ（ア−ス接地）に流れるため、この検出抵抗１９による放電灯電流Ｉｆの検出精度が極めて高くなる。
【００３４】
また、このドライブ回路１３は高電圧側（以下、単に「Ｈ側」という）のＦＥＴ−１、ＦＥＴ−３をブ−トストラップ回路構成で導通制御し、低電圧側（以下、単に「Ｌ側」という）のＦＥＴ−２、ＦＥＴ−４をＶｃｃによってＯＮ制御する構成としてある。
【００３５】
すなわち、Ｈ側のＦＥＴ−１はそのゲ−ト〜ソ−ス間に抵抗Ｒ１１とコンデンサＣ１１との直列回路体を接続し、また、コンデンサＣ１１をＶｃｃによって充電するダイオ−ドＤ１１を設け、さらに、ＦＥＴ−１のゲ−トとア−ス側の給電ライン１８との間にスイッチング動作のＦＥＴ−５を設けたブ−トストラップ回路となっている。
【００３６】
ＦＥＴ−３についても同様に、抵抗Ｒ２１、コンデンサＣ２１、ダイオ−ドＤ２１、ＦＥＴ−６とより形成したブ−トストラップ回路が設けてある。
【００３７】
Ｌ側のＦＥＴ−２はそのゲ−トとア−ス側の給電ライン１８との間にスイッチング動作のＦＥＴ−７を接続し、このＦＥＴ−７のＯＦＦによってＦＥＴ−２のゲ−トにＶｃｃが抵抗Ｒ１２を介して加わり、ＦＥＴ−２が導通する構成となっている。
【００３８】
ＦＥＴ−４についても同様に、ゲ−トとア−ス側の給電ライン１８との間にＦＥＴ−８を接続し、このＦＥＴ−８のＯＦＦによってＦＥＴ−４のゲ−トにＶｃｃが抵抗Ｒ２１を介して加わり、ＦＥＴ−４が導通する構成となっている。
【００３９】
また、スイッチング動作のＦＥＴ−５、ＦＥＴ−８は制御端子Ｑ１に”Ｈ”信号が入力することによりＯＮし、ＦＥＴ−６、ＦＥＴ−７は制御端子Ｑ２に”Ｈ”信号が入力することによりＯＮする回路構成としてある。
【００４０】
上記のように構成したインバ−タ回路１３とドライブ回路２０は制御端子Ｑ１、Ｑ２に制御信号を入力させて動作させる。
なお、制御信号は従来例で説明した図６（Ａ）に示すようなパルス信号である。
【００４１】
制御端子Ｑ１に”Ｈ”信号が入力すると、ＦＥＴ−５、ＦＥＴ−８がＯＮすることから、ＦＥＴ−１、ＦＥＴ−４が非導通となる。
このとき、コンデンサＣ１１の充電々荷が抵抗Ｒ１１とＦＥＴ−５を通って放電する。
【００４２】
また、この時点では制御端子Ｑ２には”Ｌ”信号が入力するため、ＦＥＴ−６、ＦＥＴ−７がＯＦＦとなる。
これより、コンデンサＣ２１がダイオ−ドＤ２１を介してＶｃｃによって充電されることから、このコンデンサＣ２１の充電々圧をゲ−トに受けるＦＥＴ−３が導通する。
また、ＦＥＴ−７のＯＦＦによってＦＥＴ−２のゲ−トにＶｃｃが加わるため、このＦＥＴ−２が導通する。
【００４３】
この動作で、給電回路電流が、ＦＥＴ−３、放電灯１５、ＦＥＴ−２、検出抵抗１９を通ってＧＮＤに流れ、出力端ｃ、ｄより出力される交流電圧Ｖ３によって放電灯１５が点灯する。
【００４４】
続いて、制御端子Ｑ１に”Ｌ”信号が入力すると、ＦＥＴ−５、ＦＥＴ−８がＯＦＦとなるため、コンデンサＣ１１がダイオ−ドＤ１１を介してＶｃｃによって充電され、コンデンサＣ１１の充電々圧にしたがってＦＥＴ−１が導通する。
また、ＦＥＴ−８のＯＦＦによってＦＥＴ−４のゲ−トにＶｃｃが加わり、ＦＥＴ−４が導通する。
【００４５】
この時点では、制御端子Ｑ２に”Ｈ”信号が入力するから、ＦＥＴ−６、ＦＥＴ−７がＯＮし、ＦＥＴ−３、ＦＥＴ−２が非導通となる。
また、コンデンサＣ２１の充電々荷が抵抗２１、ＦＥＴ−６を通って放電する。
【００４６】
この動作で給電回路電流が、ＦＥＴ−１、放電灯１５、ＦＥＴ−４、検出抵抗１９を通りＧＮＤに流れる。
以後は、制御端子Ｑ１、Ｑ２に入力する制御信号にしたがってインバ−タ回路１３が動作し、出力端ｃ、ｄから出力される交流電圧にしたがって放電灯１５が点灯を続ける。
【００４７】
以上、一実施形態について説明したが、ＦＥＴ−５、ＦＥＴ−６はインバ−タ回路１３とドライブ回路２０とのインタ−フェ−ス素子となっている。
一般にＨ側のＦＥＴ−１、ＦＥＴ−３を駆動する場合、インバ−タ発振制御部とゲ−トドライブ部との間に電位差が生ずるので、このようなインタ−フェ−ス素子が必要となる。
【００４８】
なお、ＦＥＴ−５、ＦＥＴ−６はトランジスタに置き換えることができる。
このインタ−フェ−ス素子は直流昇圧電圧Ｖ２の最大値とＶｃｃの加算電圧以上の耐電圧が必要である。
一般にこの種の放電灯用点灯装置では、直流昇圧電圧が４００Ｖ程度必要となるので、耐電圧５００〜６００Ｖクラスのインタ−フェ−ス素子を用いる。
【００４９】
また、Ｌ側のＦＥＴ−２、ＦＥＴ−４を駆動させる場合は、インタ−フェ−ス素子を挿入させずにそのままインバ−タ発振制御部の信号、つまり、ロジックレベルで制御することが可能であるが、ただ、Ｌ側のＦＥＴ−２、ＦＥＴ−４をロジックレベル（５Ｖ程度）で駆動させると、ＦＥＴのドレイン最大電流がゲ−ト電圧に依存している関係で、常にＦＥＴのON抵抗が大きい状態で駆動することになる。
【００５０】
このため、ＦＥＴ自体の損失が増え、ＦＥＴが発熱し、点灯装置の効率低下、発熱の原因となる。
この問題は高温の周囲環境において特に顕著に表われるため、温度条件の厳しい車輌に搭載する点灯装置として使用する場合には大きな問題となる。
【００５１】
したがって、Ｌ側のＦＥＴ−２、ＦＥＴ−４についてもインタ−フェ−ス素子としてＦＥＴ−７、ＦＥＴ−８を設けて、これらＦＥＴ−２、ＦＥＴ−４をＶｃｃで駆動する構成としてある。
【００５２】
この構成により、ドライブ回路２０を動作させるに充分な電圧を供給することができ、Ｌ側のＦＥＴ−２、ＦＥＴ−４による損失を極力抑えることができる。
なお、ＦＥＴ−７、ＦＥＴ−８については高耐電圧のものを必要としないので、小信号レベルのもので充分である。
【００５３】
上記の説明のように、本実施形態の点灯装置は、インバ−タ回路１３を流れる電流の電流路に検出抵抗１９を設け、ドライブ回路２０のＦＥＴ−５、ＦＥＴ−６、ＦＥＴ−７、ＦＥＴ−８の電流路とは別回路に検出抵抗１９を設けたので、Ｖｃｃが変動しても検出抵抗１９の検出値に影響がなく、安定した出力電力制御を行うことができる。
【００５４】
また、ドライブ回路２０は、Ｈ側のＦＥＴ−１、ＦＥＴ−３をブ−トストラップ構成でゲ−ト制御し、Ｌ側のＦＥＴ−２、ＦＥＴ−４はＶｃｃによって直接にゲ−ト制御する構成としたので、Ｖｃｃが、例えば、５Ｖ程度まで降下してもインバ−タ回路１３を支障なく駆動することができる。
この結果、従来例に備えているような補助電源回路を必要としないことから、回路構成の簡素化と装置のロ−コスト化に有利となる。
【００５５】
【発明の効果】
上記した通り、本発明によれば、ドライブ回路の補助電源回路を必要としないなど、回路構成の簡素化と装置のロ−コスト化に有利な点灯装置を提供し得る他、放電灯電流を誤差なく検出して出力電力を高精度に制御することができる点灯装置となる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す点灯装置の回路ブロック図である。
【図２】本発明の一実施形態として示したＨブリッジ型インバ−タとドライブ回路とを示す図である。
【図３】従来の点灯装置を示す回路ブロック図である。
【図４】従来のドライブ回路を示す図である。
【図５】従来のＨブリッジ型インバ−タを示す図である。
【図６】従来のドライブ回路の制御信号と出力信号とを示す波形図である。
【符号の説明】
１１ バッテリ−
１２ 直流昇圧回路
１３ 直流交流インバ−タ回路
１４ 起動パルス発生回路
１５ 放電灯
２０ ドライブ回路
Claims (1)
- バッテリーなどの電源電圧を昇圧し、昇圧した直流電圧を交流電圧に変換して放電灯の点灯電圧として出力する放電灯用点灯装置において、
直流電圧を交流電圧に変換するＤＣ／ＡＣ変換手段が、
半導体スイッチング素子であるＦＥＴを用いたブリッチ型インバータと、
前記インバータの高電圧側の２つのＦＥＴを、これら高電圧側ＦＥＴ各々のゲートとアース側給電ラインとの間に設け、Ｖｃｃより充電するコンデンサの充電電荷を放電させるスイッチング素子を含むブートストラップ回路によって制御し、
前記インバータの低電圧側の２つのＦＥＴを、これら低電圧側ＦＥＴ各々のゲートとアース側給電ラインとの間に設けたスイッチング素子のＯＮ、ＯＦＦにしたがってＶｃｃを与えて制御するドライバー回路とからなり、
さらに、前記インバータの低電圧入力部とアース側給電ラインとの間に放電灯電流の検出抵抗を接続し、
前記インバータのドライバー回路の動作電流は前記した検出抵抗を通さずにアース側給電ラインに直接流れるようにしたことを特徴とする放電灯用点灯装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33854398A JP3963198B2 (ja) | 1998-11-30 | 1998-11-30 | 放電灯用点灯装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33854398A JP3963198B2 (ja) | 1998-11-30 | 1998-11-30 | 放電灯用点灯装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000166258A JP2000166258A (ja) | 2000-06-16 |
| JP3963198B2 true JP3963198B2 (ja) | 2007-08-22 |
Family
ID=18319164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33854398A Expired - Fee Related JP3963198B2 (ja) | 1998-11-30 | 1998-11-30 | 放電灯用点灯装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3963198B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356671C (zh) * | 2004-08-06 | 2007-12-19 | 台达电子工业股份有限公司 | 驱动电路改善方法 |
| US7884555B2 (en) | 2006-05-01 | 2011-02-08 | Mitsubishi Electric Corporation | Discharge lamp ballast apparatus |
| JP5264917B2 (ja) | 2008-08-26 | 2013-08-14 | 三菱電機株式会社 | 放電灯点灯装置 |
| US9479055B2 (en) | 2012-12-03 | 2016-10-25 | Panasonic Intellectual Property Management Co., Ltd. | DC-DC converter |
| CN106787639A (zh) * | 2016-12-09 | 2017-05-31 | 贵州航天林泉电机有限公司 | 一种电机自举启动电路 |
-
1998
- 1998-11-30 JP JP33854398A patent/JP3963198B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000166258A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7502239B2 (en) | Charge pump circuit and power supply circuit | |
| US8698435B2 (en) | Motor drive device | |
| US8446185B2 (en) | Load driving device | |
| US20080258808A1 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| KR100256920B1 (ko) | 전자밸브 구동장치 | |
| JP4833101B2 (ja) | 整流装置 | |
| US7456658B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| US9413238B2 (en) | Feed control apparatus for inductive load with reduced power loss | |
| US10840898B2 (en) | Semiconductor device and electronic control device | |
| JP4229656B2 (ja) | 電流制限回路およびそれを備えた出力回路 | |
| JP4018077B2 (ja) | 電力用スイッチのためのバッテリ逆接続の保護回路 | |
| US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| US20110057633A1 (en) | Load driving circuit | |
| US20060097765A1 (en) | PWM signal generation circuit and PWM control circuit | |
| JP2006021645A (ja) | 電動パワーステアリング装置 | |
| JP3963198B2 (ja) | 放電灯用点灯装置 | |
| US7233473B2 (en) | Protection circuit and method for floating power transfer device | |
| JP2004215002A (ja) | 負荷駆動回路 | |
| US20090167419A1 (en) | Voltage converting circuit | |
| JP3314473B2 (ja) | パワーｍｏｓｆｅｔの制御装置 | |
| US11789061B2 (en) | Integrated circuit and semiconductor device | |
| JP2021005276A (ja) | スイッチ装置 | |
| JP2002528938A (ja) | 少なくとも１つのハイサイド半導体スイッチを有する電力出力段のための誤極性保護回路 | |
| US7564673B2 (en) | Control circuit for converters | |
| GB2356504A (en) | A high side FET switch with a charge pump driven by a relatively low voltage CMOS inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070515 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |