JP2000166258A - 放電灯用点灯装置 - Google Patents
放電灯用点灯装置Info
- Publication number
- JP2000166258A JP2000166258A JP10338543A JP33854398A JP2000166258A JP 2000166258 A JP2000166258 A JP 2000166258A JP 10338543 A JP10338543 A JP 10338543A JP 33854398 A JP33854398 A JP 33854398A JP 2000166258 A JP2000166258 A JP 2000166258A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- voltage
- discharge lamp
- circuit
- lighting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/2825—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage
- H05B41/2828—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage using control circuits for the switching elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 回路構成の簡素化と装置のロ−コスト化を図
り、さらに、放電灯電流を誤差なく検出して出力電力を
制御することができる車輌などの放電灯用点灯装置を提
供すること。 【解決手段】 バッテリ−の電源電圧を昇圧し、昇圧し
た直流電圧を交流に変換し放電灯に印加するインバ−タ
回路１３を備えた放電灯用点灯装置において、ＦＥＴ−
１、ＦＥＴ−２、ＦＥＴ−３、ＦＥＴ−４によってＨブ
リッジ型インバ−タを形成すると共に、高電圧側のＦＥ
Ｔ−１、ＦＥＴ−３をブ−トストラップ回路構成で駆動
するＦＥＴ−５、ＦＥＴ−６と、低電圧側のＦＥＴ−
２、ＦＥＴ−４をＶｃｃでゲ−ト制御するＦＥＴ−７、
ＦＥＴ−８とからなるドライブ回路２０とを備え、さら
に、Ｈブリッジ型インバ−タ回路の低電圧入力部ｂとア
−ス側の給電ライン１８との間に放電灯電流Ｉｆの検出
抵抗１９を設けた構成となっている。
り、さらに、放電灯電流を誤差なく検出して出力電力を
制御することができる車輌などの放電灯用点灯装置を提
供すること。 【解決手段】 バッテリ−の電源電圧を昇圧し、昇圧し
た直流電圧を交流に変換し放電灯に印加するインバ−タ
回路１３を備えた放電灯用点灯装置において、ＦＥＴ−
１、ＦＥＴ−２、ＦＥＴ−３、ＦＥＴ−４によってＨブ
リッジ型インバ−タを形成すると共に、高電圧側のＦＥ
Ｔ−１、ＦＥＴ−３をブ−トストラップ回路構成で駆動
するＦＥＴ−５、ＦＥＴ−６と、低電圧側のＦＥＴ−
２、ＦＥＴ−４をＶｃｃでゲ−ト制御するＦＥＴ−７、
ＦＥＴ−８とからなるドライブ回路２０とを備え、さら
に、Ｈブリッジ型インバ−タ回路の低電圧入力部ｂとア
−ス側の給電ライン１８との間に放電灯電流Ｉｆの検出
抵抗１９を設けた構成となっている。
Description
【０００１】
【発明の属する技術分野】この発明は、放電灯の点灯装
置に関し、例えば、車輌のヘッドランプを点灯させる点
灯装置に関する。
置に関し、例えば、車輌のヘッドランプを点灯させる点
灯装置に関する。
【０００２】
【従来の技術】図３は車輌のヘッドランプを点灯させる
点灯装置の回路ブロックを示す。この点灯装置は、バッ
テリ−１１の直流電圧Ｖ１を昇圧する直流昇圧回路１
２、昇圧された直流電圧Ｖ２を交流電圧Ｖ３に変換する
直流交流インバ−タ回路１３、放電灯１５を放電起動さ
せる起動パルス発生回路１４とより構成されている。
点灯装置の回路ブロックを示す。この点灯装置は、バッ
テリ−１１の直流電圧Ｖ１を昇圧する直流昇圧回路１
２、昇圧された直流電圧Ｖ２を交流電圧Ｖ３に変換する
直流交流インバ−タ回路１３、放電灯１５を放電起動さ
せる起動パルス発生回路１４とより構成されている。
【０００３】また、直流交流インバ−タ回路１３はＨブ
リッジ型インバ−タとして形成されており、このインバ
−タ回路１３がブ−トストラップ構成のドライブ回路１
６によって駆動されるようになっている。
リッジ型インバ−タとして形成されており、このインバ
−タ回路１３がブ−トストラップ構成のドライブ回路１
６によって駆動されるようになっている。
【０００４】なお、ドライブ回路１６としては、パルス
トランス方式やコンデンサのチャ−ジ電圧を利用するブ
−トストラップ方式などが考えられるが、部品点数の削
減や小形化などの面でブ−トストラップ方式が有利であ
る。
トランス方式やコンデンサのチャ−ジ電圧を利用するブ
−トストラップ方式などが考えられるが、部品点数の削
減や小形化などの面でブ−トストラップ方式が有利であ
る。
【０００５】このことから、設計時間を大幅に短縮でき
る上、信頼性の高いブ−トストラップ方式のＨブリッジ
型インバ−タ駆動用ＩＣ（以下、「ハイサイドＩＣ」と
いう）が使用されている。
る上、信頼性の高いブ−トストラップ方式のＨブリッジ
型インバ−タ駆動用ＩＣ（以下、「ハイサイドＩＣ」と
いう）が使用されている。
【０００６】また、ドライブ回路１６としてハイサイド
ＩＣを使用する関係で、このハイサイドＩＣに安定電圧
を供給する補助電源回路１７が設けられている。さら
に、ア−ス側の給電ライン１８には検出抵抗１９が接続
されており、放電灯１５の放電灯電流（ランプ電流）を
この検出抵抗１９により検出し、検出信号をフイ−ドバ
ックして出力電力制御を行うようになっている。
ＩＣを使用する関係で、このハイサイドＩＣに安定電圧
を供給する補助電源回路１７が設けられている。さら
に、ア−ス側の給電ライン１８には検出抵抗１９が接続
されており、放電灯１５の放電灯電流（ランプ電流）を
この検出抵抗１９により検出し、検出信号をフイ−ドバ
ックして出力電力制御を行うようになっている。
【０００７】図４は２つのハイサイドＩＣ−１、ＩＣ−
２を使用したドライブ回路１６の回路例を示す。なお、
ハイサイドＩＣはＩＲ（Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｒｅｃｔｉｆｉｅｒ Ｃｏ．，Ｌｔｄ）社製のＩＲ２１
１０が使用してある。また、図５は直流交流インバ−タ
回路１３を示し、このインバ−タ回路１３はＦＥＴ−
１、ＦＥＴ−２、ＦＥＴ−３、ＦＥＴ−４を使用したＨ
ブリッジ型インバ−タとして形成され、この入力端部
ａ、ｂには昇圧直流電圧Ｖ２が印加される。
２を使用したドライブ回路１６の回路例を示す。なお、
ハイサイドＩＣはＩＲ（Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｒｅｃｔｉｆｉｅｒ Ｃｏ．，Ｌｔｄ）社製のＩＲ２１
１０が使用してある。また、図５は直流交流インバ−タ
回路１３を示し、このインバ−タ回路１３はＦＥＴ−
１、ＦＥＴ−２、ＦＥＴ−３、ＦＥＴ−４を使用したＨ
ブリッジ型インバ−タとして形成され、この入力端部
ａ、ｂには昇圧直流電圧Ｖ２が印加される。
【０００８】なお、電界効果トランジスタＦＥＴ−１の
ゲ−トにはドライブ回路１６の出力部Ｆ１Ｇがそのソ−
スにはその出力部Ｆ１Ｓが各々接続される。同様に、電
界効果トランジスタＦＥＴ−２のゲ−トとソ−スにはド
ライブ回路１６の出力部Ｆ２Ｇ、Ｆ２Ｓが、電界効果ト
ランジスタＦＥＴ−３のゲ−トとソ−スにはドライブ回
路１６の出力部Ｆ３Ｇ、Ｆ３Ｓが、電界効果トランジス
タＦＥＴ−４のゲ−トとソ−スにはドライブ回路１６の
出力部Ｆ４Ｇ、Ｆ４Ｓが各々接続される。
ゲ−トにはドライブ回路１６の出力部Ｆ１Ｇがそのソ−
スにはその出力部Ｆ１Ｓが各々接続される。同様に、電
界効果トランジスタＦＥＴ−２のゲ−トとソ−スにはド
ライブ回路１６の出力部Ｆ２Ｇ、Ｆ２Ｓが、電界効果ト
ランジスタＦＥＴ−３のゲ−トとソ−スにはドライブ回
路１６の出力部Ｆ３Ｇ、Ｆ３Ｓが、電界効果トランジス
タＦＥＴ−４のゲ−トとソ−スにはドライブ回路１６の
出力部Ｆ４Ｇ、Ｆ４Ｓが各々接続される。
【０００９】このように構成されている直流交流インバ
−タ回路１３は、ドライブ回路１６の制御端子Ｑ１に”
Ｈ”信号（ハイ信号）が入力することにより、ＦＥＴ−
１、ＦＥＴ−４が導通し、制御端子Ｑ２に”Ｈ”信号
（ハイ信号）が入力することにより、ＦＥＴ−２、ＦＥ
Ｔ−３が導通し、その出力端部ｃ、ｄより交流電圧Ｖ３
を出力する。
−タ回路１３は、ドライブ回路１６の制御端子Ｑ１に”
Ｈ”信号（ハイ信号）が入力することにより、ＦＥＴ−
１、ＦＥＴ−４が導通し、制御端子Ｑ２に”Ｈ”信号
（ハイ信号）が入力することにより、ＦＥＴ−２、ＦＥ
Ｔ−３が導通し、その出力端部ｃ、ｄより交流電圧Ｖ３
を出力する。
【００１０】すなわち、接続端子Ｑ１に”Ｈ”信号が入
力すると、ハイサイドＩＣ−１のＨｉｎが”Ｈ”（ハイ
電圧）となることから、これに対応するＨｏｕｔが”
Ｈ”（ハイ電圧）となり、同様に、ハイサイドＩＣ−２
のＬｉｎが”Ｈ”となることから、それに対応するＬｏ
ｕｔも”Ｈ”となる。これより、ＦＥＴ−１、ＦＥＴ−
４が導通する。なお、制御端子Ｑ２が”Ｌ”（ロウ電
圧）となるため、ＦＥＴ−２、ＦＥＴ−３が非導通とな
る。
力すると、ハイサイドＩＣ−１のＨｉｎが”Ｈ”（ハイ
電圧）となることから、これに対応するＨｏｕｔが”
Ｈ”（ハイ電圧）となり、同様に、ハイサイドＩＣ−２
のＬｉｎが”Ｈ”となることから、それに対応するＬｏ
ｕｔも”Ｈ”となる。これより、ＦＥＴ−１、ＦＥＴ−
４が導通する。なお、制御端子Ｑ２が”Ｌ”（ロウ電
圧）となるため、ＦＥＴ−２、ＦＥＴ−３が非導通とな
る。
【００１１】また、制御端子Ｑ２に”Ｈ”信号が入力す
ると、ハイサイドＩＣ−１のＬｉｎが”Ｈ”となること
から、そのＬｏｕｔが”Ｈ”となり、同様に、ハイサイ
ドＩＣ−２のＨｉｎが”Ｈ”となることから、そのＨｏ
ｕｔが”Ｈ”となる。これより、ＦＥＴ−２、ＦＥＴ−
３が導通する。なお、制御端子Ｑ１が”Ｌ”（ロウ電
圧）となるため、ＦＥＴ−１、ＦＥＴ−４が非導通とな
る。
ると、ハイサイドＩＣ−１のＬｉｎが”Ｈ”となること
から、そのＬｏｕｔが”Ｈ”となり、同様に、ハイサイ
ドＩＣ−２のＨｉｎが”Ｈ”となることから、そのＨｏ
ｕｔが”Ｈ”となる。これより、ＦＥＴ−２、ＦＥＴ−
３が導通する。なお、制御端子Ｑ１が”Ｌ”（ロウ電
圧）となるため、ＦＥＴ−１、ＦＥＴ−４が非導通とな
る。
【００１２】一方、図６（Ａ）は制御端子Ｑ１、Ｑ２に
入力する制御信号を示し、この制御信号は別途に備えら
れたパルス発生用発振回路（図示省略）から出力され
る。図６（Ｂ）は出力部Ｆ１Ｇ、Ｆ４Ｇと出力部Ｆ２
Ｇ、Ｆ３Ｇの出力信号を示す。また、上記したハイサイ
ドＩＣ−１、ＩＣ−２のＬ側出力（Ｌｏｕｔ）は給電回
路電圧Ｖｃｃ（以下、単に「Ｖｃｃ」という）で給電
し、また、Ｈ側出力（Ｈｏｕｔ）はＶｃｃによって充電
したコンデンサの充電電圧を切り離して印加される。つ
まり、フロ−テング電源としてこの充電電圧（Ｖｂ−ｖ
Ｓ１）で給電し、Ｈブリッジ駆動を所定時間ブ−トスト
ラップされるコンデンサ容量により導通状態を保つよう
になっている。
入力する制御信号を示し、この制御信号は別途に備えら
れたパルス発生用発振回路（図示省略）から出力され
る。図６（Ｂ）は出力部Ｆ１Ｇ、Ｆ４Ｇと出力部Ｆ２
Ｇ、Ｆ３Ｇの出力信号を示す。また、上記したハイサイ
ドＩＣ−１、ＩＣ−２のＬ側出力（Ｌｏｕｔ）は給電回
路電圧Ｖｃｃ（以下、単に「Ｖｃｃ」という）で給電
し、また、Ｈ側出力（Ｈｏｕｔ）はＶｃｃによって充電
したコンデンサの充電電圧を切り離して印加される。つ
まり、フロ−テング電源としてこの充電電圧（Ｖｂ−ｖ
Ｓ１）で給電し、Ｈブリッジ駆動を所定時間ブ−トスト
ラップされるコンデンサ容量により導通状態を保つよう
になっている。
【００１３】
【発明が解決しようとする課題】ドライブ回路１６を形
成しているハイサイドＩＣ−１、ＩＣ−２には、低電圧
保護回路が内蔵されているため、Ｈ側出力（Ｖｂ−Ｖｓ
１）の値が８．５Ｖ以下でこの保護回路が動作し、ＦＥ
Ｔ−１、ＦＥＴ−３を非導通とさせ、また、Ｌ側出力
（Ｖｃｃ−Ｖｓ２）の値が８．５Ｖ以下となったとき
も、この保護回路が動作し、ＦＥＴ−２、ＦＥＴ−４を
非導通とさせる。
成しているハイサイドＩＣ−１、ＩＣ−２には、低電圧
保護回路が内蔵されているため、Ｈ側出力（Ｖｂ−Ｖｓ
１）の値が８．５Ｖ以下でこの保護回路が動作し、ＦＥ
Ｔ−１、ＦＥＴ−３を非導通とさせ、また、Ｌ側出力
（Ｖｃｃ−Ｖｓ２）の値が８．５Ｖ以下となったとき
も、この保護回路が動作し、ＦＥＴ−２、ＦＥＴ−４を
非導通とさせる。
【００１４】さらに、Ｈ側においてＶｃｃ〜Ｖｂ間に高
耐電圧のブ−トストラップダイオ−ドＤ１１、Ｄ２１を
備える関係で、このダイオ−ドＤ１１、Ｄ２１による電
圧降下を１．５Ｖ程度とすると、ハイサイドＩＣ−１、
ＩＣ−２を動作させるためにＶｃｃが１０Ｖ以上必要と
なる。
耐電圧のブ−トストラップダイオ−ドＤ１１、Ｄ２１を
備える関係で、このダイオ−ドＤ１１、Ｄ２１による電
圧降下を１．５Ｖ程度とすると、ハイサイドＩＣ−１、
ＩＣ−２を動作させるためにＶｃｃが１０Ｖ以上必要と
なる。
【００１５】したがって、電源電圧Ｖ１が１０Ｖ以下と
なると、ハイサイドＩＣ−１、ＩＣ−２が停止する。つ
まり、直流交流インバ−タ回路１３の動作が停止する。
このことから、電源電圧の低電圧維持（Ｖ１＝Ｖｃｃ＝
５Ｖ）という車載仕様（バッテリ−〜Ｖｃｃ間の電圧ド
ロップをゼロとした場合）を満足させるためには、図３
に示すような補助電源回路１７が必要となる。
なると、ハイサイドＩＣ−１、ＩＣ−２が停止する。つ
まり、直流交流インバ−タ回路１３の動作が停止する。
このことから、電源電圧の低電圧維持（Ｖ１＝Ｖｃｃ＝
５Ｖ）という車載仕様（バッテリ−〜Ｖｃｃ間の電圧ド
ロップをゼロとした場合）を満足させるためには、図３
に示すような補助電源回路１７が必要となる。
【００１６】なお、この補助電源回路１７は、バッテリ
−１１或いは直流昇圧回路１２を直流電源として安定し
たＶｃｃをハイサイドＩＣ−１、ＩＣ−２に送る構成と
なっている。
−１１或いは直流昇圧回路１２を直流電源として安定し
たＶｃｃをハイサイドＩＣ−１、ＩＣ−２に送る構成と
なっている。
【００１７】一方、放電灯１５の出力が３５Ｗの場合、
放電灯電流が定格入力の安定点灯時で約４００ｍＡとな
る。また、個々のドライブ回路電流を１０ｍＡとする
と、放電灯１５の点灯によりドライブ回路１６には２回
路分に相当する２０ｍＡの電流が流れる。
放電灯電流が定格入力の安定点灯時で約４００ｍＡとな
る。また、個々のドライブ回路電流を１０ｍＡとする
と、放電灯１５の点灯によりドライブ回路１６には２回
路分に相当する２０ｍＡの電流が流れる。
【００１８】この結果、図３に示したように、インバ−
タ回路電流とドライブ回路電流とを共に検出抵抗１９に
よって検出すると、それらの電流加算値、つまり、４２
０ｍＡを検出することになり、検出値に約５％の誤差が
生ずることになる。
タ回路電流とドライブ回路電流とを共に検出抵抗１９に
よって検出すると、それらの電流加算値、つまり、４２
０ｍＡを検出することになり、検出値に約５％の誤差が
生ずることになる。
【００１９】なお、ドライブ回路電流を少なくすれば、
検出誤差も減少するが、ドライブ不足やインバ−タ回路
１３のＦＥＴのスイッチングロスによる効率低下などの
問題が生ずるため、個々のドライブ回路電流は５〜１０
ｍＡ程度に定める必要がある。
検出誤差も減少するが、ドライブ不足やインバ−タ回路
１３のＦＥＴのスイッチングロスによる効率低下などの
問題が生ずるため、個々のドライブ回路電流は５〜１０
ｍＡ程度に定める必要がある。
【００２０】本発明は上記した実情にかんがみ、ドライ
ブ回路を給電するための補助電源回路１７を省略して回
路構成の簡素化と、装置のロ−コスト化を図る他、放電
灯電流の誤差の少ない検出を行うことができる放電灯用
点灯装置を提供することを目的とする。
ブ回路を給電するための補助電源回路１７を省略して回
路構成の簡素化と、装置のロ−コスト化を図る他、放電
灯電流の誤差の少ない検出を行うことができる放電灯用
点灯装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】上記した目的を達成する
ため、本発明は、バッテリ−などの電源電圧を昇圧し、
昇圧した直流電圧を交流電圧に変換して放電灯の点灯電
圧として出力する放電灯用点灯装置に関する。
ため、本発明は、バッテリ−などの電源電圧を昇圧し、
昇圧した直流電圧を交流電圧に変換して放電灯の点灯電
圧として出力する放電灯用点灯装置に関する。
【００２２】そして、第１の発明としては、直流電圧を
交流電圧に変換するＤＣ／ＡＣ変換手段が、半導体スイ
ッチング素子を用いたブリッジ型インバ−タと、このイ
ンバ−タの高電圧側の２つの半導体スイッチング素子
を、Ｖｃｃより充電するコンデンサを含むブ−トストラ
ップ回路によって制御し、その低電圧側の２つの半導体
スイッチング素子を、Ｖｃｃによって制御するドライバ
−回路とより構成したことを特徴とする放電灯用点灯装
置を提案する。
交流電圧に変換するＤＣ／ＡＣ変換手段が、半導体スイ
ッチング素子を用いたブリッジ型インバ−タと、このイ
ンバ−タの高電圧側の２つの半導体スイッチング素子
を、Ｖｃｃより充電するコンデンサを含むブ−トストラ
ップ回路によって制御し、その低電圧側の２つの半導体
スイッチング素子を、Ｖｃｃによって制御するドライバ
−回路とより構成したことを特徴とする放電灯用点灯装
置を提案する。
【００２３】第２の発明としては、上記したブリッジ型
インバ−タの低電圧入力部とア−ス側給電ラインとの間
に放電灯電流の検出抵抗を接続したことを特徴とする放
電灯用点灯装置を提案する。
インバ−タの低電圧入力部とア−ス側給電ラインとの間
に放電灯電流の検出抵抗を接続したことを特徴とする放
電灯用点灯装置を提案する。
【００２４】第３の発明としては、上記したブリッジ型
インバ−タを形成する半導体スイッチング素子をトラン
ジスタ或いは電界効果トランジスタによって構成したこ
とを特徴とする放電灯用点灯装置を提案する。
インバ−タを形成する半導体スイッチング素子をトラン
ジスタ或いは電界効果トランジスタによって構成したこ
とを特徴とする放電灯用点灯装置を提案する。
【００２５】
【作用】第１の発明の点灯装置では、ブリッジ型インバ
−タの高電圧側の２つの半導体スイッチング素子をブ−
トストラップ回路によって制御し、このインバ−タの低
電圧側の２つの半導体スイッチング素子をＶｃｃによっ
て制御するドライバ−回路となっている。
−タの高電圧側の２つの半導体スイッチング素子をブ−
トストラップ回路によって制御し、このインバ−タの低
電圧側の２つの半導体スイッチング素子をＶｃｃによっ
て制御するドライバ−回路となっている。
【００２６】このように構成したドライバ−回路は、電
源電圧の降下にかかわらずブリッジ型インバ−タを確実
に動作させることができるので、補助電源回路などが不
要となる。
源電圧の降下にかかわらずブリッジ型インバ−タを確実
に動作させることができるので、補助電源回路などが不
要となる。
【００２７】第２の発明の点灯装置では、ブリッジ型イ
ンバ−タの低電圧入力部とア−ス側給電ラインとの間に
検出抵抗を設けたので、この検出抵抗には放電灯電流の
みが流れる。したがって、放電灯電流がこの検出抵抗に
よって高い精度で検出され、この検出信号が出力電力の
制御信号としてフィ−ドバックさりる。
ンバ−タの低電圧入力部とア−ス側給電ラインとの間に
検出抵抗を設けたので、この検出抵抗には放電灯電流の
みが流れる。したがって、放電灯電流がこの検出抵抗に
よって高い精度で検出され、この検出信号が出力電力の
制御信号としてフィ−ドバックさりる。
【００２８】第３の発明の点灯装置は、トランジスタ或
いは電界効果トランジスタによってブリッジ型インバ−
タの半導体スイッチング素子を構成することが特徴とな
っている。
いは電界効果トランジスタによってブリッジ型インバ−
タの半導体スイッチング素子を構成することが特徴とな
っている。
【００２９】
【発明の実施の形態】次に、本発明の一実施形態につい
て図面に沿って説明する。図１は本発明に係る点灯装置
の回路ブロック図を示す。この点灯装置は、インバ−タ
のドライブ回路２０と、検出抵抗１９の接続位置を改善
したもので、その他は図３に示す従来例と同構成である
から、図３に示す回路、部材と同じものについては同符
号を付してその説明を省略する。
て図面に沿って説明する。図１は本発明に係る点灯装置
の回路ブロック図を示す。この点灯装置は、インバ−タ
のドライブ回路２０と、検出抵抗１９の接続位置を改善
したもので、その他は図３に示す従来例と同構成である
から、図３に示す回路、部材と同じものについては同符
号を付してその説明を省略する。
【００３０】図示するように、この点灯装置は、ドライ
ブ回路２０がバッテリ−１１を電源として動作する構成
となっており、また、検出抵抗１９はインバ−タ回路電
流（放電灯電流）のみが流れるア−ス側の給電ライン１
８に接続してある。
ブ回路２０がバッテリ−１１を電源として動作する構成
となっており、また、検出抵抗１９はインバ−タ回路電
流（放電灯電流）のみが流れるア−ス側の給電ライン１
８に接続してある。
【００３１】なお、Ｖｃｃは回路抵抗をゼロにすれば、
バッテリ−１１の電源電圧Ｖ１となるから、本実施形態
ではＶｃｃ＝Ｖ１の電源電圧がドライブ回路２０に印加
されると考えて問題がない。
バッテリ−１１の電源電圧Ｖ１となるから、本実施形態
ではＶｃｃ＝Ｖ１の電源電圧がドライブ回路２０に印加
されると考えて問題がない。
【００３２】図２は直流交流インバ−タ回路１３とドラ
イブ回路２０とを示す回路図である。直流交流インバ−
タ回路１３は従来例同様に、ＦＥＴ−１、ＦＥＴ−２、
ＦＥＴ−３、ＦＥＴ−４の電界効果トランジスタからな
るＨブリッジ型インバ−タとして形成してある。
イブ回路２０とを示す回路図である。直流交流インバ−
タ回路１３は従来例同様に、ＦＥＴ−１、ＦＥＴ−２、
ＦＥＴ−３、ＦＥＴ−４の電界効果トランジスタからな
るＨブリッジ型インバ−タとして形成してある。
【００３３】そして、このインバ−タ回路１３の低電圧
入力部ｂとア−ス側の給電ライン１８との間に検出抵抗
１９が接続してある。このように設けた検出抵抗１９に
は、インバ−タ回路１３の出力部ｃ、ｄに接続する放電
灯１５の放電灯電流Ｉｆのみが通り、この電流ＩｆがＧ
ＮＤ（ア−ス接地）に流れるため、この検出抵抗１９に
よる放電灯電流Ｉｆの検出精度が極めて高くなる。
入力部ｂとア−ス側の給電ライン１８との間に検出抵抗
１９が接続してある。このように設けた検出抵抗１９に
は、インバ−タ回路１３の出力部ｃ、ｄに接続する放電
灯１５の放電灯電流Ｉｆのみが通り、この電流ＩｆがＧ
ＮＤ（ア−ス接地）に流れるため、この検出抵抗１９に
よる放電灯電流Ｉｆの検出精度が極めて高くなる。
【００３４】また、このドライブ回路１３は高電圧側
（以下、単に「Ｈ側」という）のＦＥＴ−１、ＦＥＴ−
３をブ−トストラップ回路構成で導通制御し、低電圧側
（以下、単に「Ｌ側」という）のＦＥＴ−２、ＦＥＴ−
４をＶｃｃによってＯＮ制御する構成としてある。
（以下、単に「Ｈ側」という）のＦＥＴ−１、ＦＥＴ−
３をブ−トストラップ回路構成で導通制御し、低電圧側
（以下、単に「Ｌ側」という）のＦＥＴ−２、ＦＥＴ−
４をＶｃｃによってＯＮ制御する構成としてある。
【００３５】すなわち、Ｈ側のＦＥＴ−１はそのゲ−ト
〜ソ−ス間に抵抗Ｒ１１とコンデンサＣ１１との直列回
路体を接続し、また、コンデンサＣ１１をＶｃｃによっ
て充電するダイオ−ドＤ１１を設け、さらに、ＦＥＴ−
１のゲ−トとア−ス側の給電ライン１８との間にスイッ
チング動作のＦＥＴ−５を設けたブ−トストラップ回路
となっている。
〜ソ−ス間に抵抗Ｒ１１とコンデンサＣ１１との直列回
路体を接続し、また、コンデンサＣ１１をＶｃｃによっ
て充電するダイオ−ドＤ１１を設け、さらに、ＦＥＴ−
１のゲ−トとア−ス側の給電ライン１８との間にスイッ
チング動作のＦＥＴ−５を設けたブ−トストラップ回路
となっている。
【００３６】ＦＥＴ−３についても同様に、抵抗Ｒ２
１、コンデンサＣ２１、ダイオ−ドＤ２１、ＦＥＴ−６
とより形成したブ−トストラップ回路が設けてある。
１、コンデンサＣ２１、ダイオ−ドＤ２１、ＦＥＴ−６
とより形成したブ−トストラップ回路が設けてある。
【００３７】Ｌ側のＦＥＴ−２はそのゲ−トとア−ス側
の給電ライン１８との間にスイッチング動作のＦＥＴ−
７を接続し、このＦＥＴ−７のＯＦＦによってＦＥＴ−
２のゲ−トにＶｃｃが抵抗Ｒ１２を介して加わり、ＦＥ
Ｔ−２が導通する構成となっている。
の給電ライン１８との間にスイッチング動作のＦＥＴ−
７を接続し、このＦＥＴ−７のＯＦＦによってＦＥＴ−
２のゲ−トにＶｃｃが抵抗Ｒ１２を介して加わり、ＦＥ
Ｔ−２が導通する構成となっている。
【００３８】ＦＥＴ−４についても同様に、ゲ−トとア
−ス側の給電ライン１８との間にＦＥＴ−８を接続し、
このＦＥＴ−８のＯＦＦによってＦＥＴ−４のゲ−トに
Ｖｃｃが抵抗Ｒ２１を介して加わり、ＦＥＴ−４が導通
する構成となっている。
−ス側の給電ライン１８との間にＦＥＴ−８を接続し、
このＦＥＴ−８のＯＦＦによってＦＥＴ−４のゲ−トに
Ｖｃｃが抵抗Ｒ２１を介して加わり、ＦＥＴ−４が導通
する構成となっている。
【００３９】また、スイッチング動作のＦＥＴ−５、Ｆ
ＥＴ−８は制御端子Ｑ１に”Ｈ”信号が入力することに
よりＯＮし、ＦＥＴ−６、ＦＥＴ−７は制御端子Ｑ２
に”Ｈ”信号が入力することによりＯＮする回路構成と
してある。
ＥＴ−８は制御端子Ｑ１に”Ｈ”信号が入力することに
よりＯＮし、ＦＥＴ−６、ＦＥＴ−７は制御端子Ｑ２
に”Ｈ”信号が入力することによりＯＮする回路構成と
してある。
【００４０】上記のように構成したインバ−タ回路１３
とドライブ回路２０は制御端子Ｑ１、Ｑ２に制御信号を
入力させて動作させる。なお、制御信号は従来例で説明
した図６（Ａ）に示すようなパルス信号である。
とドライブ回路２０は制御端子Ｑ１、Ｑ２に制御信号を
入力させて動作させる。なお、制御信号は従来例で説明
した図６（Ａ）に示すようなパルス信号である。
【００４１】制御端子Ｑ１に”Ｈ”信号が入力すると、
ＦＥＴ−５、ＦＥＴ−８がＯＮすることから、ＦＥＴ−
１、ＦＥＴ−４が非導通となる。このとき、コンデンサ
Ｃ１１の充電々荷が抵抗Ｒ１１とＦＥＴ−５を通って放
電する。
ＦＥＴ−５、ＦＥＴ−８がＯＮすることから、ＦＥＴ−
１、ＦＥＴ−４が非導通となる。このとき、コンデンサ
Ｃ１１の充電々荷が抵抗Ｒ１１とＦＥＴ−５を通って放
電する。
【００４２】また、この時点では制御端子Ｑ２には”
Ｌ”信号が入力するため、ＦＥＴ−６、ＦＥＴ−７がＯ
ＦＦとなる。これより、コンデンサＣ２１がダイオ−ド
Ｄ２１を介してＶｃｃによって充電されることから、こ
のコンデンサＣ２１の充電々圧をゲ−トに受けるＦＥＴ
−３が導通する。また、ＦＥＴ−７のＯＦＦによってＦ
ＥＴ−２のゲ−トにＶｃｃが加わるため、このＦＥＴ−
２が導通する。
Ｌ”信号が入力するため、ＦＥＴ−６、ＦＥＴ−７がＯ
ＦＦとなる。これより、コンデンサＣ２１がダイオ−ド
Ｄ２１を介してＶｃｃによって充電されることから、こ
のコンデンサＣ２１の充電々圧をゲ−トに受けるＦＥＴ
−３が導通する。また、ＦＥＴ−７のＯＦＦによってＦ
ＥＴ−２のゲ−トにＶｃｃが加わるため、このＦＥＴ−
２が導通する。
【００４３】この動作で、給電回路電流が、ＦＥＴ−
３、放電灯１５、ＦＥＴ−２、検出抵抗１９を通ってＧ
ＮＤに流れ、出力端ｃ、ｄより出力される交流電圧Ｖ３
によって放電灯１５が点灯する。
３、放電灯１５、ＦＥＴ−２、検出抵抗１９を通ってＧ
ＮＤに流れ、出力端ｃ、ｄより出力される交流電圧Ｖ３
によって放電灯１５が点灯する。
【００４４】続いて、制御端子Ｑ１に”Ｌ”信号が入力
すると、ＦＥＴ−５、ＦＥＴ−８がＯＦＦとなるため、
コンデンサＣ１１がダイオ−ドＤ１１を介してＶｃｃに
よって充電され、コンデンサＣ１１の充電々圧にしたが
ってＦＥＴ−１が導通する。また、ＦＥＴ−８のＯＦＦ
によってＦＥＴ−４のゲ−トにＶｃｃが加わり、ＦＥＴ
−４が導通する。
すると、ＦＥＴ−５、ＦＥＴ−８がＯＦＦとなるため、
コンデンサＣ１１がダイオ−ドＤ１１を介してＶｃｃに
よって充電され、コンデンサＣ１１の充電々圧にしたが
ってＦＥＴ−１が導通する。また、ＦＥＴ−８のＯＦＦ
によってＦＥＴ−４のゲ−トにＶｃｃが加わり、ＦＥＴ
−４が導通する。
【００４５】この時点では、制御端子Ｑ２に”Ｈ”信号
が入力するから、ＦＥＴ−６、ＦＥＴ−７がＯＮし、Ｆ
ＥＴ−３、ＦＥＴ−２が非導通となる。また、コンデン
サＣ２１の充電々荷が抵抗２１、ＦＥＴ−６を通って放
電する。
が入力するから、ＦＥＴ−６、ＦＥＴ−７がＯＮし、Ｆ
ＥＴ−３、ＦＥＴ−２が非導通となる。また、コンデン
サＣ２１の充電々荷が抵抗２１、ＦＥＴ−６を通って放
電する。
【００４６】この動作で給電回路電流が、ＦＥＴ−１、
放電灯１５、ＦＥＴ−４、検出抵抗１９を通りＧＮＤに
流れる。以後は、制御端子Ｑ１、Ｑ２に入力する制御信
号にしたがってインバ−タ回路１３が動作し、出力端
ｃ、ｄから出力される交流電圧にしたがって放電灯１５
が点灯を続ける。
放電灯１５、ＦＥＴ−４、検出抵抗１９を通りＧＮＤに
流れる。以後は、制御端子Ｑ１、Ｑ２に入力する制御信
号にしたがってインバ−タ回路１３が動作し、出力端
ｃ、ｄから出力される交流電圧にしたがって放電灯１５
が点灯を続ける。
【００４７】以上、一実施形態について説明したが、Ｆ
ＥＴ−５、ＦＥＴ−６はインバ−タ回路１３とドライブ
回路２０とのインタ−フェ−ス素子となっている。一般
にＨ側のＦＥＴ−１、ＦＥＴ−３を駆動する場合、イン
バ−タ発振制御部とゲ−トドライブ部との間に電位差が
生ずるので、このようなインタ−フェ−ス素子が必要と
なる。
ＥＴ−５、ＦＥＴ−６はインバ−タ回路１３とドライブ
回路２０とのインタ−フェ−ス素子となっている。一般
にＨ側のＦＥＴ−１、ＦＥＴ−３を駆動する場合、イン
バ−タ発振制御部とゲ−トドライブ部との間に電位差が
生ずるので、このようなインタ−フェ−ス素子が必要と
なる。
【００４８】なお、ＦＥＴ−５、ＦＥＴ−６はトランジ
スタに置き換えることができる。このインタ−フェ−ス
素子は直流昇圧電圧Ｖ２の最大値とＶｃｃの加算電圧以
上の耐電圧が必要である。一般にこの種の放電灯用点灯
装置では、直流昇圧電圧が４００Ｖ程度必要となるの
で、耐電圧５００〜６００Ｖクラスのインタ−フェ−ス
素子を用いる。
スタに置き換えることができる。このインタ−フェ−ス
素子は直流昇圧電圧Ｖ２の最大値とＶｃｃの加算電圧以
上の耐電圧が必要である。一般にこの種の放電灯用点灯
装置では、直流昇圧電圧が４００Ｖ程度必要となるの
で、耐電圧５００〜６００Ｖクラスのインタ−フェ−ス
素子を用いる。
【００４９】また、Ｌ側のＦＥＴ−２、ＦＥＴ−４を駆
動させる場合は、インタ−フェ−ス素子を挿入させずに
そのままインバ−タ発振制御部の信号、つまり、ロジッ
クレベルで制御することが可能であるが、ただ、Ｌ側の
ＦＥＴ−２、ＦＥＴ−４をロジックレベル（５Ｖ程度）
で駆動させると、ＦＥＴのドレイン最大電流がゲ−ト電
圧に依存している関係で、常にＦＥＴのON抵抗が大きい
状態で駆動することになる。
動させる場合は、インタ−フェ−ス素子を挿入させずに
そのままインバ−タ発振制御部の信号、つまり、ロジッ
クレベルで制御することが可能であるが、ただ、Ｌ側の
ＦＥＴ−２、ＦＥＴ−４をロジックレベル（５Ｖ程度）
で駆動させると、ＦＥＴのドレイン最大電流がゲ−ト電
圧に依存している関係で、常にＦＥＴのON抵抗が大きい
状態で駆動することになる。
【００５０】このため、ＦＥＴ自体の損失が増え、ＦＥ
Ｔが発熱し、点灯装置の効率低下、発熱の原因となる。
この問題は高温の周囲環境において特に顕著に表われる
ため、温度条件の厳しい車輌に搭載する点灯装置として
使用する場合には大きな問題となる。
Ｔが発熱し、点灯装置の効率低下、発熱の原因となる。
この問題は高温の周囲環境において特に顕著に表われる
ため、温度条件の厳しい車輌に搭載する点灯装置として
使用する場合には大きな問題となる。
【００５１】したがって、Ｌ側のＦＥＴ−２、ＦＥＴ−
４についてもインタ−フェ−ス素子としてＦＥＴ−７、
ＦＥＴ−８を設けて、これらＦＥＴ−２、ＦＥＴ−４を
Ｖｃｃで駆動する構成としてある。
４についてもインタ−フェ−ス素子としてＦＥＴ−７、
ＦＥＴ−８を設けて、これらＦＥＴ−２、ＦＥＴ−４を
Ｖｃｃで駆動する構成としてある。
【００５２】この構成により、ドライブ回路２０を動作
させるに充分な電圧を供給することができ、Ｌ側のＦＥ
Ｔ−２、ＦＥＴ−４による損失を極力抑えることができ
る。なお、ＦＥＴ−７、ＦＥＴ−８については高耐電圧
のものを必要としないので、小信号レベルのもので充分
である。
させるに充分な電圧を供給することができ、Ｌ側のＦＥ
Ｔ−２、ＦＥＴ−４による損失を極力抑えることができ
る。なお、ＦＥＴ−７、ＦＥＴ−８については高耐電圧
のものを必要としないので、小信号レベルのもので充分
である。
【００５３】上記の説明のように、本実施形態の点灯装
置は、インバ−タ回路１３を流れる電流の電流路に検出
抵抗１９を設け、ドライブ回路２０のＦＥＴ−５、ＦＥ
Ｔ−６、ＦＥＴ−７、ＦＥＴ−８の電流路とは別回路に
検出抵抗１９を設けたので、Ｖｃｃが変動しても検出抵
抗１９の検出値に影響がなく、安定した出力電力制御を
行うことができる。
置は、インバ−タ回路１３を流れる電流の電流路に検出
抵抗１９を設け、ドライブ回路２０のＦＥＴ−５、ＦＥ
Ｔ−６、ＦＥＴ−７、ＦＥＴ−８の電流路とは別回路に
検出抵抗１９を設けたので、Ｖｃｃが変動しても検出抵
抗１９の検出値に影響がなく、安定した出力電力制御を
行うことができる。
【００５４】また、ドライブ回路２０は、Ｈ側のＦＥＴ
−１、ＦＥＴ−３をブ−トストラップ構成でゲ−ト制御
し、Ｌ側のＦＥＴ−２、ＦＥＴ−４はＶｃｃによって直
接にゲ−ト制御する構成としたので、Ｖｃｃが、例え
ば、５Ｖ程度まで降下してもインバ−タ回路１３を支障
なく駆動することができる。この結果、従来例に備えて
いるような補助電源回路を必要としないことから、回路
構成の簡素化と装置のロ−コスト化に有利となる。
−１、ＦＥＴ−３をブ−トストラップ構成でゲ−ト制御
し、Ｌ側のＦＥＴ−２、ＦＥＴ−４はＶｃｃによって直
接にゲ−ト制御する構成としたので、Ｖｃｃが、例え
ば、５Ｖ程度まで降下してもインバ−タ回路１３を支障
なく駆動することができる。この結果、従来例に備えて
いるような補助電源回路を必要としないことから、回路
構成の簡素化と装置のロ−コスト化に有利となる。
【００５５】
【発明の効果】上記した通り、本発明によれば、ドライ
ブ回路の補助電源回路を必要としないなど、回路構成の
簡素化と装置のロ−コスト化に有利な点灯装置を提供し
得る他、放電灯電流を誤差なく検出して出力電力を高精
度に制御することができる点灯装置となる。
ブ回路の補助電源回路を必要としないなど、回路構成の
簡素化と装置のロ−コスト化に有利な点灯装置を提供し
得る他、放電灯電流を誤差なく検出して出力電力を高精
度に制御することができる点灯装置となる。
【図１】本発明の一実施形態を示す点灯装置の回路ブロ
ック図である。
ック図である。
【図２】本発明の一実施形態として示したＨブリッジ型
インバ−タとドライブ回路とを示す図である。
インバ−タとドライブ回路とを示す図である。
【図３】従来の点灯装置を示す回路ブロック図である。
【図４】従来のドライブ回路を示す図である。
【図５】従来のＨブリッジ型インバ−タを示す図であ
る。
る。
【図６】従来のドライブ回路の制御信号と出力信号とを
示す波形図である。
示す波形図である。
１１ バッテリ− １２ 直流昇圧回路 １３ 直流交流インバ−タ回路 １４ 起動パルス発生回路 １５ 放電灯 ２０ ドライブ回路
フロントページの続き Ｆターム(参考） 3K072 AA11 BA03 BA05 BB10 DD06 EB07 GA01 GA02 GB18 GC04 HB03 5H007 BB03 CA02 CB05 DB03 DC02
Claims (3)
- 【請求項１】 バッテリ−などの電源電圧を昇圧し、昇
圧した直流電圧を交流電圧に変換して放電灯の点灯電圧
として出力する放電灯用点灯装置において、直流電圧を
交流電圧に変換するＤＣ／ＡＣ変換手段が、半導体スイ
ッチング素子を用いたブリッジ型インバ−タと、このイ
ンバ−タの高電圧側の２つの半導体スイッチング素子
を、Ｖｃｃより充電するコンデンサを含むブ−トストラ
ップ回路によって制御し、その低電圧側の２つの半導体
スイッチング素子を、Ｖｃｃによって制御するドライバ
−回路とより構成したことを特徴とする放電灯用点灯装
置。 - 【請求項２】 上記したブリッジ型インバ−タの低電圧
入力部とア−ス側給電ラインとの間に放電灯電流の検出
抵抗を接続したことを特徴とする請求項（１）記載の放
電灯用点灯装置。 - 【請求項３】 上記したブリッジ型インバ−タを形成す
る半導体スイッチング素子をトランジスタ或いは電界効
果トランジスタによって構成したことを特徴とする請求
項（１）記載の放電灯用点灯装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33854398A JP3963198B2 (ja) | 1998-11-30 | 1998-11-30 | 放電灯用点灯装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33854398A JP3963198B2 (ja) | 1998-11-30 | 1998-11-30 | 放電灯用点灯装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000166258A true JP2000166258A (ja) | 2000-06-16 |
| JP3963198B2 JP3963198B2 (ja) | 2007-08-22 |
Family
ID=18319164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33854398A Expired - Fee Related JP3963198B2 (ja) | 1998-11-30 | 1998-11-30 | 放電灯用点灯装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3963198B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007129490A1 (ja) * | 2006-05-01 | 2007-11-15 | Mitsubishi Electric Corporation | 放電灯点灯装置 |
| CN100356671C (zh) * | 2004-08-06 | 2007-12-19 | 台达电子工业股份有限公司 | 驱动电路改善方法 |
| DE112009001614T5 (de) | 2008-08-26 | 2011-04-21 | Mitsubishi Electric Corporation | Entladungslampen-Vorschaltgerät-Apparat |
| WO2014087609A1 (ja) * | 2012-12-03 | 2014-06-12 | パナソニック株式会社 | Ｄｃ／ｄｃコンバータ |
| CN106787639A (zh) * | 2016-12-09 | 2017-05-31 | 贵州航天林泉电机有限公司 | 一种电机自举启动电路 |
-
1998
- 1998-11-30 JP JP33854398A patent/JP3963198B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356671C (zh) * | 2004-08-06 | 2007-12-19 | 台达电子工业股份有限公司 | 驱动电路改善方法 |
| CN101416565B (zh) * | 2006-05-01 | 2013-03-13 | 三菱电机株式会社 | 放电灯点亮装置 |
| DE112007000465T5 (de) | 2006-05-01 | 2008-12-18 | Mitsubishi Electric Corp. | Entladungslampenvorschaltgerät |
| CN101416565A (zh) * | 2006-05-01 | 2009-04-22 | 三菱电机株式会社 | 放电灯点亮装置 |
| US7884555B2 (en) | 2006-05-01 | 2011-02-08 | Mitsubishi Electric Corporation | Discharge lamp ballast apparatus |
| WO2007129490A1 (ja) * | 2006-05-01 | 2007-11-15 | Mitsubishi Electric Corporation | 放電灯点灯装置 |
| JP5188962B2 (ja) * | 2006-05-01 | 2013-04-24 | 三菱電機株式会社 | 放電灯点灯装置 |
| DE112009001614T5 (de) | 2008-08-26 | 2011-04-21 | Mitsubishi Electric Corporation | Entladungslampen-Vorschaltgerät-Apparat |
| US8823288B2 (en) | 2008-08-26 | 2014-09-02 | Mitsubishi Electric Corporation | Discharge lamp ballast apparatus |
| WO2014087609A1 (ja) * | 2012-12-03 | 2014-06-12 | パナソニック株式会社 | Ｄｃ／ｄｃコンバータ |
| US9479055B2 (en) | 2012-12-03 | 2016-10-25 | Panasonic Intellectual Property Management Co., Ltd. | DC-DC converter |
| JPWO2014087609A1 (ja) * | 2012-12-03 | 2017-01-05 | パナソニックＩｐマネジメント株式会社 | Ｄｃ／ｄｃコンバータ |
| CN106787639A (zh) * | 2016-12-09 | 2017-05-31 | 贵州航天林泉电机有限公司 | 一种电机自举启动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3963198B2 (ja) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853566B2 (en) | Charge pump circuit and power supply circuit | |
| JP5008042B2 (ja) | 半導体装置 | |
| US7456658B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| CN101133544A (zh) | 输出设备和具有该输出设备的电子设备 | |
| JP3633522B2 (ja) | 負荷駆動回路 | |
| US9413238B2 (en) | Feed control apparatus for inductive load with reduced power loss | |
| JP4229656B2 (ja) | 電流制限回路およびそれを備えた出力回路 | |
| US10840898B2 (en) | Semiconductor device and electronic control device | |
| CN110320960B (zh) | 电源供给电路 | |
| US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| WO2005091358A1 (ja) | 半導体集積回路装置及びそれを用いたスイッチング電源装置 | |
| JP3637904B2 (ja) | 電源回路 | |
| US20110057633A1 (en) | Load driving circuit | |
| JP5012414B2 (ja) | ドライブ回路 | |
| US20090167419A1 (en) | Voltage converting circuit | |
| JP2000166258A (ja) | 放電灯用点灯装置 | |
| EP0865161B1 (en) | Driving apparatus for an inductive load | |
| TWI382666B (zh) | 用於電感性負載之停滯時間偵測電路及其調變電路 | |
| JP2003525003A (ja) | Ｄｃ−ｄｃコンバータ用スイッチング装置及びスイッチコンポーネント | |
| TWI400603B (zh) | 電源配置裝置 | |
| JP2021005276A (ja) | スイッチ装置 | |
| CN112952762B (zh) | 短路确定设备 | |
| JPH10215567A (ja) | 電源回路 | |
| JPH0766700A (ja) | パワーｍｏｓｆｅｔの制御装置 | |
| US11595039B2 (en) | Power switching circuit and corresponding method of operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070515 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |