JP2021005276A - スイッチ装置 - Google Patents

Abstract

【課題】アクティブクランプ動作中に温度を監視する。【解決手段】スイッチ装置１は、スイッチ素子１０と、スイッチ素子１０のオフ遷移時にスイッチ素子１０をフルオフさせないことでスイッチ素子１０の両端間電圧（＝ＶＢＢ−Ｖｏ）を所定のクランプ電圧Ｖｃｌｐ以下に制限するアクティブクランパ３４と、温度検出素子（温度保護回路７３の一部）と、スイッチ素子１０の両端間電圧を監視してアクティブクランパ３４の動作中に温度検出素子を駆動する温度監視制御部１００とを有する。例えば、温度監視制御部１００は、スイッチ素子１０の駆動可否を制御するための第１イネーブル信号ＥＮ１がディセーブル時の論理レベルであるときに、スイッチ素子１０の両端間電圧が上昇したことを検出して、温度検出素子の駆動可否を制御するための第２イネーブル信号ＥＮ２をイネーブル時の論理レベルに切り替えるとよい。【選択図】図５

Description

本明細書中に開示されている発明は、スイッチ装置に関する。

本願出願人は、以前より、車載ＩＰＤ［intelligent power device］などのスイッチ装置に関して、数多くの新技術を提案している（例えば特許文献１を参照）。

国際公開第２０１７／１８７７８５号

しかしながら、従来のスイッチ装置は、アクティブクランプ動作中の温度監視機能を備えておらず、信頼性を向上する余地があった。

特に、近年では、車載用ＩＣに対して、ＩＳＯ２６２６２（自動車の電気／電子に関する機能安全についての国際規格）を順守することが求められており、車載ＩＰＤについても、より高い信頼性設計が重要となっている。

本明細書中に開示されている発明は、本願発明者らにより見出された上記課題に鑑み、アクティブクランプ動作中に温度を監視することのできるスイッチ装置を提供することを目的とする。

本明細書中に開示されているスイッチ装置は、スイッチ素子と、前記スイッチ素子のオフ遷移時に前記スイッチ素子をフルオフさせないことで前記スイッチ素子の両端間電圧を所定のクランプ電圧以下に制限するアクティブクランパと、温度検出素子と、前記スイッチ素子の両端間電圧を監視して前記アクティブクランパの動作中に前記温度検出素子を駆動する温度監視制御部と、を有する構成（第１の構成）とされている。

なお、上記第１の構成から成るスイッチ装置において、前記温度検出素子は、前記スイッチ素子のオン期間にイネーブルとされて前記スイッチ素子のオフ期間にディセーブルとされる温度保護回路の一部である構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成るスイッチ装置において、前記温度監視制御部は、前記スイッチ素子の駆動可否を制御するための第１イネーブル信号がディセーブル時の論理レベルであるときに、前記スイッチ素子の両端間電圧が上昇したことを検出して、前記温度検出素子の駆動可否を制御するための第２イネーブル信号をイネーブル時の論理レベルに切り替える構成（第３の構成）にするとよい。

また、上記第３の構成から成るスイッチ装置において、前記温度監視制御部は、ゲートが前記第１イネーブル信号の入力端に接続されており、ソース及びバックゲートがいずれも前記スイッチ素子の第２端に接続されている第１ＮＭＯＳＦＥＴと；ゲートが前記第１ＮＭＯＳＦＥＴのドレインに接続されており、ドレインが前記スイッチ素子の制御端に接続されており、ソース及びバックゲートがいずれも前記スイッチ素子の第２端に接続されている第２ＮＭＯＳＦＥＴと；ゲート及びソースがいずれも前記第１ＮＭＯＳＦＥＴのドレインに接続されており、バックゲートが前記スイッチ素子の第２端に接続されているデプレッション型の第３ＮＭＯＳＦＥＴと；ゲートが前記第３ＮＭＯＳＦＥＴのドレインに接続されると共に第１内部負荷を介して前記スイッチ素子の第１端にも接続されており、ソースが第２内部負荷を介して前記スイッチ素子の第１端に接続されており、バックゲートが前記スイッチ素子の第１端に接続されており、ドレインが第３内部負荷を介して接地端に接続されると共に前記第２イネーブル信号の出力端にも接続されているＰＭＯＳＦＥＴと；を含む構成（第４の構成）にするとよい。

また、上記第４の構成から成るスイッチ装置において、前記温度監視制御部は、カソードが前記スイッチ素子の第１端に接続されてアノードが前記ＰＭＯＳＦＥＴのゲートに接続された第１ツェナダイオードと、カソードが前記第２ＮＭＯＳＦＥＴのゲートに接続されてアノードが前記スイッチ素子の第２端に接続された第２ツェナダイオードと、カソードが前記第２イネーブル信号の出力端に接続されてアノードが接地端に接続された第３ツェナダイオードと、をさらに含む構成（第５の構成）にするとよい。

また、上記第１〜第５いずれかの構成から成るスイッチ装置において、前記アクティブクランパは、カソードが前記スイッチ素子の第１端に接続されたツェナダイオードと、アノードが前記ツェナダイオードのアノードに接続されたダイオードと、第１端が前記スイッチ素子の第１端に接続されて第２端が前記スイッチ素子の制御端に接続されて制御端が前記ダイオードのカソードに接続されたトランジスタと、を含む構成（第６の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成るスイッチ装置は、前記温度検出素子で得られた温度検出信号とそれ以外の信号を単一の外部端子から選択的に出力する信号出力部をさらに有する構成（第７の構成）にするとよい。

また、本明細書中に開示されている電子機器は、上記第１〜第７いずれかの構成から成るスイッチ装置と、前記スイッチ装置に接続される負荷と、を有する構成（第８の構成）とされている。

なお、上記第８の構成から成る電子機器において、前記負荷は、バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータである構成（第９の構成）にするとよい。

また、本明細書中に開示されている車両は、上記第８または第９の構成から成る電子機器を有する構成（第１０の構成）とされている。

本明細書中に開示されている発明によれば、アクティブクランプ動作中に温度を監視することのできるスイッチ装置を提供することが可能となる。

半導体集積回路装置の第１実施形態を示す図 ゲート制御部の一構成例を示す図 アクティブクランパの一構成例を示す図 アクティブクランプ動作を示す図 半導体集積回路装置の第２実施形態を示す図 温度保護回路の一構成例を示す図 アクティブクランプ動作時における温度監視制御の一例を示す図 半導体集積回路装置の第３実施形態を示す図 車両の一構成例を示す外観図

＜第１実施形態（基本構成）＞
図１は、半導体集積回路装置の第１実施形態を示す図である。本実施形態の半導体集積回路装置１は、ＥＣＵ［electronic control unit］２からの指示に応じて電源電圧ＶＢＢの印加端と負荷３との間を導通／遮断する車載用ハイサイドスイッチＩＣ（＝車載ＩＰＤの一種）である。

なお、半導体集積回路装置１は、装置外部との電気的な接続を確立するための手段として、外部端子Ｔ１〜Ｔ４を備えている。外部端子Ｔ１は、不図示のバッテリから電源電圧ＶＢＢ（例えば１２Ｖ）の供給を受け付けるための電源端子（ＶＢＢピン）である。外部端子Ｔ２は、負荷３（バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータなど）を外部接続するための負荷接続端子ないしは出力端子（ＯＵＴピン）である。外部端子Ｔ３は、ＥＣＵ２から外部制御信号Ｓｉの外部入力を受け付けるための信号入力端子（ＩＮピン）である。外部端子Ｔ４は、ＥＣＵ２に状態報知信号Ｓｏを外部出力するための信号出力端子（ＳＥＮＳＥピン）である。なお、外部端子Ｔ４と接地端との間には、外部センス抵抗４が外付けされている。

また、半導体集積回路装置１は、ＮＭＯＳＦＥＴ１０と、出力電流監視部２０と、ゲート制御部３０と、制御ロジック部４０と、信号入力部５０と、内部電源部６０と、異常保護部７０と、出力電流検出部８０と、信号出力部９０と、を集積化して成る。

ＮＭＯＳＦＥＴ１０は、ドレインが外部端子Ｔ１に接続されてソースが外部端子Ｔ２に接続された高耐圧（例えば４２Ｖ耐圧）のパワートランジスタである。このように接続されたＮＭＯＳＦＥＴ１０は、電源電圧ＶＢＢの印加端から負荷３を介して接地端に至る電流経路を導通／遮断するためのスイッチ素子（ハイサイドスイッチ）として機能する。ＮＭＯＳＦＥＴ１０は、ゲート駆動信号Ｇ１がハイレベルであるときにオンし、ゲート駆動信号Ｇ１がローレベルであるときにオフする。

なお、ＮＭＯＳＦＥＴ１０は、フルオン時におけるオン抵抗値が数十ｍΩとなるように設計すればよい。ただし、ＮＭＯＳＦＥＴ１０のオン抵抗値が低いほど、外部端子Ｔ２の地絡時（＝接地端ないしはこれに準ずる低電位端への出力ショート時）に過電流が流れやすくなり、異常発熱を生じやすくなる。従って、ＮＭＯＳＦＥＴ１０のオン抵抗値を下げるほど、後述する過電流保護回路７１や温度保護回路７３の重要性が高くなる。

出力電流監視部２０は、ＮＭＯＳＦＥＴ２１及び２１’とセンス抵抗２２を含み、ＮＭＯＳＦＥＴ１０に流れる出力電流Ｉｏに応じたセンス電圧Ｖｓ（＝センス信号に相当）を生成する。

ＮＭＯＳＦＥＴ２１及び２１’は、それぞれのドレインが外部端子Ｔ１に接続されたミラートランジスタであり、出力電流Ｉｏに応じたセンス電流Ｉｓ及びＩｓ’を生成する。ＮＭＯＳＦＥＴ１０とＮＭＯＳＦＥＴ２１及び２１’とのサイズ比は、ｍ：１（ただしｍ＞１）である。従って、センス電流Ｉｓ及びＩｓ’は、出力電流Ｉｏを１／ｍに減じた大きさとなる。なお、ＮＭＯＳＦＥＴ２１及び２１’は、ＮＭＯＳＦＥＴ１０と同様、ゲート駆動信号Ｇ１がハイレベルであるときにオンし、ゲート電圧Ｇ２がローレベルであるときにオフする。

センス抵抗２２（抵抗値：Ｒｓ）は、ＮＭＯＳＦＥＴ２１のソースと外部端子Ｔ２との間に接続されており、センス電流Ｉｓに応じたセンス電圧Ｖｓ（＝Ｉｓ×Ｒｓ＋Ｖｏ、ただし、Ｖｏは外部端子Ｔ２に現れる出力電圧）を生成する電流／電圧変換素子である。

ゲート制御部３０は、ゲート制御信号Ｓ１の電流能力を高めたゲート駆動信号Ｇ１を生成してＮＭＯＳＦＥＴ１０（並びにＮＭＯＳＦＥＴ２１及び２１’）のゲートに出力することにより、各ＮＭＯＳＦＥＴのオン／オフ制御を行う。なお、ゲート制御部３０は、過電流保護信号Ｓ７１に応じて出力電流Ｉｏを制限するようにＮＭＯＳＦＥＴ１０（並びにＮＭＯＳＦＥＴ２１及び２１’）を制御する機能も備えている。

制御ロジック部４０は、内部電源電圧Ｖｒｅｇの供給を受けてゲート制御信号Ｓ１を生成する。例えば、外部制御信号Ｓｉがハイレベル（＝ＮＭＯＳＦＥＴ１０をオンさせるときの論理レベル）であるときには、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されるので、制御ロジック部４０が動作状態となり、ゲート制御信号Ｓ１がハイレベル（＝Ｖｒｅｇ）となる。一方、外部制御信号Ｓｉがローレベル（＝ＮＭＯＳＦＥＴ１０をオフさせるときの論理レベル）であるときには、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されないので、制御ロジック部４０が非動作状態となり、ゲート制御信号Ｓ１がローレベル（＝ＧＮＤ）となる。また、制御ロジック部４０は、各種の異常保護信号（過電流保護信号Ｓ７１、オープン保護信号Ｓ７２、温度保護信号Ｓ７３、及び、減電圧保護信号Ｓ７４）を監視している。なお、制御ロジック部４０は、上記した異常保護信号のうち、過電流保護信号Ｓ７１、オープン保護信号Ｓ７２、及び、温度保護信号Ｓ７３の監視結果に応じて出力切替信号Ｓ２を生成する機能も備えている。

信号入力部５０は、外部端子Ｔ３から外部制御信号Ｓｉの入力を受け付けて制御ロジック部４０や内部電源部６０に伝達するシュミットトリガである。なお、外部制御信号Ｓｉは、例えば、ＮＭＯＳＦＥＴ１０をオンさせるときにハイレベルとなり、ＮＭＯＳＦＥＴ１０をオフさせるときにローレベルとなる。

内部電源部６０は、電源電圧ＶＢＢから所定の内部電源電圧Ｖｒｅｇを生成して半導体集積回路装置１の各部に供給する。なお、内部電源部６０の動作可否は、外部制御信号Ｓｉに応じて制御される。より具体的に述べると、内部電源部６０は、外部制御信号Ｓｉがハイレベルであるときに動作状態となり、外部制御信号Ｓｉがローレベルであるときに非動作状態となる。

異常保護部７０は、半導体集積回路装置１の各種異常を検出する回路ブロックであり、過電流保護回路７１と、オープン保護回路７２と、温度保護回路７３と、減電圧保護回路７４と、を含む。

過電流保護回路７１は、センス電圧Ｖｓの監視結果（＝出力電流Ｉｏの過電流異常が生じているか否か）に応じた過電流保護信号Ｓ７１を生成する。なお、過電流保護信号Ｓ７１は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

オープン保護回路７２は、出力電圧Ｖｏの監視結果（＝負荷３のオープン異常が生じているか否か）に応じたオープン保護信号Ｓ７２を生成する。なお、オープン保護信号Ｓ７２は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

温度保護回路７３は、半導体集積回路装置１（特にＮＭＯＳＦＥＴ１０周辺）の異常発熱を検出する温度検出素子（不図示）を含み、その検出結果（＝異常発熱が生じているか否か）に応じた温度保護信号Ｓ７３を生成する。なお、温度保護信号Ｓ７３は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

減電圧保護回路７４は、電源電圧ＶＢＢないしは内部電源電圧Ｖｒｅｇの監視結果（＝減電圧異常が生じているか否か）に応じた減電圧保護信号Ｓ７４を生成する。なお、減電圧保護信号Ｓ７４は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

出力電流検出部８０は、不図示のバイアス手段を用いてＮＭＯＳＦＥＴ２１’のソース電圧と出力電圧Ｖｏとを一致させることにより、出力電流Ｉｏに応じたセンス電流Ｉｓ’（＝Ｉｏ／ｍ）を生成して信号出力部９０に出力する。

信号出力部９０は、出力選択信号Ｓ２に基づいてセンス電流Ｉｓ’（＝出力電流Ｉｏの検出結果に相当）と固定電圧Ｖ９０（＝異常フラグに相当、本図では明示せず）の一方を外部端子Ｔ４に選択出力する。センス電流Ｉｓ’が選択出力された場合には、状態報知信号Ｓｏとして、センス電流Ｉｓ’を外部センス抵抗４（抵抗値：Ｒ４）で電流／電圧変換した出力検出電圧Ｖ８０（＝Ｉｓ’×Ｒ４）がＥＣＵ２に伝達される。出力検出電圧Ｖ８０は、出力電流Ｉｏが大きいほど高くなり、出力電流Ｉｏが小さいほど低くなる。一方、固定電圧Ｖ９０が選択出力された場合には、状態報知信号Ｓｏとして、固定電圧Ｖ９０がＥＣＵ２に伝達される。なお、状態報知信号Ｓｏから出力電流Ｉｏの電流値を読み取る場合には、状態報知信号ＳｏをＡ／Ｄ［analog-to-digital］変換してやればよい。一方、状態報知信号Ｓｏから異常フラグを読み取る場合には、固定電圧Ｖ９０よりもやや低い閾値を用いて状態報知信号Ｓｏの論理レベルを判定してやればよい。

＜ゲート制御部＞
図２はゲート制御部３０の一構成例を示す図である。本構成例のゲート制御部３０は、ゲートドライバ３１と、オシレータ３２と、チャージポンプ３３と、アクティブクランパ３４と、ＮＭＯＳＦＥＴ３５と、抵抗３６（抵抗値：Ｒ３６）と、キャパシタ３７（容量値：Ｃ３７）と、ツェナダイオード３８と、を含む。

ゲートドライバ３１は、チャージポンプ３３の出力端（＝昇圧電圧ＶＧの印加端）と外部端子Ｔ２（＝出力電圧Ｖｏの印加端）との間に接続されており、ゲート制御信号Ｓ１の電流能力を高めたゲート駆動信号Ｇ１を生成する。なお、ゲート駆動信号Ｇ１は、ゲート制御信号Ｓ１がハイレベルであるときにハイレベル（＝ＶＧ）となり、ゲート制御信号Ｓ１がローレベルであるときにローレベル（＝Ｖｏ）となる。

オシレータ３２は、所定周波数のクロック信号ＣＬＫを生成してチャージポンプ３３に出力する。なお、オシレータ３２の動作可否は、制御ロジック部４０からのイネーブル信号Ｓａに応じて制御される。

チャージポンプ３３は、クロック信号ＣＬＫを用いてフライングキャパシタを駆動することにより、電源電圧ＶＢＢよりも高い昇圧電圧ＶＧを生成してゲートドライバ３１に供給する昇圧部の一例である。なお、チャージポンプ３３の動作可否は、制御ロジック部４０からのイネーブル信号Ｓｂに応じて制御される。

アクティブクランパ３４は、外部端子Ｔ１（＝電源電圧ＶＢＢの印加端）とＮＭＯＳＦＥＴ１０のゲートとの間に接続されている。外部端子Ｔ２に誘導性の負荷３が接続されるアプリケーションでは、ＮＭＯＳＦＥＴ１０をオンからオフへ切り替える際、負荷３の逆起電力により、出力電圧Ｖｏが負電圧（＜ＧＮＤ）となる。そのため、エネルギー吸収用にアクティブクランパ３４が設けられている。

ＮＭＯＳＦＥＴ３５のドレインは、ＮＭＯＳＦＥＴ１０のゲートに接続されている。ＮＭＯＳＦＥＴ３５のソースは、外部端子Ｔ２に接続されている。ＮＭＯＳＦＥＴ３５のゲートは、過電流保護信号Ｓ７１の印加端に接続されている。また、ＮＭＯＳＦＥＴ３５のドレイン・ゲート間には、抵抗３６とキャパシタ３７が直列に接続されている。

ツェナダイオード３８のカソードは、ＮＭＯＳＦＥＴ１０のゲートに接続されている。ツェナダイオード３８のアノードは、ＮＭＯＳＦＥＴ１０のソースに接続されている。このように接続されたツェナダイオード３８は、ＮＭＯＳＦＥＴ１０のゲート・ソース間電圧（＝ＶＧ−Ｖｏ）を所定値以下に制限するクランプ素子として機能する。

本構成例のゲート制御部３０において、過電流保護信号Ｓ７１がハイレベルに立ち上げられると、ゲート駆動信号Ｇ１が定常時のハイレベル（＝ＶＧ）から所定の時定数τ（＝Ｒ３６×Ｃ３７）で引き下げられていく。その結果、ＮＭＯＳＦＥＴ１０の導通度が徐々に低下していくので、出力電流Ｉｏに制限が掛けられる。一方、過電流保護信号Ｓ７１がローレベルに立ち下げられると、ゲート駆動信号Ｇ１が所定の時定数τで引き上げられていく。その結果、ＮＭＯＳＦＥＴ１０の導通度が徐々に上昇していくので、出力電流Ｉｏの制限が解除される。

このように、本構成例のゲート制御部３０は、過電流保護信号Ｓ７１に応じて出力電流Ｉｏを制限するようにゲート駆動信号Ｇ１を制御する機能を備えている。

＜アクティブクランパ＞
図３は、アクティブクランパ３４の一構成例を示す図である。本構成例のアクティブクランパ３４は、ｍ段（例えばｍ＝８）のツェナダイオード列３４１と、ｎ段（例えばｎ＝３）のダイオード列３４２と、ＮＭＯＳＦＥＴ３４３と、を含む。

ツェナダイオード列３４１のカソードとＮＭＯＳＦＥＴ３４３のドレインは、ＮＭＯＳＦＥＴ１０のドレインと共に、外部端子Ｔ１（＝電源電圧ＶＢＢの印加端に接続される第１端子に相当）に接続されている。ツェナダイオード列３４１のアノードは、ダイオード列３４２のアノードに接続されている。ダイオード列３４２のカソードは、ＮＭＯＳＦＥＴ３４３のゲートに接続されている。ＮＭＯＳＦＥＴ３４３のソースは、ＮＭＯＳＦＥＴ１０のゲート（＝ゲート駆動信号Ｇ１の印加端）に接続されている。ＮＭＯＳＦＥＴ１０のソースは、外部端子Ｔ２（＝負荷３の第１端に接続される第２端子に相当）に接続されている。なお、負荷３としては、コイルやソレノイドなどの誘導性負荷が接続され得る。

以下では、ＮＭＯＳＦＥＴ１０及び３４３それぞれのゲート・ソース間電圧をＶｇｓ１及びＶｇｓ２とし、ツェナダイオード列３４１の降伏電圧をｍＶＺとし、ダイオード列３４２の順方向降下電圧をｎＶＦとして、アクティブクランパ３４によるアクティブクランプ動作を説明する。

図４は、アクティブクランパ３４によるアクティブクランプ動作を示すタイミングチャートであり、上から順番に、外部制御信号Ｓｉ、出力電圧Ｖｏ（実線）及びゲート駆動信号Ｇ１（破線）、並びに、出力電流Ｉｏが描写されている。なお、本図では、負荷３として誘導性負荷が接続されているものとする。

時刻ｔ１１において、外部制御信号Ｓｉがハイレベル（＝ＮＭＯＳＦＥＴ１０をオンするときの論理レベル）に立ち上げられると、ゲート駆動信号Ｇ１がハイレベルに立ち上がり、ＮＭＯＳＦＥＴ１０がオンするので、出力電流Ｉｏが流れ始め、出力電圧Ｖｏが電源電圧ＶＢＢ近傍まで上昇する。

その後、時刻ｔ１２において、外部制御信号Ｓｉがローレベル（＝ＮＭＯＳＦＥＴ１０をオフするときの論理レベル）に立ち下げられると、ゲート駆動信号Ｇ１がローレベルに立ち下がり、ＮＭＯＳＦＥＴ１０がオフする。このとき、負荷３として接続された誘導性負荷（コイルやソレノイドなど）は、ＮＭＯＳＦＥＴ１０のオン期間に蓄えたエネルギーを放出するまで出力電流Ｉｏｕｔを流し続ける。その結果、出力電圧Ｖｏは、接地電圧ＧＮＤよりも低い負電圧まで低下する。

ただし、アクティブクランパ３４の働きにより、ＮＭＯＳＦＥＴ１０のゲート・ソース間電圧Ｖｇｓ１は、ＮＭＯＳＦＥＴ１０のオン閾値電圧Ｖｔｈ近傍に維持されるので、ＮＭＯＳＦＥＴ１０がフルオフすることはない。従って、出力電流Ｉｏは、ＮＭＯＳＦＥＴ１０を介して放電され、出力電圧Ｖｏは、電源電圧ＶＢＢよりも所定値α（＝ｍＶＺ＋ｎＶＦ＋Ｖｇｓ１＋Ｖｇｓ２）だけ低い下限電圧ＶＢＢ−α（例えばＶＢＢ−５０Ｖ）以上に制限される。

つまり、アクティブクランパ３４は、ＮＭＯＳＦＥＴ１０のオフ遷移時にＮＭＯＳＦＥＴ１０をフルオフさせないことで、ＮＭＯＳＦＥＴ１０のドレイン・ソース間電圧Ｖｄｓ（＝ＶＢＢ−Ｖｏ）を所定のクランプ電圧Ｖｃｌｐ（＝α）以下に制限する。

クランプ電圧Ｖｃｌｐは、電源電圧ＶＢＢの最大定格値よりも高く、かつ、ＮＭＯＳＦＥＴ１０のドレイン・ソース間耐圧よりも低い電圧値に設定しておく必要がある。また、クランプ電圧Ｖｃｌｐが高いほど、半導体集積回路装置１の性能は良いと言えるが、そのアクティブクランプ耐量Ｅ（ｍＪ）を鑑みると、クランプ電圧Ｖｃｌｐは低い方が良い。

なお、半導体集積回路装置１のアクティブクランプ耐量Ｅ（ｍＪ）は、クランプ電圧Ｖｃｌｐ（Ｖ）、出力電流Ｉｏ（Ａ）、及び、放電時間ｔ（ｍｓ）から次式で決定される。

Ｅ（ｍＪ）＝Ｖｃｌｐ（Ｖ）×Ｉｏ（Ａ）×ｔ（ｍｓ）

ところで、上記のアクティブクランプ動作中には、誘導性の負荷３に生じる逆起電力が熱として消費されるので、半導体集積回路装置１のジャンクション温度Ｔｊが上昇する。一方、アクティブクランプ耐量Ｅは、ジャンクション温度Ｔｊが高いほど小さくなる。そのため、半導体集積回路装置１の信頼性を高めるためには、アクティブクランプ動作中のジャンクション温度Ｔｊを装置外部（例えばＥＣＵ２）で監視することが望ましい。

しかしながら、アクティブクランプ動作が発動するのは、外部制御信号Ｓｉがローレベルに立ち下げられた後なので、半導体集積回路装置１全体がディセーブル状態となっている。そのため、本実施形態では、アクティブクランプ動作中にジャンクション温度Ｔｊを検出して装置外部に通知する術がない。

以下では、上記の課題を解消して、アクティブクランプ動作中にジャンクション温度Ｔｊを監視することのできる第２実施形態を提案する。

＜第２実施形態＞
図５は、半導体集積回路装置１の第２実施形態を示す図である。本実施形態の半導体集積回路装置１は、先出の第１実施形態（図１〜図４を参照）を基礎としつつ、アクティブクランプ動作中におけるジャンクション温度Ｔｊの外部監視を可能とするための温度監視制御部１００を有する。なお、既出の構成要素については、第１実施形態と同一の符号を付すことにより重複した説明を割愛し、以下では、温度監視制御部１００について重点的に説明する。

温度監視制御部１００は、ＮＭＯＳＦＥＴ１０のドレイン・ソース間電圧Ｖｄｓ（＝ＶＢＢ−Ｖｏ）を監視してアクティブクランパ３４の動作中に温度保護回路７３（より正確には温度保護回路７３に含まれる温度検出素子）を駆動するための回路ブロックであり、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１〜Ｎ６と、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ１と、ツェナダイオードＺＤ１〜ＺＤ３と、を含む。なお、トランジスタＮ１及びＮ２並びにＰ１は、いずれもエンハンスメント型であり、トランジスタＮ３〜Ｎ６は、いずれもデプレッション型である。

トランジスタＮ１のゲートは、イネーブル信号ＥＮ１の入力端に接続されている。イネーブル信号ＥＮ１は、ＮＭＯＳＦＥＴ１０のゲート駆動可否を制御するための論理信号である。なお、イネーブル信号ＥＮ１は、例えば、イネーブル時（＝ゲート駆動の許可時）にハイレベル（≒ＶＧ）となり、ディセーブル時（＝ゲート駆動の禁止時）にローレベル（≒Ｖｏ）となる。トランジスタＮ１のソース及びバックゲートは、いずれも外部端子Ｔ２（＝ＮＭＯＳＦＥＴ１０のソース）に接続されている。このように接続されたトランジスタＮ１は、エンハンスメント型の第１ＮＭＯＳＦＥＴに相当する。

トランジスタＮ２のゲート（＝ノード電圧ＶＢの印加端）は、トランジスタＮ１のドレインに接続されている。トランジスタＮ２のドレインは、ＮＭＯＳＦＥＴ１０のゲートに接続されている。トランジスタＮ２のソース及びバックゲートは、いずれも外部端子Ｔ２（＝ＮＭＯＳＦＥＴ１０のソース）に接続されている。このように接続されたトランジスタＮ２は、エンハンスメント型の第２ＮＭＯＳＦＥＴに相当する。

トランジスタＮ３のゲート及びソースは、いずれもトランジスタＮ１のドレインに接続されている。トランジスタＮ３のバックゲートは、外部端子Ｔ２（＝ＮＭＯＳＦＥＴ１０のソース）に接続されている。このように接続されたトランジスタＮ３は、デプレッション型の第３ＮＭＯＳＦＥＴに相当する。

トランジスタＮ４のドレインは、外部端子Ｔ１（＝ＮＭＯＳＦＥＴ１０のドレイン）に接続されている。トランジスタＮ４のソース、ゲート及びバックゲートは、いずれもトランジスタＮ３のドレインに接続されている。このように接続されたトランジスタＮ４は、第１内部負荷（電流源）として機能する。

トランジスタＮ５のドレインは、外部端子Ｔ１（＝ＮＭＯＳＦＥＴ１０のドレイン）に接続されている。トランジスタＮ５のソース、ゲート及びバックゲートは、いずれもトランジスタＰ１のソースに接続されている。このように接続されたトランジスタＮ５は、第２内部負荷（電流源）として機能する。

トランジスタＮ６のドレインは、トランジスタＰ１のドレインに接続されている。トランジスタＮ６のソース、ゲート及びバックゲートは、いずれも接地端に接続されている。このように接続されたトランジスタＮ６は、第３内部負荷（電流源）として機能する。

トランジスタＰ１のゲート（＝ノード電圧ＶＡの印加端）は、トランジスタＮ３のドレインに接続されると共に、トランジスタＮ４のソースにも接続されている。トランジスタＰ１のソースは、トランジスタＮ５のソースに接続されている。トランジスタＰ１のバックゲートは、外部端子Ｔ１（＝ＮＭＯＳＦＥＴ１０のドレイン）に接続されている。トランジスタＰ１のドレインは、トランジスタＮ６のドレインに接続されると共に、イネーブル信号ＥＮ２の出力端にも接続されている。イネーブル信号ＥＮ２は、温度保護回路７３（特に温度検出素子）の駆動可否を制御するための論理信号である。イネーブル信号ＥＮ２は、例えば、イネーブル時（＝温度検出素子の駆動時）にハイレベル（≒ＶＺ３）となり、ディセーブル時（＝温度検出素子の非駆動時）にローレベル（≒ＧＮＤ）となる。イネーブル信号ＥＮ２は、アクティブクランプ動作中にＮＭＯＳＦＥＴ１０がオンしていること（フルオフしていないこと）を示す論理信号として理解することもできる。

ツェナダイオードＺＤ１のカソードは、外部端子Ｔ１（ＮＭＯＳＥＴ１０のドレイン）に接続されている。ツェナダイオードＺＤ１のアノードは、トランジスタＰ１のゲートに接続されている。このように接続されたツェナダイオードＺＤ１は、電源電圧ＶＢＢとノード電圧ＶＡとの差電圧ΔＶ１（＝ＶＢＢ−ＶＡ）を自身の降伏電圧ＶＺ１以下に制限するための第１クランプ素子として機能する。

ツェナダイオードＺＤ２のカソードは、トランジスタＮ２のゲートに接続されている。ツェナダイオードＺＤ２のアノードは、トランジスタＮ２のソースに接続されている。このように接続されたツェナダイオードＺＤ２は、ノード電圧ＶＢと出力電圧Ｖｏとの差電圧ΔＶ２（＝ＶＢ−Ｖｏ）を自身の降伏電圧ＶＺ２以下に制限するための第２クランプ素子として機能する。

ツェナダイオードＺＤ３のカソードは、イネーブル信号ＥＮ２の出力端に接続されている。ツェナダイオードＺＤ３のアノードは、接地端に接続されている。このように接続されたツェナダイオードＺＤ３は、イネーブル信号ＥＮ２のハイレベルを自身の降伏電圧ＶＺ３以下に制限するための第３クランプ素子として機能する。

温度保護回路７３は、半導体集積回路装置１（特にＮＭＯＳＦＥＴ１０周辺）のジャンクション温度Ｔｊを検出する手段として、温度検出素子（不図示）を含む。ただし、温度保護回路７３は、一般に、ＮＭＯＳＦＥＴ１０のオン期間（Ｓｉ＝Ｈ）にイネーブルとされて、ＮＭＯＳＦＥＴ１０のオフ期間（Ｓｉ＝Ｌ）にディセーブルとされる。そのため、従前の構成では、アクティブクランパ３４の動作中（＝ＮＭＯＳＦＥＴ１０のオフ期間）に、温度保護回路７３を利用してジャンクション温度Ｔｊを監視することはできない。

一方、本実施形態の半導体集積回路装置１であれば、温度監視制御部１００の導入により、アクティブクランパ３４の動作中に温度保護回路７３（特に温度検出素子）を駆動することができる。従って、例えば、外部端子Ｔ５からジャンクション温度Ｔｊに応じた温度検出信号ＶＴｊを出力することにより、ＥＣＵ２などを用いた温度監視が可能となる。

図６は温度保護回路７３の一構成例を示す図である。本構成例の温度保護回路７３は、駆動電圧源７３１と、駆動電流源７３２と、温度検出素子７３３と、を含む。

駆動電圧源７３１は、イネーブル信号ＥＮ２に応じて温度検出素子７３３を駆動するための駆動電圧ＶＲＥＧを生成する。より具体的に述べると、駆動電圧源７３１は、イネーブル信号ＥＮ２がハイレベル（＝イネーブル時の論理レベル）であるときに、駆動電圧ＶＲＥＧを生成し、イネーブル信号ＥＮ２がローレベル（＝ディセーブル時の論理レベル）であるときに、駆動電圧ＶＲＥＧの生成を停止する。

駆動電流源７３２は、イネーブル信号ＥＮ２に応じて温度検出素子７３３を駆動するための駆動電流ＩＲＥＦを生成する。より具体的に述べると、駆動電流源７３２は、イネーブル信号ＥＮ２がハイレベル（＝イネーブル時の論理レベル）であるときに、駆動電流ＩＲＥＦを生成し、イネーブル信号ＥＮ２がローレベル（＝ディセーブル時の論理レベル）であるときに、駆動電流ＩＲＥＦの生成を停止する。

温度検出素子７３３は、駆動電圧ＶＲＥＧ及び駆動電流ＩＲＥＦの供給を受けて駆動され、ジャンクション温度Ｔｊに応じた温度検出信号ＶＴｊを生成する。例えば、ダイオードの順方向降下電圧Ｖｆは、一般に、ジャンクション温度Ｔｊに対して負の温度係数（例えば−２ｍＶ／℃）を持つことが知られている。そこで、温度検出素子７３３としては、例えば、アノードが外部端子Ｔ５に接続されてカソードが接地端に接続されたダイオード（またはダイオード列）を好適に用いることができる。なお、本図では、温度検出素子７３３として、３段直列のダイオード列が用いられているので、ＶＴｊ＝３Ｖｆとなる。

このように、イネーブル信号ＥＮ２を用いて、温度検出素子７３３の駆動電圧ＶＲＥＧ及び駆動電流ＩＲＥＦをオンし、温度検出信号ＶＴｊを発生させることにより、半導体集積回路装置１の外部から外部端子Ｔ５を介して温度監視を行うことが可能となる。

図７は、アクティブクランプ動作時における温度監視制御の一例を示すタイミングチャートであり、上から順に、電源電圧ＶＢＢ、イネーブル信号ＥＮ１（＝外部制御信号Ｓｉと理解しても可）、出力電圧Ｖｏ（実線）及びノード電圧ＶＡ（破線）、イネーブル信号ＥＮ２、並びに、温度検出電圧ＶＴｊの監視状態を示している。なお、本図では、負荷３として誘導性負荷が接続されているものとする。

まず、半導体集積回路装置１のスタンバイ期間ＳＴＢＹ（＝時刻ｔ２１以前）について説明する。時刻ｔ２１以前には、電源電圧ＶＢＢが立ち上げられているものの、イネーブル信号ＥＮ１がローレベル（≒Ｖｏ）のままである。従って、トランジスタＮ１がオフして、ノード電圧ＶＢがハイレベル（≒Ｖｏ＋ＶＺ２）となるので、トランジスタＮ２がオンする。その結果、ＮＭＯＳＦＥＴ１０のゲート・ソース間が短絡されて、ＮＭＯＳＦＥＴ１０がオフするので、出力電圧Ｖｏがゼロ値（≒ＧＮＤ）となる。また、このとき、ノード電圧ＶＡがハイレベル（≒ＶＢＢ）となるので、トランジスタＰ１がオフする。その結果、イネーブル信号ＥＮ２がローレベル（≒ＧＮＤ）となり、温度検出素子７３３がディセーブルとなる。

次に、半導体集積回路装置１のスイッチオン期間ＳＷＯＮ（＝時刻ｔ２１〜ｔ２３）について説明する。時刻ｔ２１において、イネーブル信号ＥＮ１がハイレベル（≒ＶＧ）に立ち上げられると、トランジスタＮ１がオンするので、ノード電圧ＶＢがローレベル（≒Ｖｏ）となり、トランジスタＮ２がオフする。その結果、ＮＭＯＳＦＥＴ１０のゲート・ソース間が開放されるので、ＮＭＯＳＦＥＴ１０のゲート駆動が許可される。従って、ゲート駆動信号Ｇ１のチャージにより、ＮＭＯＳＦＥＴ１０がオンするので、出力電圧Ｖｏがゼロ値（≒ＧＮＤ）から上昇を開始する。

また、このとき、ノード電圧ＶＡは、所定のクランプレベル（≒ＶＢＢ−ＶＺ１）まで低下するので、トランジスタＰ１がオンする。その結果、イネーブル信号ＥＮ２がハイレベル（≒ＶＺ３）となり、温度検出素子７３３がイネーブルとなる。なお、スイッチオン期間ＳＷＯＮには、温度保護回路７３を含めて半導体集積回路装置１全体がイネーブルとなる。従って、イネーブル信号ＥＮ２がハイレベルとなっていても何ら支障はない。

その後、時刻ｔ２２において、出力電圧Ｖｏがノード電圧ＶＡのクランプレベル（≒ＶＢＢ−ＶＺ１）よりも高くなると、もはやツェナダイオードＺＤ１によるクランプが掛からなくなる。従って、時刻ｔ２２以降、ノード電圧ＶＡは、出力電圧Ｖｏに伴って電源電圧ＶＢＢまで上昇する。その結果、トランジスタＰ１がオフするので、イネーブル信号ＥＮ２がローレベル（≒ＧＮＤ）となる。ただし、先述のように、スイッチオン期間ＳＷＯＮには、温度保護回路７３自体が既にイネーブルとなっているので、イネーブル信号ＥＮ２がローレベルとなっても何ら支障はない。

次に、半導体集積回路装置１のスイッチオフ期間ＳＷＯＦＦ（＝時刻ｔ２３以降）について説明する。時刻ｔ２３では、イネーブル信号ＥＮ１がローレベル（≒Ｖｏ）に立ち下げられると共に、ゲート駆動信号Ｇ１のディスチャージが開始される。その結果、ＮＭＯＳＦＥＴ１０がオン状態からオフ状態に遷移する。このとき、負荷３として接続された誘導性負荷（コイルやソレノイドなど）は、スイッチオン期間ＳＷＯＮに蓄えたエネルギーを放出するまで出力電流Ｉｏｕｔを流し続ける。その結果、出力電圧Ｖｏは、時刻ｔ２４以降、接地電圧ＧＮＤよりも低い負電圧まで低下する。

ただし、アクティブクランパ３４の働きにより、ＮＭＯＳＦＥＴ１０のゲート・ソース間電圧Ｖｇｓ１は、ＮＭＯＳＦＥＴ１０のオン閾値電圧Ｖｔｈ近傍に維持されるので、ＮＭＯＳＦＥＴ１０がフルオフすることはない。従って、出力電流Ｉｏは、ＮＭＯＳＦＥＴ１０を介して放電され、出力電圧Ｖｏは、電源電圧ＶＢＢよりも所定値αだけ低い下限電圧ＶＢＢ−α（例えばＶＢＢ−５０Ｖ）以上に制限される。この点については、先出の図４でも説明した通りである。

なお、イネーブル信号ＥＮ１がローレベルに立ち下がり、トランジスタＮ１がオフすると、トランジスタＮ３のソースとバックゲートが切り離される。このとき、トランジスタＮ３のバックゲートに印加される出力電圧Ｖｏの低下に伴い、ノード電圧ＶＡがクランプレベル（≒ＶＢＢ−ＶＺ１）まで低下する。その結果、トランジスタＰ１がオンして、イネーブル信号ＥＮ２がハイレベル（≒ＶＺ３）となるので、温度検出素子７３３がイネーブルとなる。

このように、温度監視制御部１００は、イネーブル信号ＥＮ１がローレベル（＝ディセーブル時の論理レベル）であるときに、ＮＭＯＳＦＥＴ１０のドレイン・ソース電圧Ｖｄｓが上昇したこと、すなわち、ＮＭＯＳＦＥＴ１０がオンしていること（フルオフしていないこと）を検出して、イネーブル信号ＥＮ２をハイレベル（＝イネーブル時の論理レベル）に切り替える。その結果、温度検出素子７３３がイネーブルとなり、温度検出信号ＶＴｊが生成されるので、半導体集積回路装置１の外部から外部端子Ｔ５を介して温度監視を行うことが可能となる。

なお、時刻ｔ２５において、誘導性の負荷３に蓄えられたエネルギーが放出し尽くされると、トランジスタＮ３のバックゲートに印加される出力電圧Ｖｏが接地電圧ＧＮＤまで上昇するので、トランジスタＮ３がオフ状態となる。その結果、ノード電圧ＶＡが再びハイレベル（≒ＶＢＢ）に戻るので、トランジスタＰ１がオフしてイネーブル信号ＥＮ２がローレベルに立ち下がる。すなわち、時刻ｔ２５以降は、先述のスタンバイ期間ＳＴＢＹとして理解することもできる。

＜第３実施形態＞
図８は、半導体集積回路装置１の第３実施形態を示す図である。本実施形態の半導体集積回路装置１では、先出の第２実施形態（図５〜図７を参照）を基礎としつつ、温度検出信号ＶＴｊの外部出力手段として、専用の外部端子Ｔ５を設けるのではなく、既存の外部端子Ｔ４を流用するために、信号出力部９０の内部構成に工夫が凝らされている。より具体的に述べると、信号出力部９０は、セレクタ９１及び９２を含む。

セレクタ９１は、出力選択信号Ｓ２が異常未検出時の論理レベル（例えばローレベル）であるときに、センス電流Ｉｓ’を選択出力し、出力選択信号Ｓ２が異常検出時の論理レベル（例えばハイレベル）であるときに、固定電圧Ｖ９０を選択出力する。なお、固定電圧Ｖ９０は、先述した出力検出電圧Ｖ８０の上限値よりも高い電圧値に設定されている。

セレクタ９２は、外部端子Ｔ６に入力される出力選択信号ＳＥＬが第１論理レベル（例えばローレベル）であるときに、セレクタ７１の出力信号を情報報知信号Ｓｏとして外部端子Ｔ４に選択出力し、出力選択信号ＳＥＬが第２論理レベル（例えばハイレベル）であるときに、温度検出信号ＶＴｊを情報報知信号Ｓｏとして外部端子Ｔ４に選択出力する。

このように、温度検出信号ＶＴｊとそれ以外の信号を単一の外部端子Ｔ４から選択的に出力することのできる信号出力部９０によれば、単一の状態報知信号Ｓｏを用いて、出力電流Ｉｏの検出結果または異常フラグ、若しくは、温度検出信号ＶＴｊをＥＣＵ２に伝達することができるので、外部端子数の削減に貢献することが可能となる。なお、状態報知信号Ｓｏから出力電流Ｉｏの電流値や温度検出信号ＶＴｊの電圧値を読み取る場合には、状態報知信号ＳｏをＡ／Ｄ［analog-to-digital］変換してやればよい。一方、状態報知信号Ｓｏから異常フラグを読み取る場合には、固定電圧Ｖ９０よりもやや低い閾値を用いて状態報知信号Ｓｏの論理レベルを判定してやればよい。

＜車両への適用＞
図９は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（本図では不図示）と、バッテリから電力供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８とを搭載している。なお、本図における電子機器Ｘ１１〜Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

なお、先に説明した半導体集積回路装置１、ＥＣＵ２、及び、負荷３は、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、車載用ＩＰＤなどに利用することが可能である。

１ 半導体集積回路装置（スイッチ装置）
２ ＥＣＵ
３ 負荷
４ 外部センス抵抗
１０ ＮＭＯＳＦＥＴ（スイッチ素子）
２０ 出力電流監視部
２１、２１’ ＮＭＯＳＦＥＴ
２２ センス抵抗
３０ ゲート制御部
３１ ゲートドライバ
３２ オシレータ
３３ チャージポンプ（昇圧部）
３４ アクティブクランパ
３４１ ツェナダイオード列
３４２ ダイオード列
３４３ ＮＭＯＳＦＥＴ
３５ ＮＭＯＳＦＥＴ
３６ 抵抗
３７ キャパシタ
３８ ツェナダイオード（クランプ素子）
４０ 制御ロジック部
５０ 信号入力部
６０ 内部電源部
７０ 異常保護部
７１ 過電流保護回路
７２ オープン保護回路
７３ 温度保護回路
７３１ 駆動電圧源
７３２ 駆動電流源
７３３ 温度検出素子
７４ 減電圧保護回路
８０ 出力電流検出部
９０ 信号出力部
９１、９２ セレクタ
１００ 温度監視制御部
Ｎ１〜Ｎ６ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｐ１ Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｔ１〜Ｔ６ 外部端子
Ｘ 車両
Ｘ１１〜Ｘ１８ 電子機器
ＺＤ１〜ＺＤ３ ツェナダイオード

Claims (10)

1. スイッチ素子と、
   前記スイッチ素子のオフ遷移時に前記スイッチ素子をフルオフさせないことで前記スイッチ素子の両端間電圧を所定のクランプ電圧以下に制限するアクティブクランパと、
   温度検出素子と、
   前記スイッチ素子の両端間電圧を監視して前記アクティブクランパの動作中に前記温度検出素子を駆動する温度監視制御部と、
   を有することを特徴とするスイッチ装置。
2. 前記温度検出素子は、前記スイッチ素子のオン期間にイネーブルとされて前記スイッチ素子のオフ期間にディセーブルとされる温度保護回路の一部であることを特徴とする請求項１に記載のスイッチ装置。
3. 前記温度監視制御部は、前記スイッチ素子の駆動可否を制御するための第１イネーブル信号がディセーブル時の論理レベルであるときに、前記スイッチ素子の両端間電圧が上昇したことを検出して、前記温度検出素子の駆動可否を制御するための第２イネーブル信号をイネーブル時の論理レベルに切り替えることを特徴とする請求項１または請求項２に記載のスイッチ装置。
4. 前記温度監視制御部は、
   ゲートが前記第１イネーブル信号の入力端に接続されており、ソース及びバックゲートがいずれも前記スイッチ素子の第２端に接続されている第１ＮＭＯＳＦＥＴと；
   ゲートが前記第１ＮＭＯＳＦＥＴのドレインに接続されており、ドレインが前記スイッチ素子の制御端に接続されており、ソース及びバックゲートがいずれも前記スイッチ素子の第２端に接続されている第２ＮＭＯＳＦＥＴと；
   ゲート及びソースがいずれも前記第１ＮＭＯＳＦＥＴのドレインに接続されており、バックゲートが前記スイッチ素子の第２端に接続されているデプレッション型の第３ＮＭＯＳＦＥＴと；
   ゲートが前記第３ＮＭＯＳＦＥＴのドレインに接続されると共に第１内部負荷を介して前記スイッチ素子の第１端にも接続されており、ソースが第２内部負荷を介して前記スイッチ素子の第１端に接続されており、バックゲートが前記スイッチ素子の第１端に接続されており、ドレインが第３内部負荷を介して接地端に接続されると共に前記第２イネーブル信号の出力端にも接続されているＰＭＯＳＦＥＴと；
   を含むことを特徴とする請求項３に記載のスイッチ装置。
5. 前記温度監視制御部は、
   カソードが前記スイッチ素子の第１端に接続されてアノードが前記ＰＭＯＳＦＥＴのゲートに接続された第１ツェナダイオードと、
   カソードが前記第２ＮＭＯＳＦＥＴのゲートに接続されてアノードが前記スイッチ素子の第２端に接続された第２ツェナダイオードと、
   カソードが前記第２イネーブル信号の出力端に接続されてアノードが接地端に接続された第３ツェナダイオードと、
   をさらに含むことを特徴とする請求項４に記載のスイッチ装置。
6. 前記アクティブクランパは、
   カソードが前記スイッチ素子の第１端に接続されたツェナダイオードと、
   アノードが前記ツェナダイオードのアノードに接続されたダイオードと、
   第１端が前記スイッチ素子の第１端に接続されて第２端が前記スイッチ素子の制御端に接続されて制御端が前記ダイオードのカソードに接続されたトランジスタと、
   を含むことを特徴とする請求項１〜請求項５のいずれか一項に記載のスイッチ装置。
7. 前記温度検出素子で得られた温度検出信号とそれ以外の信号を単一の外部端子から選択的に出力する信号出力部をさらに有することを特徴とする請求項１〜請求項６のいずれか一項に記載のスイッチ装置。
8. 請求項１〜請求項７のいずれか一項に記載のスイッチ装置と、
   前記スイッチ装置に接続される負荷と、
   を有することを特徴とする電子機器。
9. 前記負荷は、バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータであることを特徴とする請求項８に記載の電子機器。
10. 請求項８または請求項９に記載の電子機器を有することを特徴とする車両。

Images