JP2021005276A - スイッチ装置 - Google Patents

スイッチ装置 Download PDF

Info

Publication number
JP2021005276A
JP2021005276A JP2019119504A JP2019119504A JP2021005276A JP 2021005276 A JP2021005276 A JP 2021005276A JP 2019119504 A JP2019119504 A JP 2019119504A JP 2019119504 A JP2019119504 A JP 2019119504A JP 2021005276 A JP2021005276 A JP 2021005276A
Authority
JP
Japan
Prior art keywords
switch element
voltage
nmosfet
gate
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019119504A
Other languages
English (en)
Other versions
JP7286440B2 (ja
Inventor
徹 宅間
Toru TAKUMA
徹 宅間
直樹 ▲高▼橋
直樹 ▲高▼橋
Naoki Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019119504A priority Critical patent/JP7286440B2/ja
Publication of JP2021005276A publication Critical patent/JP2021005276A/ja
Application granted granted Critical
Publication of JP7286440B2 publication Critical patent/JP7286440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】アクティブクランプ動作中に温度を監視する。【解決手段】スイッチ装置1は、スイッチ素子10と、スイッチ素子10のオフ遷移時にスイッチ素子10をフルオフさせないことでスイッチ素子10の両端間電圧(=VBB−Vo)を所定のクランプ電圧Vclp以下に制限するアクティブクランパ34と、温度検出素子(温度保護回路73の一部)と、スイッチ素子10の両端間電圧を監視してアクティブクランパ34の動作中に温度検出素子を駆動する温度監視制御部100とを有する。例えば、温度監視制御部100は、スイッチ素子10の駆動可否を制御するための第1イネーブル信号EN1がディセーブル時の論理レベルであるときに、スイッチ素子10の両端間電圧が上昇したことを検出して、温度検出素子の駆動可否を制御するための第2イネーブル信号EN2をイネーブル時の論理レベルに切り替えるとよい。【選択図】図5

Description

本明細書中に開示されている発明は、スイッチ装置に関する。
本願出願人は、以前より、車載IPD[intelligent power device]などのスイッチ装置に関して、数多くの新技術を提案している(例えば特許文献1を参照)。
国際公開第2017/187785号
しかしながら、従来のスイッチ装置は、アクティブクランプ動作中の温度監視機能を備えておらず、信頼性を向上する余地があった。
特に、近年では、車載用ICに対して、ISO26262(自動車の電気/電子に関する機能安全についての国際規格)を順守することが求められており、車載IPDについても、より高い信頼性設計が重要となっている。
本明細書中に開示されている発明は、本願発明者らにより見出された上記課題に鑑み、アクティブクランプ動作中に温度を監視することのできるスイッチ装置を提供することを目的とする。
本明細書中に開示されているスイッチ装置は、スイッチ素子と、前記スイッチ素子のオフ遷移時に前記スイッチ素子をフルオフさせないことで前記スイッチ素子の両端間電圧を所定のクランプ電圧以下に制限するアクティブクランパと、温度検出素子と、前記スイッチ素子の両端間電圧を監視して前記アクティブクランパの動作中に前記温度検出素子を駆動する温度監視制御部と、を有する構成(第1の構成)とされている。
なお、上記第1の構成から成るスイッチ装置において、前記温度検出素子は、前記スイッチ素子のオン期間にイネーブルとされて前記スイッチ素子のオフ期間にディセーブルとされる温度保護回路の一部である構成(第2の構成)にするとよい。
また、上記第1または第2の構成から成るスイッチ装置において、前記温度監視制御部は、前記スイッチ素子の駆動可否を制御するための第1イネーブル信号がディセーブル時の論理レベルであるときに、前記スイッチ素子の両端間電圧が上昇したことを検出して、前記温度検出素子の駆動可否を制御するための第2イネーブル信号をイネーブル時の論理レベルに切り替える構成(第3の構成)にするとよい。
また、上記第3の構成から成るスイッチ装置において、前記温度監視制御部は、ゲートが前記第1イネーブル信号の入力端に接続されており、ソース及びバックゲートがいずれも前記スイッチ素子の第2端に接続されている第1NMOSFETと;ゲートが前記第1NMOSFETのドレインに接続されており、ドレインが前記スイッチ素子の制御端に接続されており、ソース及びバックゲートがいずれも前記スイッチ素子の第2端に接続されている第2NMOSFETと;ゲート及びソースがいずれも前記第1NMOSFETのドレインに接続されており、バックゲートが前記スイッチ素子の第2端に接続されているデプレッション型の第3NMOSFETと;ゲートが前記第3NMOSFETのドレインに接続されると共に第1内部負荷を介して前記スイッチ素子の第1端にも接続されており、ソースが第2内部負荷を介して前記スイッチ素子の第1端に接続されており、バックゲートが前記スイッチ素子の第1端に接続されており、ドレインが第3内部負荷を介して接地端に接続されると共に前記第2イネーブル信号の出力端にも接続されているPMOSFETと;を含む構成(第4の構成)にするとよい。
また、上記第4の構成から成るスイッチ装置において、前記温度監視制御部は、カソードが前記スイッチ素子の第1端に接続されてアノードが前記PMOSFETのゲートに接続された第1ツェナダイオードと、カソードが前記第2NMOSFETのゲートに接続されてアノードが前記スイッチ素子の第2端に接続された第2ツェナダイオードと、カソードが前記第2イネーブル信号の出力端に接続されてアノードが接地端に接続された第3ツェナダイオードと、をさらに含む構成(第5の構成)にするとよい。
また、上記第1〜第5いずれかの構成から成るスイッチ装置において、前記アクティブクランパは、カソードが前記スイッチ素子の第1端に接続されたツェナダイオードと、アノードが前記ツェナダイオードのアノードに接続されたダイオードと、第1端が前記スイッチ素子の第1端に接続されて第2端が前記スイッチ素子の制御端に接続されて制御端が前記ダイオードのカソードに接続されたトランジスタと、を含む構成(第6の構成)にするとよい。
また、上記第1〜第6いずれかの構成から成るスイッチ装置は、前記温度検出素子で得られた温度検出信号とそれ以外の信号を単一の外部端子から選択的に出力する信号出力部をさらに有する構成(第7の構成)にするとよい。
また、本明細書中に開示されている電子機器は、上記第1〜第7いずれかの構成から成るスイッチ装置と、前記スイッチ装置に接続される負荷と、を有する構成(第8の構成)とされている。
なお、上記第8の構成から成る電子機器において、前記負荷は、バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータである構成(第9の構成)にするとよい。
また、本明細書中に開示されている車両は、上記第8または第9の構成から成る電子機器を有する構成(第10の構成)とされている。
本明細書中に開示されている発明によれば、アクティブクランプ動作中に温度を監視することのできるスイッチ装置を提供することが可能となる。
半導体集積回路装置の第1実施形態を示す図 ゲート制御部の一構成例を示す図 アクティブクランパの一構成例を示す図 アクティブクランプ動作を示す図 半導体集積回路装置の第2実施形態を示す図 温度保護回路の一構成例を示す図 アクティブクランプ動作時における温度監視制御の一例を示す図 半導体集積回路装置の第3実施形態を示す図 車両の一構成例を示す外観図
<第1実施形態(基本構成)>
図1は、半導体集積回路装置の第1実施形態を示す図である。本実施形態の半導体集積回路装置1は、ECU[electronic control unit]2からの指示に応じて電源電圧VBBの印加端と負荷3との間を導通/遮断する車載用ハイサイドスイッチIC(=車載IPDの一種)である。
なお、半導体集積回路装置1は、装置外部との電気的な接続を確立するための手段として、外部端子T1〜T4を備えている。外部端子T1は、不図示のバッテリから電源電圧VBB(例えば12V)の供給を受け付けるための電源端子(VBBピン)である。外部端子T2は、負荷3(バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータなど)を外部接続するための負荷接続端子ないしは出力端子(OUTピン)である。外部端子T3は、ECU2から外部制御信号Siの外部入力を受け付けるための信号入力端子(INピン)である。外部端子T4は、ECU2に状態報知信号Soを外部出力するための信号出力端子(SENSEピン)である。なお、外部端子T4と接地端との間には、外部センス抵抗4が外付けされている。
また、半導体集積回路装置1は、NMOSFET10と、出力電流監視部20と、ゲート制御部30と、制御ロジック部40と、信号入力部50と、内部電源部60と、異常保護部70と、出力電流検出部80と、信号出力部90と、を集積化して成る。
NMOSFET10は、ドレインが外部端子T1に接続されてソースが外部端子T2に接続された高耐圧(例えば42V耐圧)のパワートランジスタである。このように接続されたNMOSFET10は、電源電圧VBBの印加端から負荷3を介して接地端に至る電流経路を導通/遮断するためのスイッチ素子(ハイサイドスイッチ)として機能する。NMOSFET10は、ゲート駆動信号G1がハイレベルであるときにオンし、ゲート駆動信号G1がローレベルであるときにオフする。
なお、NMOSFET10は、フルオン時におけるオン抵抗値が数十mΩとなるように設計すればよい。ただし、NMOSFET10のオン抵抗値が低いほど、外部端子T2の地絡時(=接地端ないしはこれに準ずる低電位端への出力ショート時)に過電流が流れやすくなり、異常発熱を生じやすくなる。従って、NMOSFET10のオン抵抗値を下げるほど、後述する過電流保護回路71や温度保護回路73の重要性が高くなる。
出力電流監視部20は、NMOSFET21及び21’とセンス抵抗22を含み、NMOSFET10に流れる出力電流Ioに応じたセンス電圧Vs(=センス信号に相当)を生成する。
NMOSFET21及び21’は、それぞれのドレインが外部端子T1に接続されたミラートランジスタであり、出力電流Ioに応じたセンス電流Is及びIs’を生成する。NMOSFET10とNMOSFET21及び21’とのサイズ比は、m:1(ただしm>1)である。従って、センス電流Is及びIs’は、出力電流Ioを1/mに減じた大きさとなる。なお、NMOSFET21及び21’は、NMOSFET10と同様、ゲート駆動信号G1がハイレベルであるときにオンし、ゲート電圧G2がローレベルであるときにオフする。
センス抵抗22(抵抗値:Rs)は、NMOSFET21のソースと外部端子T2との間に接続されており、センス電流Isに応じたセンス電圧Vs(=Is×Rs+Vo、ただし、Voは外部端子T2に現れる出力電圧)を生成する電流/電圧変換素子である。
ゲート制御部30は、ゲート制御信号S1の電流能力を高めたゲート駆動信号G1を生成してNMOSFET10(並びにNMOSFET21及び21’)のゲートに出力することにより、各NMOSFETのオン/オフ制御を行う。なお、ゲート制御部30は、過電流保護信号S71に応じて出力電流Ioを制限するようにNMOSFET10(並びにNMOSFET21及び21’)を制御する機能も備えている。
制御ロジック部40は、内部電源電圧Vregの供給を受けてゲート制御信号S1を生成する。例えば、外部制御信号Siがハイレベル(=NMOSFET10をオンさせるときの論理レベル)であるときには、内部電源部60から内部電源電圧Vregが供給されるので、制御ロジック部40が動作状態となり、ゲート制御信号S1がハイレベル(=Vreg)となる。一方、外部制御信号Siがローレベル(=NMOSFET10をオフさせるときの論理レベル)であるときには、内部電源部60から内部電源電圧Vregが供給されないので、制御ロジック部40が非動作状態となり、ゲート制御信号S1がローレベル(=GND)となる。また、制御ロジック部40は、各種の異常保護信号(過電流保護信号S71、オープン保護信号S72、温度保護信号S73、及び、減電圧保護信号S74)を監視している。なお、制御ロジック部40は、上記した異常保護信号のうち、過電流保護信号S71、オープン保護信号S72、及び、温度保護信号S73の監視結果に応じて出力切替信号S2を生成する機能も備えている。
信号入力部50は、外部端子T3から外部制御信号Siの入力を受け付けて制御ロジック部40や内部電源部60に伝達するシュミットトリガである。なお、外部制御信号Siは、例えば、NMOSFET10をオンさせるときにハイレベルとなり、NMOSFET10をオフさせるときにローレベルとなる。
内部電源部60は、電源電圧VBBから所定の内部電源電圧Vregを生成して半導体集積回路装置1の各部に供給する。なお、内部電源部60の動作可否は、外部制御信号Siに応じて制御される。より具体的に述べると、内部電源部60は、外部制御信号Siがハイレベルであるときに動作状態となり、外部制御信号Siがローレベルであるときに非動作状態となる。
異常保護部70は、半導体集積回路装置1の各種異常を検出する回路ブロックであり、過電流保護回路71と、オープン保護回路72と、温度保護回路73と、減電圧保護回路74と、を含む。
過電流保護回路71は、センス電圧Vsの監視結果(=出力電流Ioの過電流異常が生じているか否か)に応じた過電流保護信号S71を生成する。なお、過電流保護信号S71は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。
オープン保護回路72は、出力電圧Voの監視結果(=負荷3のオープン異常が生じているか否か)に応じたオープン保護信号S72を生成する。なお、オープン保護信号S72は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。
温度保護回路73は、半導体集積回路装置1(特にNMOSFET10周辺)の異常発熱を検出する温度検出素子(不図示)を含み、その検出結果(=異常発熱が生じているか否か)に応じた温度保護信号S73を生成する。なお、温度保護信号S73は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。
減電圧保護回路74は、電源電圧VBBないしは内部電源電圧Vregの監視結果(=減電圧異常が生じているか否か)に応じた減電圧保護信号S74を生成する。なお、減電圧保護信号S74は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。
出力電流検出部80は、不図示のバイアス手段を用いてNMOSFET21’のソース電圧と出力電圧Voとを一致させることにより、出力電流Ioに応じたセンス電流Is’(=Io/m)を生成して信号出力部90に出力する。
信号出力部90は、出力選択信号S2に基づいてセンス電流Is’(=出力電流Ioの検出結果に相当)と固定電圧V90(=異常フラグに相当、本図では明示せず)の一方を外部端子T4に選択出力する。センス電流Is’が選択出力された場合には、状態報知信号Soとして、センス電流Is’を外部センス抵抗4(抵抗値:R4)で電流/電圧変換した出力検出電圧V80(=Is’×R4)がECU2に伝達される。出力検出電圧V80は、出力電流Ioが大きいほど高くなり、出力電流Ioが小さいほど低くなる。一方、固定電圧V90が選択出力された場合には、状態報知信号Soとして、固定電圧V90がECU2に伝達される。なお、状態報知信号Soから出力電流Ioの電流値を読み取る場合には、状態報知信号SoをA/D[analog-to-digital]変換してやればよい。一方、状態報知信号Soから異常フラグを読み取る場合には、固定電圧V90よりもやや低い閾値を用いて状態報知信号Soの論理レベルを判定してやればよい。
<ゲート制御部>
図2はゲート制御部30の一構成例を示す図である。本構成例のゲート制御部30は、ゲートドライバ31と、オシレータ32と、チャージポンプ33と、アクティブクランパ34と、NMOSFET35と、抵抗36(抵抗値:R36)と、キャパシタ37(容量値:C37)と、ツェナダイオード38と、を含む。
ゲートドライバ31は、チャージポンプ33の出力端(=昇圧電圧VGの印加端)と外部端子T2(=出力電圧Voの印加端)との間に接続されており、ゲート制御信号S1の電流能力を高めたゲート駆動信号G1を生成する。なお、ゲート駆動信号G1は、ゲート制御信号S1がハイレベルであるときにハイレベル(=VG)となり、ゲート制御信号S1がローレベルであるときにローレベル(=Vo)となる。
オシレータ32は、所定周波数のクロック信号CLKを生成してチャージポンプ33に出力する。なお、オシレータ32の動作可否は、制御ロジック部40からのイネーブル信号Saに応じて制御される。
チャージポンプ33は、クロック信号CLKを用いてフライングキャパシタを駆動することにより、電源電圧VBBよりも高い昇圧電圧VGを生成してゲートドライバ31に供給する昇圧部の一例である。なお、チャージポンプ33の動作可否は、制御ロジック部40からのイネーブル信号Sbに応じて制御される。
アクティブクランパ34は、外部端子T1(=電源電圧VBBの印加端)とNMOSFET10のゲートとの間に接続されている。外部端子T2に誘導性の負荷3が接続されるアプリケーションでは、NMOSFET10をオンからオフへ切り替える際、負荷3の逆起電力により、出力電圧Voが負電圧(<GND)となる。そのため、エネルギー吸収用にアクティブクランパ34が設けられている。
NMOSFET35のドレインは、NMOSFET10のゲートに接続されている。NMOSFET35のソースは、外部端子T2に接続されている。NMOSFET35のゲートは、過電流保護信号S71の印加端に接続されている。また、NMOSFET35のドレイン・ゲート間には、抵抗36とキャパシタ37が直列に接続されている。
ツェナダイオード38のカソードは、NMOSFET10のゲートに接続されている。ツェナダイオード38のアノードは、NMOSFET10のソースに接続されている。このように接続されたツェナダイオード38は、NMOSFET10のゲート・ソース間電圧(=VG−Vo)を所定値以下に制限するクランプ素子として機能する。
本構成例のゲート制御部30において、過電流保護信号S71がハイレベルに立ち上げられると、ゲート駆動信号G1が定常時のハイレベル(=VG)から所定の時定数τ(=R36×C37)で引き下げられていく。その結果、NMOSFET10の導通度が徐々に低下していくので、出力電流Ioに制限が掛けられる。一方、過電流保護信号S71がローレベルに立ち下げられると、ゲート駆動信号G1が所定の時定数τで引き上げられていく。その結果、NMOSFET10の導通度が徐々に上昇していくので、出力電流Ioの制限が解除される。
このように、本構成例のゲート制御部30は、過電流保護信号S71に応じて出力電流Ioを制限するようにゲート駆動信号G1を制御する機能を備えている。
<アクティブクランパ>
図3は、アクティブクランパ34の一構成例を示す図である。本構成例のアクティブクランパ34は、m段(例えばm=8)のツェナダイオード列341と、n段(例えばn=3)のダイオード列342と、NMOSFET343と、を含む。
ツェナダイオード列341のカソードとNMOSFET343のドレインは、NMOSFET10のドレインと共に、外部端子T1(=電源電圧VBBの印加端に接続される第1端子に相当)に接続されている。ツェナダイオード列341のアノードは、ダイオード列342のアノードに接続されている。ダイオード列342のカソードは、NMOSFET343のゲートに接続されている。NMOSFET343のソースは、NMOSFET10のゲート(=ゲート駆動信号G1の印加端)に接続されている。NMOSFET10のソースは、外部端子T2(=負荷3の第1端に接続される第2端子に相当)に接続されている。なお、負荷3としては、コイルやソレノイドなどの誘導性負荷が接続され得る。
以下では、NMOSFET10及び343それぞれのゲート・ソース間電圧をVgs1及びVgs2とし、ツェナダイオード列341の降伏電圧をmVZとし、ダイオード列342の順方向降下電圧をnVFとして、アクティブクランパ34によるアクティブクランプ動作を説明する。
図4は、アクティブクランパ34によるアクティブクランプ動作を示すタイミングチャートであり、上から順番に、外部制御信号Si、出力電圧Vo(実線)及びゲート駆動信号G1(破線)、並びに、出力電流Ioが描写されている。なお、本図では、負荷3として誘導性負荷が接続されているものとする。
時刻t11において、外部制御信号Siがハイレベル(=NMOSFET10をオンするときの論理レベル)に立ち上げられると、ゲート駆動信号G1がハイレベルに立ち上がり、NMOSFET10がオンするので、出力電流Ioが流れ始め、出力電圧Voが電源電圧VBB近傍まで上昇する。
その後、時刻t12において、外部制御信号Siがローレベル(=NMOSFET10をオフするときの論理レベル)に立ち下げられると、ゲート駆動信号G1がローレベルに立ち下がり、NMOSFET10がオフする。このとき、負荷3として接続された誘導性負荷(コイルやソレノイドなど)は、NMOSFET10のオン期間に蓄えたエネルギーを放出するまで出力電流Ioutを流し続ける。その結果、出力電圧Voは、接地電圧GNDよりも低い負電圧まで低下する。
ただし、アクティブクランパ34の働きにより、NMOSFET10のゲート・ソース間電圧Vgs1は、NMOSFET10のオン閾値電圧Vth近傍に維持されるので、NMOSFET10がフルオフすることはない。従って、出力電流Ioは、NMOSFET10を介して放電され、出力電圧Voは、電源電圧VBBよりも所定値α(=mVZ+nVF+Vgs1+Vgs2)だけ低い下限電圧VBB−α(例えばVBB−50V)以上に制限される。
つまり、アクティブクランパ34は、NMOSFET10のオフ遷移時にNMOSFET10をフルオフさせないことで、NMOSFET10のドレイン・ソース間電圧Vds(=VBB−Vo)を所定のクランプ電圧Vclp(=α)以下に制限する。
クランプ電圧Vclpは、電源電圧VBBの最大定格値よりも高く、かつ、NMOSFET10のドレイン・ソース間耐圧よりも低い電圧値に設定しておく必要がある。また、クランプ電圧Vclpが高いほど、半導体集積回路装置1の性能は良いと言えるが、そのアクティブクランプ耐量E(mJ)を鑑みると、クランプ電圧Vclpは低い方が良い。
なお、半導体集積回路装置1のアクティブクランプ耐量E(mJ)は、クランプ電圧Vclp(V)、出力電流Io(A)、及び、放電時間t(ms)から次式で決定される。
E(mJ)=Vclp(V)×Io(A)×t(ms)
ところで、上記のアクティブクランプ動作中には、誘導性の負荷3に生じる逆起電力が熱として消費されるので、半導体集積回路装置1のジャンクション温度Tjが上昇する。一方、アクティブクランプ耐量Eは、ジャンクション温度Tjが高いほど小さくなる。そのため、半導体集積回路装置1の信頼性を高めるためには、アクティブクランプ動作中のジャンクション温度Tjを装置外部(例えばECU2)で監視することが望ましい。
しかしながら、アクティブクランプ動作が発動するのは、外部制御信号Siがローレベルに立ち下げられた後なので、半導体集積回路装置1全体がディセーブル状態となっている。そのため、本実施形態では、アクティブクランプ動作中にジャンクション温度Tjを検出して装置外部に通知する術がない。
以下では、上記の課題を解消して、アクティブクランプ動作中にジャンクション温度Tjを監視することのできる第2実施形態を提案する。
<第2実施形態>
図5は、半導体集積回路装置1の第2実施形態を示す図である。本実施形態の半導体集積回路装置1は、先出の第1実施形態(図1〜図4を参照)を基礎としつつ、アクティブクランプ動作中におけるジャンクション温度Tjの外部監視を可能とするための温度監視制御部100を有する。なお、既出の構成要素については、第1実施形態と同一の符号を付すことにより重複した説明を割愛し、以下では、温度監視制御部100について重点的に説明する。
温度監視制御部100は、NMOSFET10のドレイン・ソース間電圧Vds(=VBB−Vo)を監視してアクティブクランパ34の動作中に温度保護回路73(より正確には温度保護回路73に含まれる温度検出素子)を駆動するための回路ブロックであり、Nチャネル型MOS電界効果トランジスタN1〜N6と、Pチャネル型MOS電界効果トランジスタP1と、ツェナダイオードZD1〜ZD3と、を含む。なお、トランジスタN1及びN2並びにP1は、いずれもエンハンスメント型であり、トランジスタN3〜N6は、いずれもデプレッション型である。
トランジスタN1のゲートは、イネーブル信号EN1の入力端に接続されている。イネーブル信号EN1は、NMOSFET10のゲート駆動可否を制御するための論理信号である。なお、イネーブル信号EN1は、例えば、イネーブル時(=ゲート駆動の許可時)にハイレベル(≒VG)となり、ディセーブル時(=ゲート駆動の禁止時)にローレベル(≒Vo)となる。トランジスタN1のソース及びバックゲートは、いずれも外部端子T2(=NMOSFET10のソース)に接続されている。このように接続されたトランジスタN1は、エンハンスメント型の第1NMOSFETに相当する。
トランジスタN2のゲート(=ノード電圧VBの印加端)は、トランジスタN1のドレインに接続されている。トランジスタN2のドレインは、NMOSFET10のゲートに接続されている。トランジスタN2のソース及びバックゲートは、いずれも外部端子T2(=NMOSFET10のソース)に接続されている。このように接続されたトランジスタN2は、エンハンスメント型の第2NMOSFETに相当する。
トランジスタN3のゲート及びソースは、いずれもトランジスタN1のドレインに接続されている。トランジスタN3のバックゲートは、外部端子T2(=NMOSFET10のソース)に接続されている。このように接続されたトランジスタN3は、デプレッション型の第3NMOSFETに相当する。
トランジスタN4のドレインは、外部端子T1(=NMOSFET10のドレイン)に接続されている。トランジスタN4のソース、ゲート及びバックゲートは、いずれもトランジスタN3のドレインに接続されている。このように接続されたトランジスタN4は、第1内部負荷(電流源)として機能する。
トランジスタN5のドレインは、外部端子T1(=NMOSFET10のドレイン)に接続されている。トランジスタN5のソース、ゲート及びバックゲートは、いずれもトランジスタP1のソースに接続されている。このように接続されたトランジスタN5は、第2内部負荷(電流源)として機能する。
トランジスタN6のドレインは、トランジスタP1のドレインに接続されている。トランジスタN6のソース、ゲート及びバックゲートは、いずれも接地端に接続されている。このように接続されたトランジスタN6は、第3内部負荷(電流源)として機能する。
トランジスタP1のゲート(=ノード電圧VAの印加端)は、トランジスタN3のドレインに接続されると共に、トランジスタN4のソースにも接続されている。トランジスタP1のソースは、トランジスタN5のソースに接続されている。トランジスタP1のバックゲートは、外部端子T1(=NMOSFET10のドレイン)に接続されている。トランジスタP1のドレインは、トランジスタN6のドレインに接続されると共に、イネーブル信号EN2の出力端にも接続されている。イネーブル信号EN2は、温度保護回路73(特に温度検出素子)の駆動可否を制御するための論理信号である。イネーブル信号EN2は、例えば、イネーブル時(=温度検出素子の駆動時)にハイレベル(≒VZ3)となり、ディセーブル時(=温度検出素子の非駆動時)にローレベル(≒GND)となる。イネーブル信号EN2は、アクティブクランプ動作中にNMOSFET10がオンしていること(フルオフしていないこと)を示す論理信号として理解することもできる。
ツェナダイオードZD1のカソードは、外部端子T1(NMOSET10のドレイン)に接続されている。ツェナダイオードZD1のアノードは、トランジスタP1のゲートに接続されている。このように接続されたツェナダイオードZD1は、電源電圧VBBとノード電圧VAとの差電圧ΔV1(=VBB−VA)を自身の降伏電圧VZ1以下に制限するための第1クランプ素子として機能する。
ツェナダイオードZD2のカソードは、トランジスタN2のゲートに接続されている。ツェナダイオードZD2のアノードは、トランジスタN2のソースに接続されている。このように接続されたツェナダイオードZD2は、ノード電圧VBと出力電圧Voとの差電圧ΔV2(=VB−Vo)を自身の降伏電圧VZ2以下に制限するための第2クランプ素子として機能する。
ツェナダイオードZD3のカソードは、イネーブル信号EN2の出力端に接続されている。ツェナダイオードZD3のアノードは、接地端に接続されている。このように接続されたツェナダイオードZD3は、イネーブル信号EN2のハイレベルを自身の降伏電圧VZ3以下に制限するための第3クランプ素子として機能する。
温度保護回路73は、半導体集積回路装置1(特にNMOSFET10周辺)のジャンクション温度Tjを検出する手段として、温度検出素子(不図示)を含む。ただし、温度保護回路73は、一般に、NMOSFET10のオン期間(Si=H)にイネーブルとされて、NMOSFET10のオフ期間(Si=L)にディセーブルとされる。そのため、従前の構成では、アクティブクランパ34の動作中(=NMOSFET10のオフ期間)に、温度保護回路73を利用してジャンクション温度Tjを監視することはできない。
一方、本実施形態の半導体集積回路装置1であれば、温度監視制御部100の導入により、アクティブクランパ34の動作中に温度保護回路73(特に温度検出素子)を駆動することができる。従って、例えば、外部端子T5からジャンクション温度Tjに応じた温度検出信号VTjを出力することにより、ECU2などを用いた温度監視が可能となる。
図6は温度保護回路73の一構成例を示す図である。本構成例の温度保護回路73は、駆動電圧源731と、駆動電流源732と、温度検出素子733と、を含む。
駆動電圧源731は、イネーブル信号EN2に応じて温度検出素子733を駆動するための駆動電圧VREGを生成する。より具体的に述べると、駆動電圧源731は、イネーブル信号EN2がハイレベル(=イネーブル時の論理レベル)であるときに、駆動電圧VREGを生成し、イネーブル信号EN2がローレベル(=ディセーブル時の論理レベル)であるときに、駆動電圧VREGの生成を停止する。
駆動電流源732は、イネーブル信号EN2に応じて温度検出素子733を駆動するための駆動電流IREFを生成する。より具体的に述べると、駆動電流源732は、イネーブル信号EN2がハイレベル(=イネーブル時の論理レベル)であるときに、駆動電流IREFを生成し、イネーブル信号EN2がローレベル(=ディセーブル時の論理レベル)であるときに、駆動電流IREFの生成を停止する。
温度検出素子733は、駆動電圧VREG及び駆動電流IREFの供給を受けて駆動され、ジャンクション温度Tjに応じた温度検出信号VTjを生成する。例えば、ダイオードの順方向降下電圧Vfは、一般に、ジャンクション温度Tjに対して負の温度係数(例えば−2mV/℃)を持つことが知られている。そこで、温度検出素子733としては、例えば、アノードが外部端子T5に接続されてカソードが接地端に接続されたダイオード(またはダイオード列)を好適に用いることができる。なお、本図では、温度検出素子733として、3段直列のダイオード列が用いられているので、VTj=3Vfとなる。
このように、イネーブル信号EN2を用いて、温度検出素子733の駆動電圧VREG及び駆動電流IREFをオンし、温度検出信号VTjを発生させることにより、半導体集積回路装置1の外部から外部端子T5を介して温度監視を行うことが可能となる。
図7は、アクティブクランプ動作時における温度監視制御の一例を示すタイミングチャートであり、上から順に、電源電圧VBB、イネーブル信号EN1(=外部制御信号Siと理解しても可)、出力電圧Vo(実線)及びノード電圧VA(破線)、イネーブル信号EN2、並びに、温度検出電圧VTjの監視状態を示している。なお、本図では、負荷3として誘導性負荷が接続されているものとする。
まず、半導体集積回路装置1のスタンバイ期間STBY(=時刻t21以前)について説明する。時刻t21以前には、電源電圧VBBが立ち上げられているものの、イネーブル信号EN1がローレベル(≒Vo)のままである。従って、トランジスタN1がオフして、ノード電圧VBがハイレベル(≒Vo+VZ2)となるので、トランジスタN2がオンする。その結果、NMOSFET10のゲート・ソース間が短絡されて、NMOSFET10がオフするので、出力電圧Voがゼロ値(≒GND)となる。また、このとき、ノード電圧VAがハイレベル(≒VBB)となるので、トランジスタP1がオフする。その結果、イネーブル信号EN2がローレベル(≒GND)となり、温度検出素子733がディセーブルとなる。
次に、半導体集積回路装置1のスイッチオン期間SWON(=時刻t21〜t23)について説明する。時刻t21において、イネーブル信号EN1がハイレベル(≒VG)に立ち上げられると、トランジスタN1がオンするので、ノード電圧VBがローレベル(≒Vo)となり、トランジスタN2がオフする。その結果、NMOSFET10のゲート・ソース間が開放されるので、NMOSFET10のゲート駆動が許可される。従って、ゲート駆動信号G1のチャージにより、NMOSFET10がオンするので、出力電圧Voがゼロ値(≒GND)から上昇を開始する。
また、このとき、ノード電圧VAは、所定のクランプレベル(≒VBB−VZ1)まで低下するので、トランジスタP1がオンする。その結果、イネーブル信号EN2がハイレベル(≒VZ3)となり、温度検出素子733がイネーブルとなる。なお、スイッチオン期間SWONには、温度保護回路73を含めて半導体集積回路装置1全体がイネーブルとなる。従って、イネーブル信号EN2がハイレベルとなっていても何ら支障はない。
その後、時刻t22において、出力電圧Voがノード電圧VAのクランプレベル(≒VBB−VZ1)よりも高くなると、もはやツェナダイオードZD1によるクランプが掛からなくなる。従って、時刻t22以降、ノード電圧VAは、出力電圧Voに伴って電源電圧VBBまで上昇する。その結果、トランジスタP1がオフするので、イネーブル信号EN2がローレベル(≒GND)となる。ただし、先述のように、スイッチオン期間SWONには、温度保護回路73自体が既にイネーブルとなっているので、イネーブル信号EN2がローレベルとなっても何ら支障はない。
次に、半導体集積回路装置1のスイッチオフ期間SWOFF(=時刻t23以降)について説明する。時刻t23では、イネーブル信号EN1がローレベル(≒Vo)に立ち下げられると共に、ゲート駆動信号G1のディスチャージが開始される。その結果、NMOSFET10がオン状態からオフ状態に遷移する。このとき、負荷3として接続された誘導性負荷(コイルやソレノイドなど)は、スイッチオン期間SWONに蓄えたエネルギーを放出するまで出力電流Ioutを流し続ける。その結果、出力電圧Voは、時刻t24以降、接地電圧GNDよりも低い負電圧まで低下する。
ただし、アクティブクランパ34の働きにより、NMOSFET10のゲート・ソース間電圧Vgs1は、NMOSFET10のオン閾値電圧Vth近傍に維持されるので、NMOSFET10がフルオフすることはない。従って、出力電流Ioは、NMOSFET10を介して放電され、出力電圧Voは、電源電圧VBBよりも所定値αだけ低い下限電圧VBB−α(例えばVBB−50V)以上に制限される。この点については、先出の図4でも説明した通りである。
なお、イネーブル信号EN1がローレベルに立ち下がり、トランジスタN1がオフすると、トランジスタN3のソースとバックゲートが切り離される。このとき、トランジスタN3のバックゲートに印加される出力電圧Voの低下に伴い、ノード電圧VAがクランプレベル(≒VBB−VZ1)まで低下する。その結果、トランジスタP1がオンして、イネーブル信号EN2がハイレベル(≒VZ3)となるので、温度検出素子733がイネーブルとなる。
このように、温度監視制御部100は、イネーブル信号EN1がローレベル(=ディセーブル時の論理レベル)であるときに、NMOSFET10のドレイン・ソース電圧Vdsが上昇したこと、すなわち、NMOSFET10がオンしていること(フルオフしていないこと)を検出して、イネーブル信号EN2をハイレベル(=イネーブル時の論理レベル)に切り替える。その結果、温度検出素子733がイネーブルとなり、温度検出信号VTjが生成されるので、半導体集積回路装置1の外部から外部端子T5を介して温度監視を行うことが可能となる。
なお、時刻t25において、誘導性の負荷3に蓄えられたエネルギーが放出し尽くされると、トランジスタN3のバックゲートに印加される出力電圧Voが接地電圧GNDまで上昇するので、トランジスタN3がオフ状態となる。その結果、ノード電圧VAが再びハイレベル(≒VBB)に戻るので、トランジスタP1がオフしてイネーブル信号EN2がローレベルに立ち下がる。すなわち、時刻t25以降は、先述のスタンバイ期間STBYとして理解することもできる。
<第3実施形態>
図8は、半導体集積回路装置1の第3実施形態を示す図である。本実施形態の半導体集積回路装置1では、先出の第2実施形態(図5〜図7を参照)を基礎としつつ、温度検出信号VTjの外部出力手段として、専用の外部端子T5を設けるのではなく、既存の外部端子T4を流用するために、信号出力部90の内部構成に工夫が凝らされている。より具体的に述べると、信号出力部90は、セレクタ91及び92を含む。
セレクタ91は、出力選択信号S2が異常未検出時の論理レベル(例えばローレベル)であるときに、センス電流Is’を選択出力し、出力選択信号S2が異常検出時の論理レベル(例えばハイレベル)であるときに、固定電圧V90を選択出力する。なお、固定電圧V90は、先述した出力検出電圧V80の上限値よりも高い電圧値に設定されている。
セレクタ92は、外部端子T6に入力される出力選択信号SELが第1論理レベル(例えばローレベル)であるときに、セレクタ71の出力信号を情報報知信号Soとして外部端子T4に選択出力し、出力選択信号SELが第2論理レベル(例えばハイレベル)であるときに、温度検出信号VTjを情報報知信号Soとして外部端子T4に選択出力する。
このように、温度検出信号VTjとそれ以外の信号を単一の外部端子T4から選択的に出力することのできる信号出力部90によれば、単一の状態報知信号Soを用いて、出力電流Ioの検出結果または異常フラグ、若しくは、温度検出信号VTjをECU2に伝達することができるので、外部端子数の削減に貢献することが可能となる。なお、状態報知信号Soから出力電流Ioの電流値や温度検出信号VTjの電圧値を読み取る場合には、状態報知信号SoをA/D[analog-to-digital]変換してやればよい。一方、状態報知信号Soから異常フラグを読み取る場合には、固定電圧V90よりもやや低い閾値を用いて状態報知信号Soの論理レベルを判定してやればよい。
<車両への適用>
図9は、車両の一構成例を示す外観図である。本構成例の車両Xは、バッテリ(本図では不図示)と、バッテリから電力供給を受けて動作する種々の電子機器X11〜X18とを搭載している。なお、本図における電子機器X11〜X18の搭載位置については、図示の便宜上、実際とは異なる場合がある。
電子機器X11は、エンジンに関連する制御(インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など)を行うエンジンコントロールユニットである。
電子機器X12は、HID[high intensity discharged lamp]やDRL[daytime running lamp]などの点消灯制御を行うランプコントロールユニットである。
電子機器X13は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
電子機器X14は、車両Xの運動に関連する制御(ABS[anti-lock brake system]制御、EPS[electric power steering]制御、電子サスペンション制御など)を行うボディコントロールユニットである。
電子機器X15は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
電子機器X16は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー(ショックアブソーバー)、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Xに組み込まれている電子機器である。
電子機器X17は、車載A/V[audio/visual]機器、カーナビゲーションシステム、及び、ETC[electronic toll collection system]など、ユーザオプション品として任意で車両Xに装着される電子機器である。
電子機器X18は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
なお、先に説明した半導体集積回路装置1、ECU2、及び、負荷3は、電子機器X11〜X18のいずれにも組み込むことが可能である。
<その他の変形例>
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
本明細書中に開示されている発明は、車載用IPDなどに利用することが可能である。
1 半導体集積回路装置(スイッチ装置)
2 ECU
3 負荷
4 外部センス抵抗
10 NMOSFET(スイッチ素子)
20 出力電流監視部
21、21’ NMOSFET
22 センス抵抗
30 ゲート制御部
31 ゲートドライバ
32 オシレータ
33 チャージポンプ(昇圧部)
34 アクティブクランパ
341 ツェナダイオード列
342 ダイオード列
343 NMOSFET
35 NMOSFET
36 抵抗
37 キャパシタ
38 ツェナダイオード(クランプ素子)
40 制御ロジック部
50 信号入力部
60 内部電源部
70 異常保護部
71 過電流保護回路
72 オープン保護回路
73 温度保護回路
731 駆動電圧源
732 駆動電流源
733 温度検出素子
74 減電圧保護回路
80 出力電流検出部
90 信号出力部
91、92 セレクタ
100 温度監視制御部
N1〜N6 Nチャネル型MOS電界効果トランジスタ
P1 Pチャネル型MOS電界効果トランジスタ
T1〜T6 外部端子
X 車両
X11〜X18 電子機器
ZD1〜ZD3 ツェナダイオード

Claims (10)

  1. スイッチ素子と、
    前記スイッチ素子のオフ遷移時に前記スイッチ素子をフルオフさせないことで前記スイッチ素子の両端間電圧を所定のクランプ電圧以下に制限するアクティブクランパと、
    温度検出素子と、
    前記スイッチ素子の両端間電圧を監視して前記アクティブクランパの動作中に前記温度検出素子を駆動する温度監視制御部と、
    を有することを特徴とするスイッチ装置。
  2. 前記温度検出素子は、前記スイッチ素子のオン期間にイネーブルとされて前記スイッチ素子のオフ期間にディセーブルとされる温度保護回路の一部であることを特徴とする請求項1に記載のスイッチ装置。
  3. 前記温度監視制御部は、前記スイッチ素子の駆動可否を制御するための第1イネーブル信号がディセーブル時の論理レベルであるときに、前記スイッチ素子の両端間電圧が上昇したことを検出して、前記温度検出素子の駆動可否を制御するための第2イネーブル信号をイネーブル時の論理レベルに切り替えることを特徴とする請求項1または請求項2に記載のスイッチ装置。
  4. 前記温度監視制御部は、
    ゲートが前記第1イネーブル信号の入力端に接続されており、ソース及びバックゲートがいずれも前記スイッチ素子の第2端に接続されている第1NMOSFETと;
    ゲートが前記第1NMOSFETのドレインに接続されており、ドレインが前記スイッチ素子の制御端に接続されており、ソース及びバックゲートがいずれも前記スイッチ素子の第2端に接続されている第2NMOSFETと;
    ゲート及びソースがいずれも前記第1NMOSFETのドレインに接続されており、バックゲートが前記スイッチ素子の第2端に接続されているデプレッション型の第3NMOSFETと;
    ゲートが前記第3NMOSFETのドレインに接続されると共に第1内部負荷を介して前記スイッチ素子の第1端にも接続されており、ソースが第2内部負荷を介して前記スイッチ素子の第1端に接続されており、バックゲートが前記スイッチ素子の第1端に接続されており、ドレインが第3内部負荷を介して接地端に接続されると共に前記第2イネーブル信号の出力端にも接続されているPMOSFETと;
    を含むことを特徴とする請求項3に記載のスイッチ装置。
  5. 前記温度監視制御部は、
    カソードが前記スイッチ素子の第1端に接続されてアノードが前記PMOSFETのゲートに接続された第1ツェナダイオードと、
    カソードが前記第2NMOSFETのゲートに接続されてアノードが前記スイッチ素子の第2端に接続された第2ツェナダイオードと、
    カソードが前記第2イネーブル信号の出力端に接続されてアノードが接地端に接続された第3ツェナダイオードと、
    をさらに含むことを特徴とする請求項4に記載のスイッチ装置。
  6. 前記アクティブクランパは、
    カソードが前記スイッチ素子の第1端に接続されたツェナダイオードと、
    アノードが前記ツェナダイオードのアノードに接続されたダイオードと、
    第1端が前記スイッチ素子の第1端に接続されて第2端が前記スイッチ素子の制御端に接続されて制御端が前記ダイオードのカソードに接続されたトランジスタと、
    を含むことを特徴とする請求項1〜請求項5のいずれか一項に記載のスイッチ装置。
  7. 前記温度検出素子で得られた温度検出信号とそれ以外の信号を単一の外部端子から選択的に出力する信号出力部をさらに有することを特徴とする請求項1〜請求項6のいずれか一項に記載のスイッチ装置。
  8. 請求項1〜請求項7のいずれか一項に記載のスイッチ装置と、
    前記スイッチ装置に接続される負荷と、
    を有することを特徴とする電子機器。
  9. 前記負荷は、バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータであることを特徴とする請求項8に記載の電子機器。
  10. 請求項8または請求項9に記載の電子機器を有することを特徴とする車両。
JP2019119504A 2019-06-27 2019-06-27 スイッチ装置 Active JP7286440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019119504A JP7286440B2 (ja) 2019-06-27 2019-06-27 スイッチ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019119504A JP7286440B2 (ja) 2019-06-27 2019-06-27 スイッチ装置

Publications (2)

Publication Number Publication Date
JP2021005276A true JP2021005276A (ja) 2021-01-14
JP7286440B2 JP7286440B2 (ja) 2023-06-05

Family

ID=74098210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019119504A Active JP7286440B2 (ja) 2019-06-27 2019-06-27 スイッチ装置

Country Status (1)

Country Link
JP (1) JP7286440B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075407A1 (ja) * 2022-10-06 2024-04-11 ローム株式会社 スイッチ装置、電子機器、車両

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076868A (ja) * 2000-08-16 2002-03-15 Internatl Business Mach Corp <Ibm> 半導体モジュール、保護回路、および電圧変換装置
JP2005312099A (ja) * 2004-04-16 2005-11-04 Auto Network Gijutsu Kenkyusho:Kk インテリジェントパワーデバイス及びその負荷短絡保護方法
JP2006148323A (ja) * 2004-11-17 2006-06-08 Nec Electronics Corp 半導体集積回路
JP2014064392A (ja) * 2012-09-21 2014-04-10 Sanken Electric Co Ltd スイッチング電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076868A (ja) * 2000-08-16 2002-03-15 Internatl Business Mach Corp <Ibm> 半導体モジュール、保護回路、および電圧変換装置
JP2005312099A (ja) * 2004-04-16 2005-11-04 Auto Network Gijutsu Kenkyusho:Kk インテリジェントパワーデバイス及びその負荷短絡保護方法
JP2006148323A (ja) * 2004-11-17 2006-06-08 Nec Electronics Corp 半導体集積回路
JP2014064392A (ja) * 2012-09-21 2014-04-10 Sanken Electric Co Ltd スイッチング電源装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075407A1 (ja) * 2022-10-06 2024-04-11 ローム株式会社 スイッチ装置、電子機器、車両

Also Published As

Publication number Publication date
JP7286440B2 (ja) 2023-06-05

Similar Documents

Publication Publication Date Title
US11289894B2 (en) Overcurrent protection circuit
JP7425173B2 (ja) スイッチ装置
JP7201385B2 (ja) スイッチ装置
US11128288B2 (en) Switching device
JP7145745B2 (ja) スイッチ装置
JP6632851B2 (ja) 入力回路
US11581887B2 (en) Overcurrent protection circuit
US11394379B2 (en) Switch device
JP7307654B2 (ja) スイッチ装置
JP7286440B2 (ja) スイッチ装置
JP7398940B2 (ja) スイッチ装置
JP2017073657A (ja) 誤出力防止回路
JP7410346B2 (ja) スイッチ装置
JP7139142B2 (ja) スイッチ装置
CN112054792B (zh) 高侧开关
JP6894957B2 (ja) 誤出力防止回路
US20230133872A1 (en) Gate control circuit, semiconductor device, electronic apparatus, and vehicle
JP2022142372A (ja) 過電流保護回路、スイッチ装置、電子機器、車両
JP2021097548A (ja) 過電流保護回路
JP2023026822A (ja) 発振回路、ハイサイドスイッチ、電子機器、車両
JP2023102546A (ja) クランパ、入力回路、半導体装置
JP2023018820A (ja) スイッチ装置、電子機器、車両

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230524

R150 Certificate of patent or registration of utility model

Ref document number: 7286440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150