TWI382666B - 用於電感性負載之停滯時間偵測電路及其調變電路 - Google Patents

用於電感性負載之停滯時間偵測電路及其調變電路 Download PDF

Info

Publication number
TWI382666B
TWI382666B TW098118555A TW98118555A TWI382666B TW I382666 B TWI382666 B TW I382666B TW 098118555 A TW098118555 A TW 098118555A TW 98118555 A TW98118555 A TW 98118555A TW I382666 B TWI382666 B TW I382666B
Authority
TW
Taiwan
Prior art keywords
dead time
voltage
output
stage circuit
transistor
Prior art date
Application number
TW098118555A
Other languages
English (en)
Other versions
TW201044790A (en
Inventor
Wei Wang
Original Assignee
Princeton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princeton Technology Corp filed Critical Princeton Technology Corp
Priority to TW098118555A priority Critical patent/TWI382666B/zh
Priority to US12/792,741 priority patent/US8258842B2/en
Publication of TW201044790A publication Critical patent/TW201044790A/zh
Application granted granted Critical
Publication of TWI382666B publication Critical patent/TWI382666B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/06—Frequency or rate modulation, i.e. PFM or PRM

Description

用於電感性負載之停滯時間偵測電路及其調變電路
本發明係有關一種停滯時間偵測電路及其調變電路，更明確地說，係有關一種用於電感性負載的停滯時間(dead time)偵測電路及其調變電路，此偵測電路係用以偵測脈衝寬度/頻率調變電路之停滯時間。
於脈衝寬度/頻率調變(Pulse Width Modulation/Pulse Frequency Modulation,PWM/PFM)電路中，停滯時間(dead-time)的控制是相當重要的。於先前技術中，停滯時間產生器僅由邏輯閘構成，故所產生的停滯時間容易受製程/溫度變化而影響。若產生的停滯時間過短，則有可能造成脈衝寬度/頻率調變電路之輸出級電路中的功率開關(power switch)同時導通，產生大電流而過熱，進一步損毀功率開關。若停滯時間過長，會降低脈衝寬度/頻率調變電路的工作效率。因此，在脈衝寬度/頻率調變電路的設計中，停滯時間需要適切地設計且不能有太大的變化。
本發明提供一種停滯時間偵測電路。該停滯時間偵測電路耦合至一輸出級電路與一前級電路之間，以偵測該輸出級電路之停滯時間。該輸出級電路之輸出端耦合至一電感性負載。該停滯時間偵測電路之一第一電阻耦合至一第一電壓源與該停滯時間偵測電路之一第一電晶體之第二端之間。該第一電晶體之第一端耦合至該輸出級電路之輸出端，以接收該輸出級電路之輸出電壓。該停滯時間偵測電路之控制端根據一控制電壓以控制該第一電晶體之操作，其中當該輸出電壓與該控制電壓符合一預定關係時，該第一電晶體之第二端輸出表示開啟之一停滯時間偵測訊號至該前級電路，藉以該前級電路使該輸出級電路離開一停滯時間狀態。
本發明另提供一種停滯時間偵測電路。該停滯時間偵測電路耦合至一輸出級電路與一前級電路之間，以偵測該輸出級電路之停滯時間。該輸出級電路耦合至一電感性負載。該停滯時間偵測電路包含一第一停滯時間偵測器以及一第二停滯時間偵測器。該第一停滯時間偵測器耦合至一第一電壓源與該輸出級電路之輸出端之間，根據一第一預定關係，輸出一第一停滯時間偵測訊號。該第二停滯時間偵測器耦合於一第二電壓源以及該輸出級電路之該輸出端之間，根據一第二預定關係，輸出一第二停滯時間偵測訊號。當該第一或該第二停滯時間偵測訊號表示開啟時，該輸出級電路離開一停滯時間狀態。該第一電壓源為一高電壓源、該第二電壓源為一低電壓源。
本發明另提供一種停滯時間偵測之調變電路。該停滯時間偵測之調變電路包含一輸出級電路、一前級電路，以及一停滯時間偵測電路。該輸出級電路用以提供一輸出信號至一電感性負載。該前級電路耦合至該輸出級電路，提供一開關驅動信號至該輸出級電路，以控制該輸出級電路之操作。該停滯時間偵測電路耦合至該前級電路與該輸出級電路之間，以偵測該輸出級電路之停滯時間。該停滯時間偵測電路根據一預定關係，輸出一停滯時間偵測訊號至該前級電路。該前級電路根據該停滯時間偵測訊號，藉以該輸出級電路離開一停滯時間狀態。
本發明之停滯時間偵測電路利用電感性負載的電流連續特性，偵測輸出級電路功率開關的停滯時間。當輸出級電路進入停滯時間狀態時，電感性負載上的電流不會瞬間改變，所以會在輸出端產生電壓變化，導通其功率開關的寄生二極體，產生放電迴路，因而得以偵測其停滯時間狀態，進而可有效縮短其停滯時間，提高輸出級電路的工作效率。
請參考第1圖。第1圖係為本發明之脈衝寬度/頻率調變電路100之示意圖。脈衝寬度/頻率調變電路100用來將一輸入訊號SI 轉換為一輸出訊號SOUT ，並提供給一電感性負載L。脈衝寬度/頻率調變電路100包含一輸出級電路110、一前級電路120以及一停滯時間偵測電路130。
前級電路120包含輸入端I1 、I2 與I3 ，以及輸出端O1 與O2 。前級電路120之輸入端I1 、I2 、I3 分別接收輸入訊號SI 、停滯時間偵測訊號SDP 與SDN 。前級電路120根據輸入訊號SI 、停滯時間偵測訊號SDP 與SDN ，於其輸出端O1 與O2 分別產生開關驅動訊號SSWPD 與SSWPN 。更明確地說，前級電路120根據輸入訊號SI ，分別產生開關驅動訊號SSWPD 與SSWND 。為了避免輸出級電路110中之功率開關Q1 與Q2 同時導通，前級電路120會以一預定時間產生同時表示「關閉」的開關驅動訊號SSWPD 與SSWND 以將輸出級電路110之功率開關關閉，而進入停滯時間狀態。然而，在輸出級電路110處於停滯時間狀態下，當前級電路120接收到表示「開啟」的停滯時間偵測訊號SDP /SDN 時，前級電路120據以將原本表示「關閉」的開關驅動訊號SSWPD /SSWND 改變為代表「開啟」，以使該輸出級電路110離開停滯時間狀態。
輸出級電路110包含一P型功率開關Q1 與一N型功率開關Q2 。於一較佳實施例中，P型功率開關Q1 可以利用P通道金氧半導體(P channel Metal Oxide Semiconductor,PMOS)電晶體來實施；N型功率開關Q2 可以利用N通道金氧半導體(NMOS)電晶體來實施。
P型功率開關Q1 之第一端(源極)耦接於一電壓源VDD ；P型功率開關Q1 之第二端(汲極)耦接於脈衝寬度/頻率調變電路100之輸出端O(電感性負載L之一端)；P型功率開關Q1 之控制端(閘極)耦接於前級電路120之輸出端O1 ，用來接收開關驅動訊號SSWPD 。當開關驅動訊號SSWPD 代表「開啟」時，P型功率開關Q1 導通，電壓VDD 可傳送至輸出端O；當開關驅動訊號SSWPD 代表「關閉」時，電壓VDD 無法經由P型功率開關Q1 ，傳送至輸出端O。
N型功率開關Q2 之第一端(源極)耦接於一電壓源VSS ；N型功率開關Q2 之第二端(汲極)耦接於輸出端O；N型功率開關Q2 之控制端(閘極)耦接於前級電路120之輸出端O2 ，用來接收開關驅動訊號SSWND 。當開關驅動訊號SSWND 代表「開啟」時，N型功率開關Q2 導通，電壓VSS 將傳送至輸出端O。當開關驅動訊號SSWND 代表「關閉」時，N型功率開關Q2 不導通，電壓VSS 無法經由N型功率開關Q2 ，傳送至輸出端O。於本發明之較佳實施例中，電壓源VDD 可代表提供一高電位之電壓VDD 之電壓源；電壓源VSS 可代表提供一低電位之電壓VSS 之電壓源(如地端)。
此外，P型功率開關Q1 具有一寄生二極體D1 ，耦接於P型功率開關Q1 之第一端與第二端之間。N型功率開關Q2 具有一寄生二極體D2 ，耦接於N型功率開關Q2 之第一端與第二端之間。因此，當輸出級電路110處於停滯時間狀態下(功率開關Q1 與Q2 皆為關閉)時，若電感性負載L透過二極體D1 放電至電壓源VDD ，則此時輸出端O上的輸出電壓VO 會等於(VDD +VD1 )，其中VD1 表示寄生二極體D1 的順向電壓。當輸出級電路110處於停滯時間狀態下時，若電感性負載L透過寄生二極體D2 從電壓源VSS 放電，則此時輸出端O上的輸出電壓VO 會等於(VSS -VD2 )，其中VD2 表示寄生二極體D2 的順向電壓。
停滯時間偵測電路130包含一輸入端I與輸出端OP 與ON 。輸入端I耦接於脈衝寬度/頻率調變電路100之輸出端O，用來接收輸出電壓VO 。停滯時間偵測電路130之輸出端OP 耦接於前級電路120之輸入端I2 ，用來傳送停滯時間偵測訊號SDP ；停滯時間偵測電路I30之輸出端ON 耦接於前級電路120之輸入端I3 ，用來傳送停滯時間偵測訊號SDN 。因此，停滯時間偵測電路130便可根據輸出電壓VO ，來判斷輸出級電路110是否處於停滯時間狀態以及電感性負載L是否透過電壓源VDD 或VSS 放電，並據以產生表示「開啟」的停滯時間偵測訊號SDP 或SDN 至前級電路120，以將功率開關Q1 或Q2 開啟。
請參考第2圖，停滯時間偵測電路130包含一N型停滯時間偵測器131與一P型停滯時間偵測器132，以及一限流電阻RL 。N型停滯時間偵測器131包含一N型電晶體Q3 、一電阻RXN ，以及一波形修整器1311。N型電晶體Q3 之第一端(源極)透過限流電阻RL ，耦接於停滯時間偵測電路130之輸入端I，用來接收輸出電壓VO 。限流電阻RL 可避免電感性負載L過量的放電電流流至停滯時間偵測電路130。N型電晶體Q3 之第二端(汲極)耦接於電阻RXN ，用來產生前級停滯時間偵測訊號SDNP ；N型電晶體Q3 之控制端(閘極)用來接收一閘極控制電壓VG_BIASN 。電阻RXN 耦接於N型電晶體Q3 之第二端與電壓源VDD 之間。波形修整器1311耦接於N型電晶體Q3 之第二端與輸出端ON 之間，用來修整前級停滯時間偵測訊號SDNP 之波形，以據以輸出停滯時間偵測訊號SDN 。波形修整器1311可以一反相器INVN 來實施。此外，設於限流電阻RL 及功率開關Q1 、Q2 上的壓降可忽略，則閘極控制電壓VG_BIASN 之大小設計如下式：(VSS +VT3 )>VG_BIASN >VT3 +(VSS -VD2 )...(1)；且VGS3 ≧[VT3 +(VSS -VD2 )-VO ]；其中VO =VSS -VD2 ；其中VT3 表示N型電晶體Q3 之臨界電壓(threshold voltage)；N型停滯時間偵測器131之運作原理說明如下。
當輸出電壓VO 未降低至電壓(VSS -VD2 )時，意即輸出電壓VO 高於電壓(VSS -VD2 )。此時N型電晶體Q3 之閘極-源極電壓VGS3 為[VT3 +(VSS -VD2 )-VO ]，由於輸出電壓VO 未降低至電壓(VSS -VD2 )，因此此時的閘極-源極電壓VGS3 並未大於N型電晶體Q3 之臨界電壓VT3 ，而使得N型電晶體Q3 不導通。如此一來，前級停滯時間偵測訊號SDNP 透過電阻RXN ，被電壓源VDD 提升至高電位VDD ；反相器INVN 將前級停滯時間偵測訊號SDNP 反相，以輸出代表「關閉」的停滯時間偵測訊號SDN ，且此時的停滯時間偵測訊號SDN 為低電位。
當輸出電壓VO 降低至電壓(VSS -VD2 )時，意即輸出電壓VO 等/低於電壓(VSS -VD2 )，表示輸出級電路110處於停滯時間狀態(功率開關Q1 與Q2 皆為關閉)且電感性負載L透過電壓源VSS 放電。此時N型電晶體Q3 之閘極-源極電壓VGS3 為[VT3 +(VSS -VD2 )-VO ]，由於輸出電壓VO 降低至電壓(VSS -VD2 )，因此此時的閘極-源極電壓VGS3 會大於N型電晶體Q3 之臨界電壓VT3 ，而使得N型電晶體Q3 導通。如此一來，前級停滯時間偵測訊號SDNP 透過N型電晶體Q3 拉低至低電位；反相器INVN 將前級停滯時間偵測訊號SDNP 反相，以輸出代表「開啟」的停滯時間偵測訊號SDN ，且此時的停滯時間偵測訊號SDN 為高電位，進而解除輸出級電路110的停滯時間狀態。也就是說，本發明之N型停滯時間偵測器131能夠偵測輸出級電路110與電感性負載L的狀態，以在輸出級電路110處於停滯時間狀態下且電感性負載L透過電壓源VSS 放電時，及時將輸出級電路110中的N型功率開關Q2 開啟，有效縮短輸出級電路110之停滯時間，以提高脈衝寬度/頻率調變電路100的工作效率。
P型停滯時間偵測器132包含一P型電晶體Q4 、一電阻RXP ，以及一波形修整器1321。P型電晶體Q4 之第一端(源極)透過限流電阻RL ，耦接於輸入端I，用來接收輸出電壓VO 。P型電晶體Q4 之第二端(汲極)耦接於電阻RXP ，用來產生前級停滯時間偵測訊號SDPP 。P型電晶體Q4 之控制端(閘極)用來接收一閘極控制電壓VG_BIASP 。電阻RXP 耦接於P型電晶體Q4 之第二端與電壓源VSS 之間。波形修整器1321耦接於P型電晶體Q4 之第二端與輸出端OP 之間，用來修整前級停滯時間偵測訊號SDPP 之波形，以輸出停滯時間偵測訊號SDP 。波形修整器1321可以一反相器INVP 來實施。此外，設限流電阻RL 及功率開關Q1 、Q2 上的壓降可忽略，則閘極控制電壓VG_BIASP 之大小設計如下式：
VDD -VT4 <VG_BIASP <VDD -VT4 +VD1 ...(2)；且
VSG4 ≧[VO -(VDD -VT4 +VD1 )]；其中VO =VDD +VD1 ；
其中VT4 表示N型電晶體Q4 之臨界電壓；N型停滯時間偵測器132之運作原理說明如下。
當輸出電壓VO 未提升至電壓(VDD +VD1 )時，此時P型電晶體Q4 之源極-閘極電壓VSG4 為[VO -(VDD -VT4 +VD1 )]，由於輸出電壓VO 未提升至電壓(VDD +VD1 )，因此此時的源極-閘極電壓VSG4 並未大臨界電壓VT4 ，而使得P型電晶體Q4 不導通。如此一來，前級停滯時間偵測訊號SDPP 透過電阻RXP ，被電壓源VSS 拉低至低電位VSS ；反相器INVP 將前級停滯時間偵測訊號SDPP 反相，以輸出代表「關閉」的停滯時間偵測訊號SDP ，且此時的停滯時間偵測訊號SDP 為高電位。當輸出電壓VO 提升至電壓(VDD +VD1 )時，意即輸出電壓VO 等/高於電壓(VDD +VD1 )，表示輸出級電路110處於停滯時間狀態，且電感性負載L透過電壓源VDD 放電。此時P型電晶體Q4 之源極-閘極電壓VSG4 為[VO -(VDD -VT4 +VD1 )]，由於輸出電壓VO 提升至電壓(VDD +VD1 )，因此此時的源極-閘極電壓VSG4 會大於臨界電壓VT4 ，而使得P型電晶體Q4 導通。如此一來，前級停滯時間偵測訊號SDPP 透過P型電晶體Q4 拉高至高電位；反相器INVP 將前級停滯時間偵測訊號SDPP 反相，以輸出代表「開啟」的停滯時間偵測訊號SDP ，且此時的停滯時間偵測訊號SDP 為低電位，以將P型功率開關Q1 開啟，進而解除輸出級電路110的停滯時間狀態。也就是說，本發明之P型停滯時間偵測器132能夠偵測輸出級電路110與電感性負載L的狀態，以在輸出級電路110處於停滯狀態下且電感性負載L透過電壓源VDD 放電時，及時將輸出級電路110中的P型功率開關Q1 開啟，有效縮短其停滯時間，以提高脈衝寬度/頻率調變電路100的工作效率。
此外，於本發明之實施例中所提及之P型電晶體Q4 可由P通道金氧半導體電晶體所實施；N型電晶體Q3 可由N通道金氧半導體電晶體所實施。
於本發明所揭露之停滯時間偵測電路，雖使用P型與N型停滯時間偵測器，然而在實際應用上，使用者可根據需求，僅使用其中一種，便可有效地偵測輸出級電路的停滯時間。請參考第3圖之示意圖，停滯時間偵測電路330僅包含一N型停滯時間偵測器131。相關操作原理與前述類似，於此不再贅述。
綜上所述，本發明所提供之停滯時間偵測電路，能夠根據輸出級電路之輸出電壓，來判斷輸出級電路是否處於停滯狀態下並及時將其中的功率開關開啟以解除停滯狀態，如此便可動態地調整輸出級電路的停滯時間，讓輸出級電路中的功率開關的寄生二極體導通造成大功率消耗的狀況下，開啟輸出級電路中的功率開關，以降低輸出訊號的失真程度，同時提高脈衝寬度/頻率調變電路的工作效率，提供給使用者更大的便利性。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．脈衝寬度/頻率調變電路
110．．．輸出級電路
120．．．前級電路
130、330．．．停滯時間偵測電路
131．．．N型停滯時間偵測器
132．．．P型停滯時間偵測器
1311、1321．．．波形修整器
INVN 、INVP ．．．反相器
VDD 、VSS ．．．電壓源
O、O1 、O2 、OP 、ON ．．．輸出端
SI ．．．輸入訊號
SOUT ．．．輸出訊號
VO ．．．輸出電壓
L．．．電感性負載
Q1 、Q2 、Q3 、Q4 ．．．電晶體
D1 、D2 ．．．寄生二極體
I1 、I2 、I3 、I．．．輸入端
SSWPD 、SSWND ．．．開關驅動訊號
SDP 、SDN ．．．停滯時間偵測訊號
SDPP 、SDNP ．．．前級停滯時間偵測訊號
VG_BIASN 、VG_BIASP ．．．閘極控制電壓
RXP 、RXN 、RL ．．．電阻
第1圖係為本發明之脈衝寬度/頻率調變電路之示意圖。
第2圖係為說明本發明之停滯時間偵測電路之示意圖。
第3圖係為說明停滯時間偵測電路以N型停滯時間偵測器來實施之示意圖。
110．．．輸出級電路
130．．．停滯時間偵測電路
131．．．N型停滯時間偵測器
132．．．P型停滯時間偵測器
1311、1321．．．波形修整器
INVN 、INVP ．．．反相器
VDD 、VSS ．．．電壓源
O．．．輸出端
SI ．．．輸入訊號
SOUT ．．．輸出訊號
VO ．．．輸出電壓
L．．．電感性負載
Q1 、Q2 、Q3 、Q4 ．．．電晶體
D1 、D2 ．．．寄生二極體
I．．．輸入端
OP 、ON 、O1 、O2 ．．．輸出端
SDP ．．．停滯時間偵測訊號
SDN ．．．停滯時間偵測訊號
SDPP ．．．前級停滯時間偵測訊號
SDNP ．．．前級停滯時間偵測訊號
VG_BIASN 、VG_BIASP ．．．閘極控制電壓
RXP 、RXN 、RL ．．．電阻

Claims (25)

  1. 一種停滯時間(dead time)偵測電路，耦合至一輸出級電路與一前級電路之間，以偵測該輸出級電路之停滯時間，該輸出級電路之輸出端耦合至一電感性負載，該停滯時間偵測電路之一第一電阻耦合至一第一電壓源與該停滯時間偵測電路之一第一電晶體之第二端之間，該第一電晶體之第一端耦合至該輸出級電路之輸出端，以接收該輸出級電路之輸出電壓，該停滯時間偵測電路之控制端根據一控制電壓以控制該第一電晶體之操作，其中當該輸出電壓與該控制電壓符合一預定關係時，該第一電晶體之第二端輸出表示開啟之一停滯時間偵測訊號至該前級電路，藉以該前級電路使該輸出級電路離開一停滯時間狀態。
  2. 如請求項1所述之停滯時間偵測電路，其中該輸出級電路包含：一第一功率開關，耦合於該第一電壓源與該輸出級電路之該輸出端之間；以及一第二功率開關，耦合於一第二電壓源與該輸出級電路之該輸出端之間；其中當該第一功率開關與該第二功率開關皆關閉時，該輸出級電路進入該停滯時間狀態；其中該第一電壓源之電壓高於該第二電壓源之電壓。
  3. 如請求項2所述之停滯時間控制電路，其中該第一電晶體係為 N通道金氧半導體電晶體；該第一功率開關係為P通道金氧半導體電晶體；以及該第二功率開關係為N通道金氧半導體電晶體。
  4. 如請求項2所述之停滯時間偵測電路，其中當該輸出級電路進入該停滯時間狀態，且該電感性負載透過該第二電壓源放電時，該輸出電壓與該控制電壓符合該預定關係。
  5. 如請求項2所述之停滯時間偵測電路，其中當該輸出電壓與該控制電壓符合該預定關係時，該第一電晶體之第二端輸出表示開啟之該停滯時間偵測訊號，用以開啟該第二功率開關，以使該輸出級電路離開該停滯時間狀態。
  6. 如請求項5所述之停滯時間偵測電路，其中該預定關係為：(VSS +VT3 )>VG_BIASN >VT3 +(VSS -VD2 )；且VGS3 ≧[VT3 +(VSS -VD2 )-VO ]且VO =VSS -VD2 ；其中VG_BIASN 代表該控制電壓、VO 代表該輸出電壓、VT3 代表該第一電晶體之臨界電壓、VSS 代表該第二電壓源所提供之電壓、VD2 代表該第二功率開關之一寄生二極體之順向電壓。
  7. 如請求項1所述之停滯時間偵測電路，其中該停滯時間偵測器另包含一波形修整器，耦接於該第一電晶體之該第二端，用來 修整該停滯時間偵測訊號之波形。
  8. 如請求項7所述之停滯時間偵測電路，其中該波形修整器包括一反相器。
  9. 如請求項1所述之停滯時間偵測電路，另包含一限流電阻，耦接於該第一電晶體之該第一端與該輸出級電路之該輸出端之間，以避免該電感性負載之放電電流流至該停滯時間偵測電路。
  10. 一種停滯時間偵測電路，耦合至一輸出級電路與一前級電路之間，以偵測該輸出級電路之停滯時間(dead time)，該輸出級電路耦合至一電感性負載，該停滯時間偵測電路包含：一第一停滯時間偵測器，耦合至一第一電壓源與該輸出級電路之輸出端之間，根據一第一預定關係，輸出一第一停滯時間偵測訊號；以及一第二停滯時間偵測器，耦合於一第二電壓源以及該輸出級電路之該輸出端之間，根據一第二預定關係，輸出一第二停滯時間偵測訊號；其中當該第一或該第二停滯時間偵測訊號表示開啟時，該輸出級電路離開一停滯時間狀態；其中該第一電壓源為一高電壓源、該第二電壓源為一低電壓源。
  11. 如請求項10所述之停滯時間偵測電路，其中該輸出級電路包 含：一第一功率開關，耦接於該第一電壓源與該輸出級電路之該輸出端之間；以及一第二功率開關，耦接於該第二電壓源與該輸出級電路之該輸出端之間；其中當該第一功率開關與該第二功率開關皆關閉時，該輸出級電路進入該停滯時間狀態。
  12. 如請求項11所述之停滯時間偵測電路，其中該第一停滯時間偵測器包括一第一電晶體以及一第一電阻；其中該第一電阻耦接於該第一電晶體之第二端以及該第一電壓源之間；其中該第一電晶體之第一端耦接於該輸出級電路之該輸出端，用來接收該輸出級電路之輸出電壓，該第一電晶體之第二端，用來輸出一第一停滯時間偵測訊號，該第一電晶體之控制端，用來接收一第一控制電壓；其中當該輸出電壓與該第一控制電壓符合一第一預定關係時，該第一電晶體輸出表示開啟之該第一停滯時間偵測訊號；以及其中該第二停滯時間偵測器包括一第二電晶體以及一第二電阻；其中該第二電阻耦合於該第二電晶體之第二端以及該第二電壓源之間；其中該第二電晶體之第一端耦合至該輸出級電路之該輸出端，用來接收該輸出電壓；該第二電晶體之第二端，用來輸出一第二停滯時間偵測訊號，該第二電晶體之控制端，用來接收一第二控制電壓；其中當該輸 出電壓與該第二控制電壓符合一第二預定關係時，該第二電晶體輸出表示開啟之該第二停滯時間偵測訊號。
  13. 如請求項12所述之停滯時間控制電路，其中該第一功率開關係為P通道金氧半導體電晶體、該第二功率開關係為N通道金氧半導體電晶體；以及其中該第一電晶體係為N通道金氧半導體電晶體、該第二電晶體為P通道金氧半導體電晶體。
  14. 如請求項12所述之停滯時間偵測電路，其中當該輸出級電路進入該停滯時間狀態，且該電感性負載透過該第二電壓源放電時，該輸出電壓與該第一控制電壓符合該第一預定關係。
  15. 如請求項12所述之停滯時間偵測電路，其中當該輸出電壓與該第一控制電壓符合該第一預定關係時，該第一電晶體之第二端輸出表示開啟之該停滯時間偵測訊號以開啟該第二功率開關，以使該輸出級電路離開該停滯狀態。
  16. 如請求項12所述之停滯時間偵測電路，其中該第一預定關係為：(VSS +VT3 )>VG_BIASN >VT3 +(VSS -VD2 )；且VGS3 >=[VT3 +(VSS -VD2 )-VO ]；其中VO =VSS -VD2 ；其中VG_BIASN 代表該第一控制電壓、VO 表示該輸出電壓、VT3 表示該第一電晶體之臨界電壓、VSS 表示該第二電壓源所提供之電壓、VD2 表示該第二功率開關之一寄生二極體之順向電壓。
  17. 如請求項12所述之停滯時間偵測電路，其中當該輸出級電路進入該停滯時間狀態，且該電感性負載透過該第一電壓源放電時，該輸出電壓與該第二控制電壓符合該第二預定關係。
  18. 如請求項12所述之停滯時間偵測電路，其中當該輸出電壓與該第二閘極控制電壓符合該第二預定關係時，該第二電晶體之第二端輸出表示開啟之該第二停滯時間偵測訊號以開啟該第三功率開關，以使該輸出級電路離開該停滯狀態。
  19. 如請求項18所述之停滯時間偵測電路，其中該第二預定關係為：VDD -VT4 <VG_BIASP <VDD -VT4 +VD1 ；且VSG4 >=[VO -(VDD -VT4 +VD1 )]；其中VO =VDD +VD1 ；其中VG_BIASP 代表該第二控制電壓、VO 表示該輸出電壓、VT4 表示該第二電晶體之臨界電壓、VDD 表示該第一電壓源所提供之電壓、VD1 表示該第一功率開關之一寄生二極體之順向電壓。
  20. 如請求項12所述之停滯時間偵測電路，其中該第一停滯時間偵測器更包含一第一波形修整器，耦接於該第一電晶體之該第二端，用來修整該第一停滯時間偵測訊號之波形；該第二停滯時間偵測器更包含一第二波形修整器，耦接於該第二電晶體之該第二端，用來修整該第二停滯時間偵測訊號之波形。
  21. 如請求項20所述之停滯時間偵測電路，其中該第一與該第二波形修整器包括反相器。
  22. 如請求項12所述之停滯時間偵測電路，另包含一限流電阻，耦合至該第一電晶體之該第一端、該第二電晶體之該第一端，與該輸出級電路之該輸出端之間。
  23. 一種停滯時間(dead time)偵測之調變電路，包含：一輸出級電路，用以提供一輸出信號至一電感性負載；一前級電路，耦合至該輸出級電路，提供一開關驅動信號至該輸出級電路，以控制該輸出級電路之操作；以及一停滯時間偵測電路，耦合至該前級電路與該輸出級電路之間，以偵測該輸出級電路之停滯時間，該停滯時間偵測電路根據一預定關係，輸出一停滯時間偵測訊號至該前級電路，該前級電路根據該停滯時間偵測訊號，藉以該輸出級電路離開一停滯時間狀態；其中該停滯時間偵測電路包括一第一電晶體與一第一電阻，該 第一電阻耦合至一第一電壓源與該停滯時間偵測電路之一第一電晶體之第二端之間；該第一電晶體之第一端耦合至該輸出級電路之輸出端，以接收該輸出級電路之輸出電壓，該停滯時間偵測電路之控制端根據一控制電壓以控制該第一電晶體之操作，其中當該輸出電壓與該控制電壓符合該預定關係時，該第一電晶體之第二端輸出表示開啟之該停滯時間偵測訊號至該前級電路，藉以該前級電路使該輸出級電路離開該停滯時間狀態。
  24. 如請求項23所述之停滯時間偵測之調變電路，其中該輸出級電路包含：一第一功率開關，耦合於該第一電壓源與該輸出級電路之該輸出端之間；以及一第二功率開關，耦合於一第二電壓源與該輸出級電路之該輸出端之間；其中當該第一功率開關與該第二功率開關皆關閉時，該輸出級電路進入該停滯時間狀態；其中該第一電壓源之電壓高於該第二電壓源之電壓。
  25. 如請求項23所述之停滯時間偵測之調變電路，其中該預定關係為：(VSS +VT3 )>VG_BIASN >VT3 +(VSS -VD2 )；且VGS3 >=[VT3 +(VSS -VD2 )-VO ]； 其中VO =VSS -VD2 ；其中VG_BIASN 代表該控制電壓、VO 表示該輸出電壓、VT3 表示該第一電晶體之臨界電壓、VSS 表示該第二電壓源所提供之電壓、VD2 表示該第二功率開關之一寄生二極體之順向電壓。
TW098118555A 2009-06-04 2009-06-04 用於電感性負載之停滯時間偵測電路及其調變電路 TWI382666B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098118555A TWI382666B (zh) 2009-06-04 2009-06-04 用於電感性負載之停滯時間偵測電路及其調變電路
US12/792,741 US8258842B2 (en) 2009-06-04 2010-06-03 Dead-time detecting circuit for inductive load and modulation circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098118555A TWI382666B (zh) 2009-06-04 2009-06-04 用於電感性負載之停滯時間偵測電路及其調變電路

Publications (2)

Publication Number Publication Date
TW201044790A TW201044790A (en) 2010-12-16
TWI382666B true TWI382666B (zh) 2013-01-11

Family

ID=43300285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118555A TWI382666B (zh) 2009-06-04 2009-06-04 用於電感性負載之停滯時間偵測電路及其調變電路

Country Status (2)

Country Link
US (1) US8258842B2 (zh)
TW (1) TWI382666B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153388A (ja) * 2012-01-26 2013-08-08 Denso Corp デッドタイム生成回路および負荷駆動装置
CN103326696B (zh) * 2013-06-20 2016-08-10 中国科学院空间科学与应用研究中心 一种超宽带脉冲发生器
KR102247548B1 (ko) 2014-08-04 2021-05-04 삼성전자주식회사 전압 변환기 및 전압 변환기의 전압 변환 방법
CN106169092B (zh) * 2016-07-08 2023-04-28 浙江悦和科技有限公司 一种rfid标签芯片中的射频调制电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294954B1 (en) * 1999-09-23 2001-09-25 Audiologic, Incorporated Adaptive dead time control for switching circuits

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2232199C (en) * 1997-04-22 2000-02-22 Kabushiki Kaisha Toshiba Power converter with voltage drive switching element
US7391194B2 (en) * 2004-02-20 2008-06-24 International Rectifier Corporation Apparatus and method for minimizing power loss associated with dead time
US7098640B2 (en) * 2004-07-06 2006-08-29 International Rectifier Corporation Method and apparatus for intelligently setting dead time
JP4581574B2 (ja) * 2004-09-08 2010-11-17 株式会社ジェイテクト モータ制御装置及び電動パワーステアリング装置
TWI392203B (zh) * 2009-07-16 2013-04-01 Princeton Technology Corp 具有縮短停滯時間之電源轉換驅動電路及系統

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294954B1 (en) * 1999-09-23 2001-09-25 Audiologic, Incorporated Adaptive dead time control for switching circuits

Also Published As

Publication number Publication date
TW201044790A (en) 2010-12-16
US20100308869A1 (en) 2010-12-09
US8258842B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
TWI392203B (zh) 具有縮短停滯時間之電源轉換驅動電路及系統
JP3614156B2 (ja) 電源回路
US8040116B2 (en) Automatically configurable dual regulator type circuits and methods
US20150162819A1 (en) Short protection circuit for power switch and associated protection method
US8643993B2 (en) Short-circuit detection circuit and short-circuit detection method
US7705638B2 (en) Switching control circuit with reduced dead time
US20110181339A1 (en) Level shift circuit
US9705502B2 (en) Power switch control between USB and wireless power system
US10411691B2 (en) Semiconductor device driving circuit
US9024660B2 (en) Driving circuit with zero current shutdown and a driving method thereof
JP3637904B2 (ja) 電源回路
TWI382666B (zh) 用於電感性負載之停滯時間偵測電路及其調變電路
US20110057633A1 (en) Load driving circuit
JP2003115752A (ja) レベルシフト回路
US8917065B2 (en) Photocoupler output signal receiving circuit
JP2012175804A (ja) 地絡保護回路及びこれを用いたスイッチ駆動装置
JP2012080380A (ja) 半導体集積回路
US11342837B2 (en) Short-circuit determination device and switching power supply device
JP6852778B2 (ja) 負荷駆動回路
US10004118B1 (en) LED control circuit and method therefor
US11595039B2 (en) Power switching circuit and corresponding method of operation
JP2009060226A (ja) 半導体装置
US20110018514A1 (en) Dual-mode buck switching regulator and control circuit therefor
US20090251193A1 (en) Level shifter and circuit using the same
CN214380648U (zh) 一种直流启动电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees