JP2004215002A - 負荷駆動回路 - Google Patents
負荷駆動回路 Download PDFInfo
- Publication number
- JP2004215002A JP2004215002A JP2003000055A JP2003000055A JP2004215002A JP 2004215002 A JP2004215002 A JP 2004215002A JP 2003000055 A JP2003000055 A JP 2003000055A JP 2003000055 A JP2003000055 A JP 2003000055A JP 2004215002 A JP2004215002 A JP 2004215002A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- transistor
- gate
- drive circuit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y02E60/12—
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Battery Electrode And Active Subsutance (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
Abstract
【解決手段】本発明の負荷駆動回路10によれば、上段側のFET21のゲート・ソース間に接続した第1トランジスタTr1が、下段側のFET22のオン動作と回生電流の有無とに連動して作動するように構成したので、下段側のFET22が通電状態のときには、上段側のFET21が確実にオフし、貫通電流の発生を防ぐことができる。しかも、第1トランジスタTr1がオンしたときには、上段側のFET21のゲート・ソース間の電荷が強制放電されるので、従来のものに比べて上段側のFET21を迅速にオフすることができる。これにより、両FET21,22のオン・オフの切り替わり時間が短縮され、ブラシレスモータ50に安定した給電を行うことができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、直流電源の正負の電力間に1対のFETをプッシュプル接続して備えた負荷駆動回路に関する。
【0002】
【従来の技術】
この種の負荷駆動回路では、プッシュプル接続された各FETのゲートに駆動信号を付与して、一方のFETのみがオンした状態と、他方のFETのみがオンした状態とに交互に切り替え、負荷に流す電流を押し引き(プッシュプル)する。ここで、FETのゲート・ソース間の寄生した又は外付けされたコンデンサ成分により、駆動信号に対するFETの動作が遅れ、1対のFETが同時にオンして貫通電流が流れることが懸念される。その対策を講じた従来の負荷駆動回路として、両FETが共にオフするデッドタイムを設けるために、マイコンにより駆動信号を調整したり、FETのゲートに遅延回路を接続したものが知られている(例えば特許文献1参照)。
【0003】
【特許文献1】
特開平11−317653号公報(段落[0022]〜[0026])
【0004】
【発明が解決しようとする課題】
しかしながら、上述した従来の負荷駆動回路では、両FETを共に確実にオフするためにはデッドタイムを所定値以上に長くする必要があり、そのデッドタイムが長いと効率が下がり、負荷駆動回路から負荷(例えば、モータ)に流す電流に歪みが生じる。
【0005】
本発明は、上記事情に鑑みてなされたもので、貫通電流を防止しかつ、負荷への通電状態を安定させることが可能な負荷駆動回路の提供を目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するためになされた請求項1の発明に係る負荷駆動回路は、直流電源の正負の電極間に第1及び第2のFETをプッシュプル接続し、それら第1及び第2のFETに共通接続された負荷に通電を行う負荷駆動回路であって、第1のFETのゲート・ソース間に接続された駆動補助用スイッチ素子と、第2のFETのゲートに印加される駆動電圧又は、第2のFETに流れる電流の何れか一方に起因して駆動補助用スイッチ素子をオンするサブ駆動回路とを設けたところに特徴を有する。
【0007】
請求項2の発明は、請求項1に記載の負荷駆動回路において、駆動補助用スイッチ素子は、バイポーラ型の第1トランジスタで構成され、サブ駆動回路は、バイポーラ型の第2トランジスタと分圧回路とを備えてなり、第2トランジスタのベースは、第2のFETのゲートに接続され、分圧回路は、第2トランジスタを途中に備えると共に、バイポーラ型の第2トランジスタがオンしたときに、第1のFETのゲートとグランドとの間の電位差を分圧してバイポーラ型の第1トランジスタのベースに付与するように構成したところに特徴を有する。
【0008】
請求項3の発明は、請求項1又は2に記載の負荷駆動回路において、駆動補助用スイッチ素子は、バイポーラ型の第1トランジスタで構成されると共に、第1及び第2のFETは、MOS型NチャンネルのFETで構成され、サブ駆動回路は、コンパレータと分圧回路とを備えてなり、コンパレータは、第2のFETの寄生ダイオードに流れる電流が、所定の基準電流を超えたときに、出力電圧がローレベルになる一方、超えなかったときに、出力電圧がハイレベルになり、分圧回路は、コンパレータの出力電圧がローレベルのときに、第1のFETのゲートとコンパレータの出力端子との間の電位差を分圧して第1トランジスタのベースに付与するように構成したところに特徴を有する。
【0009】
請求項4の発明は、請求項1に記載の負荷駆動回路において、駆動補助用スイッチ素子は、バイポーラ型の第1トランジスタで構成されると共に、第1及び第2のFETは、MOS型NチャンネルのFETで構成され、サブ駆動回路は、コンパレータと分圧回路とバイポーラ型の第2トランジスタとを備えてなり、コンパレータは、第2のFETの寄生ダイオードに流れる電流が、所定の基準電流を超えたときに、出力電圧がローレベルになる一方、超えなかったときに、出力電圧がハイレベルになり、第2トランジスタは、コンパレータの出力端子とグランドとの間に設けられてベースが第2のFETのゲートに接続され、分圧回路は、一端が第1のFETのゲートに接続されると共に、他端がコンパレータ及び第2トランジスタの共通接続部に接続され、第2トランジスタがオンしたとき又はコンパレータの出力電圧がローレベルのときに、分圧回路の両端間の電位差を分圧して第1トランジスタのベースに付与するように構成したところに特徴を有する。
【0010】
請求項5の発明は、請求項1乃至4の何れかに記載の負荷駆動回路において、第1及び第2のFETをプッシュプル接続してなる回路を複数並列接続して備え、負荷としてのブラシレスモータの各コイルに通電可能なモータ駆動回路であるところに特徴を有する。
【0011】
【発明の作用及び効果】
<請求項1の発明>
請求項1の負荷駆動回路では、第1及び第2のFETのオン・オフが切り替わる際に、サブ駆動回路が、第2のFETに印加された駆動電圧又は、第2のFETに流れた電流に起因して駆動補助用スイッチ素子をオンする。これにより、第1のFETのゲート・ソース間が導通状態になり、そのゲート・ソース間のコンデンサ成分に蓄えられた電荷が強制放電され、第1のFETがオフ状態になる。従って、本発明によれば、第1及び第2のFETが同時にオン状態になることが防がれ、貫通電流の防止を図ることができる。また、第1のFETのゲート・ソース間の電荷を強制放電するので、従来のものに比べて第1のFETが迅速にオフする。これにより、第1及び第2のFETのオン・オフの切り替わり時間が従来のデッドタイムを設けたものより短縮され、安定した電力供給を行うことができる。
【0012】
<請求項2の発明>
請求項2の負荷駆動回路では、第2のFETに駆動電圧が印加されると、第2トランジスタがオンし、第1のFETのゲート電圧が分圧回路にて分圧されて第1トランジスタに付与される。これにより、第1トランジスタがオンして第1のFETにおけるゲート・ソース間の蓄えられた電荷が強制放電される。つまり、第2のFETのオン動作に連動して、第1のFETが確実にオフし、貫通電流の発生を防ぐことができる。
【0013】
<請求項3の発明>
請求項3の負荷駆動回路では、第2のFETの寄生ダイオードに基準電流を超えた電流が流れた場合に、サブ駆動回路に備えたコンパレータの出力電圧がローレベルになる。このとき、第1のFETのゲートに駆動電圧が付与されると、その駆動電圧とコンパレータの出力電圧との電位差が分圧回路にて分圧されて第1トランジスタに付与される。これにより、第1トランジスタがオンして第1のFETにおけるゲート・ソース間の蓄えられた電荷が強制放電される。従って、寄生ダイオードが通電状態になっている間は、第1のFETがオフ状態に保持され、貫通電流の発生を防ぐことができる。
【0014】
<請求項4の発明>
請求項4の負荷駆動回路では、第2のFETに駆動電圧が印加されると、第2トランジスタがオンし、第1のFETのゲート電圧が分圧回路にて分圧されて第1トランジスタに付与される。これにより、第1トランジスタがオンして第1のFETにおけるゲート・ソース間の蓄えられた電荷が強制放電され、第1のFETが確実にオフする。また、第2のFETの寄生ダイオードに基準電流を超えた電流が流れた場合には、サブ駆動回路に備えたコンパレータの出力電圧がローレベルになる。このとき、第1のFETのゲートに駆動電圧が付与されると、その駆動電圧とコンパレータの出力電圧との電位差が分圧回路にて分圧されて第1トランジスタに付与される。これにより、第1トランジスタがオンして第1のFETにおけるゲート・ソース間の蓄えられた電荷が強制放電され、第1のFETがオフ状態に保持される。以上により、貫通電流の発生を防ぐことができる。
【0015】
<請求項5の発明>
請求項5の構成では、本発明に係る負荷駆動回路によってブラシレスモータを駆動することができるので、従来のデッドタイムを設けたものより歪みが少ない電流をブラシレスモータに流すことができ、ブラシレスモータを安定して駆動することが可能になる。
【0016】
【発明の実施の形態】
以下、本発明の一実施形態を図1及び図2に基づいて説明する。
図1に示した本実施形態の負荷駆動回路10は、三相のブラシレスモータ50を駆動するためのものであって、FETの三相ブリッジ回路となっている。具体的には、並列接続された3つの給電ライン12,12,12が、直流電源11の正極11Aと負極11Bとの間に接続され、各給電ライン12の途中には、1対のFET21,22がプッシュプル接続されている。これらFET21,22は、共にMOS型NチャンネルのFETであり、上段側(正極11A側)のFET21のソースと下段側(負極11B側)のFET22のドレインとが接続され、両FET21,22の共通接続部から延びた出力ライン13が、ブラシレスモータ50の各コイルに接続されている。また、D1,D2は、各FET21,22の寄生ダイオードである。
【0017】
なお、本実施形態では、上段側のFET21が本発明に係る「第1のFET」に相当し、下段側のFET22が本発明に係る「第2のFET」に相当する。また、この負荷駆動回路10では、直流電源11の負極11Bがグランドになっている。さらに、給電ライン12に付随した後述の回路は、3つの給電ライン12の間で全て同じ構成になっているが、図1には代表的に1つの給電ライン12に付随した回路のみの全体が示されている。
【0018】
各FET21,22のゲートは、ドライバIC14における別々の出力端子に接続されている。そして、ドライバIC14の出力を所定の上側基準電圧以上にすることで、各FET21,22のゲートに本発明に係る「駆動電圧」が印加され、各FET21,22がオンする(即ち、FETのドレイン・ソース間が通電状態になる)。また、ドライバIC14の出力電圧を所定の下側基準電圧以下にすることで、FET21,22がオフする。ここで、駆動電圧の印加の有無からなる信号をドライバIC14からFET21,22に付与される駆動信号とすると、各給電ライン12のFET21,22に付与される駆動信号は、図2に示すように互いに反転した関係になっている。
【0019】
さて、上段側のFET21のゲート・ソース間には、本発明に係る「駆動補助用スイッチ素子」としての第1トランジスタTr1が接続されている。詳細には、第1トランジスタTr1は、PNP型のバイポーラトランジスタであり、エミッタがFET21のゲートに接続され、コレクタがFET21のソースに接続されている。
【0020】
図1において、24は分圧回路であって、その一端が上段側のFET21のゲートに接続される一方、他端が1対のスイッチ回路24A,24Bに共通接続されている。
【0021】
分圧回路24のうちスイッチ回路24A,24Bとの接続点とFET21のゲートとの接続点との間には、抵抗R1,R2が直列接続され、それら抵抗R1,R2の共通接続部に第1トランジスタTr1のベースが接続されている。
【0022】
一方のスイッチ回路24Aの端部は、グランドに接続され、そのスイッチ回路24Aの途中には、第1ダイオードD3と第2トランジスタTr2とが接続されている。第1ダイオードD3は、カソードをグランド側に配して接続されている。また、第2トランジスタTr2は、NPN型のバイポーラトランジスタであり、コレクタが第1ダイオードD3のカソードに接続され、エミッタがグランドに接続され、ベースが下段側のFET22のゲートに接続されている。そして、下段側のFET22のゲートに印加された駆動電圧によって第2トランジスタTr2がオンする。
【0023】
他方のスイッチ回路24Bの端部は、コンパレータCMP1の出力端子に接続され、そのスイッチ回路24Bの途中には、第2ダイオードD4が設けられている。第2ダイオードD4は、カソードがコンパレータCMP1に接続されている。コンパレータCMP1は、下段側のFET22における寄生ダイオードD2に流れる電流と基準電流Icとを比較し、その比較結果に応じて出力電圧をハイレベルかローレベルに切り替える。
【0024】
詳細には、給電ライン12のうち下段側のFET22より負極11B側には抵抗R3が直列接続され、寄生ダイオードD2に流れる電流に比例して変動する抵抗R3の両端の電位差を、コンパレータCMP1に取り込んでいる。ここで、例えば、寄生ダイオードD2のアノードからカソードに流れる電流の向きが正方向とされ、コンパレータCMP1は、寄生ダイオードD2に流れた正方向の電流によって抵抗R3の両端に生じた電位差が、基準電圧より大きい場合に出力電圧をローレベルとし、小さい場合にハイレベルにする。これにより、コンパレータCMP1は、寄生ダイオードD2に流れた電流が基準電流値Ic以上か否かを検出することができ、基準電流値Ic以上であった場合には出力をローレベルにする一方、基準電流値Icより小さい場合(電流が負方向に流れた場合も含む)に、出力をハイレベルにする。
【0025】
なお、ドライバIC14と各FET21,22のゲートとを接続するラインには、例えば、減流素子としての抵抗R4,R5が設けられ、第1トランジスタTr1のベースとFET21のゲートとの間には回路保護用のツェナーダイオードDZ1が設けられている。
【0026】
次に、上記構成からなる本実施形態の負荷駆動回路10の動作を説明する。
負荷駆動回路10を作動させると、ドライバIC14からFET21,22に、図2に示した駆動信号が付与される。ここで、図2には、3つの給電ライン12のうちの代表して一の給電ライン12に対するFET21,22への駆動信号を示してあり、これらFET21,22への駆動信号は、オン(高電位の状態)とオフ(低電位の状態)とが互いに反転した関係になっている。
【0027】
また、図示しないが、一の給電ライン12における上段側のFET21の駆動信号がオンしたときには、他の給電ライン12における下段側のFET22の駆動信号もオンする。これにより一の給電ライン12における上段側のFET21からブラシレスモータ50のコイル、そして、他の給電ライン12における下段側のFET22に電流が流れる。
【0028】
さらに、各FET21,22がオンからオフに切り替わる際には、ブラシレスモータ50のコイルに生じた逆起電力により、他の給電ライン12における下段側のFET22の寄生ダイオードD2からブラシレスモータ50のコイル、そして、一の給電ライン12における上段側のFET21の寄生ダイオードD1へと電流が流れる。なお、本実施形態では、逆起電力によって生じる電流(以下、「回生電流」という)により直流電源11の回生を図っている。
【0029】
さて、本実施形態の負荷駆動回路10では、下段側のFET22(寄生ダイオードD2を含む)が通電状態になる際には、上段側のFET21が確実にオフされ、貫通電流の発生が防がれている。これを場合分けして以下に説明する。
【0030】
各給電ライン12における上段側のFET21の駆動信号がオンからオフに切り替わりかつ、下段側のFET22の駆動信号がオフからオンに切り替わる場合(図2のS1参照)に関しては以下のようである。即ち、下段側のFET22への駆動信号のオンになると、第2トランジスタTr2がオンし、分圧回路24に接続された第1ダイオードD3がオンする。このとき、下段側のFET22に直列接続した抵抗R3には、基準電流値Ic以上の電流が流れていないので、コンパレータCMP1の出力がハイレベルになり、分圧回路24に接続された第2ダイオードD4はオフしている。従って、分圧回路24は、上段側のFET21のゲートとグランドとの間の電位差を分圧して第1トランジスタTr1のベースに付与し、第1トランジスタTr1がオンする。これにより、上段側のFET21のゲート・ソース間に保持された電荷が強制放電され、ゲート・ソース電圧がスレッシュレベルより下がり、上段側のFET21がオフする。つまり、下段側のFET22のオンに連動して、上段側のFET21がオフする。
【0031】
上段側のFET21の駆動信号がオフからオンに切り替わりかつ、下段側のFET22の駆動信号がオンからオフに切り替わる場合(図2のS2参照)に関しては以下のようである。即ち、下段側のFET22がオンからオフに切り替わると、下段側のFET22の寄生ダイオードD2に基準電流値Ic以上の回生電流が流れ、これにより、コンパレータCMP1の出力がローレベルになる。そして、回生電流が流れている間に、上段側のFET21への駆動電圧がオンした場合には、その駆動電圧とコンパレータCMP1の出力電圧(ローレベル)との間の電位差により、第2ダイオードD4がオンする。このとき、下段側のFET22のゲートへの駆動信号はオフになるので、第2トランジスタTr2がオフし、第1ダイオードD3はオフしている。
【0032】
従って、分圧回路24は、駆動電圧とコンパレータCMP1の出力電圧(ローレベル)との電位差を分圧して第1トランジスタTr1のベースに付与し、第1トランジスタTr1がオンする。これにより、上段側のFET21のゲート・ソース間に保持された電荷が強制放電され、ゲート・ソース電圧がスレッシュレベルより下がり、上段側のFET21がオフする。また、その後、回生電流が流れなくなったときには、コンパレータCMP1の出力がハイレベルになり、第1トランジスタTr1がオフして上段側のFET21がオンする。つまり、下段側のFET22の寄生ダイオードに回生電流が流れている間のみ上段側のFET21が確実にオフ状態に保持される。
【0033】
このように本実施形態の負荷駆動回路10によれば、上段側のFET21のゲート・ソース間に接続した第1トランジスタTr1が、下段側のFET22のオン動作と回生電流の有無とに連動して作動するように構成したので、下段側のFET22が通電状態のときには、上段側のFET21が確実にオフし、貫通電流の発生を防ぐことができる。しかも、第1トランジスタTr1がオンしたときには、上段側のFET21のゲート・ソース間の電荷が強制放電されるので、従来のものに比べて上段側のFET21を迅速にオフすることができる。これにより、両FET21,22のオン・オフの切り替わり時間が従来のデッドタイムを設けたものより短縮され、ブラシレスモータ50に安定した給電を行うことができる。
【0034】
<他の実施形態>
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)前記実施形態では、ブラシレスモータの駆動回路に本発明を適用したものを例示したが、本発明は、1対のFETをプッシュプル接続して備えた負荷駆動回路であれば、モータ駆動回路に限定されない。
【0035】
(2)前記実施形態では、MOS型FETを備えた負荷駆動回路を例示したが、接合型FETを備えた負荷駆動回路に本発明を適用してもよい。
【0036】
【図面の簡単な説明】
【図1】本発明の一実施形態に係る負荷駆動回路の回路図
【図2】(A)上段側のFETに付与する駆動信号のタイミングチャート
(B)下段側のFETに付与する駆動信号のタイミングチャート
【符号の説明】
10…負荷駆動回路
11…直流電源
11A…正極
11B…負極
21,22…FET
24…分圧回路
50…ブラシレスモータ
CMP1…コンパレータ
D1…寄生ダイオード
D2…寄生ダイオード
Claims (5)
- 直流電源の正負の電極間に第1及び第2のFETをプッシュプル接続し、それら第1及び第2のFETに共通接続された負荷に通電を行う負荷駆動回路であって、
前記第1のFETのゲート・ソース間に接続された駆動補助用スイッチ素子と、
前記第2のFETのゲートに印加される駆動電圧又は、前記第2のFETに流れる電流の何れか一方に起因して前記駆動補助用スイッチ素子をオンするサブ駆動回路とを設けたことを特徴とする負荷駆動回路。 - 前記駆動補助用スイッチ素子は、バイポーラ型の第1トランジスタで構成され、
前記サブ駆動回路は、バイポーラ型の第2トランジスタと分圧回路とを備えてなり、前記第2トランジスタのベースは、前記第2のFETのゲートに接続され、前記分圧回路は、前記第2トランジスタを途中に備えると共に、前記バイポーラ型の第2トランジスタがオンしたときに、前記第1のFETのゲートとグランドとの間の電位差を分圧して前記バイポーラ型の第1トランジスタのベースに付与するように構成したことを特徴とする請求項1に記載の負荷駆動回路。 - 前記駆動補助用スイッチ素子は、バイポーラ型の第1トランジスタで構成されると共に、前記第1及び第2のFETは、MOS型NチャンネルのFETで構成され、
前記サブ駆動回路は、コンパレータと分圧回路とを備えてなり、
前記コンパレータは、前記第2のFETの寄生ダイオードに流れる電流が、所定の基準電流を超えたときに、出力電圧がローレベルになる一方、超えなかったときに、出力電圧がハイレベルになり、
前記分圧回路は、前記コンパレータの出力電圧がローレベルのときに、前記第1のFETのゲートと前記コンパレータの出力端子との間の電位差を分圧して前記第1トランジスタのベースに付与するように構成したことを特徴とする請求項1又は2に記載の負荷駆動回路。 - 前記駆動補助用スイッチ素子は、バイポーラ型の第1トランジスタで構成されると共に、前記第1及び第2のFETは、MOS型NチャンネルのFETで構成され、
前記サブ駆動回路は、コンパレータと分圧回路とバイポーラ型の第2トランジスタとを備えてなり、
前記コンパレータは、前記第2のFETの寄生ダイオードに流れる電流が、所定の基準電流を超えたときに、出力電圧がローレベルになる一方、超えなかったときに、出力電圧がハイレベルになり、
前記第2トランジスタは、前記コンパレータの出力端子とグランドとの間に設けられてベースが前記第2のFETのゲートに接続され、
前記分圧回路は、一端が前記第1のFETのゲートに接続されると共に、他端が前記コンパレータ及び前記第2トランジスタの共通接続部に接続され、前記第2トランジスタがオンしたとき又は前記コンパレータの出力電圧がローレベルのときに、前記分圧回路の両端間の電位差を分圧して前記第1トランジスタのベースに付与するように構成したことを特徴とする請求項1に記載の負荷駆動回路。 - 前記第1及び第2のFETをプッシュプル接続してなる回路を複数並列接続して備え、前記負荷としてのブラシレスモータの各コイルに通電可能なモータ駆動回路であることを特徴とする請求項1乃至4の何れかに記載の負荷駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003000055A JP4336941B2 (ja) | 2003-01-06 | 2003-01-06 | 負荷駆動回路 |
CNB2003801085191A CN100413125C (zh) | 2003-01-06 | 2003-12-22 | 锂二次电池正极用材料及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003000055A JP4336941B2 (ja) | 2003-01-06 | 2003-01-06 | 負荷駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004215002A true JP2004215002A (ja) | 2004-07-29 |
JP4336941B2 JP4336941B2 (ja) | 2009-09-30 |
Family
ID=32818499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003000055A Expired - Fee Related JP4336941B2 (ja) | 2003-01-06 | 2003-01-06 | 負荷駆動回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4336941B2 (ja) |
CN (1) | CN100413125C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100807293B1 (ko) | 2007-04-27 | 2008-02-28 | 하병길 | Bldc 모터장치 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070298512A1 (en) | 2005-04-13 | 2007-12-27 | Lg Chem, Ltd. | Material for lithium secondary battery of high performance |
US20080032196A1 (en) | 2005-04-13 | 2008-02-07 | Lg Chem, Ltd. | Method of preparing material for lithium secondary battery of high performance |
US20070292761A1 (en) | 2005-04-13 | 2007-12-20 | Lg Chem, Ltd. | Material for lithium secondary battery of high performance |
WO2011105361A1 (ja) * | 2010-02-23 | 2011-09-01 | 戸田工業株式会社 | 正極活物質前駆体粒子粉末及び正極活物質粒子粉末、並びに非水電解質二次電池 |
CN103682309B (zh) * | 2013-12-02 | 2016-09-21 | 厦门钨业股份有限公司 | 锂离子电池正极活性材料的制备方法 |
CN103682310B (zh) * | 2013-12-02 | 2017-01-11 | 厦门钨业股份有限公司 | 锂离子电池正极活性材料的制备方法 |
PL3204973T3 (pl) | 2014-10-08 | 2019-09-30 | Umicore | Materiał katodowy zawierający zanieczyszczenia o korzystnej morfologii i sposób wytwarzania z węglanu metalu zawierającego zanieczyszczenia |
US11374222B2 (en) | 2015-03-20 | 2022-06-28 | Sekisui Chemical Co., Ltd. | Composition for lithium secondary battery electrodes |
CN108028387B (zh) | 2016-04-01 | 2022-06-28 | 积水化学工业株式会社 | 锂二次电池电极用组合物 |
CN107275636A (zh) * | 2017-07-10 | 2017-10-20 | 东北大学 | 一种钠离子电池正极材料Na0.7Li0.3Mn0.75O2的制备方法 |
TWI718398B (zh) * | 2017-08-02 | 2021-02-11 | 日商Jx金屬股份有限公司 | 自鋰離子二次電池廢料回收鋰之方法 |
CN108929956B (zh) * | 2018-07-11 | 2019-11-22 | 方嘉城 | 一种废弃磷酸铁锂中间料的处理方法 |
CN111434617B (zh) * | 2019-12-27 | 2022-05-27 | 蜂巢能源科技有限公司 | 铝包覆前驱体及其制备方法和应用 |
CN112250091A (zh) * | 2020-10-30 | 2021-01-22 | 浙江帕瓦新能源股份有限公司 | 一种高镍三元前驱体、正极材料以及制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04253418A (ja) * | 1991-01-29 | 1992-09-09 | Nec Corp | 半導体装置 |
JPH088705A (ja) * | 1993-06-15 | 1996-01-12 | Texas Instr Deutschland Gmbh | Mos電界効果トランジスタのプッシュプルステージを制御するための回路アセンブリ |
JP2002160654A (ja) * | 2000-11-24 | 2002-06-04 | Toyoda Mach Works Ltd | 電動パワーステアリング制御装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05343066A (ja) * | 1992-06-09 | 1993-12-24 | Mitsui Mining & Smelting Co Ltd | リチウム二次電池用正極活物質 |
JPH11154512A (ja) * | 1997-11-21 | 1999-06-08 | Asahi Chem Ind Co Ltd | 非水電解質二次電池 |
US6579475B2 (en) * | 1999-12-10 | 2003-06-17 | Fmc Corporation | Lithium cobalt oxides and methods of making same |
-
2003
- 2003-01-06 JP JP2003000055A patent/JP4336941B2/ja not_active Expired - Fee Related
- 2003-12-22 CN CNB2003801085191A patent/CN100413125C/zh not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04253418A (ja) * | 1991-01-29 | 1992-09-09 | Nec Corp | 半導体装置 |
JPH088705A (ja) * | 1993-06-15 | 1996-01-12 | Texas Instr Deutschland Gmbh | Mos電界効果トランジスタのプッシュプルステージを制御するための回路アセンブリ |
JP2002160654A (ja) * | 2000-11-24 | 2002-06-04 | Toyoda Mach Works Ltd | 電動パワーステアリング制御装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100807293B1 (ko) | 2007-04-27 | 2008-02-28 | 하병길 | Bldc 모터장치 |
WO2008133426A1 (en) * | 2007-04-27 | 2008-11-06 | Creation & Motor Industries, Ltd. | Brushless motor apparatus |
US8143830B2 (en) | 2007-04-27 | 2012-03-27 | Creation & Motor Industries, Ltd. | Brushless motor apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN100413125C (zh) | 2008-08-20 |
JP4336941B2 (ja) | 2009-09-30 |
CN1735986A (zh) | 2006-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7592831B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
JP4113436B2 (ja) | ゲートドライブ装置 | |
US8040162B2 (en) | Switch matrix drive circuit for a power element | |
US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
JP2004215002A (ja) | 負荷駆動回路 | |
JP2006314154A (ja) | 電力変換器 | |
JP2003235244A (ja) | Pfm制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路 | |
US7456658B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
JP2642912B2 (ja) | 電子的スイッチのスイッチング用レベルシフタを有する集積形制御回路 | |
JP4070654B2 (ja) | 半導体集積回路装置 | |
JP2002208849A (ja) | 誘導性負荷駆動回路 | |
JP7512910B2 (ja) | 逆接続保護回路 | |
US8829842B2 (en) | Control circuit for an electric fan for motor vehicles | |
CN113890526A (zh) | 驱动器电路、对应的设备及操作方法 | |
JP5405299B2 (ja) | 電力消費装置を制御するための回路配置および方法 | |
AU2006219967A1 (en) | Transistor arrangement for rectifier and inverter | |
WO2007015520A1 (ja) | 電源装置 | |
JP2004309254A (ja) | 電圧検出回路 | |
JP2004159424A (ja) | インバータ | |
JP3405241B2 (ja) | 電源装置 | |
US20010026170A1 (en) | Electronic circuit provided with a digital driver for driving a capacitive load | |
JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
JP2002528938A (ja) | 少なくとも1つのハイサイド半導体スイッチを有する電力出力段のための誤極性保護回路 | |
JP2007318873A (ja) | Pwmモータ駆動回路 | |
JP2009171552A (ja) | 半導体出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090616 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |