JPH04253418A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04253418A JPH04253418A JP3028075A JP2807591A JPH04253418A JP H04253418 A JPH04253418 A JP H04253418A JP 3028075 A JP3028075 A JP 3028075A JP 2807591 A JP2807591 A JP 2807591A JP H04253418 A JPH04253418 A JP H04253418A
- Authority
- JP
- Japan
- Prior art keywords
- output transistor
- transistor
- gate
- output
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000000295 complement effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
、ＭＯＳトランジスタを使用したプッシュプル出力回路
に関する。
、ＭＯＳトランジスタを使用したプッシュプル出力回路
に関する。
【０００２】
【従来の技術】従来この種の出力回路は、図３に示すよ
うに、出力トランジスタ１，出力トランジスタ２が電源
ＶＤＤと接地との間に直列に接続され、これらの出力し
た１，２を操作するゲートドライブ回路５，６が、出力
トランジスタ１，２のゲートに直接接続されている。し
たがってゲートドライブ回路５，６のコントロール信号
Ｇ１，Ｇ２のみが出力トランジスタ１，２のゲートを操
作していた。
うに、出力トランジスタ１，出力トランジスタ２が電源
ＶＤＤと接地との間に直列に接続され、これらの出力し
た１，２を操作するゲートドライブ回路５，６が、出力
トランジスタ１，２のゲートに直接接続されている。し
たがってゲートドライブ回路５，６のコントロール信号
Ｇ１，Ｇ２のみが出力トランジスタ１，２のゲートを操
作していた。
【０００３】実際に使用する際には、トランジスタ７，
８が電源ＶＤＤと接地との間に接続され、Ｈ型ブリッジ
として使用される。その際、トランジスタ１，２を流れ
る電流Ｉ１，Ｉ２は、図４に示される波形となり、トラ
ンジスタ１がオフからオン、トランジスタ２かオンから
オフの状態の時に貫通電流が流れる。
８が電源ＶＤＤと接地との間に接続され、Ｈ型ブリッジ
として使用される。その際、トランジスタ１，２を流れ
る電流Ｉ１，Ｉ２は、図４に示される波形となり、トラ
ンジスタ１がオフからオン、トランジスタ２かオンから
オフの状態の時に貫通電流が流れる。
【０００４】
【発明が解決しようとする課題】上述した従来の出力回
路では、出力トランジスタ１と出力トランジスタ２が出
力トランジスタ１，２の切換時にオンしているので電源
ＶＤＤから接地へ貫通電流が流れるという欠点があった
。
路では、出力トランジスタ１と出力トランジスタ２が出
力トランジスタ１，２の切換時にオンしているので電源
ＶＤＤから接地へ貫通電流が流れるという欠点があった
。
【０００５】
【課題を解決するための手段】本願第１発明の要旨は、
電源と接地との間に接続されたＮチャンネル型第１出力
トランジスタとＮチャンネル型第２出力トランジスタと
の直列回路と、第１出力トランジスタをオン／オフ制御
する第１ゲートドライブ回路と、第２出力トランジスタ
を第１出力トランジスタに対して相補的にオン／オフ制
御する第２ゲートドライブ回路とを備えた半導体装置に
おいて、上記第１出力トランジスタのゲートと接地との
間に設けられゲートを第２出力トランジスタのゲートに
接続されたＮチャンネル型第１ゲート操作トランジスタ
と、上記第２出力トランジスタのゲートと接地との間に
設けられゲートを第１出力トランジスタのゲートに接続
されたＮチャンネル型第２ゲート操作トランジスタとを
備えたことであり、第２発明の要旨は、電源と接地との
間に接続されたＮチャンネル型第１出力トランジスタと
Ｎチャンネル型第２出力トランジスタとの直列回路と、
第１出力トランジスタをオン／オフ制御する第１ゲート
ドライブ回路と、第２出力トランジスタを第１出力トラ
ンジスタに対して相補的にオン／オフ制御する第２ゲー
トドライブ回路とを備えた半導体装置において、上記第
２出力トランジスタのゲートと接地との間に設けられゲ
ートを第１出力トランジスタのゲートに接続されたＮチ
ャンネル型ゲート操作トランジスタを備えたことである
。
電源と接地との間に接続されたＮチャンネル型第１出力
トランジスタとＮチャンネル型第２出力トランジスタと
の直列回路と、第１出力トランジスタをオン／オフ制御
する第１ゲートドライブ回路と、第２出力トランジスタ
を第１出力トランジスタに対して相補的にオン／オフ制
御する第２ゲートドライブ回路とを備えた半導体装置に
おいて、上記第１出力トランジスタのゲートと接地との
間に設けられゲートを第２出力トランジスタのゲートに
接続されたＮチャンネル型第１ゲート操作トランジスタ
と、上記第２出力トランジスタのゲートと接地との間に
設けられゲートを第１出力トランジスタのゲートに接続
されたＮチャンネル型第２ゲート操作トランジスタとを
備えたことであり、第２発明の要旨は、電源と接地との
間に接続されたＮチャンネル型第１出力トランジスタと
Ｎチャンネル型第２出力トランジスタとの直列回路と、
第１出力トランジスタをオン／オフ制御する第１ゲート
ドライブ回路と、第２出力トランジスタを第１出力トラ
ンジスタに対して相補的にオン／オフ制御する第２ゲー
トドライブ回路とを備えた半導体装置において、上記第
２出力トランジスタのゲートと接地との間に設けられゲ
ートを第１出力トランジスタのゲートに接続されたＮチ
ャンネル型ゲート操作トランジスタを備えたことである
。
【０００６】
【発明の作用】上記構成に係る半導体装置は、第１出力
トランジスタがオフ、第２出力トランジスタがオンの状
態から相補的にオン，オフを切り換えると、第２出力ト
ランジスタ及び第２ゲート操作トランジスタ１（請求項
１記載の半導体装置、請求項２記載の半導体装置では、
ゲート操作トランジスタ）がオフするまで第１ゲート操
作トランジスタが第１出力トランジスタをオフ状態にと
どめる。
トランジスタがオフ、第２出力トランジスタがオンの状
態から相補的にオン，オフを切り換えると、第２出力ト
ランジスタ及び第２ゲート操作トランジスタ１（請求項
１記載の半導体装置、請求項２記載の半導体装置では、
ゲート操作トランジスタ）がオフするまで第１ゲート操
作トランジスタが第１出力トランジスタをオフ状態にと
どめる。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の第１実施例を示す回路図であ
る。１，２はＮ型の出力トランジスタ、３，４はゲート
操作用のＮ型トランジスタ、５，６はゲートドライブ回
路である。
説明する。図１は本発明の第１実施例を示す回路図であ
る。１，２はＮ型の出力トランジスタ、３，４はゲート
操作用のＮ型トランジスタ、５，６はゲートドライブ回
路である。
【０００８】ゲートドライブ回路５とトランジスタ３の
ドレイン、ゲートドライブ回路６とトランジスタ４のド
レインがそれぞれ接続されており、トランジスタ３，４
によりゲートのコントロール信号Ｇ１，Ｇ２を操作する
。
ドレイン、ゲートドライブ回路６とトランジスタ４のド
レインがそれぞれ接続されており、トランジスタ３，４
によりゲートのコントロール信号Ｇ１，Ｇ２を操作する
。
【０００９】ゲートドライブ回路５のコントロール信号
Ｇ１が“０”、ゲートドライブ回路６のコントロール信
号Ｇ２が“１”に初期設定されたとすると、出力トラン
ジスタ１はオフ、出力トランジスタ２はオン、トランジ
スタ３はオン、トランジスタ４はオフとなっている。
Ｇ１が“０”、ゲートドライブ回路６のコントロール信
号Ｇ２が“１”に初期設定されたとすると、出力トラン
ジスタ１はオフ、出力トランジスタ２はオン、トランジ
スタ３はオン、トランジスタ４はオフとなっている。
【００１０】次に、ゲートドライブ回路５のコントロー
ル信号Ｇ１が“０”から“１”に、ゲートドライブ回路
６の信号Ｇ２が“１”から“０”に変化するとき、コン
トロール信号Ｇ１は、トランジスタ３がオンしているた
め“１”に変化できず、出力トランジスタ１はオフ状態
を保つ。出力トランジスタ２はコントロール信号が“１
”から“０”に変化するので、オフとなり、同時にトラ
ンジスタ３はコントロール信号Ｇ２が“０”になった時
点でオフし、出力トランジスタ１は“０”から“１”に
変化しオンとなる。
ル信号Ｇ１が“０”から“１”に、ゲートドライブ回路
６の信号Ｇ２が“１”から“０”に変化するとき、コン
トロール信号Ｇ１は、トランジスタ３がオンしているた
め“１”に変化できず、出力トランジスタ１はオフ状態
を保つ。出力トランジスタ２はコントロール信号が“１
”から“０”に変化するので、オフとなり、同時にトラ
ンジスタ３はコントロール信号Ｇ２が“０”になった時
点でオフし、出力トランジスタ１は“０”から“１”に
変化しオンとなる。
【００１１】このように、出力トランジスタ１がオンす
る前に必ず出力トランジスタ２がオフするため、出力ト
ランジスタ１，２が同時にオン状態になることがなく、
貫通電流を防ぐことが可能となる。
る前に必ず出力トランジスタ２がオフするため、出力ト
ランジスタ１，２が同時にオン状態になることがなく、
貫通電流を防ぐことが可能となる。
【００１２】また、コントロール信号Ｇ１が“１”から
“０”に、コントロール信号Ｇ２が“０”から“１”に
変化する時も同様である。
“０”に、コントロール信号Ｇ２が“０”から“１”に
変化する時も同様である。
【００１３】図２は本発明の第２実施例を示す回路図で
ある。第２実施例の場合、第１実施例の構成からトラン
ジスタ３を削除した構成である。
ある。第２実施例の場合、第１実施例の構成からトラン
ジスタ３を削除した構成である。
【００１４】トランジスタ１のソースは出力に接続され
ているが、トランジスタ２のソースは接地に接続されて
いるため、トランジスタ２はトランジスタ１に比べオフ
スピードが遅くなる。したがって、トランジスタ２のみ
のオンスピードを遅くすることにより、貫通電流を防ぐ
ことができ、トランジスタ３を削除しても実質的に貫通
電流を防止した出力回路を実現できる。
ているが、トランジスタ２のソースは接地に接続されて
いるため、トランジスタ２はトランジスタ１に比べオフ
スピードが遅くなる。したがって、トランジスタ２のみ
のオンスピードを遅くすることにより、貫通電流を防ぐ
ことができ、トランジスタ３を削除しても実質的に貫通
電流を防止した出力回路を実現できる。
【００１５】
【発明の効果】以上説明したように本発明は、出力トラ
ンジスタのゲートにゲート信号を操作するためのトラン
ジスタを接続することでソース側とシンク側のトランジ
スタの同時的なオン状態を防止できるので、電源から接
地に流れる貫通電流を防ぐことができるという効果を有
する。
ンジスタのゲートにゲート信号を操作するためのトラン
ジスタを接続することでソース側とシンク側のトランジ
スタの同時的なオン状態を防止できるので、電源から接
地に流れる貫通電流を防ぐことができるという効果を有
する。
【図１】本発明の第１実施例を示す回路図である。
【図２】本発明の第２実施例を示す回路図である。
【図３】従来例を示す回路図である。
【図４】従来例の動作を説明するための電流波形図であ
る。
る。
１ 出力トランジスタ
２ 出力トランジスタ
７ 出力トランジスタ
８ 出力トランジスタ
３ ゲート操作用トランジスタ
４ ゲート操作用トランジスタ
５ ゲートドライブ回路
６ ゲートドライブ回路
Claims (2)
- 【請求項１】 電源と接地との間に接続されたＮチャ
ンネル型第１出力トランジスタとＮチャンネル型第２出
力トランジスタとの直列回路と、第１出力トランジスタ
をオン／オフ制御する第１ゲートドライブ回路と、第２
出力トランジスタを第１出力トランジスタに対して相補
的にオン／オフ制御する第２ゲートドライブ回路とを備
えた半導体装置において、上記第１出力トランジスタの
ゲートと接地との間に設けられゲートを第２出力トラン
ジスタのゲートに接続されたＮチャンネル型第１ゲート
操作トランジスタと、上記第２出力トランジスタのゲー
トと接地との間に設けられゲートを第１出力トランジス
タのゲートに接続されたＮチャンネル型第２ゲート操作
トランジスタとを備えたことを特徴とする半導体装置。 - 【請求項２】 電源と接地との間に接続されたＮチャ
ンネル型第１出力トランジスタとＮチャンネル型第２出
力トランジスタとの直列回路と、第１出力トランジスタ
をオン／オフ制御する第１ゲートドライブ回路と、第２
出力トランジスタを第１出力トランジスタに対して相補
的にオン／オフ制御する第２ゲートドライブ回路とを備
えた半導体装置において、上記第２出力トランジスタの
ゲートと接地との間に設けられゲートを第１出力トラン
ジスタのゲートに接続されたＮチャンネル型ゲート操作
トランジスタを備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028075A JPH04253418A (ja) | 1991-01-29 | 1991-01-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028075A JPH04253418A (ja) | 1991-01-29 | 1991-01-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04253418A true JPH04253418A (ja) | 1992-09-09 |
Family
ID=12238655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028075A Pending JPH04253418A (ja) | 1991-01-29 | 1991-01-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04253418A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0634838A1 (en) * | 1993-06-15 | 1995-01-18 | Texas Instruments Deutschland Gmbh | Circuit assembly for controlling a MOS field effect transistor push-pull stage |
| JPH09121151A (ja) * | 1995-08-18 | 1997-05-06 | Samsung Electron Co Ltd | データ出力バッファ |
| JP2003283260A (ja) * | 2002-03-27 | 2003-10-03 | Kenwood Corp | 増幅回路 |
| JP2004215002A (ja) * | 2003-01-06 | 2004-07-29 | Toyoda Mach Works Ltd | 負荷駆動回路 |
| JP2006197276A (ja) * | 2005-01-14 | 2006-07-27 | Yazaki Corp | リレー駆動装置における同時オン防止回路 |
| JP2006276541A (ja) * | 2005-03-30 | 2006-10-12 | Hitachi Displays Ltd | 表示装置 |
| JP2018106902A (ja) * | 2016-12-26 | 2018-07-05 | 株式会社デンソー | 負荷駆動装置 |
-
1991
- 1991-01-29 JP JP3028075A patent/JPH04253418A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0634838A1 (en) * | 1993-06-15 | 1995-01-18 | Texas Instruments Deutschland Gmbh | Circuit assembly for controlling a MOS field effect transistor push-pull stage |
| JPH09121151A (ja) * | 1995-08-18 | 1997-05-06 | Samsung Electron Co Ltd | データ出力バッファ |
| JP2003283260A (ja) * | 2002-03-27 | 2003-10-03 | Kenwood Corp | 増幅回路 |
| JP2004215002A (ja) * | 2003-01-06 | 2004-07-29 | Toyoda Mach Works Ltd | 負荷駆動回路 |
| JP2006197276A (ja) * | 2005-01-14 | 2006-07-27 | Yazaki Corp | リレー駆動装置における同時オン防止回路 |
| JP2006276541A (ja) * | 2005-03-30 | 2006-10-12 | Hitachi Displays Ltd | 表示装置 |
| JP2018106902A (ja) * | 2016-12-26 | 2018-07-05 | 株式会社デンソー | 負荷駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3692176B2 (ja) | 低電力比較器のための方法および装置 | |
| JPH01233756A (ja) | Ｍｏｓ型集積回路 | |
| JPH01317022A (ja) | 電源切り換え回路 | |
| JPH04253418A (ja) | 半導体装置 | |
| JPH0628335B2 (ja) | 駆動回路 | |
| JP2734398B2 (ja) | 出力バッファ回路 | |
| JP2871551B2 (ja) | 信号レベル変換回路 | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| JP3214462B2 (ja) | 半導体集積回路 | |
| JP3585461B2 (ja) | 差動増幅回路 | |
| JP2677045B2 (ja) | 貫通電流防止回路 | |
| JPH02170618A (ja) | 多ビット定電流出力回路を有する半導体集積回路 | |
| JPH06105870B2 (ja) | レベルシフト回路 | |
| JPH05268038A (ja) | Ｍｏｓ型半導体集積回路 | |
| JP2000077534A (ja) | 半導体集積回路 | |
| JPH114157A (ja) | 半導体集積回路 | |
| KR19980030996A (ko) | 반도체 장치의 입출력 회로 | |
| JPH05166380A (ja) | 出力バッファ回路 | |
| JP3665560B2 (ja) | 半導体集積回路 | |
| JP2000196437A (ja) | 半導体集積回路 | |
| JPH04278716A (ja) | 出力バッファ回路 | |
| JPS6271097A (ja) | 半導体集積回路 | |
| JPH0567956A (ja) | コンバータ回路 | |
| JPH04362811A (ja) | 半導体装置 | |
| JPH07106932A (ja) | バス出力回路 |