JP3585461B2 - 差動増幅回路 - Google Patents

差動増幅回路 Download PDF

Info

Publication number
JP3585461B2
JP3585461B2 JP2001340087A JP2001340087A JP3585461B2 JP 3585461 B2 JP3585461 B2 JP 3585461B2 JP 2001340087 A JP2001340087 A JP 2001340087A JP 2001340087 A JP2001340087 A JP 2001340087A JP 3585461 B2 JP3585461 B2 JP 3585461B2
Authority
JP
Japan
Prior art keywords
transistors
output
transistor
circuits
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001340087A
Other languages
English (en)
Other versions
JP2003142962A (ja
Inventor
潤 鈴木
修 皿井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001340087A priority Critical patent/JP3585461B2/ja
Publication of JP2003142962A publication Critical patent/JP2003142962A/ja
Application granted granted Critical
Publication of JP3585461B2 publication Critical patent/JP3585461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数個のDACを内蔵した装置(例えば、液晶駆動装置)に対してそのオフセットばらつきを低減する差動増幅回路に関するものである。
【0002】
【従来の技術】
従来の差動増幅回路は図5と図6に示すように構成されている。
従来の差動増幅回路は図5に示すように、バイアス電圧がゲートに印加されたP型トランジスタ20のドレインに、第1入力信号IN1をゲートとするP型トランジスタ21のソースと、第2入力信号IN2をゲートとするP型トランジスタ22のソースとを並列に接続し、P型トランジスタ21のドレインを、N型トランジスタ23のゲートとドレイン、およびN型トランジスタ24のゲートに接続し、P型トランジスタ22のドレインをN型トランジスタ24のドレインに接続し、このP型トランジスタ22のドレインとN型トランジスタ24のドレインとの接続点から差動出力信号を出力するように構成されている。
【0003】
これによると、図6に示す第1入力信号IN1,第2入力信号IN2を入力すると、N型トランジスタ24のドレインには、図6に示す差動出力信号を得ることができる。
【0004】
上記構成の差動増幅回路を複数個並べた回路においては、トランジスタゲート幅Wやトランジスタゲート長Lの寸法のばらつきに起因する差動出力信号の出力電圧オフセットのばらつきが大きくなってしまう。
【0005】
【発明が解決しようとする課題】
このような従来の構成では、複数の差動増幅回路間において、差動出力電圧のオフセットばらつきを少なくし、収束時間を短くするためには、P型トランジスタ21,22のトランジスタゲート幅Wとトランジスタゲート長Lのサイズを大きくしなければならないという課題がある。
【0006】
本発明は上記従来の問題点を解決するものであり、差動出力信号の収束時間を短くし、複数の差動増幅回路の差動出力電圧のばらつきを低減した差動増幅回路を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の差動増幅回路は、差動入力信号を複数のトランジスタのゲートに接続し、一方の差動入力トランジスタに直列に、スイッチ制御信号をゲートとするスイッチ用トランジスタを接続し、出力信号の立ち上がりの途中で前記スイッチ用トランジスタをオフするように構成したことを特徴とする。
【0008】
【発明の実施の形態】
本発明の請求項1記載の差動増幅回路は、第1入力信号をゲート長の異なる第1,第2トランジスタの入力回路に接続し、第1,第2トランジスタのうちのゲート長の小さい方の第1トランジスタの出力回路の一方をスイッチ制御信号で制御される第3トランジスタの出力回路を介して電源の一方の側に接続し、第1,第2トランジスタのうちのゲート長の大きい方の第2トランジスタの出力回路の一方を第3トランジスタを介さずに前記電源の一方の側に接続し、第2入力信号をゲート長の異なる第4,第5トランジスタの入力回路に接続し、第4,第5トランジスタのうちのゲート長の小さい方の第4トランジスタの出力回路の一方を前記スイッチ制御信号で制御される第6トランジスタの出力回路を介して前記電源の一方の側に接続し、第4,第5トランジスタのうちのゲート長の大きい方の第5トランジスタの出力回路の一方を第6トランジスタを介さずに前記電源の一方の側に接続し、第1,第2,第4,第5トランジスタによって前記第1,第2入力信号を差動増幅して第1,第2トランジスタの出力回路の他方または第4,第5トランジスタの出力回路の他方から取り出す出力信号の立ち上がりの途中で、前記第3,第6トランジスタをオフするように構成したことを特徴とする。
【0009】
この構成によれば、差動増幅回路の動作時の初期はスイッチ用トランジスタをONし、大電流を流すためのゲート長の小さい第1,第4トランジスタを動作させることで短期間に差動出力電圧付近まで到達し、一定時間の後に第3,第6トランジスタをOFFにすることで、それに直列に接続されている大電流を流すためのゲート長の小さい第1,第4トランジスタには電流が流れず、オフセットばらつきを小さくするためのゲート長の大きい第2,第5トランジスタの動作のみで差動出力電圧が迅速に目標電圧に到達する。
【0010】
本発明の請求項2記載の差動増幅回路は、請求項1において、入力信号レベルが規定値になったことを検出して出力のレベルが反転する出力駆動制御回路を設け、前記出力駆動制御回路の入力に、第1,第2トランジスタの出力回路の他方または第4,第5トランジスタの出力回路の他方から取り出す出力信号を印加し、前記出力駆動制御回路の出力で第3,第6トランジスタを制御するように構成したことを特徴とする。
【0011】
以下、本発明の各実施の形態を図1〜図4に基づいて説明する。
(実施の形態1)
図1と図2は本発明の(実施の形態1)を示す。
【0012】
1,2,3,4,5,6,7はP型トランジスタ、8,9はN型トランジスタである。
バイアス電圧をゲートとするP型トランジスタ1のドレインに、スイッチ制御信号をゲートとするP型トランジスタ2,5のソースと、第1入力信号IN1をゲートとするP型トランジスタ4のソースと、第2入力信号IN2をゲートとするP型トランジスタ7のソースとを並列に接続する。
【0013】
P型トランジスタ2のドレインと第1入力信号IN1をゲートとするP型トランジスタ3のソースとを接続し、P型トランジスタ5のドレインと第2入力信号IN2をゲートとするP型トランジスタ6のソースとを接続する。
【0014】
P型トランジスタ3,4のドレインを、N型トランジスタ8のゲートとドレイン及びN型トランジスタ9のゲートに接続する。
P型トランジスタ6,7のドレインを、N型トランジスタ9のドレインに接続し、このN型トランジスタ9のドレインから差動出力信号を出力する。
【0015】
このような構成の差動増幅回路で、バイアス電圧をP型トランジスタ1のゲートに印加し、Lレベルのスイッチ制御信号SWをP型トランジスタ2,5のゲートに接続した状態で、第1入力信号IN1を大電流を流すためのゲート長の小さいP型トランジスタ3とオフセットばらつきを小さくするためのゲート長の大きいP型トランジスタ4のゲートに入力し、第2入力信号IN2を大電流を流すためのゲート長の小さいP型トランジスタ6とオフセットばらつきを小さくするためのゲート長の大きいP型トランジスタ7のゲートに入力すると、P型トランジスタ3,4,6,7に電流が流れ,差動出力信号は短時間で目標電圧に到達しようとする。
【0016】
そして,差動増幅回路が動作し始めてから一定時間の後に、スイッチ制御信号SWをLレベルからHレベルにすることでP型トランジスタ2,5はOFFする。P型トランジスタ2,5がOFFした状態では、大電流を流すためのゲート長の小さいP型トランジスタ3,6には電流が流れないため、差動出力信号はオフセットばらつきを小さくするためのゲート長の大きいP型トランジスタ4,7の動作のみで目標電圧に収束する。図2にこの実施の形態の差動増幅回路の信号波形を示す。
【0017】
(実施の形態2)
図3と図4は本発明の(実施の形態2)を示す。
図3は(実施の形態2)の差動増幅回路を示し、(実施の形態1)を示した図1と同様の作用をなすものには同一の符号を付けて説明する。
【0018】
出力駆動制御回路10は入力信号レベルが規定値になったことを検出して出力のレベルが反転するもので、出力駆動制御回路10の入力に、差動出力信号OUTを印加し、出力駆動制御回路10の出力信号でP型トランジスタ2,5のゲートに印加している。図4にこの実施の形態の差動増幅回路の信号波形を示す。
【0019】
この構成によれば、差動入力信号を複数のP型トランジスタに接続し、大電流を流すためのゲート長の小さいP型トランジスタに直列にスイッチ用のP型トランジスタを接続する回路で差動増幅回路を構成したことにより、差動出力電圧が高速に収束し、また、複数の差動増幅回路間の差動出力電圧のばらつきを低減することができる。
【0020】
【発明の効果】
以上のように本発明の差動増幅回路によると、第1入力信号をゲート長の異なる第1,第2トランジスタの入力回路に接続し、第1,第2トランジスタのうちのゲート長の小さい方の第1トランジスタの出力回路の一方をスイッチ制御信号で制御される第3トランジスタの出力回路を介して電源の一方の側に接続し、第1,第2トランジスタのうちのゲート長の大きい方の第2トランジスタの出力回路の一方を第3トランジスタを介さずに前記電源の一方の側に接続し、第2入力信号をゲート長の異なる第4,第5トランジスタの入力回路に接続し、第4,第5トランジスタのうちのゲート長の小さい方の第4トランジスタの出力回路の一方を前記スイッチ制御信号で制御される第6トランジスタの出力回路を介して前記電源の一方の側に接続し、第4,第5トランジスタのうちのゲート長の大きい方の第5トランジスタの出力回路の一方を第6トランジスタを介さずに前記電源の一方の側に接続し、第1,第2,第4,第5トランジスタによって前記第1,第2入力信号を差動増幅して第1,第2トランジスタの出力回路の他方または第4,第5トランジスタの出力回路の他方から取り出す出力信号の立ち上がりの途中で、前記第3,第6トランジスタをオフするように構成したため、差動増幅回路の動作中の初期は大電流を流すためのゲート長の小さい第1,第4トランジスタで大電流を流すことが可能なため、差動出力電圧は短時間で目標電圧付近まで到達することができ、その後、差動出力電圧の収束時はスイッチ用の第3,第6トランジスタをOFFすることにより、オフセットばらつきを小さくするためのゲート長の大きい第2,第5トランジスタの動作のみで差動出力電圧が目標電圧に収束することができる差動増幅回路を実現できる。
【図面の簡単な説明】
【図1】本発明の(実施の形態1)における差動増幅回路の回路図
【図2】同実施の形態の信号波形図
【図3】本発明の(実施の形態1)における差動増幅回路の回路図
【図4】同実施の形態の信号波形図
【図5】従来の差動増幅回路の回路図
【図6】同実施例の差動増幅回路の信号波形図
【符号の説明】
IN1 第1入力信号
IN2 第2入力信号
1 P型トランジスタ
2 P型トランジスタ(第3トランジスタ)
3 ゲート長の小さい方のP型トランジスタ(第1トランジスタ)
4 ゲート長の大きい方のP型トランジスタ(第2トランジスタ)
5 P型トランジスタ(第6トランジスタ)
6 ゲート長の小さい方のP型トランジスタ(第4トランジスタ)
7 ゲート長の大きい方のP型トランジスタ(第5トランジスタ)
8 N型トランジスタ
9 N型トランジスタ
10 出力駆動制御回路
SW スイッチ制御信号

Claims (2)

  1. 第1入力信号をゲート長の異なる第1,第2トランジスタの入力回路に接続し、
    第1,第2トランジスタのうちのゲート長の小さい方の第1トランジスタの出力回路の一方をスイッチ制御信号で制御される第3トランジスタの出力回路を介して電源の一方の側に接続し、
    第1,第2トランジスタのうちのゲート長の大きい方の第2トランジスタの出力回路の一方を第3トランジスタを介さずに前記電源の一方の側に接続し、
    第2入力信号をゲート長の異なる第4,第5トランジスタの入力回路に接続し、
    第4,第5トランジスタのうちのゲート長の小さい方の第4トランジスタの出力回路の一方を前記スイッチ制御信号で制御される第6トランジスタの出力回路を介して前記電源の一方の側に接続し、
    第4,第5トランジスタのうちのゲート長の大きい方の第5トランジスタの出力回路の一方を第6トランジスタを介さずに前記電源の一方の側に接続し、
    第1,第2,第4,第5トランジスタによって前記第1,第2入力信号を差動増幅して第1,第2トランジスタの出力回路の他方または第4,第5トランジスタの出力回路の他方から取り出す出力信号の立ち上がりの途中で、前記第3,第6トランジスタをオフするように構成した
    差動増幅回路。
  2. 入力信号レベルが規定値になったことを検出して出力のレベルが反転する出力駆動制御回路を設け、
    前記出力駆動制御回路の入力に、第1,第2トランジスタの出力回路の他方または第4,第5トランジスタの出力回路の他方から取り出す出力信号を印加し、
    前記出力駆動制御回路の出力で第3,第6トランジスタを制御するように構成した
    請求項1記載の差動増幅回路。
JP2001340087A 2001-11-06 2001-11-06 差動増幅回路 Expired - Fee Related JP3585461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001340087A JP3585461B2 (ja) 2001-11-06 2001-11-06 差動増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001340087A JP3585461B2 (ja) 2001-11-06 2001-11-06 差動増幅回路

Publications (2)

Publication Number Publication Date
JP2003142962A JP2003142962A (ja) 2003-05-16
JP3585461B2 true JP3585461B2 (ja) 2004-11-04

Family

ID=19154340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001340087A Expired - Fee Related JP3585461B2 (ja) 2001-11-06 2001-11-06 差動増幅回路

Country Status (1)

Country Link
JP (1) JP3585461B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124782A (ja) * 2009-12-10 2011-06-23 Renesas Electronics Corp 差動増幅器およびその制御方法
JP5891051B2 (ja) * 2012-02-01 2016-03-22 ローム株式会社 アンプ、負荷駆動装置、液晶表示装置、テレビ
CN112242823B (zh) * 2019-07-19 2022-09-16 江阴圣邦微电子制造有限公司 一种差分输入电路及其控制方法以及差分放大器

Also Published As

Publication number Publication date
JP2003142962A (ja) 2003-05-16

Similar Documents

Publication Publication Date Title
US6646469B2 (en) High voltage level shifter via capacitors
JP4098322B2 (ja) 駆動回路
JP4680013B2 (ja) モータ駆動回路
WO2007052389A1 (ja) パワーアンプおよびそのアイドリング電流設定回路
JP2007104358A (ja) Cmos増幅装置
JP4351882B2 (ja) デジタル電力増幅器
JP3585461B2 (ja) 差動増幅回路
JPH1188159A (ja) チャ−ジポンプ回路
US5994960A (en) High speed switched op-amp for low supply voltage applications
KR20050000423A (ko) 푸시풀 전력 증폭기용 엔드 스테이지 회로 및 그를 포함한d급 증폭기와 푸시풀 증폭기의 엔드 스테이지 제어 방법
US20070024367A1 (en) Operational amplifier and constant-current generation circuit using the same
JP3620089B2 (ja) Ecl−cmosレベル変換器
JP2004328413A (ja) ハーフブリッジ形出力回路
US7449948B2 (en) Amplifier
JP4641219B2 (ja) 出力バッファ回路
JPH0786897A (ja) バッファ回路
JP2576779B2 (ja) 信号出力回路
JPH04253418A (ja) 半導体装置
JP2871551B2 (ja) 信号レベル変換回路
JP4030277B2 (ja) 増幅回路
JP2004056211A (ja) 半導体装置およびd級増幅器
JP3927312B2 (ja) 入力増幅器
KR100948479B1 (ko) 스큐 제어 회로를 구비한 구동기 및 그 제어 신호를설정하는 방법
JP2008283277A (ja) 半導体スイッチ回路
JP5199941B2 (ja) 電圧増幅回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees