JP4641219B2 - 出力バッファ回路 - Google Patents
出力バッファ回路 Download PDFInfo
- Publication number
- JP4641219B2 JP4641219B2 JP2005178748A JP2005178748A JP4641219B2 JP 4641219 B2 JP4641219 B2 JP 4641219B2 JP 2005178748 A JP2005178748 A JP 2005178748A JP 2005178748 A JP2005178748 A JP 2005178748A JP 4641219 B2 JP4641219 B2 JP 4641219B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- transistor
- output
- transistors
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
4,5 定電流回路、
6 出力端子、
10 出力バッファ回路、
100 出力バッファ回路、
101 入力端子、
102,103 バッファ回路、
104 定電流回路、
105 定電流回路、
106 出力端子、
IN1,IN2,IN4,IN14,IP1,IP2,IP4,IP14 電流、
N1,N2,N3,N4,N5,N11,N12,N13,N14 NchMOSトランジスタ、
P1,P2,P3,P4,P5,P11,P12,P13,P14 PchMOSトランジスタ
Claims (6)
- 第1及び第2の出力トランジスタと、
それぞれ前記第1及び第2の出力トランジスタとカレントミラーを構成する第1及び第2のミラートランジスタと、
それぞれ前記第1及び第2のミラートランジスタに流れる定電流を設定する第1及び第2の定電流設定用トランジスタと、
それぞれ前記第1及び第2の定電流設定用トランジスタに直列に接続され、前記定電流のオン・オフを制御する第3及び第4のスイッチトランジスタと、
それぞれ一端が前記第1及び第2の出力トランジスタの制御端子に接続され、当該第1及び第2の出力トランジスタのオン・オフを制御する第1及び第2のスイッチトランジスタとを有し、
前記第3及び第4のスイッチトランジスタはその制御端子に接続された入力端子から入力される入力信号に応じてオン・オフすることで、前記定電流のオン・オフを制御する出力バッファ回路。 - 前記第1及び第2の定電流設定用トランジスタの制御端子にはバイアス電圧が印加される
ことを特徴とする請求項1記載の出力バッファ回路。 - 前記第1及び第2のスイッチトランジスタは、入力端子に接続され、当該入力端子から入力される入力信号に応じてオン・オフすることで、前記第1及び第2の出力トランジスタをオン・オフする
ことを特徴とする請求項1又は2記載の出力バッファ回路。 - 前記第3及び第4のスイッチトランジスタの制御端子は、入力端子に直接接続されている請求項1乃至3のいずれか1項記載の出力バッファ回路。
- バイアス電圧が供給される第1及び第2の定電流回路と、
前記第1及び第2の定電流回路に接続され、前記第1及び第2の定電流回路に流れる定電流のそれぞれM及びN倍の電流を流す第1及び第2の出力トランジスタと、
一端がそれぞれ電源及び接地に接続され他端がそれぞれ前記第1及び第2の出力トランジスタの制御端子に接続され、その制御端子に入力される入力信号に応じて前記第1及び第2の出力トランジスタの一方をオンし他方をオフする第1及び第2のスイッチトランジスタとを有し、
前記第1及び第2の定電流回路は、
それぞれ前記第1及び第2の出力トランジスタとカレントミラーを構成する第1及び第2のミラートランジスタと、
それぞれ前記第1及び第2のミラートランジスタに直列に接続され、前記入力信号に応じてオフすることで前記定電流のオン・オフを制御する第3及び第4のスイッチトランジスタと、
それぞれ前記第3及び第4のスイッチトランジスタに直列に接続されると共に前記定電流を設定する第1及び第2の定電流設定用トランジスタとを備える出力バッファ回路。 - 前記第1及び第2の定電流設定用トランジスタは、その制御端子にバイアス電圧が印加される
ことを特徴とする請求項5記載の出力バッファ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005178748A JP4641219B2 (ja) | 2005-06-20 | 2005-06-20 | 出力バッファ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005178748A JP4641219B2 (ja) | 2005-06-20 | 2005-06-20 | 出力バッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006352726A JP2006352726A (ja) | 2006-12-28 |
JP4641219B2 true JP4641219B2 (ja) | 2011-03-02 |
Family
ID=37648045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005178748A Expired - Fee Related JP4641219B2 (ja) | 2005-06-20 | 2005-06-20 | 出力バッファ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4641219B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5508729B2 (ja) * | 2009-01-28 | 2014-06-04 | 日本無線株式会社 | 電力増幅器 |
JP2012119883A (ja) * | 2010-11-30 | 2012-06-21 | Toshiba Corp | 半導体装置 |
JP5840019B2 (ja) * | 2012-02-09 | 2016-01-06 | ラピスセミコンダクタ株式会社 | 増幅器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03127513A (ja) * | 1989-10-12 | 1991-05-30 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH05191241A (ja) * | 1992-01-16 | 1993-07-30 | Fujitsu Ltd | 半導体集積回路 |
JPH0677804A (ja) * | 1992-04-27 | 1994-03-18 | Nec Corp | 出力回路 |
JPH11214977A (ja) * | 1998-10-30 | 1999-08-06 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2000049585A (ja) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | 出力バッファ回路 |
-
2005
- 2005-06-20 JP JP2005178748A patent/JP4641219B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03127513A (ja) * | 1989-10-12 | 1991-05-30 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH05191241A (ja) * | 1992-01-16 | 1993-07-30 | Fujitsu Ltd | 半導体集積回路 |
JPH0677804A (ja) * | 1992-04-27 | 1994-03-18 | Nec Corp | 出力回路 |
JP2000049585A (ja) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | 出力バッファ回路 |
JPH11214977A (ja) * | 1998-10-30 | 1999-08-06 | Mitsubishi Electric Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006352726A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8044950B2 (en) | Driver circuit usable for display panel | |
US7304458B2 (en) | Regulator circuit | |
JP2006191572A (ja) | 入力バッファ回路 | |
JP2006135560A (ja) | レベルシフト回路およびこれを含む半導体集積回路装置 | |
US8779829B2 (en) | Level shift circuit | |
JP4641219B2 (ja) | 出力バッファ回路 | |
US20090212862A1 (en) | Op-amp circuit and op-amp circuit driving method | |
JP4774287B2 (ja) | 出力回路 | |
US20100117690A1 (en) | Semiconductor device | |
JP4630782B2 (ja) | レベルシフト回路 | |
JP2019220759A (ja) | コンパレータ及び発振回路 | |
US6525598B1 (en) | Bias start up circuit and method | |
JP3826273B2 (ja) | 半導体装置の内部電源電圧発生回路 | |
JP3565067B2 (ja) | Cmosロジック用電源回路 | |
TW201830863A (zh) | 電源啟動控制電路以及輸入/出控制電路 | |
JP2871551B2 (ja) | 信号レベル変換回路 | |
JP2788890B2 (ja) | レベルシフト回路 | |
JP4744909B2 (ja) | ヒステリシスコンパレータ | |
JP2008017566A (ja) | 電源発生回路 | |
JP7361474B2 (ja) | 入力回路 | |
JP3737096B2 (ja) | 出力回路 | |
JP4268890B2 (ja) | 基準電圧発生回路 | |
JP4724486B2 (ja) | 駆動用電源回路 | |
JPH11326398A (ja) | 電圧検知回路 | |
JP4031373B2 (ja) | 小振幅出力バッファ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |