CN113890526A - 驱动器电路、对应的设备及操作方法 - Google Patents

驱动器电路、对应的设备及操作方法 Download PDF

Info

Publication number
CN113890526A
CN113890526A CN202110745747.XA CN202110745747A CN113890526A CN 113890526 A CN113890526 A CN 113890526A CN 202110745747 A CN202110745747 A CN 202110745747A CN 113890526 A CN113890526 A CN 113890526A
Authority
CN
China
Prior art keywords
node
circuit
power supply
voltage
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110745747.XA
Other languages
English (en)
Inventor
M·G·丰塔纳
M·里瓦
F·普尔维伦蒂
G·坎通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IT102020000016072A external-priority patent/IT202000016072A1/it
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN113890526A publication Critical patent/CN113890526A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

公开了驱动器电路、对应的设备及操作方法。电路，包括第一、第二输入电源节点，第一、第二输入电源节点接收其间的电源电压。该电路包括高侧驱动器电路，高侧驱动器电路耦合到高侧开关且在第一高侧输出节点和第二高侧输出节点之间产生第一信号。该电路包括低侧驱动器电路，低侧驱动器电路耦合到低侧开关，并且在第一低侧输出节点和第二低侧输出节点之间产生第二信号。该电路包括：浮置节点，接收施加在浮置节点和第二高侧输出节点之间的浮置电压；自举二极管，位于第一输入电源节点和中间节点之间；以及限流器电路，位于中间节点和浮置节点之间，感测浮置电压，并且由于浮置电压达到阈值而抵消从中间节点流向浮置节点的电流。

Description

驱动器电路、对应的设备及操作方法
技术领域
本说明书涉及具有高侧自举架构的半桥切换电路。
背景技术
本领域已知的高电压(HV)半桥切换电路可用于各种应用中，例如电机驱动器设备、荧光灯的电子镇流器、电源设备和其它设备。
氮化镓(GaN)功率晶体管被越来越多地用于半桥切换电路中，以代替传统的功率晶体管(如传统的硅MOS场效应晶体管或绝缘栅双极晶体管(IGBT))，其目的是提高切换电路的整体效率。例如，GaN功率晶体管可以提供较低的栅极电容和较高的切换速度。
用于驱动半桥切换电路中的GaN功率晶体管的已知电路布置可能在效率和/或鲁棒性方面不能提供令人满意的性能。
发明内容
一个或多个实施例的目的是提供具有改进的效率和/或鲁棒性的用于半桥切换电路的驱动器电路。
例如，这样的电路可以完全集成在单片集成电路(IC)或芯片中。
一个或多个实施例可涉及相应的设备(例如，有源箝位反激转换器，或谐振LLC转换器)。
一个或多个实施例可涉及操作该电路或设备的相应方法。
根据一个或多个实施例，电路可以包括第一输入电源节点和第二输入电源节点，第一输入电源节点和第二输入电源节点被配置为接收施加在第一输入电源节点和第二输入电源节点之间的第一电源电压，第一输入控制节点被配置为接收第一输入控制信号，并且第二输入控制节点被配置为接收第二输入控制信号。电路可包括高侧驱动器电路，该高侧驱动器电路被配置为耦合到半桥电路的高侧开关，高侧驱动器电路被配置为接收第一输入控制信号并在第一高侧输出节点和第二高侧输出节点之间产生用于控制高侧开关的第一输出控制信号。电路可包括被配置为耦合到半桥电路的低侧开关的低侧驱动器电路，低侧驱动器电路被配置为接收第二输入控制信号并在第一低侧输出节点和第二低侧输出节点之间产生用于控制低侧开关的第二输出控制信号。电路可以包括浮置电源节点，浮置电源节点被配置为接收施加在浮置电源节点和第二高侧输出节点之间的浮置电源电压。高侧驱动器电路可以电耦合在浮置电源节点和第二高侧输出节点之间，以接收浮置电源电压。电路可包括：自举二极管，自举二极管具有耦合到第一输入电源节点的阳极和耦合到中间电源节点的阴极；以及耦合在中间电源节点和浮置电源节点之间的限流器电路。限流器电路可以被配置为感测浮置电源电压，并且由于浮置电源电压达到阈值而抵消从中间电源节点流向浮置电源节点的电流。
附图说明
现在将参考附图仅以示例的方式描述一个或多个实施例。
图1是包括高侧自举架构的半桥切换电路和相关驱动电路装置的示例性电路框图，
图2A、3A和4A是用于半桥切换电路的各种自举架构的示例性电路框图，
图2B、3B和4B分别是图2A、3A和4A所示电路中信号的可能波形的示例，
图5A是根据一个或多个实施例的用于半桥切换电路的自举架构的示例性电路框图，
图5B是如图5A所例示的一个或多个实施例中的信号的可能波形的示例，
图6是根据一个或多个实施例的包括高侧自举架构的半桥切换电路和相关驱动电路装置的示例性电路框图，
图7是一个或多个实施例的实施细节的示例性电路框图，
图8是一个或多个实施例中信号的可能波形的示例，
图9是一个或多个实施例的实施细节的示例性电路框图，
图10是电平移位器电路的示例性电路框图，以及
图11是根据一个或多个实施例的电平移位器电路的示例性电路框图。
具体实施方式
在随后的描述中，示出了一个或多个具体细节，旨在提供对本描述的实施例的示例的深入理解。可以在没有一个或多个特定细节的情况下，或者通过其它方法、部件、材料等来获得实施例。在其它情况下，未详细说明或描述已知的结构、材料或操作，使得实施例的某些方面不会被遮蔽。
在本说明书的框架中对“实施例”或“一个实施例”的提及旨在指示关于实施例描述的特定配置、结构或特征包括在至少一个实施例中。因此，在本说明书的一个或多个点中可能存在的诸如“在实施例”或“在一个实施例”的短语不一定指的是一个且相同的实施例。此外，特定构象、结构或特征可以在一个或多个实施例中以任何适当的方式组合。
在本文所附的整个附图中，相同的部件或元件用相同的附图标记/标号表示，并且为简洁起见，将不再重复相应的描述。
作为对示例性实施例的详细描述的介绍，可以首先参考图1。
图1是半桥切换电路和相关驱动电路装置的示例性电路框图，其中，驱动电路装置依赖于常规高侧自举架构。
如图1所示，半桥切换电路10包括高侧功率晶体管HS和低侧功率晶体管LS，低侧功率晶体管LS具有位于高侧功率晶体管HS和低侧功率晶体管LS中间的节点102a。
高侧晶体管HS被配置为在提供DC电压VBUS的DC高压供电轨108和中间节点102a之间提供电流流线(current flow line)(例如，高侧晶体管HS的漏极端子可以耦合到正DC高压轨108，并且高侧晶体管HS的源极端子可以耦合到节点102a)。
低侧晶体管LS被配置为在中间节点102a和例如耦合到地GND的参考电压节点102b之间提供电流流线(例如，低侧晶体管LS的漏极端子可以耦合到节点102a并且低侧晶体管LS的源极端子可以耦合到DC高电压轨的参考GND)。
根据实施例的不同应用，DC电压VBUS的值可以在宽范围的值中选择，例如，在20V和1kV之间。纯粹作为非限制性示例，DC电压VBUS的值可以是大约190V。
因此，该对节点102a、102b可被配置为向可耦合在其间的(外部)负载L提供输出电压VOUT(例如，晶体管HS、LS可根据所谓的图腾柱配置来布置)。如图1所示，负载L可以是电感负载。
注意，纯粹通过非限制性示例的方式示出了耦合在节点102a、102b之间的负载L。根据各种实施例，该电路可应用于多种负载拓扑。
注意，高侧晶体管HS和低侧晶体管LS可包括相应的漏极-体二极管，如图1所示。高侧晶体管HS和低侧晶体管LS可包括氮化镓(GaN)功率晶体管，可选地，增强GaN功率晶体管。
半桥切换电路10可包括一对输入端子100a、100b，该对输入端子100a、100b被配置为在它们之间接收来自耦合到它们的电源PS的电源电压VCC。(负)输入端子100b可以耦合到先前描述的相同参考电压节点GND。因此，输入端子100a、100b可以提供DC低压供电轨。
电源电压VCC可以向半桥驱动电路HBD供电，半桥驱动电路HBD被配置为控制晶体管HS、LS的切换活动。特别地，半桥驱动电路HBD可以接收输入控制信号INHS和INLS，用于分别控制晶体管HS和LS的切换活动。在一个或多个实施例中，驱动电路HBD可以完全集成在单片集成电路(IC)中。
根据实施例的不同应用，电源电压VCC的值可以在例如在5V和24V之间的值的范围内选择。特别地，在驱动增强GaN功率晶体管的驱动器电路HBD的特定情况下，电源电压VCC可以是大约5V。
如图1所示，半桥驱动电路HBD可包括在输出节点120a处提供用于高侧晶体管HS的控制信号的高侧栅极驱动器电路12a(例如，缓冲级)和在输出节点120b处提供用于低侧晶体管LS的控制信号的低侧栅极驱动器电路12b(例如，缓冲级)。
输入控制信号INLS可以(直接)传播到低侧栅极驱动器电路12b。输入控制信号INHS可以借助于电平移位器电路14传播到高侧栅极驱动器电路12a，电平移位器电路14被配置为将输入控制信号INHS从端子100a和100b之间的电路10的低压部分(VCC至GND)传送到节点104和102a之间的电路10的浮置部分FS(VBOOT至VOUT)。
如图1所示，自举架构可用于在节点104和102a之间生成DC电压源VCB，其中DC电压源VCB相对于DC低压供电轨VCC是浮置的，以便提供半桥切换电路10的浮置部分FS。因此，DC电压电源VCB可以例如通过提供高压二极管DB从DC低压供电轨VCC导出，高压二极管DB具有耦合到DC低压供电轨VCC的正端子100a的阳极和耦合到浮置电源电压节点104的阴极。
如图1所示，提供在(正)输出端子102a和浮置电源电压节点104之间的自举电容CB(例如，安装在电路10外部的电容器)可被配置为存储电荷(在自举“再充电”阶段期间)，以便提供DC电压电源VCB，用于(在自举“供电”阶段期间)为高侧栅极驱动器电路12a供电，如下文所述。
自举电容CB的值可以根据一组参数来选择，例如功率晶体管HS和LS的栅极-源极电容、输出频率和占空比。因此，根据实施例的不同应用，自举电容CB的值可以在宽范围的值内选择，例如，在几十nF(1nF＝10-9F)和几μF(1μF＝10-6F)之间。仅作为非限制性示例，自举电容CB的值可以是大约100nF。
作为低侧晶体管LS导通(自举再充电阶段)的结果，(正)输出端子102a耦合到参考电压节点GND(例如，0V)，并且二极管DB允许电流从DC低压供电轨VCC的正端子100a流到自举电容CB，从而将自举电容CB充电到近似等于VCC的电压电平。由于低侧晶体管LS被关断而高侧晶体管HS被导通(自举供电阶段)，(正)输出端子102a处的电压呈现近似等于VBUS的电压电平，这导致二极管DB变得反向偏置(只要节点104呈现近似等于VCC+VBUS的电压值VBOOT)，并且抵消从自举电容CB流向节点100a的电流。作为二极管DB保持反向偏置的结果，存储在自举电容CB中的电荷可以向高侧栅极驱动器电路12a供电。然而，存储在自举电容CB中的有限数量的电荷可以为高侧栅极驱动器电路12a提供有限量的时间。在随后的切换周期中，在高侧晶体管HS关断且低侧晶体管LS再次导通的情况下，自举电容CB中的电荷可以恢复。
因此，在如图1所示的半桥切换电路10中，高侧晶体管HS的栅极-源极电压可以通过向栅极驱动器电路12a供电的自举电容CB而被提供。注意，增强GaN功率晶体管的栅极-源极电压可以有利地限制为小于6V，例如，以满足某些技术要求。因此，改进的解决方案可旨在将自举电容CB两端的电压VCB限制到低于上限阈值(例如，6V)的值。
还应注意，为了提高高侧晶体管HS的功率效率，自举电容CB可受益于尽可能多的充电(在上面讨论的极限内)，例如，从而实现高于较低阈值(例如4V)的自举电压VCB。
因此，改进的解决方案可旨在将施加到高侧晶体管HS的栅极的电压维持在值的范围内(例如，4V至6V)。高于所述范围的施加的栅极电压可能会对高侧晶体管产生应力，低于所述范围的施加的栅极电压可能会降低系统效率。改进的解决方案可旨在保持高侧晶体管HS的栅极电压低于上限阈值以保护其免受电应力，同时保持所述栅极电压尽可能接近上限阈值以提高效率。
图2A是如图1所例示的半桥切换电路的自举电路的示例性电路框图，其中未示出与自举功能不直接相关的电路10的某些部件。如参考图1所述，这种自举电路包括耦合在DC低压供电轨VCC的正端子100a和浮置电源电压节点104之间的自举二极管DB，以及耦合在浮置电源电压节点104和(正)输出端子102a之间的自举电容CB。(正)输出端子102a通过开关(例如，低侧晶体管LS)选择性地耦合到电压参考节点102b，或(例如通过高侧晶体管HS)选择性地耦合到DC高电压正轨VBUS。
图2B是图2A的示意性电路中自举电容CB两端的自举电压VCB在供电阶段T1和再充电阶段T2期间的可能波形示例。电压VTH,H是自举电压VCB的上限阈值(例如，6V)的示例，而电压VTH,L是自举电压VCB的下限阈值(例如，4V)的示例。电压VD是自举电压VCB的期望值的示例，例如，低于VTH,H但充分接近VTH,H以提供在自举电容CB的“再充电”阶段期间要达到的令人满意的效率的值。
注意，取决于浮置部分FS(即，输出端子102a)的“浮置浮置地”的电压电平，如图2A所例示的电路可能提供不令人满意的行为。
例如，如果在再充电阶段T2期间浮置地102a的电压电平(很大程度上)低于参考节点GND的电压电平，则自举电压VCB可克服上限阈值VTH,H，如图2B中的实线所例示的。注意，作为在低侧功率晶体管LS中再循环的电感负载的电流的结果，例如，当负载电流从半桥输出节点102a流出并且从GND参考流入低侧功率晶体管LS的源极端子时，浮置地102a的电压可以低于参考GND。较高的再循环电流可导致节点102a处的较低电压。注意，在MOS功率晶体管的情况下，节点102a和参考GND之间的电压差可由低侧功率晶体管的漏极-源极二极管(也称为续流二极管)限制，该漏极-源极二极管被直接偏置并因此根据电流强度将电压差保持在约1V至2V的范围内。在不存在续流二极管的GaN晶体管的情况下，电压差可以达到更高的值(例如，在4V至8V的范围内)，只要电压降可以由沿反向导通的GaN晶体管的沟道保持。最坏的情况可以由GaN晶体管的栅极被偏置到参考节点GND并且流入GaN晶体管的电流处于最大值来表示，例如，在半桥死区时间期间。在这种情况下，电压降可由导通沟道的阈值电压、沿沟道的电压降和与功率晶体管串联的寄生电阻之和确定。
另一方面，如果在再充电阶段T2期间浮置地102a的电压电平接近或高于参考节点GND的电压电平，则自举电压VCB可保持(很好地)低于期望值VD(例如，由于自举二极管DB两端的电压降VL)，如图2B中的点划线所示。当负载中的电流为零时，浮置地的电压可以在GND附近。注意，在再充电阶段T2期间，由于电感负载的电流流入半桥输出引脚102a并且在低侧功率晶体管LS内部从漏极端子流入GND参考，浮置地102a的电压电平可能增加到高于参考GND。
例如，当低侧功率晶体管LS导通并且节点102a和GND之间的电压差由低侧功率晶体管LS的导通电阻乘以在低侧功率晶体管中流动的电流确定时，可以发生上述状况。
例如，上述状况可发生在其中电感负载L的第二端子(在当前考虑的示例中，其仅通过示例的方式耦合到节点102b)可连接到电压VBUS的应用中。当在全桥配置中使用两个半桥电路来驱动无刷直流电机定子的电感时，可能会出现这种情况。
存在的解决方案(例如，根据诸如US 8593211B2的文献)旨在防止自举电压VCB在自举再充电阶段T2期间克服上限阈值VTH,H。
例如，通过在半桥切换电路的低压部分提供串联耦合到自举二极管DB的限流器电路，如图3A所示，可以促进这一点。
限流器电路可以包括耦合在节点100a和自举二极管DB的阳极之间的MOS晶体管Q1(例如，p型晶体管，具有相应的漏极-体二极管D1)。限流器电路可包括电压感测电路30和电平移位器电路32，电压感测电路30和电平移位器电路32被配置为感测自举电压VCB并将控制信号从浮置部分FS传送到低电压部分中的MOS晶体管Q1的控制(栅极)端子。
在如图3A所例示的电路中，限流器电路可被配置为响应于自举电压VCB达到上限阈值VTH,H而抵消流过自举二极管DB的电流。因此，自举电容CB上的自举电压VCB可能被限制在上限阈值VTH,H以下，如图3B中的实线所示。然而，由于自举二极管DB的阈值(如图3B中的虚线所示)，如图3A所示的电路可能无法降低电压损耗VL。
存在其它解决方案(例如，根据诸如US 7215189 B2、US 7456658 B2或US 7538583B2的文献)，其目的在于减小由于自举二极管DB的阈值引起的电压降VL。
例如，如图4A所示，在半桥切换电路的低压部分用有源二极管电路替换自举二极管DB可以方便地实现这一点。
有源二极管电路可以包括耦合在节点100a和浮置电源电压节点104之间的MOS晶体管Q3(例如，具有相应的漏极-体二极管D3的n型晶体管)。有源二极管电路可包括由低压供电轨VCC供电并经由电容性组件C5(例如电容器)耦合到MOS晶体管Q3的控制(栅极)端子的相应驱动器电路40。
在如图4A所例示的电路中，有源二极管电路可被配置为在自举再充电阶段T2期间减小电源节点100a和浮置电源电压节点104之间的电压降。因此，自举电容CB上的自举电压VCB可能接近(或达到)期望值VD，如图4B中的点划线所示。然而，如图4A所示的电路可能无法将自举电压VCB限制在上限阈值VTH,H以下，如图4B中的实线所示。
因此，一个或多个实施例可涉及包括图5A和图6所例示的高侧自举电路装置的半桥切换电路10'。
一个或多个实施例主要涉及用于半桥电路的驱动器电路HBD。另外将理解，尽管旨在与这种半桥电路协作，但是根据一个或多个实施例的驱动器电路可以实现为与由此驱动的半桥电路不同的元件。
如图5A所示，一个或多个实施例可包括在半桥切换电路10'的浮置部分FS中(完全)实现的限流器电路，该限流器电路位于自举二极管和浮置电源电压节点104之间，并具有相关的控制电路装置。例如，限流电路可包括MOS晶体管Q1′(例如，p型晶体管，具有相应的漏极-体二极管D1′)，该MOS晶体管Q1′耦合在自举二极管的阴极(在图5A和图6中表示为节点106)和浮置电源电压节点104之间；并且电压感测电路50被配置为感测自举电压VCB，并将相应的控制信号传送到MOS晶体管Q1′的控制(栅极)端子。
在一个或多个实施例中，自举二极管可以是二极管，或者可选地是有源二极管电路，如图5A和图6中所例示的。
在如图5A和图6所例示的电路中，自举电压VCB可以被限制在上限阈值VTH,H以下，如图5B中的实线所例示的，并且可以接近(或达到)期望值VD，如图5B中的点划线所例示的，这取决于浮置部分FS(即，输出端子102a)的浮置地的电压电平。
具体地，图6是半桥切换电路10′的一个或多个实施例的示例性说明，该半桥切换电路10′包括有源二极管电路(例如，包括具有漏极-体二极管D3的晶体管Q3)及其相应的控制电路60，以及在浮置部分FS中实现的限流电路(例如，包括具有漏极-体二极管D1′的晶体管Q1′)及其相应的控制电路62。因此，控制电路62可以在半桥驱动器电路HBD的浮置部分FS中被供电和驱动，以便根据需要驱动晶体管Q1′的栅极-源极电压。
如图7中所例示和下面所解释的，控制电路62可以由充当正电源节点的节点106和104连接和供电，以促进控制电路62的正确操作。节点102a充当电路62的参考或负电源节点。
如前文所述，并且现在参考图6，注意到半桥电路HS、LS的切换操作还会导致自举再充电阶段(在此期间HS关断，LS导通)和自举供电阶段(在此期间HS导通，LS关断)。
在再充电阶段，浮置电源电压节点104处的电压VBOOT可以低于VCC，流过自举二极管(例如Q3、D3)和限流器(例如Q1′)的电流可以给自举电容CB充电(CB可包括安装在电路10′外部的电容器)。自举电压VCB在再充电阶段期间达到的值可取决于在再充电阶段期间流入低侧晶体管LS的电流量。
如前所述，可能会出现以下情况：
i)在低侧晶体管LS上的电流再循环可忽略的情况下，自举电压VCB可较差地上升；因此，自举二极管(例如，有源二极管Q3、D3)可导通(例如，通过相应的控制电路60)以增加电流流动，从而促进在再充电阶段T2结束时自举电压VCB的更高最终值；以及
ii)在低侧晶体管LS上的电流再循环的情况下(特别是在高电流下)，自举电压VCB可以上升到(大大)高于VCC的电压电平，并且因此可以克服上限阈值VTH,H(例如，等于6V)；因此，由于自举电压VCB达到期望值VD(例如等于5.4V)，控制电路62中的电压检测电路可以向逻辑电路发送控制信号，以便关断限流电路(例如晶体管Q1′)，以避免对自举电容CB进一步充电。
在上述情形(ii)中，当由于再循环电流引起的电压降如此高以将浮置电源节点104处的电压VBOOT拉低至接近或低于参考电压GND的电压时(例如，在死区时间期间)，根据图6中所例示的一个或多个实施例的电路可有利地在节点106处为电平移位器电路14提供电源电压VS，从而促进电平移位器电路14独立于浮置电源电压节点104处的电压的操作。
如图5A和图6所示，在浮置部分FS中设置限流晶体管Q1′在节点100a和节点104之间的自举路径中提供新的节点106。限流晶体管Q1′可以有相应的漏极-体二极管D1′。当VBOOT<VCC时，为了抵消从节点100a流向节点104的电流，漏极-体二极管D1′与自举二极管(BD或D3)“背靠背”布置，允许电流从节点104流向节点106(并非反之亦然)。
因此，在一个或多个实施例中，节点106可以布置在两个背对背二极管中间，使得其电压可以被限制(例如，通过设计)到高于或等于VCC和VBOOT之间的最大值减去一个二极管允许的电压降的值。
应注意，上述两种性质的结合，即(i)即使当电压VBOOT(例如，在节点104处)低于参考节点GND的电压，也能够抵消从VCC(例如，节点100a)到浮置侧(例如，节点104)的电流的能力，以及(ii)即使当电压VBOOT(例如，在节点104)低于参考节点GND的电压，也能够将切换信号(例如INHS)从半桥的低电压侧传送到浮置侧FS的能力，导致即使当浮置电源节点104(例如，电压VBOOT)作为共同工作模式在大百分比的占空比中被偏置到远低于参考或地电平(例如，甚至几十伏)的情况下，也能够正确地切换半桥电路，而不增加半桥驱动集成电路HBD内部的功耗。浮置电源节点104的最大可实现负电压(例如，电压VBOOT)(仅)与晶体管Q1'在其处于关断状态时可维持的最大电压降有关。
图7是一个或多个实施例中限流器电路和相关控制电路装置的可能实现的示例性电路框图。
应当理解，虽然在一个或多个实施例中这样的限流器电路可以有利地与有源自举二极管组合使用(并且因此，在下文中将对这样的有源二极管进行参考)，但是某些实施例可以涉及与传统的无源自举二极管BD组合使用的这样的限流器电路。
如图7所示，一个或多个实施例可包括耦合在节点106和104之间并具有相应的漏极-体二极管D1′的限流晶体管Q1′。为了使漏极-体二极管D1′沿期望方向排列(即阴极耦合到节点106，并且阳极耦合到节点104)，限流晶体管Q1′可包括P沟道高压MOS晶体管，P沟道高压MOS晶体管的源极端子和体端子连接到节点106。在这个示例中，栅极-源极电压(其驱动晶体管Q1′，以将沟道切换为接通或切换为断开)可能低于VS。
可选地，限流晶体管可以包括具有连接到节点104的源极端子的N沟道高压MOS晶体管。在该示例性情况下，驱动这种晶体管以接通和断开沟道的栅极-源极电压可以高于VBOOT，并且可以由诸如电荷泵电路的电路生成，在本文所附的附图中不可见。
在一个或多个实施例中，节点104处的电压可以从低值(例如，大约VCC)切换到高值(例如，远高于VCC)，然后以非常高的速度返回到低值。例如，节点104处的电压VBOOT在时间间隔上的变化可超过100V/ns(1ns＝10-9s)，如图8所示。
如图8所示，由于电压VBOOT切换到高值(进入“自举供电阶段”T1)，节点106可能被限流器晶体管Q1的漏极-体二极管D1中流过的电流拉升到(几乎)等于VBOOT的电压，因为漏极-体二极管D1正向偏置。该电流可对节点106和低电压节点之间的寄生电容充电。特别地，该电流可以对有源二极管Q3的阴极处的寄生电容C3充电(见图9)。
在“自举供电阶段”T1期间，当电压VBOOT处于高电压范围时，节点106仍可由限流晶体管的漏极-体二极管D1′上拉。限流晶体管Q1′可以被设置为导通，以便降低节点106和节点104之间的电压降，并且在下降阶段开始时，例如进入“自举再充电阶段”T2时导通。
由于电压VBOOT切换回低值(进入“自举再充电阶段”T2)，有源二极管电路和限流器电路的漏极-体二极管D3和D1′可能都处于反向偏置，节点106可能保持在高电压处浮置，具有克服连接在节点106和节点104、102a之间的电路装置的击穿电压的风险。
为了应对这种过电压事件，节点106可以以足以将节点106和104之间的电压差限制在电路装置击穿电压内的电流向节点104放电。因此，节点106可以通过保持限流晶体管Q1′导通而被放电，从而在节点106和节点104之间提供导电路径。
应注意，即使限流晶体管Q1′在节点104处的电压VBOOT下降阶段保持导通，其电导率也可能不足以允许足够高的峰值电流以足够的速度(例如，考虑到最坏的情况)对节点106放电，即以非常快的下降速率。
因此，一个或多个实施例可任选地包括并联连接到限流晶体管Q1′的“快速放电”晶体管Q2(如图7所示)和相关电路装置。例如，快速放电晶体管可包括N沟道MOS晶体管Q2，该N沟道MOS晶体管Q2具有耦合到节点104的源极端子和耦合到节点106的漏极端子。快速放电晶体管Q2可包括与二极管D1′平行的相应的漏极-体二极管D2。相关电路装置可以包括耦合在晶体管Q2的源极和栅极之间的电阻性元件R4(例如，电阻器)，以及耦合在晶体管Q2的漏极和栅极之间的电容性元件C4(例如，电容器)。
快速放电电路装置Q2、R4、C4可有助于从节点106处的寄生电容吸收电流以便以更高的速度(例如，高达200V/ns的速率)对节点106放电。晶体管Q2可以正常关闭，只要电阻R4没有电流在内部流动，保持晶体管Q2的栅极源极电压接近0v。由于节点104处的电压VBOOT相对于节点106处的电压VS快速下降(例如，具有快速或锐利的边沿)，电容C4可提供电流路径以供电流流入电阻R4，从而导通晶体管Q2的沟道。这可以提供与晶体管Q1′并联的额外电流路径，这有助于将节点106和节点104之间的电压差保持在阈值内。快速放电晶体管Q2可在(短)时间间隔后截止，直到电压VBOOT的下一个下降沿。这种时间间隔的持续时间可以根据电阻R4和电容C4的值来调整。仅作为非限制性示例，电阻R4可以具有大约300Ω的值，电容C4可以具有大约10pF的值(1pF＝10-12F)，使得时间间隔可以具有大约3ns的值(1ns＝10- 9s)。
在电压VBOOT的下降阶段结束时，节点104处的电压可以降低到VCC以下，并且有源二极管Q3可以开始对自举电容CB充电。由于电阻R4使晶体管Q2的栅极-源极电容放电，快速放电电流路径可以迅速打开，并且可以控制限流晶体管Q1′的导通/关断状态，以避免自举电容CB过充电。
当节点104处的电压VBOOT低于VCC时，自举电容CB上的电压VCB可增加，并且如本文所例示的一个或多个实施例可在充电阶段T2结束时提供对电压VCB的改进控制，如先前所讨论的。例如，有源二极管Q3可以降低节点100a和节点104之间的电压降，以增加自举电容CB中可存储的电荷量，而限流晶体管Q1′可以防止由于相应的自举电压VCB达到阈值而对自举电容CB进一步充电。
如图7所示，驱动限流晶体管Q1′的驱动电路装置可包括一个检测器电路DT1(例如比较器电路)，DT1被配置用来比较电压VCC和电压VOUT(例如通过在正输入处接收电压VCC以及在负输入处接收电压VOUT)。当电压VOUT高于电压VCC时，半桥电路被认为处于高态，检测器电路DT1输出处的信号HBlow为低，限流晶体管Q1′导通。如前所述，该状况可在电压VBOOT的上升阶段、高电平阶段和下降阶段保持。当节点104处的电压VBOOT低时，电压VOUT低于VCC，信号HBlow高，限流晶体管Q1′的状态可由另一检测器电路DT2(例如比较器电路)的输出处提供的信号VBOov控制。检测器电路DT2可以被配置为将参考电压VREF(例如，参考电压VOUT)与根据电压VBOOT和VOUT生成的信号VR进行比较。例如，信号VREF可以由耦合到节点102a的充当电压发生器的电路VG2生成。例如，信号VR可以例如经由电阻分压器R1被生成为电压差VBOOT-VOUT的一部分。由于电压差VR高于参考电压VREF，信号VBOov可切换到高态，信号Q1off可上升到高态，限流晶体管Q1′可关断，以防止自举电容CB两端的电压VCB进一步增加。
如图7所示，逻辑信号Q1off可以在接收逻辑信号HBlow和VBOov作为输入的与门70的输出处生成。附在说明书末尾的表1根据目前考虑的示例，总结了驱动限流晶体管Q1′的逻辑。“输入”列中的符号“X”表示“不关心”状况。
在如本文所例示的一个或多个实施例中，在节点106处的电压VS可以在VBOOT的下降阶段期间高于节点104处的电压VBOOT，如先前所讨论的，并且在节点104处的电压降低(深深地)低于电压VCC的情况下。因此，如图7所例示的一个或多个实施例可包括电路SW，其被配置为将逻辑信号Q1off转换为适当的电压电平，以驱动限流晶体管Q1′的栅极-源极电压。
因此，在一个或多个实施例中，电平移位器电路LVS可用于将逻辑信号Q1off从浮置电源域(在VBOOT和VOUT之间)传播到节点106的电源域，以驱动开关S1。开关S1可以选择性地将晶体管Q1′的栅极端子连接到晶体管Q1′的源极端子(即节点106)或连接到提供电压VR3的另一节点。如图7所示，电压VR3可由电路VG3生成，电路VG3起电压发生器的作用，并向另一节点提供低于VS的电压VR3，适合于导通限流晶体管Q1′。
在一个或多个实施例中，电压VCB的接近0V的值(例如，在设备上电时可能发生)可能代表一个临界条件，只要在这种情况下，信号Q1off的逻辑值可能无效，并且如果没有正确驱动，限流晶体管Q1′可能保持关断，从而防止自举电容CB充电，从而使电压VCB保持在0V。
因此，一个或多个实施例可任选地包括信号Q1off的传播路径与节点102a之间的电阻连接R0，其可有利地将信号Q1off保持在上述条件下的低值。电阻路径R0的电阻可以选择为高，以限制静态功耗。例如，电阻R0可以约为30kΩ。考虑到逻辑电路的内部电源电压为3.3V，因此节点Q1off为高电平时的静态功耗可以限制在10μA左右。在一个或多个实施例中，逻辑电路这个细节的内部电源电压可以不同，并且R0的值可以相应地选择。
注意，在设备上电之后，在以VCB～0V开始的自举电容CB的第一充电事件处，节点102a可以通过接通低侧晶体管LS而短接到参考节点GND(例如，地)。因此，电路SW可以在节点106处的电压VS(其例如可以比VCC低大约二极管阈值电压降)和电压VOUT(其例如可以近似等于节点GND的参考电压)之间供电。因此，电路SW可以有足够的过驱动，产生电压VR3，并将信号Q1off传播到开关S1，结果是导通限流晶体管Q1′，让电流流过有源二极管Q3，以给自举电容CB充电。例如，表I的最后一行举例说明了这一条件。
图9是一个或多个实施例中有源二极管电路和相关控制电路装置的可能实现的示例性电路框图。
如图9所示，有源二极管电路可以包括晶体管Q3(例如，大的高压N沟道晶体管)，其漏极-体二极管D3作为传统的自举二极管操作，晶体管Q3的主体短路到相应的源极端子，并且源极端子耦合到节点100a。当漏极-体二极管D3的阳极和阴极之间的电压降达到二极管阈值电压时，晶体管Q3的沟道可导通以增加从节点100a流向节点104(经由节点106)的电流。因此，与实现无源自举二极管DB的其他解决方案(例如，参见图3A)相比，自举电容CB可以充电到更高的电压VCB。
在一个或多个实施例中，(N沟道)晶体管Q3的栅极端子处的电压可被提供高于连接到VCC的源极端子处的电压的电平，以接通晶体管Q3的沟道。因此，可以使用升压电路来驱动晶体管Q3的栅极端子。如图9所示，升压电路可包括升压电容C5，升压电容C5由驱动器电路B5驱动，驱动器电路B5由逻辑电路LOG2生成的控制信号S5控制。
在一个或多个实施例中，(N沟道)晶体管Q3的栅极端子可以连接到VCC(例如，连接到节点100a)以关断晶体管Q3的沟道。由于节点104、106处的电压VBOOT和VS迅速上升到高电压值VCC+VBUS，晶体管Q3的漏极-栅极电容可增加栅极电压并导通晶体管Q3。因此，可以通过激活低电阻开关S6来关断晶体管Q3，该低电阻开关S6以电压VCC将晶体管Q3的栅极端子耦合到节点100a。开关S6可以由逻辑电路LOG2生成的控制信号驱动。
在一个或多个实施例中，如果VCC低于阈值(例如，相对于节点GND的参考电压测量的2V)，则逻辑电路LOG2可能不能提供足够的驱动能力以适当地激活开关S6，并且将晶体管Q3的栅极端子耦合到节点100a的路径可能呈现高电阻。因此，当VCC小于阈值(例如，2V)时，在节点104和106处的电压高速上升的情况下，晶体管Q3的沟道可导通，从而允许不希望的电流从节点104流向节点100a。因此，一个或多个实施例可包括检测器电路DT3，该检测器电路DT3被配置为通过将VCC与电压参考VREF,CC进行比较并生成相应的输出信号PWRok来检测电源电压VCC是否低于阈值VREF,CC(例如，高于GND约2.5V)。作为信号PWRok为低的结果(例如，指示电源电压VCC低于阈值VREF,CC)，另一开关S7可被激活以将晶体管Q3的栅极端子下拉到电压VCC以下(例如，通过将晶体管Q3的栅极端子耦合到地电平GND)，以便产生晶体管Q3的负栅极-源极电压并且(几乎)关断其沟道。
在一个或多个实施例中，由于电源电压VCC处于正确的工作范围(例如，高于VREF,CC)中，信号PWRok可以是高的，并且晶体管Q3的沟道的电导率可以根据两个控制信号LSon和VCgtBT来控制。控制信号LSon可以对应于半桥电路的低侧控制信号INLS。控制信号VCgtBT可以在检测器电路DT4的输出处生成，检测器电路DT4被配置为将电压VBOOT与电压VCC进行比较。例如，控制信号VCgtBT为低可指示电压VCC高于电压VBOOT。
表II总结了根据当前考虑的示例的逻辑电路LOG2的输入信号和输出信号的值，以及晶体管Q3的相应状态。“输入”列中的符号“X”表示“不关心”条件。
在一个或多个实施例中，晶体管Q3可响应于电压VBOOT增加到电压VCC(例如，如检测器电路DT4所检测的)以上而被关断，以便在电压VBOOT高于电压VCC时，表现出与结自举二极管类似地行为并抵消电流流动。然而，检测器电路DT4可能具有一些响应延迟，并且因此可能(仅)在电压VBOOT缓慢变化的情况下有效。电压VBOOT的快速上升沿(由于半桥输出节点切换)之前是低侧功率晶体管LS的去激活(即关断)。因此，当低侧晶体管LS关断时变为低电平的逻辑信号LSon也可用于在半桥输出节点恰好换相之前关断晶体管Q3。
注意，一个或多个实施例可有利地解决与增强型GaN功率晶体管的驱动有关的另一问题。事实上，在切换到导通状态之前，低侧功率晶体管LS和高侧功率晶体管HS都可以保持关断一段(短)时间，称为死区时间，以避免电源之间的交叉导通。在死区时间期间，如果负载电流在低侧功率晶体管LS内部循环，则由于增强GaN晶体管的反向导通特性，半桥电路的输出节点102a可能呈现远低于节点GND的参考电压的电压(例如，甚至比参考电压GND低4V以上)。在这种情况下，即使自举电容CB被充电到最大极限VD(例如5.4V)，节点104处的电压VBOOT也可能仅比节点GND的参考电压高出约1V。在这种情况下，如图10所例示的将逻辑信号INHS从低电压输入缓冲器传送到半桥电路的高电压浮置部分FS的常规电平移位器14可能不能正确操作，例如，因为电平移位器电路的动态范围不够扩展。
如前所述，在一个或多个实施例中，节点106处的电压VS可以不降低到VCC-1V以下。驱动增强型GaN晶体管的电源电压VCC的优选值可以是5V左右，并且4V可以是最小值。因此，节点106处的电压VS可以不低于3V，并且电压VS可以用作从GND供应域驱动的电平移位器的电源节点。出于类似的原因，节点106和102a之间(即，电压VS和电压VOUT之间)的电压降可以(总是)高于3V。
因此，在一个或多个实施例中，电平移位器电路14可包括如图11所例示的两级。可以在GND和VS之间驱动第一级，并且可以在VS和VOUT之间驱动第二级。
例如，第一级可包括n型晶体管N1，其被配置为在相应栅极端子处接收输入信号INHS，晶体管N1的电流路径布置在参考端子GND和中间节点110之间。第一级还可以包括布置在中间节点110和处于电压VS的节点106之间的电阻器R11。第二级可包括具有耦合到第一级的中间节点110的相应栅极端子的p型晶体管P1，晶体管P1具有布置在处于电压VS的节点106和中间节点112之间的电流路径。第二级还可以包括布置在中间节点112和处于电压VOUT的节点102a之间的电阻器R12。
如图11所例示的电平移位器电路14可以能够将输入逻辑信号INHS从GND电压域传送到VOUT电压域，与节点104处的电压VBOOT的值无关(例如，高于VCC、低于VCC，甚至低于GND)。
值得注意的是，一个或多个实施例可包括二极管D3和D1′，它们有利地提供用于电平移位器电路14操作的节点106。可选地，电平移位器电路14也可以是独立的，即它可以包括二极管D3和D1′。
在一个或多个实施例中，可以使用包括图11所示的电平移位器电路14的两个实例的差动电平移位器电路。
因此，如本文所例示的，用于半桥电路的驱动器电路的一个或多个实施例可包括系统的浮置部分中的限流器电路和低电压部分中的自举二极管(可选地，有源二极管电路)。两个电路可以由在各个部分中实现的各个控制电路装置驱动。
有利地，一个或多个实施例还可以在节点106处提供始终为正的内部电压VS，该内部电压VS适合于为高侧晶体管HS提供电平移位器电路14。
一个或多个实施例可以完全集成在单片芯片HBD中，例如，包括有源二极管电路、限流器电路和相关驱动电路装置。一个或多个实施例可用于驱动各种不同的设备，诸如有源箝位反激转换器、谐振LLC转换器等。
如本文所例示的，电路(例如，HBD)可包括：
第一输入电源节点(例如，100a)和第二输入电源节点(例如，100b)，被配置为接收施加在其间的第一电源电压(例如，VCC)；
第一输入控制节点和第二输入控制节点，第一输入控制节点被配置为接收第一输入控制信号(例如，INHS)，第二输入控制节点被配置为接收第二输入控制信号(例如，INLS)，
高侧驱动器电路(例如12a)，被配置为耦合到半桥电路的高侧开关(例如HS)，高侧驱动器电路被配置为接收(例如14)所述第一输入控制信号并在第一高侧输出节点(例如120a)和第二高侧输出节点(例如102a)之间产生第一输出控制信号以控制所述高侧开关，
低侧驱动器电路(例如12b)，被配置为耦合到所述半桥电路的低侧开关(例如LS)，低侧驱动器电路被配置为接收所述第二输入控制信号并在第一低侧输出节点(例如120b)和第二低侧输出节点(例如102b)之间产生用于控制所述低侧开关的第二输出控制信号，
浮置电源节点(例如，104)，被配置为接收施加在所述浮置电源节点和所述第二高侧输出节点之间的浮置电源电压(例如，VCB、CB)，其中，高侧驱动器电路电耦合在所述浮置电源节点和所述第二高侧输出节点之间以接收所述浮置电源电压，
自举二极管(例如，D3)，具有耦合到所述第一输入电源节点的阳极和耦合到中间电源节点(例如106)的阴极，以及
限流器电路(例如Q1′、D1′、62)，耦合在所述中间电源节点和所述浮置电源节点之间。
如本文所例示的，限流器电路可以被配置为感测(例如，50)所述浮置电源电压，并且由于所述浮置电源电压达到阈值(例如，近似等于5.4V)而抵消从所述中间电源节点流向所述浮置电源节点的电流。
如本文所例示的，限流器电路可包括第一场效应晶体管(例如Q1′)，该第一场效应晶体管具有相应的第一漏极-体二极管(例如D1′)，相应的第一漏极-体二极管具有耦合到所述浮置电源节点的阳极和耦合到所述中间电源节点的阴极。
如本文所例示的，限流器电路可包括：
第二场效应晶体管(例如Q2)，具有相应的第二漏极-体二极管(例如D2)，相应的第二漏极-体二极管具有耦合到所述浮置电源节点的阳极和耦合到所述中间电源节点的阴极，
耦合在所述中间电源节点和所述第二场效应晶体管的栅极端子之间的电容(例如，C4)，以及
耦合在所述浮置电源节点和所述第二场效应晶体管的所述栅极端子之间的电阻(例如R4)。
如本文所例示的，限流器电路可以包括状态比较器电路(例如，DT1)，其被配置为将所述第一电源电压与在所述第二高侧输出节点和所述第二低侧输出节点之间感测到的切换电压(例如VOUT)进行比较。限流器电路可以被配置为响应于所述切换电压高于所述第一电源电压而将所述第一场效应晶体管切换到导通状态。
如本文所例示的，限流器电路可以包括过电压比较器电路(例如DT2)，该过电压比较器电路被配置为将指示所述浮置电源电压的信号(例如VR)与参考信号(例如VREF)进行比较。限流器电路可以被配置为响应于指示所述浮置电源电压高于所述参考信号的所述信号而将所述第一场效应晶体管切换到非导通状态。
如本文所例示的，限流器电路可以包括逻辑门(例如70)，其被配置为根据来自所述状态比较器电路的输出信号(例如HBlow)和来自所述过电压比较器电路的输出信号(例如VBOov)生成输出逻辑信号(例如Q1off)。第一场效应晶体管可以响应于具有高值的所述输出逻辑信号而切换到非导通状态，并且响应于具有低值的所述输出逻辑信号而切换到导通状态。该电路可包括所述逻辑门的输出节点与所述第二高侧输出节点之间的电阻电流流动路径(例如，R0)。
如本文所例示的，限流器电路可以包括开关(例如，S1)，其被配置为选择性地将所述第一场效应晶体管的栅极端子耦合到所述中间电源节点以接收正电压(例如，VS)，或者耦合到另一电压节点。所述另一电压节点可被配置为提供低于所述正电压的电压(例如，VR3)。
如本文所例示的，自举二极管可包括具有相应的漏极-体二极管(例如，D3)的自举场效应晶体管(例如，Q3)。相应的漏极-体二极管可以具有耦合到所述第一输入电源节点的阳极和耦合到所述中间电源节点的阴极。
如本文所例示的，该电路可包括：电源比较器电路(例如DT3)，其被配置为将所述第一电源电压与阈值电源电压(例如VREF,CC，可选地等于约2.5V)进行比较；以及逻辑电路(例如LOG2)，被配置为响应于所述第一电源电压低于所述阈值电源电压而将所述自举场效应晶体管切换到非导通状态。
如本文所例示的，该电路可包括：自举比较器电路(例如DT4)，其被配置为将所述浮置电源节点处的(例如，在所述浮置电源节点和所述第二输入电源节点之间感测到的)电压(例如，VBOOT)与所述第一电源电压进行比较；以及逻辑电路，被配置为响应于所述浮置电源节点处的所述电压高于所述第一电源电压而将所述自举场效应晶体管切换到非导通状态。
如本文所例示的，该电路可包括对指示所述低侧开关处于导通状态还是处于非导通状态的控制信号(例如，LSon)敏感的逻辑电路。逻辑电路可以被配置为响应于指示所述低侧开关处于非导通状态的所述控制信号而将所述自举场效应晶体管切换到非导通状态。
如本文所例示的，该电路可包括电平移位器电路(例如14)，所述电平移位器电路被配置为将所述第一输入控制信号从所述第一输入控制节点传播到所述高侧驱动器电路。电平移位器电路可以在所述中间电源节点和所述第二输入电源节点之间被供电。
如本文所例示的，电平移位器电路可包括：
在所述中间电源节点和所述第二输入电源节点之间的第一电流流线，所述第一电流流线包括具有耦合到所述第二输入电源节点的源极端子的第一晶体管(例如，N1)，以及耦合在所述第一晶体管的漏极端子(例如，110)和所述中间电源节点之间的第一电阻(例如，R11)，所述第一晶体管具有被配置为接收所述第一输入控制信号的相应控制端子，以及
在所述中间电源节点和所述第二高侧输出节点之间的第二电流流线，所述第二电流流线包括具有耦合到所述中间电源节点的源极端子的第二晶体管(例如P1)，以及耦合在所述第二晶体管的漏极端子(例如112)和所述第二高侧输出节点之间的第二电阻(例如R12)，所述第二晶体管具有耦合到所述第一晶体管的漏极端子的相应控制端子。
如本文所例示的，该电路可进一步包括：
所述高侧开关被配置为在第三输入电源节点(例如108)和第二高侧输出节点之间提供电流流线，其中所述第三输入电源节点被配置为接收高于所述第一电源电压的第二电源电压(例如VBUS)，以及
所述低侧开关被配置为在所述第二高侧输出节点和所述第二低侧输出节点之间提供电流流线。
如本文所例示的，第二高侧输出节点和第二低侧输出节点可被配置为在它们之间提供所述切换电压。
如本文所例示的，所述高侧开关和所述低侧开关可包括氮化镓功率晶体管。
如本文所例示的，设备可包括：
根据一个或多个实施例的电路，
自举电容器(例如CB)，耦合在所述浮置电源节点和所述电路的所述第二高侧输出节点之间，以及
耦合在所述电路的所述第二高侧输出节点和所述第二低侧输出节点之间以接收所述切换电压的电感负载(例如L)。
如本文所例示的，根据一个或多个实施例的操作电路或设备的方法可包括：
接收所述第一输入电源节点和所述第二输入电源节点之间的第一电源电压，
在所述第一输入控制节点处接收第一输入控制信号，并且在所述第二输入控制节点处接收第二输入控制信号；
在所述第一高侧输出节点和所述第二高侧输出节点之间产生第一输出控制信号，用于控制半桥电路的高侧开关；
在所述第一低侧输出节点和所述第二低侧输出节点之间产生用于控制所述半桥电路的低侧开关的第二输出控制信号；
接收施加在所述浮置电源节点和所述第二高侧输出节点之间的浮置电源电压，以为所述高侧驱动器电路供电；并且
感测所述浮置电源电压，并且由于所述浮置电源电压达到阈值而抵消从所述中间电源节点流向所述浮置电源节点的电流。
表I
Figure BDA0003144289500000241
表II
Figure BDA0003144289500000242
Figure BDA0003144289500000251
一种电路(HBD)，可以概述为包括：第一输入电源节点(100a)和第二输入电源节点(100b)，被配置为接收施加在它们之间的第一电源电压(VCC)；第一输入控制节点和第二输入控制节点，第一输入控制节点被配置为接收第一输入控制信号(INHS)，第二输入控制节点被配置为接收第二输入控制信号(INLS)；高侧驱动器电路(12a)，被配置为耦合到半桥电路的高侧开关(HS)，高侧驱动器电路(12a)被配置为接收(14)所述第一输入控制信号(INHS)并在第一高侧输出节点(120a)和第二高侧输出节点(102a)之间产生第一输出控制信号以控制所述高侧开关(HS)；低侧驱动器电路(12b)，被配置为耦合到所述半桥电路的低侧开关(LS)，所述低侧驱动器电路(12b)被配置为接收所述第二输入控制信号(INLS)并在第一低侧输出节点(120b)和第二低侧输出节点(102b)之间产生第二输出控制信号以控制所述低侧开关(LS)；浮置电源节点(104)，被配置为接收施加在所述浮置电源节点(104)和所述第二高侧输出节点(102a)之间的浮置电源电压(VCB、CB)，其中，所述高侧驱动器电路(12a)电耦合在所述浮置电源节点(104)和所述第二高侧输出节点(102a)之间以接收所述浮置电源电压(VCB)；自举二极管(D3)，其阳极耦合到所述第一输入电源节点(100a)，阴极耦合到中间电源节点(106)；以及限流器电路(Q1′、D1′、62)，耦合在所述中间电源节点(106)和所述浮置电源节点(104)之间，其中，所述限流器电路(Q1′、D1′、62)被配置为感测(50)所述浮置电源电压并且由于所述浮置电源电压(VCB)达到阈值而抵消从所述中间电源节点(106)流向所述浮置电源节点(104)的电流。
所述限流电路可包括具有相应的第一漏极-体二极管(D1′)的第一场效应晶体管(Q1′)，所述相应的第一漏极-体二极管(D1′)具有耦合到所述浮置电源节点(104)的阳极和耦合到所述中间电源节点(106)的阴极。
所述限流电路可以包括具有相应的第二漏极-体二极管(D2)的第二场效应晶体管(Q2)，所述相应的第二漏极-体二极管(D2)具有耦合到所述浮置电源节点(104)的阳极和耦合到所述中间电源节点(106)的阴极，耦合在所述中间电源节点(106)和所述第二场效应晶体管(Q2)的栅极端子之间的电容(C4)，以及耦合在所述浮置电源节点(104)和所述第二场效应晶体管(Q2)的栅极端子之间的电阻(R4)。
所述限流器电路可以包括状态比较器电路(DT1)，其被配置为将所述第一电源电压(VCC)与在所述第二高侧输出节点(102a)和所述第二低侧输出节点(102B)之间感测到的切换电压(VOUT)进行比较，并且其中，所述限流器电路被配置为响应于所述切换电压(VOUT)高于所述第一电源电压(VCC)而将所述第一场效应晶体管(Q1′)切换到导通状态。
所述限流器电路可包括过电压比较器电路(DT2)，所述过电压比较器电路(DT2)被配置为将表示所述浮置电源电压(VCB)的信号(VR)与参考信号(VREF)进行比较，并且其中，所述限流器电路被配置为响应于指示所述浮置电源电压(VCB)超过所述参考信号(VREF)的信号(VR)而使所述第一场效应晶体管(Q1′)工作在非导通状态。
所述限流器电路可包括逻辑门(70)，所述逻辑门(70)被配置为根据来自所述状态比较器电路(DT1)的输出信号(HBlow)和来自所述过电压比较器电路(DT2)的输出信号(VBOov)产生输出逻辑信号(Q1off)，其中，所述第一场效应晶体管(Q1′)响应具有高值的所述输出逻辑信号(Q1off)切换到非导通状态，并且响应具有低值的所述输出逻辑信号(Q1off)切换到导通状态，并且其中，所述电路(HBD)包括在所述逻辑门(70)的输出节点和所述第二高侧输出节点(102a)之间的电阻电流流动路径(R0)。
所述限流器电路可包括开关(S1)，其被配置为选择性地将所述第一场效应晶体管(Q1′)的栅极端子耦合到所述中间电源节点(106)以接收正电压(VS)或耦合到另一电压节点，其中，所述另一电压节点被配置(VG3)以提供低于所述正电压(VS)的电压(VR3)。
所述自举二极管可包括具有相应漏极-体二极管(D3)的自举场效应晶体管(Q3)，所述相应的漏极-体二极管(D3)具有耦合到所述第一输入电源节点(100a)的阳极和耦合到所述中间电源节点(106)的阴极。
该电路(HBD)可包括电源比较器电路(DT3)，其被配置为将所述第一电源电压(VCC)与阈值电源电压(VREF,CC)进行比较；以及逻辑电路(LOG2)，其被配置为响应于所述第一电源电压(VCC)低于所述阈值电源电压(VREF,CC)而将所述自举场效应晶体管(Q3)切换到非导通状态。
该电路(HBD)可包括：自举比较器电路(DT4)，其被配置为将所述浮置电源节点(104)处的电压(VBOOT)与所述第一电源电压(VCC)进行比较；以及逻辑电路(LOG2)，其被配置为响应于所述浮置电源节点(104)处的所述电压(VBOOT)高于所述第一电源电压(VCC)而将所述自举场效应晶体管(Q3)切换到非导通状态。
所述电路(HBD)可包括对指示所述低侧开关(LS)处于导通状态还是处于非导通状态的控制信号(LSon)敏感的逻辑电路(LOG2)，其中，所述逻辑电路(LOG2)被配置为响应指示所述低侧开关(LS)处于非导通状态的所述控制信号(LSon)，将所述自举场效应晶体管(Q3)切换到非导通状态。
所述电路(HBD)可包括电平移位器电路(14)，所述电平移位器电路(14)被配置为将所述第一输入控制信号(INHS)从所述第一输入控制节点传播到所述高侧驱动器电路(12a)，其中，所述电平移位器电路(14)在所述中间电源节点(106)和所述第二输入电源节点(100b)之间电供电。
电平移位器电路(14)可以包括在所述中间电源节点(106)和所述第二输入电源节点(100b)之间的第一电流流线，所述第一电流流线包括第一晶体管(N1)，所述第一晶体管(N1)具有耦合到所述第二输入电源节点(100b)的源极端子和耦合在所述第一晶体管(N1)的漏极端子(110)和所述中间电源节点(106)之间的第一电阻(R11)，所述第一晶体管(N1)具有相应的控制端子，所述控制端子被配置为接收所述第一输入控制信号(INHS)，以及在所述中间电源节点(106)和所述第二高侧输出节点(102a)之间的第二电流流线，所述第二电流流线包括具有耦合到所述中间电源节点(106)的源极端子的第二晶体管(P1)和耦合在所述第二晶体管(P1)的漏极端子(112)和所述第二高侧输出节点(102a)之间的第二电阻(R12)，所述第二晶体管(P1)具有耦合到所述第一晶体管(N1)的漏极端子(110)的相应控制端子。
电路(10')还可以包括所述高侧开关(HS)，所述高侧开关(HS)被配置为在第三输入电源节点(108)和第二高侧输出节点(102a)之间提供电流流线，其中，所述第三输入电源节点(108)被配置为接收高于所述第一电源电压(VCC)的第二电源电压(VBUS)，并且所述低侧开关(LS)被配置为在所述第二高侧输出节点(102a)和所述第二低侧输出节点(102B)之间提供电流流线，其中，所述第二高侧输出节点(102a)和所述第二低侧输出节点(102B)被配置为在它们之间提供所述切换电压(VOUT)。
所述高侧开关(HS)和所述低侧开关(LS)可包括氮化镓功率晶体管。
一种设备，可以概括为包括根据权利要求14或15所述的电路(10')、耦合在所述电路(10')的浮置电源节点(104)和所述第二高侧输出节点(102A)之间的自举电容器(CB)，以及耦合在所述电路(10')的所述第二高侧输出节点(102a)和所述第二低侧输出节点(102b)之间以接收所述切换电压(VOUT)的电感负载(L)。
一种操作电路(HBD，10')的方法可以被概括为包括在所述第一输入电源节点(100a)和所述第二输入电源节点(100b)之间接收第一电源电压(VCC)，在所述第一输入控制节点处接收第一输入控制信号(INHS)和在所述第二输入控制节点处接收第二输入控制信号(INLS)，在所述第一高侧输出节点(120a)和所述第二高侧输出节点(102a)之间产生(12a)用于控制半桥电路的高侧开关(HS)的第一输出控制信号，在所述第一低侧输出节点(120b)和所述第二低侧输出节点(102b)之间产生第二输出控制信号(12b)，用于控制所述半桥电路的低侧开关(LS)，接收施加在所述浮置电源节点(104)和所述第二高侧输出节点(102a)之间的浮置电源电压(VCB、CB)，以向所述高侧驱动器电路(12a)供电，感测(50)所述浮置电源电压(VCB)，并且由于所述浮置电源电压(VCB)达到阈值而抵消从所述中间电源节点(106)流向所述浮置电源节点(104)的电流。
可以组合上述各种实施例以提供进一步的实施例。可以根据以上详细描述对实施例进行这些和其它改变。通常，在所附权利要求书中，所使用的术语不应被解释为将权利要求书限制为说明书和权利要求书中公开的特定实施例，而是应被解释为包括所有可能的实施例以及这些权利要求书所具有的等同物的全部范围。因此，权利要求不受公开内容的限制。

Claims (21)

1.一种电路，包括：
第一输入电源节点和第二输入电源节点，所述第一输入电源节点和所述第二输入电源节点被配置为：接收差分地施加在所述第一输入电源节点和所述第二输入电源节点之间的第一电源电压；
第一输入控制节点和第二输入控制节点，所述第一输入控制节点被配置为接收第一输入控制信号，所述第二输入控制节点被配置为接收第二输入控制信号；
高侧驱动器电路，被配置为耦合到半桥电路的高侧开关，所述高侧驱动器电路被配置为接收所述第一输入控制信号，并且在第一高侧输出节点和第二高侧输出节点之间差分地产生第一输出控制信号，用于控制所述高侧开关；
低侧驱动器电路，被配置为耦合到所述半桥电路的低侧开关，所述低侧驱动器电路被配置为接收所述第二输入控制信号，并且在第一低侧输出节点和第二低侧输出节点之间差分地产生第二输出控制信号，用于控制所述低侧开关；
浮置电源节点，被配置为接收差分地施加在所述浮置电源节点和所述第二高侧输出节点之间的浮置电源电压，其中所述高侧驱动器电路被电耦合在所述浮置电源节点和所述第二高侧输出节点之间，以接收所述浮置电源电压；
中间电源节点；
自举二极管，具有阳极和阴极，所述阳极被耦合到所述第一输入电源节点，所述阴极被耦合到所述中间电源节点；以及
限流器电路，被耦合在所述中间电源节点和所述浮置电源节点之间，
其中所述限流器电路被配置为感测所述浮置电源电压，并且响应于所述浮置电源电压达到阈值，抵消从所述中间电源节点流向所述浮置电源节点的电流。
2.根据权利要求1所述的电路，其中所述限流器电路包括：
第一场效应晶体管，具有相应的第一漏极-体二极管，所述相应的第一漏极-体二极管具有：阳极，被耦合到所述浮置电源节点；以及阴极，被耦合到所述中间电源节点。
3.根据权利要求2所述的电路，其中所述限流器电路包括：
第二场效应晶体管，具有相应的第二漏极-体二极管，所述相应的第二漏极-体二极管具有：阳极，被耦合到所述浮置电源节点；以及阴极，被耦合到所述中间电源节点；
电容，被耦合在所述中间电源节点和所述第二场效应晶体管的栅极端子之间；以及
电阻，被耦合在所述浮置电源节点和所述第二场效应晶体管的所述栅极端子之间。
4.根据权利要求2所述的电路，其中所述限流器电路包括状态比较器电路，所述状态比较器电路被配置为：将所述第一电源电压与切换电压进行比较，所述切换电压是在所述第二高侧输出节点和所述第二低侧输出节点之间被差分地感测到的，并且其中所述限流器电路被配置为：响应于所述切换电压超过所述第一电源电压，将所述第一场效应晶体管操作在导通状态。
5.根据权利要求2所述的电路，其中所述限流器电路包括过电压比较器电路，所述过电压比较器电路被配置为：将表示所述浮置电源电压的信号与参考信号进行比较，并且其中所述限流器电路被配置为：响应于指示所述浮置电源电压超过所述参考信号的信号，将所述第一场效应晶体管操作在非导通状态。
6.根据权利要求4所述的电路，其中所述限流器电路包括逻辑门，所述逻辑门被配置为根据所述状态比较器电路的输出信号和所述过电压比较器电路的输出信号生成输出逻辑信号，其中所述第一场效应晶体管响应于具有第一状态的所述输出逻辑信号而操作在非导通状态，并且响应于具有第二状态的所述输出逻辑信号而操作在导通状态，并且其中所述电路包括电阻电流流动路径，所述电阻电流流动路径位于所述逻辑门的输出节点和所述第二高侧输出节点之间。
7.根据权利要求2所述的电路，其中所述限流器电路包括开关，所述开关被配置为：选择性地将所述第一场效应晶体管的栅极端子耦合到所述中间电源节点以接收正电压，或者耦合到另一电压节点，其中所述另一电压节点被配置为提供低于所述正电压的电压。
8.根据权利要求1所述的电路，其中所述自举二极管包括自举场效应晶体管，所述自举场效应晶体管具有相应的漏极-体二极管，所述相应的漏极-体二极管具有：阳极，被耦合到所述第一输入电源节点；以及阴极，被耦合到所述中间电源节点。
9.根据权利要求8所述的电路，包括：
电源比较器电路，被配置为将所述第一电源电压与阈值电源电压进行比较；以及
逻辑电路，被配置为响应于所述第一电源电压低于所述阈值电源电压，将所述自举场效应晶体管操作在非导通状态。
10.根据权利要求8所述的电路，包括：
自举比较器电路，被配置为将所述浮置电源节点处的电压与所述第一电源电压进行比较；以及
逻辑电路，被配置为响应于所述浮置电源节点处的所述电压超过第一电源电压而切换，以将所述自举场效应晶体管操作在非导通状态。
11.根据权利要求8所述的电路，包括：
逻辑电路，被配置为：
接收控制信号，所述控制信号指示所述低侧开关是处于导通状态还是处于非导通状态；以及
响应于所述控制信号指示所述低侧开关处于非导通状态，将所述自举场效应晶体管操作在非导通状态。
12.根据权利要求1所述的电路，包括：
电平移位器电路，被配置为将所述第一输入控制信号从所述第一输入控制节点传播到所述高侧驱动器电路，其中所述电平移位器电路被电耦合到所述中间电源节点和所述第二输入电源节点。
13.根据权利要求12所述的电路，其中所述电平移位器电路包括：
第一电路，被耦合在所述中间电源节点和所述第二输入电源节点之间，所述第一电路包括：
第一晶体管，具有第一导电端子和第二导电端子，所述第一导电端子被耦合到所述第二输入电源节点，所述第二导电端子被配置为接收所述第一输入控制信号，所述第一晶体管具有控制端子；以及
第一电阻，被耦合在所述第一晶体管的所述第二导电端子与所述中间电源节点之间；以及
第二电路，被耦合在所述中间电源节点与所述第二高侧输出节点之间，所述第二电路包括：
第二晶体管，具有第一导电端子和控制端子，所述第一导电端子被耦合到所述中间电源节点，所述控制端子被耦合到所述第一晶体管的所述第二导电端子，所述第二晶体管具有第二导电端子；以及
第二电阻，被耦合在所述第二晶体管的所述第二导电端子与所述第二高侧输出节点之间。
14.根据权利要求1所述的电路，还包括：
所述高侧开关，被配置为在第三输入电源节点和所述第二高侧输出节点之间提供电流流线，其中所述第三输入电源节点被配置为接收高于所述第一电源电压的第二电源电压；以及
所述低侧开关，被配置为在所述第二高侧输出节点和所述第二低侧输出节点之间提供电流流线，
其中所述第二高侧输出节点和所述第二低侧输出节点被配置为：在所述第二高侧输出节点和所述第二低侧输出节点之间提供所述切换电压。
15.根据权利要求14所述的电路，其中所述高侧开关和所述低侧开关包括氮化镓功率晶体管。
16.一种设备，包括：
电路，包括：
第一输入电源节点和第二输入电源节点，所述第一输入电源节点和所述第二输入电源节点被配置为：接收差分地施加在所述第一输入电源节点和所述第二输入电源节点之间的第一电源电压；
第一输入控制节点和第二输入控制节点，所述第一输入控制节点被配置为接收第一输入控制信号，所述第二输入控制节点被配置为接收第二输入控制信号；
高侧驱动器电路，被配置为耦合到半桥电路的高侧开关，所述高侧驱动器电路被配置为接收所述第一输入控制信号，并且在第一高侧输出节点和第二高侧输出节点之间差分地产生第一输出控制信号，用于控制所述高侧开关；
低侧驱动器电路，被配置为耦合到所述半桥电路的低侧开关，所述低侧驱动器电路被配置为接收所述第二输入控制信号，并且在第一低侧输出节点和第二低侧输出节点之间差分地产生第二输出控制信号，用于控制所述低侧开关；
浮置电源节点，被配置为接收差分地施加在所述浮置电源节点和所述第二高侧输出节点之间的浮置电源电压，其中所述高侧驱动器电路被电耦合在所述浮置电源节点和所述第二高侧输出节点之间，以接收所述浮置电源电压；
中间电源节点；
自举二极管，具有阳极和阴极，所述阳极被耦合到所述第一输入电源节点，所述阴极被耦合到所述中间电源节点；以及
限流器电路，被耦合在所述中间电源节点和所述浮置电源节点之间，其中所述限流器电路被配置为感测所述浮置电源电压，并且响应于所述浮置电源电压达到阈值，抵消从所述中间电源节点流向所述浮置电源节点的电流；
自举电容器，被耦合在所述浮置电源节点和所述第二高侧输出节点之间；以及
电感负载，被耦合在所述第二高侧输出节点和所述第二低侧输出节点之间，并且被配置为接收所述切换电压。
17.根据权利要求16所述的设备，其中所述限流器电路包括：
第一场效应晶体管，具有相应的第一漏极-体二极管，所述相应的第一漏极-体二极管具有：阳极，被耦合到所述浮置电源节点；以及阴极，被耦合到所述中间电源节点。
18.根据权利要求16所述的设备，其中所述自举二极管包括：
自举场效应晶体管，具有相应的漏极-体二极管，所述相应的漏极-体二极管具有：阳极，被耦合到所述第一输入电源节点；以及阴极，被耦合到所述中间电源节点。
19.一种方法，包括：
在所述第一输入电源节点和所述第二输入电源节点之间差分地接收第一电源电压；
在所述第一输入控制节点处接收第一输入控制信号，并且在所述第二输入控制节点处接收第二输入控制信号；
在所述第一高侧输出节点和所述第二高侧输出节点之间差分地产生第一输出控制信号，用于控制半桥电路的高侧开关；
在所述第一低侧输出节点和所述第二低侧输出节点之间差分地产生第二输出控制信号，用于控制所述半桥电路的低侧开关；
接收差分地施加在所述浮置电源节点和所述第二高侧输出节点之间的浮置电源电压，以为所述高侧驱动器电路供电；
感测所述浮置电源电压；以及
响应于所述浮置电源电压达到阈值，抵消从所述中间电源节点流向所述浮置电源节点的电流。
20.根据权利要求19所述的方法，包括：
将所述第一电源电压与切换电压进行比较，所述切换电压是在所述第二高侧输出节点和所述第二低侧输出节点之间被差分地感测到的；以及
响应于所述切换电压超过所述第一电源电压，将耦合在所述浮置电源节点和所述中间电源节点之间的开关操作在导通状态。
21.根据权利要求19所述的方法，包括：
将表示所述浮置电源电压的信号与参考信号进行比较；以及
响应于指示所述浮置电源电压超过所述参考信号的信号，将耦合在所述浮置电源节点和所述中间电源节点之间的开关操作在非导通状态。
CN202110745747.XA 2020-07-02 2021-07-01 驱动器电路、对应的设备及操作方法 Pending CN113890526A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102020000016072A IT202000016072A1 (it) 2020-07-02 2020-07-02 Circuito di pilotaggio, dispositivo e procedimento di funzionamento corrispondenti
IT102020000016072 2020-07-02
US17/355,055 US11476845B2 (en) 2020-07-02 2021-06-22 Driver circuit, corresponding device and method of operation
US17/355,055 2021-06-22

Publications (1)

Publication Number Publication Date
CN113890526A true CN113890526A (zh) 2022-01-04

Family

ID=79010409

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202121486818.0U Active CN216672983U (zh) 2020-07-02 2021-07-01 电路及电子设备
CN202110745747.XA Pending CN113890526A (zh) 2020-07-02 2021-07-01 驱动器电路、对应的设备及操作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202121486818.0U Active CN216672983U (zh) 2020-07-02 2021-07-01 电路及电子设备

Country Status (2)

Country Link
US (1) US11791815B2 (zh)
CN (2) CN216672983U (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10108131A1 (de) 2001-02-21 2002-09-05 Infineon Technologies Ag Halbleiterschaltung und Schaltnetzteil
US7215189B2 (en) 2003-11-12 2007-05-08 International Rectifier Corporation Bootstrap diode emulator with dynamic back-gate biasing
US7106105B2 (en) 2004-07-21 2006-09-12 Fairchild Semiconductor Corporation High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator
US7456658B2 (en) 2006-04-07 2008-11-25 International Rectifier Corporation Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator
US20080290841A1 (en) 2007-05-23 2008-11-27 Richtek Technology Corporation Charging Circuit for Bootstrap Capacitor and Integrated Driver Circuit Using Same
US8593211B2 (en) 2012-03-16 2013-11-26 Texas Instruments Incorporated System and apparatus for driver circuit for protection of gates of GaN FETs
TWI563795B (en) 2014-03-13 2016-12-21 Upi Semiconductor Corp Gate driver and control method thereof
US9667245B2 (en) 2014-10-10 2017-05-30 Efficient Power Conversion Corporation High voltage zero QRR bootstrap supply
JP2018007403A (ja) 2016-07-01 2018-01-11 三菱電機株式会社 電力変換装置
WO2019193805A1 (ja) 2018-04-02 2019-10-10 ローム株式会社 スイッチ駆動装置
JP7115127B2 (ja) 2018-08-06 2022-08-09 富士電機株式会社 スイッチ装置
IT202000016072A1 (it) * 2020-07-02 2022-01-02 St Microelectronics Srl Circuito di pilotaggio, dispositivo e procedimento di funzionamento corrispondenti

Also Published As

Publication number Publication date
CN216672983U (zh) 2022-06-03
US11791815B2 (en) 2023-10-17
US20230040189A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
US10236677B2 (en) Semiconductor device
US8040162B2 (en) Switch matrix drive circuit for a power element
US8487602B2 (en) Switch driving circuit and driving method thereof
US7688052B2 (en) Charge pump circuit and method therefor
JP6209205B2 (ja) ＧａＮＦＥＴのゲートの保護のためのドライバ回路のためのシステム及び装置
US7551004B2 (en) Inverter apparatus with improved gate drive for power MOSFET
US20210328511A1 (en) Circuits and techniques for power regulation
US11476845B2 (en) Driver circuit, corresponding device and method of operation
US11245324B2 (en) Switching converter and a method thereof
JP3937354B2 (ja) ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ
JP2010130822A (ja) 半導体装置
CN110890878A (zh) 自适应多电平栅极驱动器电路和用于切换半桥电路的方法
JP4779549B2 (ja) 電圧駆動型半導体素子のゲート駆動回路。
US10715027B2 (en) Driver circuit
CN106602879A (zh) 具有半桥节点的dc‑dc转换器、用于其的控制器以及控制其的方法
US20220278615A1 (en) Switching power supply circuit, control circuit and control method thereof
JP7210928B2 (ja) 高耐圧集積回路
US5977756A (en) Driving apparatus for an inductive load
US8446207B2 (en) Load driving circuit
JP4727360B2 (ja) 絶縁ゲート型半導体素子のゲート回路
US11496125B2 (en) Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation
CN114389450A (zh) 自举式开关变换器及其驱动电路
CN216672983U (zh) 电路及电子设备
KR20190108785A (ko) 전원 변환기, 스위칭 소자 구동 장치 및 부하 구동 장치
US11929667B2 (en) Switching converter and low-voltage startup circuit thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination