JP3620766B2 - 増幅器用電圧供給回路 - Google Patents
増幅器用電圧供給回路 Download PDFInfo
- Publication number
- JP3620766B2 JP3620766B2 JP13551297A JP13551297A JP3620766B2 JP 3620766 B2 JP3620766 B2 JP 3620766B2 JP 13551297 A JP13551297 A JP 13551297A JP 13551297 A JP13551297 A JP 13551297A JP 3620766 B2 JP3620766 B2 JP 3620766B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- power supply
- supplied
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、増幅器に効率よく電源電圧を供給する電圧供給回路に関するものである。
【０００２】
【従来の技術】
増幅器に供給される電源電圧を増幅器の出力信号のレベルに応じて低電圧ＶＬと高電圧ＶＨとに切り換える高効率方式の電圧供給回路が知られている。すなわち、高効率方式の電圧供給回路は、電源電圧として低電圧ＶＬが供給されているときに増幅器の出力信号のレベルが上昇して所定の閾値を越えると、増幅器に供給する電源電圧を低電圧ＶＬから高電圧ＶＨに切り換え、逆に、高電圧ＶＨが供給されているときに増幅器の出力信号のレベルが低下して所定の閾値を下回ると、その電源電圧を高電圧ＶＨから低電圧ＶＬに切り換えるのである。
【０００３】
【発明が解決しようとする課題】
増幅器のために低電圧ＶＬ及び高電圧ＶＨを出力する電源回路は、通常、厳密に安定電圧を出力するものではなく、増幅器への供給電流の大きさに応じて電源回路の内部抵抗が影響して電源電圧レベルは低電圧ＶＬ及び高電圧ＶＨの各々において変動する。よって、高電圧ＶＨの供給時に、極端な例として、スピーカが増幅器から外された場合には供給電流の低下により高電圧ＶＨとして取り得る最大電圧が電源電圧として印加されることになるので、増幅器のコンデンサ等の各部品の耐電圧として比較的高い電圧のものを用いる必要があった。
【０００４】
そこで、本発明の目的は、増幅器への供給電流が変動しても供給電圧の上昇を制限することができる増幅器用電圧供給回路を提供することである。
【０００５】
【課題を解決するための手段】
本発明の増幅器用電圧供給回路は、増幅器に電源電圧を供給する電圧供給回路であって、電源回路から出力されるレベル的に高低関係にある２つの高電圧及び低電圧を受け入れる手段と、増幅器から出力される信号のレベルに応じて高電圧及び低電圧のうちのいずれか一方の電圧を選択的に電源電圧として増幅器に供給する切換手段と、増幅器への高電圧の選択供給時に高電圧のレベルを所定の大きさ以下に制限する制限手段とを備えたことを特徴としている。
【０００６】
【発明の実施の形態】
以下、本発明の実施例を図に基づいて詳細に説明する。
図１は本発明による増幅器用電圧供給回路を示している。この電圧供給回路には、電源回路ＰＳから高電圧ＶＨと低電圧ＶＬとが供給される。電圧供給回路からは図示しない増幅器には電源電圧＋Ｂが出力され、増幅器の出力電圧が供給される。
【０００７】
電圧供給回路にはＦＥＴ（電界効果トランジスタ）１と２つのＮＰＮ型のパイポーラトランジスタ２，３が設けられている。ＦＥＴ１のドレインＤには入力端子４を介して高電圧ＶＨが供給され、ＦＥＴ１のソースＳには入力端子５を介して低電圧ＶＬが供給される。この各供給ラインとアースとの間にはコンデンサ６，７が設けられている。また、ＦＥＴ１のソースＳは電源電圧＋Ｂの出力端子８に接続されている。この電源電圧＋Ｂの出力端子８への接続ラインはトランジスタ３のコレクタに直接接続されると共に、抵抗９を介してトランジスタ３のベースに接続されている。
【０００８】
増幅器の出力電圧を受け入れる入力端子１０とトランジスタ３のベースとの間にはツェナーダイオード１１が接続されている。すなわち、ツェナーダイオード１１のカソードがトランジスタ３のベースに接続され、アノードが入力端子１０に接続されている。また、入力端子１０とトランジスタ３のエミッタとの間にはコンデンサ１２が接続されている。このトランジスタ３、抵抗９、ツェナーダイオード１１及びコンデンサ１２は定電圧回路を構成し、電源電圧＋Ｂがツェナーダイオード１１のツェナー電圧より高ければそのツェナー電圧に増幅器の出力電圧が重畳された電圧がトランジスタ３のエミッタから出力されるようになっている。
【０００９】
トランジスタ３のエミッタはダイオード１３を順方向に、更に抵抗１４を介してＦＥＴ１のゲートに接続されている。ＦＥＴ１のゲートとトランジスタ２のコレクタとの間にはツェナーダイオード１５がそのカソードをＦＥＴ１のゲート側にして接続されている。低電圧ＶＬの入力端子５に接続されたＦＥＴ１のソースとアースとの間には抵抗１６，１７の直列回路が接続されている。抵抗１６と抵抗１７との接続ラインはトランジスタ２のベースに接続されている。
【００１０】
また、ＦＥＴ１のソースとアースとの間にはコンデンサ１８が接続されている。コンデンサ１８のＦＥＴ１のソース側は抵抗１９を介してトランジスタ２のエミッタに接続されている。トランジスタ２のエミッタとアースとの間にはツェナーダイオード２０がそのカソードをトランジスタ２のエミッタ側にして接続されている。コンデンサ１８、抵抗１９及びツェナーダイオード２０はツェナーダイオード２０のツェナー電圧をトランジスタ２のエミッタに与える定電圧回路として動作する。
【００１１】
かかる構成の電圧供給回路においては、電源回路ＰＳから高電圧ＶＨ及び低電圧ＶＬが入力端子６及び７に供給されると、低電圧ＶＬがそのまま電源電圧＋Ｂとして出力端子８から増幅器に出力される。電源電圧＋Ｂが供給された増幅器ではオーディオ信号を増幅する増幅動作が行なわれる。この増幅されたオーディオ信号が増幅器の出力電圧として電圧供給回路の入力端子１０に供給される。
【００１２】
電源電圧＋Ｂによってトランジスタ３のエミッタには電圧が生じ、そのエミッタ電圧には入力端子１０に供給される増幅器の出力電圧ｅ０が重畳されている。電源電圧＋Ｂがツェナーダイオード１１のツェナー電圧ＶＤ１１より高ければ、トランジスタ３のエミッタ電圧はツェナー電圧ＶＤ１１と増幅器の出力電圧ｅ０との加算電圧となる。このようなトランジスタ３のエミッタ電圧がダイオード１３及び抵抗１４を介してＦＥＴ１のゲートに供給される。一方、低電圧ＶＬがＦＥＴ１のソースには印加される。
【００１３】
増幅器の出力電圧ｅ０が高くなったためにＦＥＴ１のゲート電圧が低電圧ＶＬとＦＥＴ１のゲート・ソース間電圧とを加えた電圧より高くなると、ＦＥＴ１はオン状態となる。ＦＥＴ１のオンにより、電源回路ＰＳからの高電圧ＶＨがＦＥＴ１のドレイン・ソース間を介して電源電圧＋Ｂとして出力端子８から増幅器に出力される。
【００１４】
このように電源電圧＋Ｂが高電圧ＶＨとなると、抵抗１６，１７の直列回路に高電圧ＶＨが印加される。トランジスタ２のベースに供給される抵抗１６，１７による分圧電圧はツェナーダイオード２０のツェナー電圧ＶＤ２０とトランジスタ２のベース・エミッタ間電圧との合計電圧より上昇する。よって、トランジスタ２がオンとなる。トランジスタ２がオンとなったことにより、ＦＥＴ１のゲート電圧は、ツェナーダイオード１５のツェナー電圧ＶＤ１５とツェナーダイオード２０のツェナー電圧ＶＤ２０との合計電圧ＶＤ１５＋ＶＤ２０以下に制限されることになる。
【００１５】
すなわち、電源電圧＋Ｂが高電圧ＶＨであるときに増幅器の出力電圧ｅ０に応じてトランジスタ３のエミッタ電圧が合計電圧ＶＤ１５＋ＶＤ２０以上に上昇しても、ＦＥＴ１のゲート電圧は合計電圧ＶＤ１５＋ＶＤ２０に制限されるのである。よって、このときＦＥＴ１は能動状態となり、ＦＥＴ１のゲートから出力端子８に供給される電圧の上昇は高電圧ＶＨが取り得る最大電圧より低い電圧に抑えられ、その抑えられた電圧が電源電圧＋Ｂとして増幅器に供給される。
【００１６】
図２（ａ）〜（ｄ）は上記の電圧供給回路の動作を示す図である。図２（ａ）は増幅器の出力電圧ｅ０と電源電圧＋Ｂとの関係を示し、図２（ｂ）はＦＥＴ１の動作状態を示し、図２（ｃ）は増幅器の負荷であるスピーカの接続状態を示し、図２（ｄ）はトランジスタ２の動作状態を示している。これらの図において時点ｔ１直前までの期間ではＦＥＴ１がオフであり、低電圧ＶＬが電源電圧＋Ｂとなっている。時点ｔ１で増幅器の出力電圧の増大に応じてＦＥＴ１がオンとなると、高電圧ＶＨが電源電圧＋Ｂとして増幅器に供給され始める。その後の時点ｔ２で、図２（ｃ）に示すようにスピーカが外されたとすると、トランジスタ２がオンとなる。これによりＦＥＴ１は図２（ｂ）に示すように能動状態となり、高電圧ＶＨが取り得る最大電圧（図２（ａ）の破線のレベル）より低い電圧に電源電圧＋Ｂが抑えられる。更にその後の時点ｔ３では増幅器の出力電圧の減少に応じてＦＥＴ１がオフとなり、またトランジスタ２がオフとなり、低電圧ＶＬが電源電圧＋Ｂとして増幅器に供給される。
【００１７】
図３は本発明の他の実施例を示している。この実施例の電圧供給回路にはＦＥＴ２１と３つのパイポーラトランジスタ２２〜２４が設けられている。ＦＥＴ２１のソースＳには入力端子２５を介して高電圧ＶＨが供給され、ＦＥＴ２１のドレインＤには入力端子２６を介して低電圧ＶＬが供給される。この各供給ラインとアースとの間にはコンデンサ２７，２８が設けられている。また、ＦＥＴ２１のドレインＤは電源電圧＋Ｂの出力端子２９に接続されている。
【００１８】
ＦＥＴ２１のソースとゲートとの間には抵抗３０、コンデンサ３１及びツェナーダイオード３２の各々が並列に接続されている。ツェナーダイオード３２の接続はそのカソードがＦＥＴ２１のソース側となる向きでされている。また、ＦＥＴ２１のソースはＰＮＰ型のトランジスタ２２のエミッタに接続され、ＦＥＴ２１のゲートは抵抗３３を介してトランジスタ２２のコレクタに接続されている。
【００１９】
更に、ＦＥＴ２１のゲートは抵抗３４を介してＮＰＮ型のトランジスタ２４のコレクタに接続されている。トランジスタ２４のベースは抵抗３６を介して増幅器の出力電圧を受け入れる入力端子３５に接続されると共に、抵抗３７を介してアース接続されている。トランジスタ２４のエミッタとアースとの間にはツェナーダイオード３８がそのカソードをトランジスタ２４のエミッタ側にして接続されている。
【００２０】
入力端子２６から出力端子２９に至る接続ラインはコンデンサ３９を介してアース接続されている。また、その接続ラインはツェナーダイオード４０及び抵抗４１を介してアース接続されている。ツェナーダイオード４０のアノードと抵抗４１との接続点は抵抗４２を介してＮＰＮ型のトランジスタ２３のベースに接続されている。トランジスタ２３のコレクタは抵抗４３を介してトランジスタ２２のベースに接続され、トランジスタ２３のエミッタはアース接続されている。
【００２１】
図３に示した電圧供給回路においては、図示しない電源回路から高電圧ＶＨ及び低電圧ＶＬが入力端２５及び２６に供給されると、低電圧ＶＬがそのまま電源電圧＋Ｂとして出力端子２９から増幅器に出力される。電源電圧＋Ｂが供給された増幅器ではオーディオ信号を増幅する増幅動作が行なわれる。この増幅されたオーディオ信号が増幅器の出力電圧ｅ０として電圧供給回路の入力端子３５に供給される。
【００２２】
入力端子３５に供給された増幅器の出力電圧ｅ０は抵抗３６，３７によって分圧され、その分圧電圧がツェナーダイオード３８のツェナー電圧ＶＤ３８とトランジスタ２４のベース・エミッタ間電圧ＶＢＥ２４との合計電圧ＶＤ３８＋ＶＢＥ２４より高くなると、トランジスタ２４がオンとなる。トランジスタ２４のオンにより抵抗３０，３４、トランジスタ２４のコレクタ・エミッタ間及びツェナーダイオード３８に高電圧ＶＨによる電流が流れる。これにより、抵抗３０，３４の接続点の電圧はＦＥＴ２１をオンさせる電圧まで低下する。ＦＥＴ２１がオン状態になると、電源回路からの高電圧ＶＨがＦＥＴ２１のソース・ドレイン間を介して電源電圧＋Ｂとして出力端子２９から増幅器に出力される。
【００２３】
トランジスタ２４は増幅器の出力電圧ｅ０が増大したとき、すなわち抵抗３６，３７による分圧電圧が合計電圧ＶＤ３８＋ＶＢＥ２４より高いときだけオンとなり、その分圧電圧が合計電圧ＶＤ３８＋ＶＢＥ２４より低くなると直ちにオフとなるが、トランジスタ２４がオンからオフになってもその直後においてはコンデンサ３１に蓄積された電荷によりＦＥＴ２１はオンを続け、そのオン時には高電圧ＶＨに等しい電源電圧＋Ｂの増幅器への供給が続けられる。
【００２４】
電源電圧＋Ｂが高電圧ＶＨであるときには、高電圧ＶＨがツェナーダイオード４０及び抵抗４１の直列回路に印加される。電源電圧＋Ｂのレベルがツェナーダイオード４０のツェナー電圧を越えると、ツェナーダイオード４０の両端間はそのツェナー電圧になるので、抵抗４１の両端電圧は高電圧ＶＨのレベルに応じて変化する。増幅器へ供給される電源電圧＋Ｂとしての高電圧ＶＨのレベルがスピーカが取り外された等の増幅器の動作状態によって上昇すると、抵抗４１の両端電圧の上昇によりトランジスタ２３がオンとなる。トランジスタ２３のオンにより、トランジスタ２２のベースに電流が流れてトランジスタ２２をオンさせることになる。
【００２５】
トランジスタ２２がオンすると、高電圧ＶＨによる電流がトランジスタ２２のエミッタ・コレクタ間、抵抗３３、抵抗３４、トランジスタ２４のコレクタ・エミッタ間及びツェナーダイオード３８に流れる。このとき抵抗３３と抵抗３４との接続点の電圧はＦＥＴ２１を能動状態にしてしまう程度に低下する。よって、ＦＥＴ２１のゲートから出力端子２９に供給される電圧の上昇は高電圧ＶＨが取り得る最大電圧より低い電圧に抑えられ、その抑えられた電圧が電源電圧＋Ｂとして増幅器に供給される。
【００２６】
ＦＥＴ２１が能動状態にあるとき電源電圧＋Ｂのレベルが抑制されることにより、抵抗４１の両端電圧が低下するので、トランジスタ２３，２２は共にオフとなる。トランジスタ２２のオフによりＦＥＴ２１のゲート電圧が若干上昇するので、ＦＥＴ２１のソース・ドレイン間の抵抗が小さくなり、電源電圧＋Ｂのレベルは上昇し、抵抗４１の両端電圧も上昇することになる。これによりトランジスタ２３，２２は共にオンとなる。よって、ＦＥＴ２１が能動状態にあるときトランジスタ２３，２２はオンオフを繰り返す。
【００２７】
図４（ａ）〜（ｅ）は上記の図３の電圧供給回路の動作を示す図である。図４（ａ）は増幅器の出力電圧ｅ０と電源電圧＋Ｂとの関係を示し、図４（ｂ）はＦＥＴ２１の動作状態を示し、図４（ｃ）は増幅器の負荷であるスピーカの接続状態を示し、図４（ｄ）はトランジスタ２２，２３の動作状態を示している。図４（ｅ）はトランジスタ２４のオンオフを示している。これらの図において時点ｔ１直前までの期間ではＦＥＴ２１がオフであり、低電圧ＶＬが電源電圧＋Ｂとなっている。時点ｔ１で増幅器の出力電圧の増大に応じてトランジスタ２４がオンとなり、更にＦＥＴ２１がオンとなると、高電圧ＶＨが電源電圧＋Ｂとして増幅器に供給され始める。その後の時点ｔ２では、増幅器の出力電圧の正レベル側の低下によりトランジスタ２４がオフになっている。このときコンデンサ３１に蓄積された電荷によりＦＥＴ２１はオンを続ける。時点ｔ３で図４（ｃ）に示すようにスピーカが外されたとすると、トランジスタ２２，２３がオンオフを繰り返すスイッチング状態となる。これによりＦＥＴ２１は図４（ｂ）に示すように能動状態となり、高電圧ＶＨが取り得る最大電圧（図４（ａ）の破線のレベル）より低い電圧に電源電圧＋Ｂが抑えられる。更にその後の時点ｔ４では増幅器の出力電圧の減少に応じてトランジスタ２４がオフとなり、ＦＥＴ２１がオフとなり、低電圧ＶＬが電源電圧＋Ｂとして増幅器に供給される。
【００２８】
図３の電圧供給回路において、コンデンサ３１は十分に小さい容量のものであっても良い。この場合には、図５（ａ）〜（ｅ）の各波形に示すように電圧供給回路は動作する。すなわち、図４（ａ）〜（ｅ）と同様に、図５（ａ）は増幅器の出力電圧ｅ０と電源電圧＋Ｂとの関係を示し、図５（ｂ）はＦＥＴ２１の動作状態を示し、図５（ｃ）は増幅器の負荷であるスピーカの接続状態を示し、図５（ｄ）はトランジスタ２２，２３の動作状態を示し、図５（ｅ）はトランジスタ２４のオンオフの繰り返し期間を示している。これらの図において時点ｔ１直前までの期間ではＦＥＴ２１がオフであり、低電圧ＶＬが電源電圧＋Ｂとなっている。時点ｔ１で増幅器の出力電圧の増大に応じてトランジスタ２４が先ずオンとなり、そしてＦＥＴ２１がオンとなる。ＦＥＴ２１のオンにより、高電圧ＶＨが電源電圧＋Ｂとして増幅器に供給され始める。その後の時点ｔ２では、増幅器の出力電圧の正レベル側の低下によりトランジスタ２４がオフになるので、コンデンサ３１の容量が小さい故にＦＥＴ２１のゲート電圧が上昇してＦＥＴ２１もオフとなる。よって、低電圧ＶＬが電源電圧＋Ｂとして出力端子２９から出力される。時点ｔ３で増幅器の出力電圧の増大に応じてトランジスタ２４が再びオンとなり、そしてＦＥＴ２１がオンとなるので、高電圧ＶＨが電源電圧＋Ｂとして増幅器に供給される。時点ｔ４で図５（ｃ）に示すようにスピーカが外されたとすると、トランジスタ２２，２３がオンオフを繰り返すスイッチング状態となる。このようなトランジスタ２２，２３のスイッチング状態において増幅器の出力電圧の増大に応じてトランジスタ２４がオンとなり、更にＦＥＴ２１がオンとなるので、ＦＥＴ２１も図５（ｂ）に示すようにオンオフを繰り返すスイッチング状態となる。ＦＥＴ２１がオンのときには高電圧ＶＨが取り得る最大電圧（図５（ａ）の破線のレベル）より低い電圧に電源電圧＋Ｂが抑えられる。
【００２９】
図５（ａ）〜（ｅ）に示した動作状態は図３の電圧供給回路においてコンデンサ３１を設けない場合も同様である。この場合に図３の電圧供給回路のコンデンサ２８の位置とＦＥＴ２１のドレインの接続ラインとの間にはダイオードが挿入される。
なお、増幅器から出力される信号としては増幅器のスピーカ端子の信号に限らない。増幅器の入力段のオーディオ信号を増幅器から出力される信号として入力端子１０又は３５に入力しても良い。
【００３０】
また、上記した各実施例においては、増幅器の正側の電源電圧＋Ｂについて説明したが、増幅器の負側の電源電圧−Ｂについても高電圧−ＶＨ及び低電圧−ＶＬを入力する上記の実施例同様の電圧供給回路によって供給することができる。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、増幅器への供給電流が変動しても供給電圧の上昇を制限することができ、増幅器内のコンデンサ等の各部品に高耐電圧のものを用いる必要がないので、コスト低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す回路図である。
【図２】図１の電圧供給回路の動作を示す図である。
【図３】本発明の他の実施例を示す回路図である。
【図４】図３の電圧供給回路の動作を示す図である。
【図５】図３の電圧供給回路の別の動作を示す図である。
【主要部分の符号の説明】
ＰＳ 電源回路
１，２１ ＦＥＴ
２，３，２２，２３，２４ トランジスタ
１１，１５，２０，３２，３８，４０ ツェナーダイオード
１３ ダイオード
【発明の属する技術分野】
本発明は、増幅器に効率よく電源電圧を供給する電圧供給回路に関するものである。
【０００２】
【従来の技術】
増幅器に供給される電源電圧を増幅器の出力信号のレベルに応じて低電圧ＶＬと高電圧ＶＨとに切り換える高効率方式の電圧供給回路が知られている。すなわち、高効率方式の電圧供給回路は、電源電圧として低電圧ＶＬが供給されているときに増幅器の出力信号のレベルが上昇して所定の閾値を越えると、増幅器に供給する電源電圧を低電圧ＶＬから高電圧ＶＨに切り換え、逆に、高電圧ＶＨが供給されているときに増幅器の出力信号のレベルが低下して所定の閾値を下回ると、その電源電圧を高電圧ＶＨから低電圧ＶＬに切り換えるのである。
【０００３】
【発明が解決しようとする課題】
増幅器のために低電圧ＶＬ及び高電圧ＶＨを出力する電源回路は、通常、厳密に安定電圧を出力するものではなく、増幅器への供給電流の大きさに応じて電源回路の内部抵抗が影響して電源電圧レベルは低電圧ＶＬ及び高電圧ＶＨの各々において変動する。よって、高電圧ＶＨの供給時に、極端な例として、スピーカが増幅器から外された場合には供給電流の低下により高電圧ＶＨとして取り得る最大電圧が電源電圧として印加されることになるので、増幅器のコンデンサ等の各部品の耐電圧として比較的高い電圧のものを用いる必要があった。
【０００４】
そこで、本発明の目的は、増幅器への供給電流が変動しても供給電圧の上昇を制限することができる増幅器用電圧供給回路を提供することである。
【０００５】
【課題を解決するための手段】
本発明の増幅器用電圧供給回路は、増幅器に電源電圧を供給する電圧供給回路であって、電源回路から出力されるレベル的に高低関係にある２つの高電圧及び低電圧を受け入れる手段と、増幅器から出力される信号のレベルに応じて高電圧及び低電圧のうちのいずれか一方の電圧を選択的に電源電圧として増幅器に供給する切換手段と、増幅器への高電圧の選択供給時に高電圧のレベルを所定の大きさ以下に制限する制限手段とを備えたことを特徴としている。
【０００６】
【発明の実施の形態】
以下、本発明の実施例を図に基づいて詳細に説明する。
図１は本発明による増幅器用電圧供給回路を示している。この電圧供給回路には、電源回路ＰＳから高電圧ＶＨと低電圧ＶＬとが供給される。電圧供給回路からは図示しない増幅器には電源電圧＋Ｂが出力され、増幅器の出力電圧が供給される。
【０００７】
電圧供給回路にはＦＥＴ（電界効果トランジスタ）１と２つのＮＰＮ型のパイポーラトランジスタ２，３が設けられている。ＦＥＴ１のドレインＤには入力端子４を介して高電圧ＶＨが供給され、ＦＥＴ１のソースＳには入力端子５を介して低電圧ＶＬが供給される。この各供給ラインとアースとの間にはコンデンサ６，７が設けられている。また、ＦＥＴ１のソースＳは電源電圧＋Ｂの出力端子８に接続されている。この電源電圧＋Ｂの出力端子８への接続ラインはトランジスタ３のコレクタに直接接続されると共に、抵抗９を介してトランジスタ３のベースに接続されている。
【０００８】
増幅器の出力電圧を受け入れる入力端子１０とトランジスタ３のベースとの間にはツェナーダイオード１１が接続されている。すなわち、ツェナーダイオード１１のカソードがトランジスタ３のベースに接続され、アノードが入力端子１０に接続されている。また、入力端子１０とトランジスタ３のエミッタとの間にはコンデンサ１２が接続されている。このトランジスタ３、抵抗９、ツェナーダイオード１１及びコンデンサ１２は定電圧回路を構成し、電源電圧＋Ｂがツェナーダイオード１１のツェナー電圧より高ければそのツェナー電圧に増幅器の出力電圧が重畳された電圧がトランジスタ３のエミッタから出力されるようになっている。
【０００９】
トランジスタ３のエミッタはダイオード１３を順方向に、更に抵抗１４を介してＦＥＴ１のゲートに接続されている。ＦＥＴ１のゲートとトランジスタ２のコレクタとの間にはツェナーダイオード１５がそのカソードをＦＥＴ１のゲート側にして接続されている。低電圧ＶＬの入力端子５に接続されたＦＥＴ１のソースとアースとの間には抵抗１６，１７の直列回路が接続されている。抵抗１６と抵抗１７との接続ラインはトランジスタ２のベースに接続されている。
【００１０】
また、ＦＥＴ１のソースとアースとの間にはコンデンサ１８が接続されている。コンデンサ１８のＦＥＴ１のソース側は抵抗１９を介してトランジスタ２のエミッタに接続されている。トランジスタ２のエミッタとアースとの間にはツェナーダイオード２０がそのカソードをトランジスタ２のエミッタ側にして接続されている。コンデンサ１８、抵抗１９及びツェナーダイオード２０はツェナーダイオード２０のツェナー電圧をトランジスタ２のエミッタに与える定電圧回路として動作する。
【００１１】
かかる構成の電圧供給回路においては、電源回路ＰＳから高電圧ＶＨ及び低電圧ＶＬが入力端子６及び７に供給されると、低電圧ＶＬがそのまま電源電圧＋Ｂとして出力端子８から増幅器に出力される。電源電圧＋Ｂが供給された増幅器ではオーディオ信号を増幅する増幅動作が行なわれる。この増幅されたオーディオ信号が増幅器の出力電圧として電圧供給回路の入力端子１０に供給される。
【００１２】
電源電圧＋Ｂによってトランジスタ３のエミッタには電圧が生じ、そのエミッタ電圧には入力端子１０に供給される増幅器の出力電圧ｅ０が重畳されている。電源電圧＋Ｂがツェナーダイオード１１のツェナー電圧ＶＤ１１より高ければ、トランジスタ３のエミッタ電圧はツェナー電圧ＶＤ１１と増幅器の出力電圧ｅ０との加算電圧となる。このようなトランジスタ３のエミッタ電圧がダイオード１３及び抵抗１４を介してＦＥＴ１のゲートに供給される。一方、低電圧ＶＬがＦＥＴ１のソースには印加される。
【００１３】
増幅器の出力電圧ｅ０が高くなったためにＦＥＴ１のゲート電圧が低電圧ＶＬとＦＥＴ１のゲート・ソース間電圧とを加えた電圧より高くなると、ＦＥＴ１はオン状態となる。ＦＥＴ１のオンにより、電源回路ＰＳからの高電圧ＶＨがＦＥＴ１のドレイン・ソース間を介して電源電圧＋Ｂとして出力端子８から増幅器に出力される。
【００１４】
このように電源電圧＋Ｂが高電圧ＶＨとなると、抵抗１６，１７の直列回路に高電圧ＶＨが印加される。トランジスタ２のベースに供給される抵抗１６，１７による分圧電圧はツェナーダイオード２０のツェナー電圧ＶＤ２０とトランジスタ２のベース・エミッタ間電圧との合計電圧より上昇する。よって、トランジスタ２がオンとなる。トランジスタ２がオンとなったことにより、ＦＥＴ１のゲート電圧は、ツェナーダイオード１５のツェナー電圧ＶＤ１５とツェナーダイオード２０のツェナー電圧ＶＤ２０との合計電圧ＶＤ１５＋ＶＤ２０以下に制限されることになる。
【００１５】
すなわち、電源電圧＋Ｂが高電圧ＶＨであるときに増幅器の出力電圧ｅ０に応じてトランジスタ３のエミッタ電圧が合計電圧ＶＤ１５＋ＶＤ２０以上に上昇しても、ＦＥＴ１のゲート電圧は合計電圧ＶＤ１５＋ＶＤ２０に制限されるのである。よって、このときＦＥＴ１は能動状態となり、ＦＥＴ１のゲートから出力端子８に供給される電圧の上昇は高電圧ＶＨが取り得る最大電圧より低い電圧に抑えられ、その抑えられた電圧が電源電圧＋Ｂとして増幅器に供給される。
【００１６】
図２（ａ）〜（ｄ）は上記の電圧供給回路の動作を示す図である。図２（ａ）は増幅器の出力電圧ｅ０と電源電圧＋Ｂとの関係を示し、図２（ｂ）はＦＥＴ１の動作状態を示し、図２（ｃ）は増幅器の負荷であるスピーカの接続状態を示し、図２（ｄ）はトランジスタ２の動作状態を示している。これらの図において時点ｔ１直前までの期間ではＦＥＴ１がオフであり、低電圧ＶＬが電源電圧＋Ｂとなっている。時点ｔ１で増幅器の出力電圧の増大に応じてＦＥＴ１がオンとなると、高電圧ＶＨが電源電圧＋Ｂとして増幅器に供給され始める。その後の時点ｔ２で、図２（ｃ）に示すようにスピーカが外されたとすると、トランジスタ２がオンとなる。これによりＦＥＴ１は図２（ｂ）に示すように能動状態となり、高電圧ＶＨが取り得る最大電圧（図２（ａ）の破線のレベル）より低い電圧に電源電圧＋Ｂが抑えられる。更にその後の時点ｔ３では増幅器の出力電圧の減少に応じてＦＥＴ１がオフとなり、またトランジスタ２がオフとなり、低電圧ＶＬが電源電圧＋Ｂとして増幅器に供給される。
【００１７】
図３は本発明の他の実施例を示している。この実施例の電圧供給回路にはＦＥＴ２１と３つのパイポーラトランジスタ２２〜２４が設けられている。ＦＥＴ２１のソースＳには入力端子２５を介して高電圧ＶＨが供給され、ＦＥＴ２１のドレインＤには入力端子２６を介して低電圧ＶＬが供給される。この各供給ラインとアースとの間にはコンデンサ２７，２８が設けられている。また、ＦＥＴ２１のドレインＤは電源電圧＋Ｂの出力端子２９に接続されている。
【００１８】
ＦＥＴ２１のソースとゲートとの間には抵抗３０、コンデンサ３１及びツェナーダイオード３２の各々が並列に接続されている。ツェナーダイオード３２の接続はそのカソードがＦＥＴ２１のソース側となる向きでされている。また、ＦＥＴ２１のソースはＰＮＰ型のトランジスタ２２のエミッタに接続され、ＦＥＴ２１のゲートは抵抗３３を介してトランジスタ２２のコレクタに接続されている。
【００１９】
更に、ＦＥＴ２１のゲートは抵抗３４を介してＮＰＮ型のトランジスタ２４のコレクタに接続されている。トランジスタ２４のベースは抵抗３６を介して増幅器の出力電圧を受け入れる入力端子３５に接続されると共に、抵抗３７を介してアース接続されている。トランジスタ２４のエミッタとアースとの間にはツェナーダイオード３８がそのカソードをトランジスタ２４のエミッタ側にして接続されている。
【００２０】
入力端子２６から出力端子２９に至る接続ラインはコンデンサ３９を介してアース接続されている。また、その接続ラインはツェナーダイオード４０及び抵抗４１を介してアース接続されている。ツェナーダイオード４０のアノードと抵抗４１との接続点は抵抗４２を介してＮＰＮ型のトランジスタ２３のベースに接続されている。トランジスタ２３のコレクタは抵抗４３を介してトランジスタ２２のベースに接続され、トランジスタ２３のエミッタはアース接続されている。
【００２１】
図３に示した電圧供給回路においては、図示しない電源回路から高電圧ＶＨ及び低電圧ＶＬが入力端２５及び２６に供給されると、低電圧ＶＬがそのまま電源電圧＋Ｂとして出力端子２９から増幅器に出力される。電源電圧＋Ｂが供給された増幅器ではオーディオ信号を増幅する増幅動作が行なわれる。この増幅されたオーディオ信号が増幅器の出力電圧ｅ０として電圧供給回路の入力端子３５に供給される。
【００２２】
入力端子３５に供給された増幅器の出力電圧ｅ０は抵抗３６，３７によって分圧され、その分圧電圧がツェナーダイオード３８のツェナー電圧ＶＤ３８とトランジスタ２４のベース・エミッタ間電圧ＶＢＥ２４との合計電圧ＶＤ３８＋ＶＢＥ２４より高くなると、トランジスタ２４がオンとなる。トランジスタ２４のオンにより抵抗３０，３４、トランジスタ２４のコレクタ・エミッタ間及びツェナーダイオード３８に高電圧ＶＨによる電流が流れる。これにより、抵抗３０，３４の接続点の電圧はＦＥＴ２１をオンさせる電圧まで低下する。ＦＥＴ２１がオン状態になると、電源回路からの高電圧ＶＨがＦＥＴ２１のソース・ドレイン間を介して電源電圧＋Ｂとして出力端子２９から増幅器に出力される。
【００２３】
トランジスタ２４は増幅器の出力電圧ｅ０が増大したとき、すなわち抵抗３６，３７による分圧電圧が合計電圧ＶＤ３８＋ＶＢＥ２４より高いときだけオンとなり、その分圧電圧が合計電圧ＶＤ３８＋ＶＢＥ２４より低くなると直ちにオフとなるが、トランジスタ２４がオンからオフになってもその直後においてはコンデンサ３１に蓄積された電荷によりＦＥＴ２１はオンを続け、そのオン時には高電圧ＶＨに等しい電源電圧＋Ｂの増幅器への供給が続けられる。
【００２４】
電源電圧＋Ｂが高電圧ＶＨであるときには、高電圧ＶＨがツェナーダイオード４０及び抵抗４１の直列回路に印加される。電源電圧＋Ｂのレベルがツェナーダイオード４０のツェナー電圧を越えると、ツェナーダイオード４０の両端間はそのツェナー電圧になるので、抵抗４１の両端電圧は高電圧ＶＨのレベルに応じて変化する。増幅器へ供給される電源電圧＋Ｂとしての高電圧ＶＨのレベルがスピーカが取り外された等の増幅器の動作状態によって上昇すると、抵抗４１の両端電圧の上昇によりトランジスタ２３がオンとなる。トランジスタ２３のオンにより、トランジスタ２２のベースに電流が流れてトランジスタ２２をオンさせることになる。
【００２５】
トランジスタ２２がオンすると、高電圧ＶＨによる電流がトランジスタ２２のエミッタ・コレクタ間、抵抗３３、抵抗３４、トランジスタ２４のコレクタ・エミッタ間及びツェナーダイオード３８に流れる。このとき抵抗３３と抵抗３４との接続点の電圧はＦＥＴ２１を能動状態にしてしまう程度に低下する。よって、ＦＥＴ２１のゲートから出力端子２９に供給される電圧の上昇は高電圧ＶＨが取り得る最大電圧より低い電圧に抑えられ、その抑えられた電圧が電源電圧＋Ｂとして増幅器に供給される。
【００２６】
ＦＥＴ２１が能動状態にあるとき電源電圧＋Ｂのレベルが抑制されることにより、抵抗４１の両端電圧が低下するので、トランジスタ２３，２２は共にオフとなる。トランジスタ２２のオフによりＦＥＴ２１のゲート電圧が若干上昇するので、ＦＥＴ２１のソース・ドレイン間の抵抗が小さくなり、電源電圧＋Ｂのレベルは上昇し、抵抗４１の両端電圧も上昇することになる。これによりトランジスタ２３，２２は共にオンとなる。よって、ＦＥＴ２１が能動状態にあるときトランジスタ２３，２２はオンオフを繰り返す。
【００２７】
図４（ａ）〜（ｅ）は上記の図３の電圧供給回路の動作を示す図である。図４（ａ）は増幅器の出力電圧ｅ０と電源電圧＋Ｂとの関係を示し、図４（ｂ）はＦＥＴ２１の動作状態を示し、図４（ｃ）は増幅器の負荷であるスピーカの接続状態を示し、図４（ｄ）はトランジスタ２２，２３の動作状態を示している。図４（ｅ）はトランジスタ２４のオンオフを示している。これらの図において時点ｔ１直前までの期間ではＦＥＴ２１がオフであり、低電圧ＶＬが電源電圧＋Ｂとなっている。時点ｔ１で増幅器の出力電圧の増大に応じてトランジスタ２４がオンとなり、更にＦＥＴ２１がオンとなると、高電圧ＶＨが電源電圧＋Ｂとして増幅器に供給され始める。その後の時点ｔ２では、増幅器の出力電圧の正レベル側の低下によりトランジスタ２４がオフになっている。このときコンデンサ３１に蓄積された電荷によりＦＥＴ２１はオンを続ける。時点ｔ３で図４（ｃ）に示すようにスピーカが外されたとすると、トランジスタ２２，２３がオンオフを繰り返すスイッチング状態となる。これによりＦＥＴ２１は図４（ｂ）に示すように能動状態となり、高電圧ＶＨが取り得る最大電圧（図４（ａ）の破線のレベル）より低い電圧に電源電圧＋Ｂが抑えられる。更にその後の時点ｔ４では増幅器の出力電圧の減少に応じてトランジスタ２４がオフとなり、ＦＥＴ２１がオフとなり、低電圧ＶＬが電源電圧＋Ｂとして増幅器に供給される。
【００２８】
図３の電圧供給回路において、コンデンサ３１は十分に小さい容量のものであっても良い。この場合には、図５（ａ）〜（ｅ）の各波形に示すように電圧供給回路は動作する。すなわち、図４（ａ）〜（ｅ）と同様に、図５（ａ）は増幅器の出力電圧ｅ０と電源電圧＋Ｂとの関係を示し、図５（ｂ）はＦＥＴ２１の動作状態を示し、図５（ｃ）は増幅器の負荷であるスピーカの接続状態を示し、図５（ｄ）はトランジスタ２２，２３の動作状態を示し、図５（ｅ）はトランジスタ２４のオンオフの繰り返し期間を示している。これらの図において時点ｔ１直前までの期間ではＦＥＴ２１がオフであり、低電圧ＶＬが電源電圧＋Ｂとなっている。時点ｔ１で増幅器の出力電圧の増大に応じてトランジスタ２４が先ずオンとなり、そしてＦＥＴ２１がオンとなる。ＦＥＴ２１のオンにより、高電圧ＶＨが電源電圧＋Ｂとして増幅器に供給され始める。その後の時点ｔ２では、増幅器の出力電圧の正レベル側の低下によりトランジスタ２４がオフになるので、コンデンサ３１の容量が小さい故にＦＥＴ２１のゲート電圧が上昇してＦＥＴ２１もオフとなる。よって、低電圧ＶＬが電源電圧＋Ｂとして出力端子２９から出力される。時点ｔ３で増幅器の出力電圧の増大に応じてトランジスタ２４が再びオンとなり、そしてＦＥＴ２１がオンとなるので、高電圧ＶＨが電源電圧＋Ｂとして増幅器に供給される。時点ｔ４で図５（ｃ）に示すようにスピーカが外されたとすると、トランジスタ２２，２３がオンオフを繰り返すスイッチング状態となる。このようなトランジスタ２２，２３のスイッチング状態において増幅器の出力電圧の増大に応じてトランジスタ２４がオンとなり、更にＦＥＴ２１がオンとなるので、ＦＥＴ２１も図５（ｂ）に示すようにオンオフを繰り返すスイッチング状態となる。ＦＥＴ２１がオンのときには高電圧ＶＨが取り得る最大電圧（図５（ａ）の破線のレベル）より低い電圧に電源電圧＋Ｂが抑えられる。
【００２９】
図５（ａ）〜（ｅ）に示した動作状態は図３の電圧供給回路においてコンデンサ３１を設けない場合も同様である。この場合に図３の電圧供給回路のコンデンサ２８の位置とＦＥＴ２１のドレインの接続ラインとの間にはダイオードが挿入される。
なお、増幅器から出力される信号としては増幅器のスピーカ端子の信号に限らない。増幅器の入力段のオーディオ信号を増幅器から出力される信号として入力端子１０又は３５に入力しても良い。
【００３０】
また、上記した各実施例においては、増幅器の正側の電源電圧＋Ｂについて説明したが、増幅器の負側の電源電圧−Ｂについても高電圧−ＶＨ及び低電圧−ＶＬを入力する上記の実施例同様の電圧供給回路によって供給することができる。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、増幅器への供給電流が変動しても供給電圧の上昇を制限することができ、増幅器内のコンデンサ等の各部品に高耐電圧のものを用いる必要がないので、コスト低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す回路図である。
【図２】図１の電圧供給回路の動作を示す図である。
【図３】本発明の他の実施例を示す回路図である。
【図４】図３の電圧供給回路の動作を示す図である。
【図５】図３の電圧供給回路の別の動作を示す図である。
【主要部分の符号の説明】
ＰＳ 電源回路
１，２１ ＦＥＴ
２，３，２２，２３，２４ トランジスタ
１１，１５，２０，３２，３８，４０ ツェナーダイオード
１３ ダイオード
Claims (4)
- 増幅器に電源電圧を供給する電圧供給回路であって、
電源回路から出力されるレベル的に高低関係にある２つの高電圧及び低電圧を受け入れる手段と、
前記増幅器から出力される信号のレベルに応じて前記高電圧及び前記低電圧のうちのいずれか一方の電圧を選択的に前記電源電圧として前記増幅器に供給する切換手段と、
前記増幅器への前記高電圧の選択供給時に前記高電圧のレベルを所定の大きさ以下に制限する制限手段と、を備えたことを特徴とする電圧供給回路。 - 前記切換手段は、前記増幅器から出力される信号のレベルに応じた増幅信号電圧を生成する手段と、前記高電圧が供給されるドレイン、前記低電圧が供給されると共に前記電源電圧の出力端子に接続されたソース及び前記増幅信号電圧が供給されるゲートを有する電界効果トランジスタと、を備え、前記増幅信号電圧が前記低電圧より大きいときに前記電界効果トランジスタはオンとなり前記高電圧を前記ソースから前記電源電圧の出力端子に供給することを特徴とする請求項１記載の電圧供給回路。
- 前記制限手段は、前記増幅信号電圧が所定電圧を越えたとき前記電界効果トランジスタを能動状態にさせることにより前記高電圧のレベルを所定の大きさ以下に制限することを特徴とする請求項１又は２記載の電圧供給回路。
- 前記切換手段は、前記増幅器から出力される信号のレベルに応じた増幅信号電圧を生成する手段と、前記高電圧が供給されるソース、前記低電圧が供給されると共に前記電源電圧の出力端子に接続されたドレイン及び前記増幅信号電圧が供給されるゲートを有する電界効果トランジスタと、を備え、前記増幅信号電圧が前記低電圧より大きいときに前記電界効果トランジスタはオンとなり前記高電圧を前記ドレインから前記電源電圧の出力端子に供給することを特徴とする請求項１記載の電圧供給回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13551297A JP3620766B2 (ja) | 1997-05-26 | 1997-05-26 | 増幅器用電圧供給回路 |
| US09/083,443 US6014060A (en) | 1997-05-26 | 1998-05-22 | Voltage supply circuit for amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13551297A JP3620766B2 (ja) | 1997-05-26 | 1997-05-26 | 増幅器用電圧供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10327021A JPH10327021A (ja) | 1998-12-08 |
| JP3620766B2 true JP3620766B2 (ja) | 2005-02-16 |
Family
ID=15153504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13551297A Expired - Fee Related JP3620766B2 (ja) | 1997-05-26 | 1997-05-26 | 増幅器用電圧供給回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6014060A (ja) |
| JP (1) | JP3620766B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529728B1 (en) * | 2000-02-10 | 2003-03-04 | Motorola, Inc. | Method and apparatus in a wireless communication system for selectively providing information specific to a location |
| KR101451572B1 (ko) * | 2007-06-11 | 2014-10-24 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 구동방법 |
| DE102010038152B4 (de) * | 2010-10-13 | 2015-09-03 | Phoenix Contact Gmbh & Co. Kg | Stromausgangsstufe mit automatischer aktiv-passiv Umschaltung |
| TWI508436B (zh) * | 2012-09-13 | 2015-11-11 | Wistron Corp | 電壓供應電路、音訊輸出裝置與電壓供應方法 |
| DE112018006762B4 (de) * | 2018-03-30 | 2023-03-30 | Hitachi High-Tech Corporation | Hochspannungsverstärker, hochspannungsversorgung und massenspektrometer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164607A (en) * | 1980-05-21 | 1981-12-17 | Nippon Gakki Seizo Kk | Power amplifier |
| JPS5792904A (en) * | 1980-11-28 | 1982-06-09 | Nippon Gakki Seizo Kk | Power amplifier |
| US4520322A (en) * | 1982-01-20 | 1985-05-28 | Pioneer Electronic Corporation | Power amplifier having improved power supply circuit |
| US4472688A (en) * | 1982-06-09 | 1984-09-18 | Trio Kabushiki Kaisha | Amplifier circuit |
| US5818301A (en) * | 1995-05-18 | 1998-10-06 | Matsushita Electric Industrial Co., Ltd. | Power amplifier arrangenment of a plural power supply switching type |
-
1997
- 1997-05-26 JP JP13551297A patent/JP3620766B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-22 US US09/083,443 patent/US6014060A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10327021A (ja) | 1998-12-08 |
| US6014060A (en) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004520754A (ja) | オンデマンド型の電源ブーストを持つ増幅器システム | |
| JPH03185916A (ja) | パワーｆｅｔ用適応ゲート充電回路 | |
| JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
| US6515462B2 (en) | Power supply device | |
| US8829842B2 (en) | Control circuit for an electric fan for motor vehicles | |
| JPH05252006A (ja) | 電力ｍｏｓトランジスタを高電位側駆動構成において駆動するためのブートストラップ回路 | |
| JP3621398B2 (ja) | 充電ポンプ回路 | |
| JPH05176255A (ja) | 電 源 | |
| JP4627894B2 (ja) | 電源装置 | |
| JPH06291559A (ja) | 電力増幅器 | |
| JP3172261B2 (ja) | パワーｍｏｓｆｅｔを用いたスイッチング回路 | |
| JP4163877B2 (ja) | トーテムポール型プッシュプル増幅器 | |
| JP2006522570A (ja) | 低シャットダウン電流を有する切替自在な増幅回路 | |
| US5616971A (en) | Power switching circuit | |
| JP4622085B2 (ja) | 台形波出力回路 | |
| US5789965A (en) | Driver circuit | |
| JP2723703B2 (ja) | 演算回路 | |
| JP2001061273A (ja) | ドライバ回路 | |
| JP2576460Y2 (ja) | 電圧制御回路 | |
| JP2545730Y2 (ja) | Ｉｃインターフェース回路 | |
| JPS58133006A (ja) | 増幅器の電源供給回路 | |
| JPH0580134U (ja) | 直流電源装置のシーケンス回路 | |
| JPH05268024A (ja) | スイッチング回路 | |
| JPH0666132U (ja) | 電源スイッチ回路 | |
| JPS63211007A (ja) | 定電圧電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |