JP2545730Y2 - Ｉｃインターフェース回路 - Google Patents
Ｉｃインターフェース回路Info
- Publication number
- JP2545730Y2 JP2545730Y2 JP1101791U JP1101791U JP2545730Y2 JP 2545730 Y2 JP2545730 Y2 JP 2545730Y2 JP 1101791 U JP1101791 U JP 1101791U JP 1101791 U JP1101791 U JP 1101791U JP 2545730 Y2 JP2545730 Y2 JP 2545730Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この考案は、ＩＣテスターなどに
おいて、ＩＣドライバと被試験用ＩＣの入出力端子との
間に配されるＩＣインターフェース回路に関し、特に回
路がモード信号に制御されてドライバモードよりハイイ
ンピーダンスモードへ実質的に切換わる時間を高速化し
たものである。
おいて、ＩＣドライバと被試験用ＩＣの入出力端子との
間に配されるＩＣインターフェース回路に関し、特に回
路がモード信号に制御されてドライバモードよりハイイ
ンピーダンスモードへ実質的に切換わる時間を高速化し
たものである。
【０００２】
【従来の技術】従来のこの種のＩＣインターフェース回
路を図３，図４を参照して説明する。ＩＣインターフェ
ース回路は外部から供給されるモード信号により切換制
御され、そのモード信号がドライバモードである時、外
部のＩＣドライバ１より入力端子２に入力される信号を
ほぼそのまま出力端子３を介して被試験用ＩＣ４の入出
力端子４ａに供給し、前記モード信号がハイインピーダ
ンスモードである時、ＩＣ４の入出力端子側より見たＩ
Ｃインターフェース回路の出力インピーダンスがハイイ
ンピーダンスとなるよう動作する。ハイインピーダンス
モードにおいては、ＩＣ４の出力信号が入出力端子４ａ
に接続されている受信回路５に供給されるが、ＩＣイン
ターフェース回路の出力インピーダンスはハイインピー
ダンスとなっているので、ＩＣ４より受信回路５への信
号伝送には何の影響も与えない。回路構成 定電流源ＰＩ1 にトランジスタＱ1 のエミッタが接続さ
れ、そのコレクタとＩＣインターフェース回路の入力端
子２との間に、３個のダイオードが定電流源ＰＩ1 の電
流方向と同じ方向に直列に接続されているダイオード回
路Ｎ1 が接続される。また定電流源ＰＩ1 にトランジス
タＱ2 のエミッタが接続され、そのコレクタはダイオー
ドＤ7 を介して正電圧源Ｐ1 に接続される。
路を図３，図４を参照して説明する。ＩＣインターフェ
ース回路は外部から供給されるモード信号により切換制
御され、そのモード信号がドライバモードである時、外
部のＩＣドライバ１より入力端子２に入力される信号を
ほぼそのまま出力端子３を介して被試験用ＩＣ４の入出
力端子４ａに供給し、前記モード信号がハイインピーダ
ンスモードである時、ＩＣ４の入出力端子側より見たＩ
Ｃインターフェース回路の出力インピーダンスがハイイ
ンピーダンスとなるよう動作する。ハイインピーダンス
モードにおいては、ＩＣ４の出力信号が入出力端子４ａ
に接続されている受信回路５に供給されるが、ＩＣイン
ターフェース回路の出力インピーダンスはハイインピー
ダンスとなっているので、ＩＣ４より受信回路５への信
号伝送には何の影響も与えない。回路構成 定電流源ＰＩ1 にトランジスタＱ1 のエミッタが接続さ
れ、そのコレクタとＩＣインターフェース回路の入力端
子２との間に、３個のダイオードが定電流源ＰＩ1 の電
流方向と同じ方向に直列に接続されているダイオード回
路Ｎ1 が接続される。また定電流源ＰＩ1 にトランジス
タＱ2 のエミッタが接続され、そのコレクタはダイオー
ドＤ7 を介して正電圧源Ｐ1 に接続される。
【０００３】定電流源ＰＩ1 とほぼ同じ電流値の定電流
源ＰＩ2 の電流吸込端子にトランジスタＱ3 のエミッタ
が接続され、そのコレクタと入力端子２との間に、３個
のダイオードが定電流源ＰＩ2 の電流方向と同じ方向に
直列に接続されたダイオード回路Ｎ2 が接続される。ま
た定電流源ＰＩ2 の電流吸込端子にトランジスタＱ4の
エミッタが接続され、そのコレクタはダイオードＤ8 の
カソード〜アノードを介して負電圧源Ｍ1 に接続され
る。
源ＰＩ2 の電流吸込端子にトランジスタＱ3 のエミッタ
が接続され、そのコレクタと入力端子２との間に、３個
のダイオードが定電流源ＰＩ2 の電流方向と同じ方向に
直列に接続されたダイオード回路Ｎ2 が接続される。ま
た定電流源ＰＩ2 の電流吸込端子にトランジスタＱ4の
エミッタが接続され、そのコレクタはダイオードＤ8 の
カソード〜アノードを介して負電圧源Ｍ1 に接続され
る。
【０００４】正電圧源Ｐ2 にトランジスタＱ5 のコレク
タが接続され、そのエミッタはダイオードＤ1 と抵抗器
Ｒ3 との直列回路を介して、出力端子３に接続され、そ
のベースはトランジスタＱ1 のコレクタに接続されると
共にダイオードＤ9 を介してトランジスタＱ4 のコレク
タに接続される。負電圧源Ｍ2 にトランジスタＱ6 のコ
レクタが接続され、そのエミッタは、ダイオードＤ2 と
抵抗器Ｒ4 との直列回路を介して出力端子３に接続さ
れ、そのベースはトランジスタＱ3 のコレクタに接続さ
れると共にダイオードＤ10のカソード〜アノードを介し
てトランジスタＱ2 のコレクタに接続される。
タが接続され、そのエミッタはダイオードＤ1 と抵抗器
Ｒ3 との直列回路を介して、出力端子３に接続され、そ
のベースはトランジスタＱ1 のコレクタに接続されると
共にダイオードＤ9 を介してトランジスタＱ4 のコレク
タに接続される。負電圧源Ｍ2 にトランジスタＱ6 のコ
レクタが接続され、そのエミッタは、ダイオードＤ2 と
抵抗器Ｒ4 との直列回路を介して出力端子３に接続さ
れ、そのベースはトランジスタＱ3 のコレクタに接続さ
れると共にダイオードＤ10のカソード〜アノードを介し
てトランジスタＱ2 のコレクタに接続される。
【０００５】Ｑ1 〜Ｑ4 のベースは第１乃至第４モード
信号（図４のＶB1〜ＶB4）がそれぞれ供給される制御端
子Ｔ1 乃至Ｔ4 にそれぞれ接続される。Ｑ1 ，Ｑ2 及び
Ｑ3，Ｑ4 によってそれぞれ一対の電流スイッチが構成
される。正電圧源Ｐ2 の電圧（例えば＋１６Ｖ）は正電
圧源Ｐ1 の電圧（例えば＋１０Ｖ）より充分高く設定さ
れ、また負電圧源Ｍ2 の電圧（例えば−１２Ｖ）は負電
圧源Ｍ1 の電圧（例えば−５Ｖ）より充分低く設定され
る。正電圧源Ｐ1 の電圧（１０Ｖ）及び負電圧源Ｍ1 の
電圧（−５Ｖ）はそれぞれ入力電圧Ｖ2Nの上限値（９
Ｖ）より大きく或いは下限値（−４Ｖ）より低く設定さ
れる。
信号（図４のＶB1〜ＶB4）がそれぞれ供給される制御端
子Ｔ1 乃至Ｔ4 にそれぞれ接続される。Ｑ1 ，Ｑ2 及び
Ｑ3，Ｑ4 によってそれぞれ一対の電流スイッチが構成
される。正電圧源Ｐ2 の電圧（例えば＋１６Ｖ）は正電
圧源Ｐ1 の電圧（例えば＋１０Ｖ）より充分高く設定さ
れ、また負電圧源Ｍ2 の電圧（例えば−１２Ｖ）は負電
圧源Ｍ1 の電圧（例えば−５Ｖ）より充分低く設定され
る。正電圧源Ｐ1 の電圧（１０Ｖ）及び負電圧源Ｍ1 の
電圧（−５Ｖ）はそれぞれ入力電圧Ｖ2Nの上限値（９
Ｖ）より大きく或いは下限値（−４Ｖ）より低く設定さ
れる。
【０００６】次に回路の動作を説明するドライバモード（１） 制御端子Ｔ1 〜Ｔ4 のモード信号がドライバモードにあ
る時、ＩＣドライバ１より、図４に示すような高レベル
又は低レベルのいずれかに切換わる入力信号ＶINが入力
端子２に供給される。入力信号ＶINはＩＣ４がＣＭＯＳ
型である場合には例えば０〜＋３Ｖの信号であり、ＥＣ
Ｌ型の場合には例えば−１．８〜−０．８Ｖの信号であ
り、入力端子２の電圧はその入力電圧に追従して変化す
る。
る時、ＩＣドライバ１より、図４に示すような高レベル
又は低レベルのいずれかに切換わる入力信号ＶINが入力
端子２に供給される。入力信号ＶINはＩＣ４がＣＭＯＳ
型である場合には例えば０〜＋３Ｖの信号であり、ＥＣ
Ｌ型の場合には例えば−１．８〜−０．８Ｖの信号であ
り、入力端子２の電圧はその入力電圧に追従して変化す
る。
【０００７】Ｑ1 ，Ｑ3 がオン（しかも飽和することは
無い）、Ｑ2 ，Ｑ4 はオフに制御され、ＰＩ1 −Ｑ1 −
Ｎ1 −Ｎ2 −Ｑ3 −ＰＩ2 の経路に電流が流れる。これ
により、Ｑ1 のコレクタ電流の一部がＱ5 のベースに供
給され、Ｑ6 のベース電流がＱ3 のコレクタに流し込む
ことができるようになるので、Ｑ5 ，Ｑ6 はオン（しか
し飽和することはない）とされ、Ｐ2 −Ｑ5 −Ｄ1 −Ｒ
3 −Ｒ4 −Ｄ2 −Ｑ6−Ｍ2 の経路に電流が流れる。Ｑ
2 がオフとなるのでＤ7 ，Ｄ10もオフとされ、またＱ4
がオフとなるのでＤ8 ，Ｄ9 もオフとされる。
無い）、Ｑ2 ，Ｑ4 はオフに制御され、ＰＩ1 −Ｑ1 −
Ｎ1 −Ｎ2 −Ｑ3 −ＰＩ2 の経路に電流が流れる。これ
により、Ｑ1 のコレクタ電流の一部がＱ5 のベースに供
給され、Ｑ6 のベース電流がＱ3 のコレクタに流し込む
ことができるようになるので、Ｑ5 ，Ｑ6 はオン（しか
し飽和することはない）とされ、Ｐ2 −Ｑ5 −Ｄ1 −Ｒ
3 −Ｒ4 −Ｄ2 −Ｑ6−Ｍ2 の経路に電流が流れる。Ｑ
2 がオフとなるのでＤ7 ，Ｄ10もオフとされ、またＱ4
がオフとなるのでＤ8 ，Ｄ9 もオフとされる。
【０００８】入力電圧ＶINはダイオード回路Ｎ1 により
３×ＶF （ＶF はダイオードの順電圧）だけ持ち上げら
れてＱ5 のベースに供給されるが、Ｑ5 のベース〜エミ
ッタ電圧ＶBE5 とダイオードＤ1 の順電圧ＶF1と抵抗器
Ｒ3 の端子電圧ＶR3の和の電圧ＶT1だけ引き下げられて
出力端子３に供給される。前記和の電圧ＶT1はほぼ３×
ＶF に設定されているので、出力端子３に供給される電
圧は入力電圧ＶINにほぼ等しくなる。同様に、入力電圧
ＶINはダイオード回路Ｎ2 で３×ＶF だけレベルシフト
されてＱ6 のベースに供給されるが、Ｑ6 のベース〜エ
ミッタ電圧ＶBE6 と、Ｄ2 の順電圧ＶF2と抵抗器Ｒ4 の
端子電圧ＶR4との和の電圧ＶT2（３×ＶF にほぼ等しく
設定される）だけ持ち上げられて出力端子３に供給され
る。このようにして出力端子３の出力電圧ＶOUT は入力
電圧ＶINにほぼ等しくされる。ハイインピーダンスモード モード信号がｔ＝ｔ1 においてハイインピーダンスモー
ドに切換ると、Ｑ1 ，Ｑ3 はオフ、Ｑ2 ，Ｑ4 はオンに
切換えられ、定電流源ＰＩ1 の電流は、Ｑ2 ，Ｄ7 を通
って正電圧源Ｐ1 に流れると共に、Ｑ2 ，Ｄ10を通って
Ｑ6 のベース入力側の導体パターンにつながる浮遊容量
ＣO2（Ｑ3 のコレクタ容量も含む）を充電する。Ｑ6 の
ベース電圧ＶB6は図４に示すように、ＶB60 （ＩＣドラ
イバ１よりデータが入力していない状態でのＶB6をＶ
B60 とする。ＶB50 についても同様とする。）から正電
圧源Ｐ1 の電圧ＶP1にほぼ等しい電圧迄直線的に増加す
る。
３×ＶF （ＶF はダイオードの順電圧）だけ持ち上げら
れてＱ5 のベースに供給されるが、Ｑ5 のベース〜エミ
ッタ電圧ＶBE5 とダイオードＤ1 の順電圧ＶF1と抵抗器
Ｒ3 の端子電圧ＶR3の和の電圧ＶT1だけ引き下げられて
出力端子３に供給される。前記和の電圧ＶT1はほぼ３×
ＶF に設定されているので、出力端子３に供給される電
圧は入力電圧ＶINにほぼ等しくなる。同様に、入力電圧
ＶINはダイオード回路Ｎ2 で３×ＶF だけレベルシフト
されてＱ6 のベースに供給されるが、Ｑ6 のベース〜エ
ミッタ電圧ＶBE6 と、Ｄ2 の順電圧ＶF2と抵抗器Ｒ4 の
端子電圧ＶR4との和の電圧ＶT2（３×ＶF にほぼ等しく
設定される）だけ持ち上げられて出力端子３に供給され
る。このようにして出力端子３の出力電圧ＶOUT は入力
電圧ＶINにほぼ等しくされる。ハイインピーダンスモード モード信号がｔ＝ｔ1 においてハイインピーダンスモー
ドに切換ると、Ｑ1 ，Ｑ3 はオフ、Ｑ2 ，Ｑ4 はオンに
切換えられ、定電流源ＰＩ1 の電流は、Ｑ2 ，Ｄ7 を通
って正電圧源Ｐ1 に流れると共に、Ｑ2 ，Ｄ10を通って
Ｑ6 のベース入力側の導体パターンにつながる浮遊容量
ＣO2（Ｑ3 のコレクタ容量も含む）を充電する。Ｑ6 の
ベース電圧ＶB6は図４に示すように、ＶB60 （ＩＣドラ
イバ１よりデータが入力していない状態でのＶB6をＶ
B60 とする。ＶB50 についても同様とする。）から正電
圧源Ｐ1 の電圧ＶP1にほぼ等しい電圧迄直線的に増加す
る。
【０００９】同様に定電流源ＰＩ2 の電流は負電圧源Ｍ
1 よりＤ8 ，Ｑ4 を通って流れると共に、一部はＤ9 を
介してＱ5 のベース入力側の導体パータンにつながる浮
遊容量ＣO1（Ｑ1 のコレクタ容量を含む）を負極性に充
電する。そのためＱ5 のベース電圧ＶB5は図４に示すよ
うに、ＶB50 から負電圧源Ｍ1 の電圧ＶM1にほぼ等しい
電圧迄直線的に減少する。
1 よりＤ8 ，Ｑ4 を通って流れると共に、一部はＤ9 を
介してＱ5 のベース入力側の導体パータンにつながる浮
遊容量ＣO1（Ｑ1 のコレクタ容量を含む）を負極性に充
電する。そのためＱ5 のベース電圧ＶB5は図４に示すよ
うに、ＶB50 から負電圧源Ｍ1 の電圧ＶM1にほぼ等しい
電圧迄直線的に減少する。
【００１０】これによりＶB5とＶB6とは次第に電圧の大
きさが逆転し、Ｑ5 のベース〜エミッタ、Ｄ1 ，Ｄ2 ，
Ｑ6 のエミッタ〜ベースにそれぞれ逆電圧が印加される
ようになり、それぞれオフとされる。従って出力端子３
側より見た回路の出力インピーダンスはハイインピーダ
ンスに保持される。またこの間、ダイオード回路Ｎ1，
Ｎ2 にも逆方向電圧が印加されてオフとされる。
きさが逆転し、Ｑ5 のベース〜エミッタ、Ｄ1 ，Ｄ2 ，
Ｑ6 のエミッタ〜ベースにそれぞれ逆電圧が印加される
ようになり、それぞれオフとされる。従って出力端子３
側より見た回路の出力インピーダンスはハイインピーダ
ンスに保持される。またこの間、ダイオード回路Ｎ1，
Ｎ2 にも逆方向電圧が印加されてオフとされる。
【００１１】ＶB5がＶB50 よりｅ≒０．７Ｖ（トランジ
スタのエミッタ〜コレクタ順電圧程度）に低下し、また
ＶB6がＶB60 よりｅ≒０．７Ｖ程度増加した時刻をｔ＝
ｔAとすると、ｔ＝ｔ1 からｔA 迄の時間は、Ｑ5 ，Ｑ
6 の出力インピーダンスはオン状態（但し不飽和）にお
ける通常のインピーダンスからオフ状態におけるハイイ
ンピーダンスに変化する過渡的な期間である。Ｄ1 ，Ｄ
2 もこのｔ1 〜ｔA の期間においてほぼ同様にインピー
ダンスが低インピーダンスからハイインピーダンスに変
化する。ハイインピーダンスモードにおいてＩＣインタ
ーフェース回路の出力インピーダンスが実質的にハイイ
ンピーダンスになるのはｔ1 ＝ｔA 以降であり、この期
間に被試験用ＩＣ４より受信回路５にデータを送信でき
るようになる。ドライバモード（２） 時刻ｔ2 においてモード信号がドライバモードに切換わ
ると、急速にＱ1 ，Ｑ3 はオンに、Ｑ2 ，Ｑ4 はオフに
切換えられ、またダイオード回路Ｎ1 ，Ｎ2 はオンとさ
れる。ＶB5はＶM1から直線的に増加しｔ＝ｔ3 において
一定値ＶB50 となり、ＶB6はＶP1から直線的に減少し
て、ｔ＝ｔ3 において一定値ＶB60 となり、Ｑ5 ，Ｄ1
及びＱ6 ，Ｄ2 はオフとされる。ＶB5及びＶB6がそれぞ
れＶB50 及びＶB60 よりｅ≒０．７Ｖ程度、つまりトラ
ンジスタのエミッタ〜コレクタ順電圧程度低く又は高く
なる時刻をｔ＝ｔB とすれば、ｔB からｔ3 迄の間はＱ
5 及びＱ6 の出力インピーダンスがハイインピーダンス
から通常の不飽和時のインピーダンスに変化している過
渡的な期間である。ＩＣドライバ１からは、ｔ＝ｔ3以
降例えばｔ＝ｔ4 からデータが入力される。
スタのエミッタ〜コレクタ順電圧程度）に低下し、また
ＶB6がＶB60 よりｅ≒０．７Ｖ程度増加した時刻をｔ＝
ｔAとすると、ｔ＝ｔ1 からｔA 迄の時間は、Ｑ5 ，Ｑ
6 の出力インピーダンスはオン状態（但し不飽和）にお
ける通常のインピーダンスからオフ状態におけるハイイ
ンピーダンスに変化する過渡的な期間である。Ｄ1 ，Ｄ
2 もこのｔ1 〜ｔA の期間においてほぼ同様にインピー
ダンスが低インピーダンスからハイインピーダンスに変
化する。ハイインピーダンスモードにおいてＩＣインタ
ーフェース回路の出力インピーダンスが実質的にハイイ
ンピーダンスになるのはｔ1 ＝ｔA 以降であり、この期
間に被試験用ＩＣ４より受信回路５にデータを送信でき
るようになる。ドライバモード（２） 時刻ｔ2 においてモード信号がドライバモードに切換わ
ると、急速にＱ1 ，Ｑ3 はオンに、Ｑ2 ，Ｑ4 はオフに
切換えられ、またダイオード回路Ｎ1 ，Ｎ2 はオンとさ
れる。ＶB5はＶM1から直線的に増加しｔ＝ｔ3 において
一定値ＶB50 となり、ＶB6はＶP1から直線的に減少し
て、ｔ＝ｔ3 において一定値ＶB60 となり、Ｑ5 ，Ｄ1
及びＱ6 ，Ｄ2 はオフとされる。ＶB5及びＶB6がそれぞ
れＶB50 及びＶB60 よりｅ≒０．７Ｖ程度、つまりトラ
ンジスタのエミッタ〜コレクタ順電圧程度低く又は高く
なる時刻をｔ＝ｔB とすれば、ｔB からｔ3 迄の間はＱ
5 及びＱ6 の出力インピーダンスがハイインピーダンス
から通常の不飽和時のインピーダンスに変化している過
渡的な期間である。ＩＣドライバ１からは、ｔ＝ｔ3以
降例えばｔ＝ｔ4 からデータが入力される。
【００１２】
【考案が解決しようとする課題】従来の回路ではモード
信号がドライバモードからハイインピーダンスモードに
切換えられた時刻ｔ＝ｔ1 から、回路の出力インピーダ
ンスが実質的にハイインピーダンスとなり、被試験用Ｉ
Ｃ４から受信回路５にデータを出力できるようになる時
刻ｔ＝ｔA 迄の時間は、比較的長くなり、結局ＩＣ４の
試験に要する時間が長くなる欠点があった。長くなる理
由は、ＰＩ1 −Ｑ2 −Ｄ7 −Ｐ1 の経路に流れる電流Ｉ
p1は、定電流Ｉ1 の一部がＤ10を介して浮遊容量Ｃ02を
充電するため、スルーレート（電流立上りの傾斜）が緩
やかであり、同様にＭ1 −Ｄ8 −Ｑ4 −ＰＩ2 の経路に
流れる電流ＩM1は、定電流Ｉ2 がＤ9 を介してＣ01を負
極性に充電するため、スルーレートが緩やかとなる。即
ち、Ｑ6 のベース電圧ＶB6及びＱ5 のベース電圧ＶB5は
それぞれＣ01及びＣ02が存在するために緩やかに変化す
るためである。この考案の目的はこのような従来の欠点
を解決して、モード信号がドライバモードからハイイン
ピーダンスモードに切換ってから、ＩＣインターフェー
ス回路の出力インピーダンスが実質的にハイインピーダ
ンスに切換わる迄の時間を従来より短縮しようとするも
のである。
信号がドライバモードからハイインピーダンスモードに
切換えられた時刻ｔ＝ｔ1 から、回路の出力インピーダ
ンスが実質的にハイインピーダンスとなり、被試験用Ｉ
Ｃ４から受信回路５にデータを出力できるようになる時
刻ｔ＝ｔA 迄の時間は、比較的長くなり、結局ＩＣ４の
試験に要する時間が長くなる欠点があった。長くなる理
由は、ＰＩ1 −Ｑ2 −Ｄ7 −Ｐ1 の経路に流れる電流Ｉ
p1は、定電流Ｉ1 の一部がＤ10を介して浮遊容量Ｃ02を
充電するため、スルーレート（電流立上りの傾斜）が緩
やかであり、同様にＭ1 −Ｄ8 −Ｑ4 −ＰＩ2 の経路に
流れる電流ＩM1は、定電流Ｉ2 がＤ9 を介してＣ01を負
極性に充電するため、スルーレートが緩やかとなる。即
ち、Ｑ6 のベース電圧ＶB6及びＱ5 のベース電圧ＶB5は
それぞれＣ01及びＣ02が存在するために緩やかに変化す
るためである。この考案の目的はこのような従来の欠点
を解決して、モード信号がドライバモードからハイイン
ピーダンスモードに切換ってから、ＩＣインターフェー
ス回路の出力インピーダンスが実質的にハイインピーダ
ンスに切換わる迄の時間を従来より短縮しようとするも
のである。
【００１３】
【課題を解決するための手段】外部から供給されるモー
ド信号により切換制御され、そのモード信号がドライバ
モードである時、外部のＩＣドライバより入力端子に入
力される信号をほぼそのまま出力端子を介してＩＣの入
出力端子に供給し、前記モード信号がハイインピーダン
スモードである時、前記ＩＣの入出力端子側より見た回
路の出力インピーダンスがハイインピーダンスとなるよ
うに動作するＩＣインターフェース回路において、この
考案の回路は、以下のように構成される。
ド信号により切換制御され、そのモード信号がドライバ
モードである時、外部のＩＣドライバより入力端子に入
力される信号をほぼそのまま出力端子を介してＩＣの入
出力端子に供給し、前記モード信号がハイインピーダン
スモードである時、前記ＩＣの入出力端子側より見た回
路の出力インピーダンスがハイインピーダンスとなるよ
うに動作するＩＣインターフェース回路において、この
考案の回路は、以下のように構成される。
【００１４】第１定電流源に第１トランジスタのエミッ
タが接続され、そのコレクタより前記入力端子に向けて
複数のダイオードを直列接続した第１ダイオード回路が
接続される。前記第１定電流回路に第２トランジスタの
エミッタが接続され、そのコレクタは第１抵抗器を介し
て第１負電圧源に接続される。前記第１定電流源とほぼ
同じ電流値の第２定電流源の電流吸込端子に第３トラン
ジスタのエミッタが接続され、そのコレクタより前記入
力端子に向けて複数のダイオードを直列接続した第２ダ
イオード回路が接続される。前記第２定電流源の電流吸
込端子に第４トランジスタのエミッタが接続され、その
コレクタは第２抵抗器を介して第１正電圧源に接続され
る。
タが接続され、そのコレクタより前記入力端子に向けて
複数のダイオードを直列接続した第１ダイオード回路が
接続される。前記第１定電流回路に第２トランジスタの
エミッタが接続され、そのコレクタは第１抵抗器を介し
て第１負電圧源に接続される。前記第１定電流源とほぼ
同じ電流値の第２定電流源の電流吸込端子に第３トラン
ジスタのエミッタが接続され、そのコレクタより前記入
力端子に向けて複数のダイオードを直列接続した第２ダ
イオード回路が接続される。前記第２定電流源の電流吸
込端子に第４トランジスタのエミッタが接続され、その
コレクタは第２抵抗器を介して第１正電圧源に接続され
る。
【００１５】前記第１正電圧源の電圧より大きい電圧を
有する第２正電圧源に第５トランジスタのコレクタが接
続され、そのエミッタは第１ダイオードと第３抵抗器と
の直列回路を介して、前記出力端子に接続され、そのベ
ースは前記第１トランジスタのコレクタに接続される。
前記第１負電圧源の電圧より低い電圧を有する第２負電
圧源に第６トランジスタのコレクタが接続され、そのエ
ミッタは第２ダイオーダと第４抵抗器との直列回路を介
して前記出力端子に接続され、そのベースは前記第３ト
ランジスタのコレクタに接続される。
有する第２正電圧源に第５トランジスタのコレクタが接
続され、そのエミッタは第１ダイオードと第３抵抗器と
の直列回路を介して、前記出力端子に接続され、そのベ
ースは前記第１トランジスタのコレクタに接続される。
前記第１負電圧源の電圧より低い電圧を有する第２負電
圧源に第６トランジスタのコレクタが接続され、そのエ
ミッタは第２ダイオーダと第４抵抗器との直列回路を介
して前記出力端子に接続され、そのベースは前記第３ト
ランジスタのコレクタに接続される。
【００１６】前記第１正電圧源に第７トランジスタのエ
ミッタが接続され、そのベースは前記第４トランジスタ
のコレクタに接続され、前記第７トランジスタのコレク
タは、第３ダイオードを介して前記第６トランジスタの
ベースに接続されると共に第４ダイオーダを介して前記
第７トランジスタのベースに接続される。前記第１負電
圧源に第８トランジスタのエミッタが接続され、そのベ
ースは前記第２トランジスタのコレクタに接続され、前
記第８トランジスタのコレクタは、第５ダイオードを介
して前記第５トランジスタのベースに接続されると共に
第６ダイオードを介して第８トランジスタのベースに接
続される。
ミッタが接続され、そのベースは前記第４トランジスタ
のコレクタに接続され、前記第７トランジスタのコレク
タは、第３ダイオードを介して前記第６トランジスタの
ベースに接続されると共に第４ダイオーダを介して前記
第７トランジスタのベースに接続される。前記第１負電
圧源に第８トランジスタのエミッタが接続され、そのベ
ースは前記第２トランジスタのコレクタに接続され、前
記第８トランジスタのコレクタは、第５ダイオードを介
して前記第５トランジスタのベースに接続されると共に
第６ダイオードを介して第８トランジスタのベースに接
続される。
【００１７】前記第１乃至第４トランジスタのベースは
第１乃至第４モード信号がそれぞれ供給される第１乃至
第４制御端子にそれぞれ接続され、前記第１，第２トラ
ンジスタ及び前記第３，第４トランジスタによってそれ
ぞれ一対の電流スイッチが構成される。
第１乃至第４モード信号がそれぞれ供給される第１乃至
第４制御端子にそれぞれ接続され、前記第１，第２トラ
ンジスタ及び前記第３，第４トランジスタによってそれ
ぞれ一対の電流スイッチが構成される。
【００１８】
【実施例】この考案の実施例を図１及び図２に、図３、
図４と対応する部分に同じ符号を付し、重複説明を省略
する。正電圧源Ｐ1 ，Ｐ2 及び負電圧源Ｍ1 ，Ｍ2 の電
圧値及び入力電圧ＶINの上限値、下限値の大きさの関係
は従来例で述べたのと同じである。この考案の回路では
Ｑ2 のコレクタは、浮遊容量ＣO2のつながるＱ6 のベー
ス配線に接続されることなく、抵抗器Ｒ1 を通じて負電
圧源Ｍ2 に接続される。またＱ4 のコレクタもＣ01のつ
ながるＱ5 のベース配線に接続されることなく、抵抗器
Ｒ2 を通って正電圧源Ｐ1 に接続される。
図４と対応する部分に同じ符号を付し、重複説明を省略
する。正電圧源Ｐ1 ，Ｐ2 及び負電圧源Ｍ1 ，Ｍ2 の電
圧値及び入力電圧ＶINの上限値、下限値の大きさの関係
は従来例で述べたのと同じである。この考案の回路では
Ｑ2 のコレクタは、浮遊容量ＣO2のつながるＱ6 のベー
ス配線に接続されることなく、抵抗器Ｒ1 を通じて負電
圧源Ｍ2 に接続される。またＱ4 のコレクタもＣ01のつ
ながるＱ5 のベース配線に接続されることなく、抵抗器
Ｒ2 を通って正電圧源Ｐ1 に接続される。
【００１９】Ｑ5 のベースはＤ5 を介してＱ8 のコレク
タに接続され、Ｑ8 のベースはＱ2のコレクタに、また
エミッタは負電圧源Ｍ1 にそれぞれ接続される。またＱ
8 のコレクタはＤ6 のカソード〜アノードを介してＱ8
のベースに接続される。Ｑ6 のベースはＤ3 のカソード
〜アノードを介してＱ7 のコレクタに接続され、Ｑ7 の
ベースはＱ4 のコレクタに、エミッタは正電圧源Ｐ1 に
それぞれ接続される。また、Ｑ7 のコレクタはＤ4 を介
してＱ7 のベースに接続される。回路の動作 図２に示すようにモード信号が時刻ｔ1 においてドライ
バモードよりハイインピーダンスモードに切換えられる
と、定電流源ＰＩ1 よりＱ2 ，Ｒ1 を通じて負電圧源Ｍ
1 に電流ＩM1が流れる。この電流は図３の回路のように
Ｑ6 のベースにつながる浮遊容量ＣO2を充電することは
無いので、きわめて急速に立上る。つまりスルーレート
が従来よりかなり大きい（正電圧源Ｐ1 よりＱ4 へ流れ
る電流ＩP1についても同様である。）。
タに接続され、Ｑ8 のベースはＱ2のコレクタに、また
エミッタは負電圧源Ｍ1 にそれぞれ接続される。またＱ
8 のコレクタはＤ6 のカソード〜アノードを介してＱ8
のベースに接続される。Ｑ6 のベースはＤ3 のカソード
〜アノードを介してＱ7 のコレクタに接続され、Ｑ7 の
ベースはＱ4 のコレクタに、エミッタは正電圧源Ｐ1 に
それぞれ接続される。また、Ｑ7 のコレクタはＤ4 を介
してＱ7 のベースに接続される。回路の動作 図２に示すようにモード信号が時刻ｔ1 においてドライ
バモードよりハイインピーダンスモードに切換えられる
と、定電流源ＰＩ1 よりＱ2 ，Ｒ1 を通じて負電圧源Ｍ
1 に電流ＩM1が流れる。この電流は図３の回路のように
Ｑ6 のベースにつながる浮遊容量ＣO2を充電することは
無いので、きわめて急速に立上る。つまりスルーレート
が従来よりかなり大きい（正電圧源Ｐ1 よりＱ4 へ流れ
る電流ＩP1についても同様である。）。
【００２０】電流ＩM1が流れて、Ｒ1 による電圧降下
が、ｔ＝ｔC において０．７Ｖ程度になるとＱ8 及びＤ
5 がオンとなり、ＣO1を充電していた電荷はＤ5 ，Ｑ8
を通じて負電圧源Ｍ1 に流れる。このＱ8 のコレクタ電
流はベース電流ＩB8のｈFE（電流増幅率）倍と大きいの
で、ＣO1の電荷は急速に放電し、ＶB5は急速に立下る。
ＶB5がｔ＝ｔA において０．７Ｖ程度立下ると、Ｑ5 ，
Ｄ1 はオフとなり、共にハイインピーダンスとなる。ｔ
1 からｔA 迄の時間は、上述したように、第１に負電圧
源Ｍ1 に流れる電流ＩM1のスルーレートが大きいこと
と、第２にＱ8 はそのベース電流のｈFE倍の大きなコレ
クタ電流を流せるのでＣO1の電荷は急速に放電し、ＶB5
が急速に立下ることの二つの理由によって、図３の回路
（ｔ1 〜ｔA≒１０ｎｓ）に比較して７〜８ｎｓ程度に
高速化できる。
が、ｔ＝ｔC において０．７Ｖ程度になるとＱ8 及びＤ
5 がオンとなり、ＣO1を充電していた電荷はＤ5 ，Ｑ8
を通じて負電圧源Ｍ1 に流れる。このＱ8 のコレクタ電
流はベース電流ＩB8のｈFE（電流増幅率）倍と大きいの
で、ＣO1の電荷は急速に放電し、ＶB5は急速に立下る。
ＶB5がｔ＝ｔA において０．７Ｖ程度立下ると、Ｑ5 ，
Ｄ1 はオフとなり、共にハイインピーダンスとなる。ｔ
1 からｔA 迄の時間は、上述したように、第１に負電圧
源Ｍ1 に流れる電流ＩM1のスルーレートが大きいこと
と、第２にＱ8 はそのベース電流のｈFE倍の大きなコレ
クタ電流を流せるのでＣO1の電荷は急速に放電し、ＶB5
が急速に立下ることの二つの理由によって、図３の回路
（ｔ1 〜ｔA≒１０ｎｓ）に比較して７〜８ｎｓ程度に
高速化できる。
【００２１】ＶB5が急速に立下り、Ｑ8 のコレクタ電圧
ＶC8も同様に立下り、ｔ＝ｔD において、ＶB8≒ＶM1＋
０．７（Ｖ）の電圧値より０．５Ｖ程度小さい電圧にな
ると、Ｄ6 がオンとなる。その時のＱ8 のコレクタ〜エ
ミッタ電圧は、 ＶCE8 ＝ＶBE8 −ＶF6≒０．７−０．５＝０．２（Ｖ） 程度となり、ＶCE8 がこれ以上小さくなって、Ｑ8 が飽
和しないようにしている。その理由は、Ｑ8 が飽和する
と、オンからオフになる時間が長くなるからである。
ＶC8も同様に立下り、ｔ＝ｔD において、ＶB8≒ＶM1＋
０．７（Ｖ）の電圧値より０．５Ｖ程度小さい電圧にな
ると、Ｄ6 がオンとなる。その時のＱ8 のコレクタ〜エ
ミッタ電圧は、 ＶCE8 ＝ＶBE8 −ＶF6≒０．７−０．５＝０．２（Ｖ） 程度となり、ＶCE8 がこれ以上小さくなって、Ｑ8 が飽
和しないようにしている。その理由は、Ｑ8 が飽和する
と、オンからオフになる時間が長くなるからである。
【００２２】ｔ＝ｔD においてＤ6 がオンになると、Ｖ
B5は、 ＶB5≒ＶM1＋０．２＋ＶF5（ＶF5≒０．５Ｖ） となる。ＣO1の電荷が更に放電し、Ｄ5 を流れる放電電
流がゼロに近くなると、ｔ＝ｔE においてＤ5 の両端の
電圧はほぼ等しくなり、ＶC8≒ＶB5となる。ｔ＝ｔ2 に
おいてモード信号がドライバモードになると、急速にＱ
1 ，Ｑ3 はオン、Ｑ2 ，Ｑ4 はオフとされる。Ｑ2 のコ
レクタよりＲ1 ，Ｄ6 ，Ｑ8 を経由して負電圧源Ｍ1 に
流れる電流は次第にゼロとなり、ｔ＝ｔF においてＶB8
＝ＶE8＝ＶM1となってＱ8 はオフ、従ってＤ6 ，Ｄ5 も
オフとなり、Ｑ5 のベース入力回路に影響を与えないよ
うにされる。
B5は、 ＶB5≒ＶM1＋０．２＋ＶF5（ＶF5≒０．５Ｖ） となる。ＣO1の電荷が更に放電し、Ｄ5 を流れる放電電
流がゼロに近くなると、ｔ＝ｔE においてＤ5 の両端の
電圧はほぼ等しくなり、ＶC8≒ＶB5となる。ｔ＝ｔ2 に
おいてモード信号がドライバモードになると、急速にＱ
1 ，Ｑ3 はオン、Ｑ2 ，Ｑ4 はオフとされる。Ｑ2 のコ
レクタよりＲ1 ，Ｄ6 ，Ｑ8 を経由して負電圧源Ｍ1 に
流れる電流は次第にゼロとなり、ｔ＝ｔF においてＶB8
＝ＶE8＝ＶM1となってＱ8 はオフ、従ってＤ6 ，Ｄ5 も
オフとなり、Ｑ5 のベース入力回路に影響を与えないよ
うにされる。
【００２３】Ｑ1 のコレクタ電圧によってＣO1は充電さ
れ、ＶB5は比較的緩やかに立上り、ｔ＝ｔB 〜ｔ3 にお
いてＱ5 ，Ｄ1 はオフからオンに切り換えられる。な
お、ｔ＝ｔF 以降の回路の動作は図３の回路と同じであ
る。以上図１の上半部の回路の動作を主に説明したが、
下半部の動作は上半部の動作と類似しているので、図２
に要部の波形を示すにとどめ、説明を省略する。
れ、ＶB5は比較的緩やかに立上り、ｔ＝ｔB 〜ｔ3 にお
いてＱ5 ，Ｄ1 はオフからオンに切り換えられる。な
お、ｔ＝ｔF 以降の回路の動作は図３の回路と同じであ
る。以上図１の上半部の回路の動作を主に説明したが、
下半部の動作は上半部の動作と類似しているので、図２
に要部の波形を示すにとどめ、説明を省略する。
【００２４】
【考案の効果】以上述べたように、この考案によれば、
ｔ＝ｔ1 においてモード信号がドライバモードからハイ
インピーダンスモードに切換えられ、電流スイッチＱ2
を通して負電圧源Ｍ1 に流れる電流ＩM1及び正電圧源Ｐ
1 より電流スイッチＱ4 を流れる電流ＩP1のスルーレー
トはそれぞれＱ6 又はＱ5 のベース入力側の浮遊容量Ｃ
O2又はＣO1と切離されているので、従来よりきわめて大
きくなる。
ｔ＝ｔ1 においてモード信号がドライバモードからハイ
インピーダンスモードに切換えられ、電流スイッチＱ2
を通して負電圧源Ｍ1 に流れる電流ＩM1及び正電圧源Ｐ
1 より電流スイッチＱ4 を流れる電流ＩP1のスルーレー
トはそれぞれＱ6 又はＱ5 のベース入力側の浮遊容量Ｃ
O2又はＣO1と切離されているので、従来よりきわめて大
きくなる。
【００２５】また上記ＣO1，ＣO2はＱ8 又はＱ7 を通じ
て負電圧源Ｍ1 又は正電圧源Ｐ1 に接続され、充電され
ていた電荷が急速に放電するために、出力トランジスタ
Ｑ5，Ｑ6 のベース電圧ＶB5，ＶB6は急速に立下り或い
は立上り、ｔ＝ｔA においてＱ5 ，Ｑ6 ，Ｄ1 ，Ｄ2 は
カットオフされる。上記の二つの理由によって、モード
信号がハイインピーダンスモードに切換えられてより、
回路の出力インピーダンスが実質的にハイインピーダン
スになる迄のｔ1 〜ｔA 間の時間は従来より２〜３割短
縮される。従ってそれだけ速かに被試験用ＩＣを入力モ
ードより出力モードでの試験に切換えることができ、Ｉ
Ｃ試験時間を短縮できる。
て負電圧源Ｍ1 又は正電圧源Ｐ1 に接続され、充電され
ていた電荷が急速に放電するために、出力トランジスタ
Ｑ5，Ｑ6 のベース電圧ＶB5，ＶB6は急速に立下り或い
は立上り、ｔ＝ｔA においてＱ5 ，Ｑ6 ，Ｄ1 ，Ｄ2 は
カットオフされる。上記の二つの理由によって、モード
信号がハイインピーダンスモードに切換えられてより、
回路の出力インピーダンスが実質的にハイインピーダン
スになる迄のｔ1 〜ｔA 間の時間は従来より２〜３割短
縮される。従ってそれだけ速かに被試験用ＩＣを入力モ
ードより出力モードでの試験に切換えることができ、Ｉ
Ｃ試験時間を短縮できる。
【図１】この考案の実施例を示す回路図。
【図２】図１のタイムチャート。
【図３】従来のＩＣインターフェース回路の回路図。
【図４】図３のタイムチャート。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−273615（ＪＰ，Ａ) 実開 昭54−8360（ＪＰ，Ｕ) 実開 昭62−178628（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 外部から供給されるモード信号により切
換制御され、そのモード信号がドライバモードである
時、外部のＩＣドライバより入力端子に入力される信号
をほぼそのまま出力端子を介してＩＣの入出力端子に供
給し、前記モード信号がハイインピーダンスモードであ
る時、前記ＩＣの入出力端子側より見た回路の出力イン
ピーダンスがハイインピーダンスとなるように動作する
ＩＣインターフェース回路において、第１定電流源に第
１トランジスタのエミッタが接続され、そのコレクタよ
り前記入力端子に向けて複数のダイオードを直列接続し
た第１ダイオード回路が接続され、前記第１定電流回路
に第２トランジスタのエミッタが接続され、そのコレク
タは第１抵抗器を介して第１負電圧源に接続され、前記
第１定電流源とほぼ同じ電流値の第２定電流源の電流吸
込端子に第３トランジスタのエミッタが接続され、その
コレクタより前記入力端子に向けて複数のダイオードを
直列接続した第２ダイオード回路が接続され、前記第２
定電流源の電流吸込端子に第４トランジスタのエミッタ
が接続され、そのコレクタは第２抵抗器を介して第１正
電圧源に接続され、前記第１正電圧源の電圧より大きい
電圧を有する第２正電圧源に第５トランジスタのコレク
タが接続され、そのエミッタは第１ダイオードと第３抵
抗器との直列回路を介して、前記出力端子に接続され、
そのベースは前記第１トランジスタのコレクタに接続さ
れ、前記第１負電圧源の電圧より低い電圧を有する第２
負電圧源に第６トランジスタのコレクタが接続され、そ
のエミッタは第２ダイオーダと第４抵抗器との直列回路
を介して前記出力端子に接続され、そのベースは前記第
３トランジスタのコレクタに接続され、前記第１正電圧
源に第７トランジスタのエミッタが接続され、そのベー
スは前記第４トランジスタのコレクタに接続され、前記
第７トランジスタのコレクタは、第３ダイオードを介し
て前記第６トランジスタのベースに接続されると共に第
４ダイオーダを介して前記第７トランジスタのベースに
接続され、前記第１負電圧源に第８トランジスタのエミ
ッタが接続され、そのベースは前記第２トランジスタの
コレクタに接続され、前記第８トランジスタのコレクタ
は、第５ダイオードを介して前記第５トランジスタのベ
ースに接続されると共に第６ダイオードを介して第８ト
ランジスタのベースに接続され、前記第１乃至第４トラ
ンジスタのベースは第１乃至第４モード信号がそれぞれ
供給される第１乃至第４制御端子にそれぞれ接続され、
前記第１，第２トランジスタ及び前記第３，第４トラン
ジスタによってそれぞれ一対の電流スイッチが構成され
て成る、ＩＣインターフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1101791U JP2545730Y2 (ja) | 1991-03-04 | 1991-03-04 | Ｉｃインターフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1101791U JP2545730Y2 (ja) | 1991-03-04 | 1991-03-04 | Ｉｃインターフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04107926U JPH04107926U (ja) | 1992-09-17 |
| JP2545730Y2 true JP2545730Y2 (ja) | 1997-08-27 |
Family
ID=31900585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1101791U Expired - Lifetime JP2545730Y2 (ja) | 1991-03-04 | 1991-03-04 | Ｉｃインターフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545730Y2 (ja) |
-
1991
- 1991-03-04 JP JP1101791U patent/JP2545730Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04107926U (ja) | 1992-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4902914A (en) | Logic circuit used in standard IC or CMOS logic level | |
| US5559451A (en) | Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| US20060244487A1 (en) | Signal output circuit | |
| GB2163614A (en) | Battery economising circuit | |
| JP2545730Y2 (ja) | Ｉｃインターフェース回路 | |
| US4514648A (en) | Current sense circuit for a bubble memory voltage booster | |
| JPH07321621A (ja) | 半導体集積回路 | |
| KR0165986B1 (ko) | BiCMOS 논리 회로 | |
| KR930006230B1 (ko) | 스피리어스 신호 발생 감소 장치 | |
| US4501974A (en) | Pulse stretching and level shifting circuit | |
| US4897566A (en) | Bipolar transistor logic circuit | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| US4843253A (en) | Monolithically integratable circuit for the generation of extremely short duration current pulses | |
| US6204702B1 (en) | Arrangement for supplying circuits with direct currents | |
| JPH10327021A (ja) | 増幅器用電圧供給回路 | |
| US6002269A (en) | TTL logic driver circuit | |
| US5616971A (en) | Power switching circuit | |
| JP2891386B2 (ja) | ドライバ回路 | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| JP3042471B2 (ja) | インタフェイス回路 | |
| JPH05268024A (ja) | スイッチング回路 | |
| JPH04227316A (ja) | スイッチング回路 | |
| JPS62193318A (ja) | 集積回路装置 | |
| JPH06252739A (ja) | 半導体集積回路 | |
| JPS5962220A (ja) | Ｔｔｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |