KR930006230B1 - 스피리어스 신호 발생 감소 장치 - Google Patents

스피리어스 신호 발생 감소 장치 Download PDF

Info

Publication number
KR930006230B1
KR930006230B1 KR1019850009385A KR850009385A KR930006230B1 KR 930006230 B1 KR930006230 B1 KR 930006230B1 KR 1019850009385 A KR1019850009385 A KR 1019850009385A KR 850009385 A KR850009385 A KR 850009385A KR 930006230 B1 KR930006230 B1 KR 930006230B1
Authority
KR
South Korea
Prior art keywords
transistor
power supply
circuit
capacitor
base
Prior art date
Application number
KR1019850009385A
Other languages
English (en)
Other versions
KR860005493A (ko
Inventor
카렐 디에크맨스 에이제
Original Assignee
엔.브이.필립스 글로아이람펜파브리켄
이반 밀러 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.브이.필립스 글로아이람펜파브리켄, 이반 밀러 레르너 filed Critical 엔.브이.필립스 글로아이람펜파브리켄
Publication of KR860005493A publication Critical patent/KR860005493A/ko
Application granted granted Critical
Publication of KR930006230B1 publication Critical patent/KR930006230B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

스피리어스 신호 발생 감소 장치
도면은 입력 및 출력을 갖는 전자 회로의 개략도.
* 도면의 주요부분에 대한 부호의 설명
1 : 전자 회로 4 : 스위칭 장치
5 : 제어 회로
본 발명은 전원을 스위치 온 시키고 스위치 오프시킬 때 전자 회로의 출력단에 스피리어스(spurious)신호가 발생하는 것을 감소화 하는 스피리어스 신호 발생 감소 장치로서, 상기 스피리어스 신호 발생 감소 장치는, 전원을 스위치 온시키기도 하고 스위치 오프시키기도 할때 신호가 전자 회로의 출력단에 공급되는 것을 억압하는 스위칭 장치를 갖고 있으며, 이 스위칭 장치는 제1 및 제2전원 단자간에 배치된 캐패시터를 갖는 제어회로에 의해 제어되며, 상기 캐패시터는 전원이 스위치 온 된때 충전되며, 전원이 스위치 오프된 때 방전되도록 되어 있다.
회로의 전원을 스위치 온시키고 스위치 오프시킬 때 직류 전압 또는 직류 전류의 설정치가 변화하는 결과로서, 이 회로의 출력단에 불규칙적인 과도 전압을 발생시키는 경향이 있다. 이와 같은 과도 전압을 특히 콤팩트 디스크 플레이어의 출력단에 나타나며, 이 출력단은 능동 저역 통과 필터의 출력단으로 구성되어 있다. 이 콤팩트 디스크 플레이어를 증폭기-확성기 시스템에 접속하는 경우에는, 이들 과도전압에 의해 팝핑(popping)음이 발생되며, 이 팝핑음에 의해 확성기를 손상시킬 수도 있다. 이들 과도 전압을 감소시키기 위해서는 스위칭 장치(뮤팅(muting)회로)가 사용되어 있으며, 전원을 스위치 온시키기도 하고 스위치 오프시키기도 할때 상기 스위칭 장치에 의해 회로의 출력단을 회로의 나머지 부에서 분리하도록 하고 있다. 이 스위칭 장치는, 전원을 스위치 온 한후 임의 시간이 경과할 때까지 회로의 출력단을 회로의 나머지 부에 접속시키기 않고, 전원을 스위치 오프한후 회로의 출력단을 회로의 나머지 부에서 바로 분리하도록 제어 장치에 의해 제어된다.
상술한 종류의 스피리어스 신호 감소 회로 장치는 미국 특허 제 4,371,841호의 명세서에 기재되어 있다. 이 스피리어스 신호 발생 감소 장치에서는, 제어 회로가 저항과 캐패시터의 직렬 회로를 갖고 있으며, 이 저항은 또한 베이스-에미터 접합을 역병렬로 접속한 2개의 트랜지스터와 병렬로 배치되어 있으며, 이들 트랜지스터의 한쪽 에미터 회로중에는 다이오드가 설치되어 있다. 스위칭 장치를 제어하는 신호는 이들 트랜지스터의 콜렉터에서 추출되어진다.
전원이 스위치 온되면, 캐패시터가 충전되며, 이것에 의해 에미터 회로에 다이오드를 포함한 트랜지스터를 턴온시킨다. 이 트랜지스터는, 회로의 출력단이 분리되도록 스위칭 장치를 제어한다. 캐패시터의 충전 전류가 감소하면, 이 트랜지스터는 서서히 턴 오프하여, 출력단이 다시 접속된다. 전원이 스위치 오프된 후에는 캐패시터의 단자 전압이 다른쪽의 트랜지스터의 베이스-에미터 전압간에 나타나기 때문에, 이 트랜지스터가 턴 오프되며, 따라서 회로의 출력단이 분리된다.
상술한 스피리어스 신호 발생 감소 장치의 경우, 전원을 스위치 온시킨 경우에 처음에 회로의 출력단이 분리되며, 다음에 서서히 재접속된다라는 결점이 있다. 이러한 분리는 전원의 스위치 온후 바로 행해지지 않는다. 이러한 이유는, 에미터 회로에 다이오드를 갖는 트랜지스터가 다이오드 전압의 2배와 같은 임계치 전압을 초과할 때까지 턴 온되지 않기 때문이다. 따라서 전원의 스위치 온후 바로 과도 전압이 출력단에 나타나는 우려가 여전히 존재한다.
따라서, 본 발명의 목적은 상기 결점을 개선하려는 것에 있다. 본 발명은, 전원을 스위치 온시키고 스위치오프시킬때 전자 회로의 출력단에 스피리어스 신호가 발생하는 것을 감소화하는 스피리어스 신호 발생 감소 장치로서, 전원을 스위치 온시키고 스위치 오프시킬때 신호가 전자 회로의 출력단에 공급되는 것을 억압하는 스위칭 장치를 갖고 있으며, 이 스위칭 장치는 제1 및 제2전원 단자간에 배치된 캐패시터를 갖는 제어 회로에 의해 제어되며, 상기 캐패시터는 전원이 스위치 온 된때 충전되며, 전원이 스위치 오프된때 방전되도록 되어 있는 스피리어스 신호 감소 회로 장치에 있어서, 상기 제어 회로는 입력 전류경로와 출력 전류경로를 갖는 전류 미러 회로를 구비하고 있으며, 상기 입력 전류경로는 제1저항과 직렬로 상기 제1 및 제2전원 단자간에 배치되며, 상기 출력 전류경로는 상기 캐패시터와 직렬로 상기 제1 및 제2전원 단자간에 배치되며, 상기 제어 회로는 또한 베이스, 에미터 및 콜렉터 전극을 각각 갖는 제1 및 제2트랜지스터를 구비하고 있으며, 이들 제1 및 제2트랜지스터의 에미터 전극은 공통 전류 소자에 의해 제1전원 단자에 접속되며, 상기 제1 및 제2트랜지스터의 베이스 전극은 상기 제1저항과 상기 전류 미러 회로의 상기 입력 전류 경로와의 접합점 및 상기 캐패시터와 상기 전류 미러 회로의 상기 출력 전류 경로와의 접합점에 각각 접속되며, 상기 스위칭 장치를 제어하는 제어 신호는 상기 제1 및 제2트랜지스터의 콜렉터 전극중 적어도 하나에서 추출되도록 되어 있는 것을 특징으로 한다.
본 발명의 실시예에 있어서는, 전류 미러 회로에 대하여, 상기 입력 전류경로 및 출력 전류경로는, 각각 베이스, 에미터 및 콜렉터 전극을 갖는 제3트랜지스터 및 제4트랜지스터를 각각 갖고 있으며, 이들 제3트랜지스터 및 제4트랜지스터의 베이스 전극은 서로 접속되며, 이들 제3트랜지스터 및 제4트랜지스터의 에미터 전극은 제1전원단자에 결합되며, 제3트랜지스터의 콜렉터는 제3트랜지스터의 베이스 및 상기 제1저항에 접속되며, 제4트랜지스터의 콜렉터는 상기 캐패시터에 접속되어 있다. 다른 실시예에 의하면, 제3 및 제4트랜지스터의 에미터 라인중에 포함되어 있는 2개의 저항의 저항값 간의 비를 적절히 선택함으로써 캐패시터의 충전 전류를 조정할 수 있다.
본 발명에 의한 스피리어스 신호 발생 감소 장치에 있어서는, 회로의 출력단을 분리하는 신호를 먼저 발생시킬 필요없이 전원의 스위치 온 직후에 얻어지도록 할 수 있으며, 이것에 의해 출력단에 과도 전압이 발생하는 것을 실질적으로 배제한다. 본 발명에 의한 스피리어스 신호 발생 감소 장치는 단지 극소수의 갖고 있으므로, 작은 표면적에 집적화 할 수 있다. 또한, 본 발명에 의한 스피리어스 신호 발생 감소 장치는, 희망에 따라 바테리로 전력을 공급하는 장치내에 매우 낮은 전원 전압으로 동작할 수 있도록 배치할 수 있다.
본 발명은 지금부터 첨부된 도면을 참조하여 기술하고자 한다.
도면은 입력단(2) 및 출력단(3)을 갖는 전자 회로(1)를 도시한다. 이 전자 회로는 예를들어 콤팩트 디스크 플레이어의 출력단에 설치되는 저역 통과 필터로 한다. 출력단(3)은 스위칭 장치(4)에 의해 회로(1)에서 분리시킬 수 있다. 이러한 스위칭 장치는 미국 특허 제 4,371,841호에서 기술되어 있다. 상기 특허에서는 전자 회로(1)의 출력단(3)과 직렬로 접속된 MOS 스위칭 트랜지스터의 채널로 구성된 스위칭 장치에 대해 기술되어 있다. 이 MOS 트랜지스터의 채널은 MOS 트랜지스터의 게이트에 공급되는 제어 신호에 의해 제어된다. 이 제어 장치는, 저항 R1에 의해 정전압 단자(10)에 접속된 에미터를 갖는 다이오드 접속 PNP 트랜지스터 T1을 포함하는 전류경로와, 상기 트랜지스터 T1의 베이스에 접속된 베이스 및 저항 R2에 의해 정전원 단자(10)에 접속된 에미터를 갖는 PNP 트랜지스터 T2를 포함하는 출력 전류경로를 갖는 전류 미래회로를 구비하고 있다 입력 전류경로 및 출력 전류경로는 각각 저항 R3및 캐패시터 C1에 의해 부전원 단자(20)에, 본 실시예의 경우 대지에 접속되어 있다. 도면에 도시하는 회로는 또한 2개의 PNP 트랜지스터 T3및 T4를 구비하고 있으며, 이들 트랜지스터는 차동 트랜지스터 쌍으로서 배치되며, 이 공통 에미터는 저항 R4에 의해 정전원 단자에 결합되어 있다. 트랜지스터 T3의 베이스는 저항 R3와 트랜지스터 T1의 접합점(12)에 접속되며, 트랜지스터 T4의 베이스는 캐패시터 C1과 트랜지스터 T2와의 접합점(14)에 접속되어 있다. 트랜지스터 T3및 T4의 콜렉터는 스위칭 장치(4)를 제어하는 제어 회로(5)의 출력단을 구성한다.
상술한 회로는 다음과 같이 동작한다. 캐패시터 C1은 처음에는 부하를 갖고 있지 않으며, 따라서 트랜지스터 T4의 베이스(14)에 있어서의 전압은 OV이다. 전원을 스위치 온시키면, 전류 미러 회로의 저 임피던스 입력로, T1, R1과 저항 R3를 통해 전류가 흐르며, 따라서 트랜지스터 T3의 베이스(12)에 있어서의 전압이 트랜지스터 T4의 베이스(14)에 있어서의 전압에 비해 높게된다. 따라서, 저항 R4에 있어서의 전 테일(entire tail) 전류는 트랜지스터 T4를 흐르며, 트랜지스터 T3는 완전히 무전류 상태로 된다.
전류 미러 회로는 출력 전류경로 T2, R2에 전류를 발생시킨다. 이 전류의 입력 전류경로에 있어서의 전류에 대한 비는 저항 R1및 R2의 값간의 비와 동일하다 이 출력 전류경로에 있어서의 전류에 의해 캐패시터 C1을 충전하고, 트랜지스터 T4의 베이스(14)에 있어서의 전류를 증가시킨다. 따라서, 트랜지스터 T4는 서서히 턴 오프되며 또한 트랜지스터 T3가 서서히 턴 온된다. 따라서, 스위칭 장치(4)에는, 출력단(3)으로의 신호로가 서서히 접속되도록 구동된다. 출력단(3)은, 트랜지스터 T4가 차단하고, 전 테일전류가 트랜지스터 T3를 흐르는 순간에 회로(1)에 완전하게 접속된다.
캐패시터 C1은, 트랜지스터 T2가 완전하게 포화되며 이 트랜지스터의 콜렉터-베이스 접합을 도통시킬 때까지 충전된다. 전류가 스위치 오프되면, 정전원 단자(10)에 있어서의 전압, 따라서 트랜지스터 T3및 T4의 공통 에미터에 있어서의 전압이 OV로 강하한다. 트랜지스터 T4의 베이스(14)에 있어서의 전압, 및 트랜지스터 T2의 콜렉터-베이스 전압은 도통하고 있기 때문에 트랜지스터 T1의 베이스(12)에 있어서의 전압도 처음에는 높은 값으로 유지되어 있다. 따라서, 트랜지스터 T3및 T4는 전원 전압을 스위치 오프시킨 직후는 차단된다. 따라서, 출력단(3)은 회로(1)에서 바로 분리된다. 이어서 캐패시터 C1이 저항 R3을 통해 다시 방전된다.
본 실시예의 회로(1)는 베이스 에미터 전압 보다도 높은 전원 전압으로 동작하기 때문에 저전원 전압에서 사용하는 것에 특히 적합하다. 또한, 본 실시예의 회로는 극히 적은 수의 소자를 갖기 때문에, 이것을 매우 작은 표면적에 집적시킬 수 있다. 이경우 캐패시터 C1이 집적 회로의 외부에 실치할 필요가 있는 유일의 소자이다. 본 실시예에 있어서의 PNP 트랜지스터는 NPN 트랜지스터와 치환할 수 있으며, 이 경우 전원 전압의 극성은 반전시킬 필요가 있다. 본 실시예에 있어서는, 부전원 라인을 접지한 비대칭 전원을 제어 장치에 사용하고 있다. 그러나, 제어 장치에 대해 대칭 전원을 사용할 수도 있다.
본 발명은 상술한 실시예에만 국한되는 것은 아니다. 예를들어, 트랜지스터 T1및 T2의 2개의 에미터 저항 R1및 R2중 적어도 하나를 생략할 수 있다. 또한, 2개의 트랜지스터를 갖는 본 실시예의 전류 미러 회로 대신에, 2개 보다도 많은 트랜지스터를 갖는 기존의 전류 미러 회로를 사용할 수 있다.
본 실시예에서는, 스위칭 장치를 두 콜렉터 전류에 의해 제어하는 것도, 스위칭 장치의 종류에 의해서는 콜렉터 전류의 한쪽만을 사용할 수도 있다. 이 경우, 예를들어 트랜지스터 T3의 콜렉터만을 스위칭 장치(4)에 접속할 필요가 있으며, 트랜지스터 T4의 콜렉터는 부전원 단자(20)에 접속할 수 있다.

Claims (3)

  1. 전원을 스위치 온시키며, 스위치 오프시킬 때 전자회로(1)에서 스피리어스 신호가 발생하는 것을 감소시키기 위하여, 상기 전자 회로(1)의 경로를 개방 및 단락시키는 스위칭 장치(4)와, 상기 스위칭 장치(4)를 제어하는 제어 회로(5)와, 상기 전원의 한 단자(20)에 접속된 캐패시터(C1)를 구비한 스피리어스 신호 발생 감소 장치에 있어서, 상기 제어 회로(5)는, 상기 캐패시터(C1) 및 상기 전원의 다른 단자(10)와 직렬 접속하여 상기 캐패시터(C1)를 충전시키는 출력 전류경로(T2)와, 제1저항(R3) 및 상기 전원 단자(10,20)와 직렬 접속되어 있는 입력 전류경로(T1)를 포함한 전류 미러 회로(T1,T2)와, 공통 전류 소자(R4)를 통해 상기 전원 단자(10)에 접속된 공통 에미터를 갖는 차동 접속되어 있는 제1트랜지스터(T3) 및 제2트랜지스터(T4)로서, 상기 제2트랜지스터(T4)의 베이스는 상기 캐패시터(C1) 및 출력 전류경로(T2)로 형성된 접합점(14)에 접속되며, 상기 제1트랜지스터(T3)의 베이스는 상기 제1저항(R3), 상기 입력 전류경로(T1) 및 상기 전류 미러 회로의 입력으로 형성된 접합점(12)에 접속되어 있으며, 상기 트랜지스터(T3),(T4)중 적어도 하나는 상기 스위칭 장치(4)를 동작시키도록 접속된 콜렉터를 갖고 있는 제1 및 제2트랜지스터(T3,T4)를 또한 구비하는 것을 특징으로 하는 스피리어스 신호 발생 감소 장치.
  2. 제1항에 있어서, 상기 입력 전류경로 및 상기 출력 전류경로는 베이스 에미터 및 콜렉터 전극을 각각 갖고 있는 제3트랜지스터(T1) 및 제4트랜지스터(T2)를 구비하며, 상기 제3트랜지스터(T1) 및 상기 제4트랜지스터(T2)의 베이스는 상호 접속되어 있으며, 상기 제3트랜지스터(T1) 및 상기 제4트랜지스터(T2)의 에미터는 상기 전원 단자(10)에 접속되어 있으며, 상기 제3트랜지스터(T1)의 콜렉터는 그 베이스 및 제1저항(R3)에 접속되어 있으며, 상기 제3트랜지스터(T2)의 콜렉터는 캐패시터(C1)에 접속되어 있는 것을 특징으로 하는 스피리어스 신호 발생 감소 장치.
  3. 제2항에 있어서, 상기 제3트랜지스터(T1) 및 상기 제4트랜지스터(T2)의 에미터 전극은 제2저항(R1) 및 제3저항(R3)에 의해 전원단자(10)에 접속되어 있는 것을 특징으로 하는 스피리어스 신호 발생 감소 장치.
KR1019850009385A 1984-12-17 1985-12-13 스피리어스 신호 발생 감소 장치 KR930006230B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL84-3820 1984-12-17
NL8403820A NL8403820A (nl) 1984-12-17 1984-12-17 Schakeling voor het elimineren van stoorsignalen aan een uitgang van een elektronisch circuit bij het in- en uitschakelen van de voedingsspanning.

Publications (2)

Publication Number Publication Date
KR860005493A KR860005493A (ko) 1986-07-23
KR930006230B1 true KR930006230B1 (ko) 1993-07-09

Family

ID=19844920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850009385A KR930006230B1 (ko) 1984-12-17 1985-12-13 스피리어스 신호 발생 감소 장치

Country Status (6)

Country Link
US (1) US4636739A (ko)
EP (1) EP0185412B1 (ko)
JP (1) JPH0620167B2 (ko)
KR (1) KR930006230B1 (ko)
DE (1) DE3575825D1 (ko)
NL (1) NL8403820A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10448323B2 (en) 2014-12-29 2019-10-15 Solid, Inc. Node unit of distributed antenna system

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2585249B2 (ja) * 1987-03-06 1997-02-26 株式会社東芝 音声増幅器のシヨツク音防止回路
IT1217736B (it) * 1988-05-26 1990-03-30 Sgs Thomson Microeletronics Sp Circuito elettronico di spegnimento ritardato autoalimentato con controllo a bassissima tensione
ES2040171B1 (es) * 1991-12-31 1994-05-01 Alcatel Standard Electrica Sistema de rectificacion para convertidores conmutados de tension no resonantes.
FR2830699B1 (fr) * 2001-10-05 2004-12-24 St Microelectronics Sa Circuit amplificateur audio
US20060023896A1 (en) * 2004-07-28 2006-02-02 Ginsberg Mark G Apparatus and method for controlling output signals from an amplifier when changing state

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943385A (en) * 1973-10-10 1976-03-09 Itt Industries Inc. Time switch circuit having a switch-back time delay
US4180750A (en) * 1977-03-15 1979-12-25 Pioneer Electronic Corporation Transistor switching circuit with shortened response time
JPS6038043B2 (ja) * 1978-09-27 1985-08-29 パイオニア株式会社 スイツチ回路
DE2931144A1 (de) * 1979-08-01 1981-02-19 Philips Patentverwaltung Schaltungsanordnung zum beseitigen des ein- und ausschaltknackens bei einem verstaerker
JPS5783909A (en) * 1980-11-13 1982-05-26 Rohm Co Ltd Preventing circuit for generation of pop sound
JPS57192110A (en) * 1981-05-22 1982-11-26 Hitachi Ltd Muting circuit
DE3222607A1 (de) * 1982-06-16 1983-12-22 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung mit mehreren, durch aktive schaltungen gebildeten signalpfaden

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10448323B2 (en) 2014-12-29 2019-10-15 Solid, Inc. Node unit of distributed antenna system

Also Published As

Publication number Publication date
KR860005493A (ko) 1986-07-23
DE3575825D1 (de) 1990-03-08
NL8403820A (nl) 1986-07-16
JPH0620167B2 (ja) 1994-03-16
JPS61144905A (ja) 1986-07-02
EP0185412B1 (en) 1990-01-31
US4636739A (en) 1987-01-13
EP0185412A1 (en) 1986-06-25

Similar Documents

Publication Publication Date Title
US4607232A (en) Low voltage amplifier circuit
JPH043687B2 (ko)
US5559451A (en) Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit
US4453092A (en) Comparator circuit having reduced input bias current
JPH0878972A (ja) 電圧ホロワ形電力増幅段
JPS6151813B2 (ko)
EP0173367A1 (en) Battery economising circuit
KR930006230B1 (ko) 스피리어스 신호 발생 감소 장치
EP0196703B1 (en) Amplifier arrangement
US4125814A (en) High-power switching amplifier
US4476403A (en) Low level logic to high level logic translator having improved high state drive
US4427949A (en) Signal intercepting circuit
KR100266461B1 (ko) 과도 트래킹 이중 전압 전원을 갖는 오디오 시스템
JPH0468810B2 (ko)
US4855625A (en) Operational amplifier having low DC current input circuit
US4140926A (en) Inverted transistor circuits for monolithic integrated circuit application
US4644186A (en) Fast switching circuit for lateral PNP transistors
KR910009559B1 (ko) 샘플 홀드 회로
US5087837A (en) Electronic circuit with capacitively enhanced switching
EP0107248B1 (en) Switching amplifier
KR0161270B1 (ko) 증폭기 장치
US4513251A (en) Miller compensation for an operational amplifier
US5973513A (en) Integrated circuit arrangement with an open-collector transistor designed as npn transistor
KR100195395B1 (ko) 히스테리시스가 있는 전자비교기
JP4104172B2 (ja) 大信号電圧に対する集積双方向トランジスタスイッチ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970702

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee