JPH0878972A

JPH0878972A - 電圧ホロワ形電力増幅段

Info

Publication number: JPH0878972A
Application number: JP7213643A
Authority: JP
Inventors: Gilbert Gloaguen; グローグエンギルベール
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1994-08-25
Filing date: 1995-08-22
Publication date: 1996-03-22
Also published as: US5606281A; EP0700151A1; KR960009388A; CN1126905A; TW275165B; FR2724072A1

Abstract

(57)【要約】【課題】電気モータ供給用の電力増幅段を改善する。【解決手段】この増幅段はその出力に２つのＭＯＳ電
力トランジスタ（Ｍ１，Ｍ２）を正の供給ライン（２）
とアース（１）との間に直列に具え、それら各々のゲー
トはそれぞれの増幅器（Ａ１，Ａ２）で制御され、入力
信号（Ｖ_i）はこれら増幅器の入力へ増幅段の出力信号
（Ｖ_o）と比較されるように印加されている。本発明に
よれば、増幅器（Ａ１，Ａ２）は各々禁止入力（２０，
２２）を備え、それによって対応する電力トランジスタ
（Ｍ２，Ｍ１）のゲートをアースに接続する。さらに増
幅段はスイッチ（ＳＷ１，ＳＷ２）として作用する２つ
のトランジスタを備え、禁止入力（２０，２２）の一方
または他方をアースに接続し、電力トランジスタ（Ｍ
１，Ｍ２）が同時に導通するのを排除している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、入力電圧信号を
受信し出力信号を供給する電圧ホロワ形電力増幅段であ
って、かつ、ドレインが正の供給ラインに連結される第
２のＭＯＳ電力トランジスタと直列で、ソースが共通モ
ードラインに連結される第１のＭＯＳ電力トランジスタ
をその出力に具え、さらに、第１のＭＯＳ電力トランジ
スタのゲートに印加される第１の制御信号を供給する第
１の増幅器と、第２のＭＯＳ電力トランジスタのゲート
に印加される第２の制御信号を供給する第２の増幅器と
を具え、２つの前記ＭＯＳ電力トランジスタは同じ導電
形でそれらの共通接合点がこの増幅段の前記出力信号を
供給し、前記第１のおよび第２の増幅器は各々それぞれ
の第１の入力で入力信号を受信し、この信号とそれぞれ
の第２の入力へ印加されるこの増幅段の出力信号とが比
較される電圧ホロワ形電力増幅段に関するものである。

【０００２】

【従来の技術】電圧利得が１に等しい電力増幅段は文献
ＥＰ−Ａ−０４９２３７４号から公知で、直面する適用
は音声信号の再生である。

【０００３】複数のＭＯＳ電力トランジスタはまたモー
タ制御用に特に設計された応用の電力増幅段の出力を形
成するのに全く適しており、それはこれらが誘導電荷の
存在に対し堅牢であるからである。しかしながら、この
形のトランジスタは高いゲート容量、一般的には数百ｐ
Ｆオーダの容量を有し、それでこれらトランジスタの制
御には、設計された仕様と折り合いのよい時間でこのゲ
ートを充電および放電できる増幅器を使用することが必
要とされている。

【０００４】

【発明が解決しようとする課題】ＭＯＳ出力トランジス
タの導通状態はかなり顕著な方法で制御されるべきであ
り、すなわち電流通過の抵抗はできるだけ低く、例えば
１オーム以下のオン抵抗であるべきことがこれと同様な
応用分野では等しく望まれる。

【０００５】これらの状況のもとに、これら２つの電力
トランジスタの導通および非導通状態の厳格な時間的管
理が、これらトランジスタの破壊の危険を避けるよう確
実になされねばならず、もし２つの電力トランジスタが
たとえほんの短い瞬時でも同時に導通すると前記破壊が
発生するだろう。

【０００６】さらに、電圧ホロワ形電力増幅段はまた、
該増幅段が役にたたない時、すなわち入力電圧が増幅段
の出力電圧に等しい時は、できるだけ低くなければなら
ぬという電流消費要求に応ずるべきである。これに対
し、増幅段が非平衡である遷移状態ではその出力で、１
００または２００ｍＶの小さな入力／出力非平衡に応じ
ておよび応用分野の要求に応じねばならぬ応答時間で、
大部分の電流の通過が可能でなければならない。

【０００７】公知の増幅段は交差歪を避けるため特別に
設計されてはきたが、むだな電流消費を最小にするため
の設計はなされてきていないから、これらの要求の１部
にしか応じられない。公知の増幅段では、事実、入力電
圧の変化に応答する出力における急速な対応能力は役に
立たない電流の値に直接関係している。従って、この役
に立たない電流を所望の低い値に選択することは不可能
であった。

【０００８】そこで本発明の目的の１つは、モータ供給
への応用の観点から公知の回路の欠点がかなり排除され
た電力増幅段を提供せんとするものである。

【０００９】

【課題を解決するための手段】この目的を達成するた
め、本発明に係る冒頭に記載した形の電圧ホロワ形電力
増幅段は、２つのＭＯＳ電力トランジスタが同時に導通
するのを避けるため、２つの増幅器の各々が、禁止入力
を備え、該禁止入力が、同じ共通モード電圧にされた
時、この共通モード電圧に等しいゲート制御信号を供給
するように配置されるとともに、この増幅段が共通モー
ドラインへ連結されるソースを各々が有するＭＯＳ電界
効果形の２つのスイッチングトランジスタを具え、その
第１のスイッチングトランジスタが第１のＭＯＳ電力ト
ランジスタのゲートに連結されるゲートと、第２の増幅
器の禁止入力へ接続されるドレインとを有し、その第２
のスイッチングトランジスタがそのゲートで第２のＭＯ
Ｓ電力トランジスタのゲート電圧から導出される信号を
受信し、そのドレインで第１の増幅器の禁止入力に接続
されることを特徴とするものである。

【００１０】かくて、２つのＭＯＳ電力トランジスタの
一方または他方が高い導通状態にある時、スイッチング
トランジスタの一方の効果により他方のトランジスタは
阻止されるだろう。同時導通、それがたとえ短い遷移周
期であっても、それで複数の電力トランジスタが破壊さ
れてしまう可能性はかくて回避される。本発明に係る増
幅段は、入力信号の電圧が変化しなくともまたわずかに
変化してもこの電圧への非常に正確な追従がその出力で
可能である。

【００１１】もう一方のＭＯＳ電力トランジスタの状態
の切り換えを含み入力信号を急速に変化させる時には、
スイッチングトランジスタにより制御されるこの切り換
えが実現されるとともに、２つのＭＯＳ電力トランジス
タのうちの一方のトランジスタをスイッチ−オフさせる
時間に等しい他方のトランジスタの導通状態の開始の遅
れを確実にする。

【００１２】この遅延はモータ供給の場合に、不利には
ならない程十分に低い値、例えば１μｓのオーダの遅延
に実際上は固定させることができる。好適には、第１お
よび第２の増幅器は各々、コレクタ同志が相互接続され
ている１対の相補形バイポーラトランジスタによりゲー
ト信号を供給する。これらバイポーラトランジスタの構
成はＭＯＳ電力トランジスタのゲートを確実に効果的に
充電したり放電したりするのに信頼性が十分高いもので
ある。

【００１３】共通モードラインに接続された第１のＭＯ
Ｓ電力トランジスタが、零電圧（アース）からトランジ
スタを確実に導通させるゲート・ソース電圧までの電圧
変化を調整するゲートを有することは以後の説明で容易
に明らかになるであろう。しかしながら、第２のＭＯＳ
電力トランジスタについては、そのゲートは第２のＭＯ
Ｓ電力トランジスタがホロワ装置に載置されてきている
ので広い限度内で変化する電圧に遭遇するかもしれな
い。第２のスイッチングトランジスタのソースが共通モ
ードラインに接続されているので、そのゲートは第２の
ＭＯＳ電力トランジスタのゲートに直接接続されてよ
く、このことは前記第２のスイッチングトランジスタの
能力を維持する電圧に特定の要求を課するだろう。

【００１４】にもかかわらず、本発明の好適な実施態様
は、第２の増幅器の一対の相補形バイポーラ出力トラン
ジスタのうち、エミッタに正の電圧が供給されるトラン
ジスタがカスコード段を介してその一対の他のトランジ
スタのコレクタに接続されるコレクタを有し、この他の
トランジスタのコレクタとカスコード段との間の接続点
が第２の増幅器の禁止入力を形成することを特徴とする
ものである。

【００１５】このカスコード段は好適にはＭＯＳトラン
ジスタで実現される。第２の増幅器の前記禁止入力はあ
たかもこの禁止入力がこのトランジスタ自身のゲートに
接続されていたと同じように第２のＭＯＳ電力トランジ
スタのゲートを事実アースすることを可能ならしめる。
間挿したカスコード段の利点は、禁止入力が第２のＭＯ
Ｓ電力トランジスタのゲート電圧よりより低い小さな電
圧あそびを有することにあり、このことは好適な実施態
様において、この禁止入力がまた第２のスイッチングト
ランジスタのゲートに印加されるべき信号用出力を形成
することを意味する。この第２スイッチングトランジス
タのゲートはかくて第２のＭＯＳ電力トランジスタのゲ
ート電圧からクリッピング（clipping) によって導出さ
れる信号を受信し、このことはそのゲート上での電圧変
化が制限されて残る標準形の第２のスイッチングトラン
ジスタを使用することを可能とする。

【００１６】電流制御よりもむしろ電圧によって増幅器
の切り換えを確保するため、第１の増幅器の禁止入力が
導出される電流が低いこの増幅器の入力近くに設けられ
る。かくて好適な実施態様によれば、第１の増幅器が入
力にバイポーラトランジスタの差動対を具え、その差動
対の合体したエミッタの接続点には正の供給ラインから
定電流が供給され、それらベースが前記第１の増幅器の
それぞれの入力へ連結される電力増幅段は、本発明によ
って、前記差動対のトランジスタの１つのコレクタがそ
の入力で第１の増幅器用禁止入力を形成することを特徴
とされる。問題とするコレクタは電流ミラーの入力ダイ
オードであってよい負荷を介して共通モードライン（ア
ース）に連結される。問題とするコレクタは、一方では
この差動対に供給する定電流にほとんど等しい低電流を
通過させ、他方では第１の増幅器に特に有利な禁止入力
をこの電極が形成するよう低い電圧変化を有する。

【００１７】好適には、本発明に係る電力増幅段は、前
述の供給電圧よりも高い付加された正の供給電圧を備え
るために電圧二重形の発生器を具え、その付加された電
圧が第２の増幅器の供給用に使用される。

【００１８】電力増幅段はかくてその変化が共通モード
電圧から正規の正の供給電圧まで実際上は範囲を有する
出力電圧を提供することができる。付加された正の供給
による過剰の電圧は次に第２のＭＯＳ電力トランジスタ
のゲートの適切な分極を可能ならしめる。

【００１９】付加された正の供給電圧により伝達される
電流レベルを制限することはこの場合重要である。本発
明に係る電力増幅段は、好適にはその第２の増幅器に付
加された正の供給電圧で消費される電流用制限手段を具
え、その手段は基準電流源により供給される電流値の何
倍かに前記消費される電流を制限するように配置され、
その倍率は電流ミラーのエミッタの表面積の比で決定さ
れ、一方電流制限手段が２つの別の電流ミラーにより完
成されている。

【００２０】本発明に係る増幅段は好適には他の同じ段
と関連して使用され、そのアセンブリはブリッジ形のモ
ータ供給ユニットを形成するよう接続されている。

【００２１】

【発明の実施の形態】以下添付図面を参照し、それには
限定されない実施例により、本発明がどのように構成さ
れどのように実現されるかを詳細に説明する。

【００２２】図１は高度に線図化された電力増幅段を示
し、その増幅段は電圧ホロワ形で、入力信号Ｖ_iを受信
し出力信号Ｖ_oを伝達し、特にモータＭへの供給用であ
る。この増幅段は第１の制御信号Ｖ１を第１のＭＯＳ電
力トランジスタＭ１のゲートへ供給する第１の増幅器Ａ
１を具えている。増幅段はまた第２の制御信号Ｖ２を第
２のＭＯＳ電力トランジスタＭ２のゲートへ供給する第
２の増幅器Ａ２を具えている。トランジスタＭ１とＭ２
は電圧Ｖ_e有する共通モードライン１（アース）と電圧
Ｖ_cを有する正の供給ライン２との間に直列に配列され
ている。２つのトランジスタＭ１とＭ２は同じＮチャネ
ル形で、トランジスタＭ１のソースは共通モードライン
１に連結され、トランジスタＭ１のドレインはトランジ
スタＭ２のソースへ連結され、この接続部は端子１１で
出力信号Ｖ_oを供給する増幅段の出力を形成し、トラン
ジスタＭ２のドレインは正の供給ラインへ連結されてい
る。入力信号Ｖ_iは第２の増幅器Ａ２の第１の入力１７
と同様に第１の増幅器Ａ１の第１の入力１５へ連結され
る入力端子１３へ印加される。これら２つの増幅器は、
第１の増幅器では入力１８第２の増幅器では入力１９そ
れぞれである第２の入力で、入力信号Ｖ_iが比較される
出力信号Ｖ_oを受信する。本発明によれば２つのＭＯＳ
電力トランジスタＭ１とＭ２の同時導通は、ＭＯＳ電界
効果形でソースが各々共通モードライン１へ接続される
２つのスイッチングトランジスタＳＷ１とＳＷ２により
回避される。

【００２３】第１のスイッチングトランジスタＳＷ１
は、トランジスタＭ１のゲートに接続されるゲートを有
し、そのドレインは第２の増幅器Ａ２の禁止入力２０へ
接続されている。増幅器Ａ２は、その禁止入力２０が電
圧Ｖ_e（アース）にされると、この増幅器Ａ２が電圧Ｖ
_eかそれに非常に近いゲート制御信号Ｖ２を供給し、す
なわちトランジスタＭ２を非導通状態に駆動するように
配置されている。

【００２４】同様な機構が第２のスイッチングトランジ
スタＳＷ２により達成され、トランジスタＳＷ２のゲー
トはトランジスタＭ２のゲートか以下にさらに説明する
ようにこのゲート電圧から導出される電圧に連結され、
同じくＳＷ２のドレインは増幅器Ａ１の禁止入力２２へ
連結されている。同様に、禁止入力２２が電圧Ｖ_e（ア
ース）にされると、増幅器Ａ１は再びほぼ電圧Ｖ_eに等
しい制御信号Ｖ１を供給し、それでトランジスタＭ１は
非導通になる。

【００２５】この配置の故に、２つのＭＯＳ電力トラン
ジスタのうちの１つのみ、Ｍ１かＭ２がある与えられた
瞬時に導通し、その時それのゲート制御電圧は０とは異
なり、これに対しもう一方の他の増幅器の出力の制御電
圧を禁止（零に）する。かくて正の供給ライン２と共通
モードライン１間短絡回路の危険は回避されるが、回路
が短絡すると電力増幅段に取り返しのつかないダメージ
を与え、特にこの増幅段の出力トランジスタのどれかを
破壊する。

【００２６】図２は図１の増幅器のような増幅器の１実
施例の回路線図を示している。第１のＭＯＳ電力トラン
ジスタＭ１と出力電圧Ｖ_oを運ぶ増幅段の出力端子１１
とはまたこの図に示されている。

【００２７】増幅器の入力１５は電圧Ｖ_iを運ぶ。この
入力電圧はＰＮＰトランジスタＴ１，Ｔ２の差動対によ
り出力電圧Ｖ_oと比較され、トランジスタＴ１，Ｔ２の
一体になったエミッタは正の供給電圧Ｖ_cからの電流Ｉ
１を伝達する電流源Ｓ１により供給される。トランジス
タＴ２はダイオードとして接続され、一方トランジスタ
Ｔ１はＮＰＮトランジスタを備えた電流電流ミラーＴ
３，Ｔ４の入力分岐を介して共通モードライン１へ連結
されるコレクタを有する。この電流ミラーの入力トラン
ジスタＴ３はダイオードとして接続され、一方出力トラ
ンジスタＴ４はトランジスタＴ１により提供される電流
に等しい電流を提供し、その電流はダイオードとして接
続されるＰＮＰトランジスタＴ５から引き出される。ト
ランジスタＴ５は２つの他のＰＮＰトランジスタＴ６と
Ｔ７のベースに連結されるベースを有する。トランジス
タＴ５はエミッタ抵抗Ｒ１を介して正の供給ライン２へ
連結されるエミッタを有し、一方トランジスタＴ６とＴ
７は供給ライン２へ直接接続されるエミッタを有してい
る。

【００２８】トランジスタＴ５，Ｔ６，Ｔ７の組は電流
増幅器を形成し、トランジスタＴ６とＴ７により伝達さ
れる電流はこれら２つのトランジスタが電流ミラーとし
て載置されているから相等しい。トランジスタＴ７のコ
レクタはエミッタが共通モードライン１に接続されるＮ
ＰＮトランジスタＴ８のコレクタへ接続されている。こ
のトランジスタ対Ｔ７，Ｔ８は増幅器の出力を形成し、
ＭＯＳ電力トランジスタＭ１のゲートへ制御電圧Ｖ１を
供給する。トランジスタＴ８のベースは一方では電流Ｉ
２を供給する電流源Ｓ２へ接続されている。他方ではト
ランジスタＴ８のベースはダイオードとして配置されＰ
ＮＰトランジスタＴ６のコレクタに連結される２つのＮ
ＰＮトランジスタＴ１０，Ｔ１１により形成される組の
一部をなすＮＰＮトランジスタＴ９のコレクタに接続さ
れ、前述の組は共通モードライン１へトランジスタＴ９
のベースを接続する抵抗Ｒ２を付加的に具え、トランジ
スタＴ９のベースはまたトランジスタＴ１１のエミッタ
に接続されている。

【００２９】この組、特に抵抗Ｒ２の値は、電圧差（Ｖ
_i−Ｖ_o）が増幅器の平衡状態を表す零に接近する時、
トランジスタＴ７とＴ８により供給される電流が等しく
なるように用意される。

【００３０】もし入力信号の電圧Ｖ_iが出力電圧Ｖ_oよ
り瞬時的に高くなると、トランジスタＴ１により供給さ
れる電流は（その平衡状態にある時の）公称電流より低
められ、電流ミラーＴ３，Ｔ４の出力でのトランジスタ
Ｔ４により吸収される電流で同じことが保持される。こ
れらの条件もとでは、トランジスタＴ６とＴ７により供
給される電流は公称の値より低くなる。トランジスタＴ
９は現実にはトランジスタＴ１０と同じく阻止される。
電流源Ｓ２からの全電流Ｉ２はかくてトランジスタＴ８
のベースに最大電流を供給する。

【００３１】もし、他方、入力信号の電圧Ｖ_iが出力電
圧Ｖ_oより一時的にでも低くすると、対Ｔ１，Ｔ２の入
力トランジスタＴ１はその公称電流より高められ、抵抗
Ｒ１，トランジスタＴ５，Ｔ６，Ｔ７により形成される
組によって増幅され、それでトランジスタＴ６とＴ７両
者はエミッタ抵抗Ｒ１の電圧降下の故にほぼ増幅される
電流を供給する。トランジスタＴ６により供給される実
在の電流は、ダイオードとして配置されたトランジスタ
Ｔ１１を介して、トランジスタＴ９のエミッタ／ベース
間電圧と比較して十分高い抵抗Ｒ２の電圧降下を引き起
し、それでこのトランジスタＴ９は導通し、電流源Ｓ２
により提供される電流Ｉ２の大部分を吸収する。かくて
トランジスタＴ８は出力トランジスタＴ７が導通する時
にはほとんど電流を伝達しない。

【００３２】図２を参照して説明されてきたような主と
してバイポーラトランジスタで実現されている回路の利
点は、増幅器がその出力で、ＭＯＳ電力トランジスタＭ
１のゲート容量の充電または放電の形態で、このトラン
ジスタＭ１のゲート用制御信号Ｖ１を提供することが可
能なことで、増幅器の短い非平衡の場合に比較的高い値
（数ｍＡ）を提供できる可能性がある。この増幅器がそ
の平衡状態にもどると、その時出力電圧Ｖ_oは入力電圧
Ｖ_iに非常に近く接近し、増幅器の出力でトランジスタ
Ｔ７により供給されおよびトランジスタＴ８により吸収
される等しい電流はかなり低く、例えば５０μＡ以下の
値まで減少するかもしれない。

【００３３】この増幅器Ａ１に関して言えば、トランジ
スタＭ１のゲートに印加される制御電圧Ｖ１は零ボルト
とトランジスタＭ１を強く導通させるのに十分なゲート
・ソース電圧との間には比較的小さな変化を必要とする
のみということは注目されよう。これらの状況のもと
で、トランジスタＭ１のゲートに表れる制御電圧Ｖ１を
スイッチングトランジスタＳＷ１（図２に図示されてい
ない）用のゲート電圧としてまた使用することは特に簡
単で、トランジスタＭ１の導通に追従するその同時導通
は、図１に示される第２の増幅器Ａ２の動作を阻止させ
るであろう。

【００３４】増幅器Ａ１の禁止入力は、この入力がアー
スに接続される時は増幅器Ａ１が電力トランジスタＭ１
を非導通にするように用意されねばならぬ。好都合に
も、図の参照番号２２で明らかなかかる禁止入力は、ト
ランジスタＴ１のコレクタとミラーＴ３，Ｔ４のトラン
ジスタＴ３のコレクタ間接続点に接続されている。この
入力２２がアースされる時は、トランジスタＴ１により
供給される電流は電流ミラーＴ３，Ｔ４を流れない、そ
れでトランジスタＴ４には電流がもはや通過せず、トラ
ンジスタＴ５，Ｔ６およびＴ７にも電流通過はない。上
述からわかるように、トランジスタＴ９にはほとんど電
流が流れず、それで電流源Ｓ２からの電流Ｉ２のすべて
はトランジスタＴ８用のベース電流として導入される。
この電流は電力トランジスタＭ１のゲートが充電されて
いる限りこのゲートに放電電流を供給し、一方トランジ
スタＴ８はトランジスタＭ１のゲートが完全に放電して
しまった時には飽和状態になる。

【００３５】図３には、入力電圧Ｖ_iと出力電圧Ｖ_o間
の電圧非平衡の関数としてのトランジスタＴ４を通過す
る電流Ｉ（Ｔ４）、トランジスタＴ７を通過する電流Ｉ
（Ｔ７）およびトランジスタＴ８を通過する電流Ｉ（Ｔ
８）のそれぞれの過渡形状が示されている。図の電流に
対する対数スケールは、ＭＯＳ電力トランジスタＭ１の
ゲートの作用が入力電圧の非平衡の場合にはかなり強
く、一方働いていない状態では、増幅器は実際の例で、
トランジスタＴ７およびＴ８によるその出力では約４０
μＡを越える電流は供給しないことを示している。

【００３６】図４は図１における増幅器Ａ２実施例の回
路線図である。この図４では第２のＭＯＳ電力トランジ
スタＭ２が再度示され、それに図示される増幅段がゲー
ト制御信号Ｖ２を供給する。トランジスタＭ２を制御す
る増幅器Ａ２は図２に示される増幅器Ａ１と同じ原理で
主として構成されている。

【００３７】この図で同一の機能を有する素子には図２
と同じ参照番号を付した。図４でＮＰＮトランジスタＴ
１８は図２のトランジスタＴ８とほぼ同じ機能をなし、
そのベースは電流Ｉ２を供給する電流源Ｓ２により給電
される。この実施例では、トランジスタＴ１８のコレク
タはゲートが基準電圧Ｖ_refで分極されるＭＯＳトラン
ジスタＭ１８により実現されるカスコード段を介してＰ
ＮＰトランジスタＴ１７のコレクタへ連結されている。
トランジスタＭ２のゲート用制御電圧Ｖ２はかくてトラ
ンジスタＴ１７のコレクタとトランジスタＭ１８のドレ
インとの相互接続点から導出される。増幅段の出力電圧
Ｖ_oは電力トランジスタＭ２のソースへ接続されている
から、この出力電圧Ｖ_oは、ゲート制御電圧Ｖ２が正の
供給電圧Ｖ_c1を越えて上昇できれば、この正の電圧Ｖ_c1
のレベルに到達することができる。このことは増幅器Ａ
２がＶ_c1より高い電圧Ｖ_c2で正に給電されるものとして
示されている理由で、この電圧は電圧Ｖ_c1から出発する
古典的形の電圧二重発生回路１６により発生される。

【００３８】実施例において、電圧Ｖ_c1は１２Ｖに等し
く一方電圧Ｖ_c2は１８Ｖのオーダである。トランジスタ
Ｔ１８のベース電流を制御するように設計されたトラン
ジスタＴ９，Ｔ１０，Ｔ１１および抵抗Ｒ２により形成
される組は、トランジスタＴ８のベース電流の制御との
関係で、図２を参照して前述してきた組と同じ機能をは
たしている。増幅器Ａ２の入力端子１７に印加される信
号Ｖ_iは２対のトランジスタにより出力信号Ｖ_oと比較
される。信号Ｖ_iとＶ_oはそれぞれＮＰＮトランジスタ
Ｔ１２，Ｔ１３の第１の対のエミッタに印加され、一方
これらトランジスタＴ１２，Ｔ１３の接合ベースは電流
Ｉ１１を伝達する電流源Ｓ１１により給電される。加う
るに、トランジスタＴ１２はベースおよびコレクタ間を
接続されてダイオードとして接続されている。

【００３９】ＰＮＰ形のトランジスタＴ１４，Ｔ１６の
第２の対は前述の２つのトランジスタＴ１２，Ｔ１３と
対称に組まれて比較器を構成し、そこではトランジスタ
Ｔ１６はダイオードとして接続され、電流Ｉ３を共通モ
ードライン１へ伝達する電流源Ｓ３により供給される。
最終的に、トランジスタＴ１２，Ｔ１３，Ｔ１４，Ｔ１
６により形成される比較器は、入力電圧Ｖ_iが出力電圧
Ｖ_oより高い時には、トランジスタＴ１３，Ｔ１４を通
過する電流用の増幅器を形成し、トランジスタＴ１３と
Ｔ１４により通過される電流はともかくも互いに同じに
なる。

【００４０】入力電圧Ｖ_iが出力電圧Ｖ_oより低い時に
は、トランジスタＴ１３とＴ１４は、これらトランジス
タがＶ_oがＶ_iに等しい時に得られる平衡状態での増幅
段の役に立たない電流よりかなり低い電流を供給する阻
止状態に近い状態に駆動される。トランジスタＴ１４は
図２の線図のトランジスタＴ６と同じ役割りを果してい
る。Ｔ１４の電流が公称の役に立たない電流以上に上昇
すると、トランジスタＴ１８はトランジスタＴ９による
電流源Ｓ２からの電流の吸収を介して非導通に駆動され
る。同様に、トランジスタＴ１３はトランジスタＴ１７
と並列に連結されてダイオードとして載置されエミッタ
抵抗Ｒ１１を有するトランジスタＴ１５の組により増幅
される電流を通過し、トランジスタＴ１７はトランジス
タＴ１８とともに出力トランジスタの対を形成する。ト
ランジスタＴ１３を通過する電流が明らかに上昇する時
は、トランジスタＴ１７を通過する電流はより急速に上
昇する。トランジスタＴ１７とＴ１８により供給される
過渡電流は、前述の組のごとく比較的強く、例えば数ｍ
Ａのオーダで、一方これら２つのトランジスタの役に立
たない電流は、増幅器が平衡にある時（入力電圧が出力
電圧に等しい）、例えば４０μＡで制御される。

【００４１】図４に示されるごとく、抵抗Ｒ５はトラン
ジスタＴ１４とＴ１６のエミッタ間に並列に配置されて
いる。この抵抗Ｒ５は選択的で、例えば５０ｋΩの高い
値を有し、トランジスタＴ１３のエミッタとトランジス
タＴ１４のエミッタ間接続が増幅器の強い非平衡の時に
浮遊状態になるのを回避する働きをする。増幅器Ａ２の
増幅特性は図２を参照して説明された増幅器Ａ１のそれ
とほぼ等しい。

【００４２】ＭＯＳ電力トランジスタＭ２のゲート用制
御信号Ｖ２は幅広い限界間で、零電圧から実際上のトラ
ンジスタＴ１７の飽和電圧のＶ_c2まで変化する。電力ト
ランジスタＭ２のゲート接続はかくて、トランジスタＭ
２がアースに接続されたゲートにより阻止されるから、
この増幅器Ａ２の禁止命令用入力端子と同様に第２のス
イッチングトランジスタＳＷ２（図４に図示されず）を
制御する出力を形成する。図４に示される組では、しか
しながら、トランジスタＭ１８のソースとトランジスタ
Ｔ１８のコレクタ間接続は、端子２１で示される好適な
出力を第２のスイッチングトランジスタＳＷ２の制御用
に形成する。事実、端子２１で得られる電圧は、カスコ
ードトランジスタＭ１８によるクリップからはなれて実
現されるトランジスタＭ２のゲート電圧から導出され
る。それは基準電圧Ｖ_refからトランジスタＭ１８の閾
値電圧をひいた電圧に等しい端子２１の出力電圧用の最
大電圧を固定する。端子２１での電圧はトランジスタＭ
２のゲート電圧より小さい変化を示すから、この端子２
１は、トランジスタＭ２のゲートに表れる電圧と同程度
の高さの電圧保持能力を必要としない通常の形のもので
あってよい第２のスイッチングトランジスタＳＷ２用の
好適な制御を形成する。

【００４３】トランジスタＴ１８のコレクタはまた増幅
器Ａ２の禁止命令用入力端子２０を形成する。事実、端
子２０がアースに接続されると、カスコードトランジス
タＭ１８はトランジスタＴ１７により供給された電流が
アースにバイパスして流れるよう必然的に導通状態にな
る。トランジスタＭ２はそれにより阻止される。

【００４４】増幅器Ａ２が図４に示されているように、
回路の正規の供給電圧Ｖ_c1より高い正の供給電圧Ｖ_c2で
給電されるとき、トランジスタＴ１３とＴ１５により供
給される電流と同様トランジスタＴ１７を通過する電流
に制限を課すのは好適である。

【００４５】この目的で、図５はかかる電流制限を可能
ならしめる修正を具えた増幅器Ａ２の第２の実施例を示
す。この実施例によれば、トランジスタＴ１８の制御に
関係する部分は図４図示と同じように存在し、一方回路
修正はトランジスタＴ１７用制御部分に関係する。トラ
ンジスタＴ１７とＴ１５の電流の制限を可能ならしめる
手段は電流ミラーとして載置されるＰＮＰトランジスタ
Ｔ２０，Ｔ２１の第１の対、電流ミラーとして載置され
るＰＮＰトランジスタＴ２４，Ｔ２５の第２の対および
電流ミラーとして載置され、その入力および出力間でｎ
から１までの分割比を有するＮＰＮトランジスタＴ２
２，Ｔ２３の第３の対でほぼ形成されている。

【００４６】トランジスタＴ１２，Ｔ１３の対に電流を
供給するため、共通モード電圧Ｖ_e用にセットされた基
準電流源Ｓ５は電流ミラーＴ２０，Ｔ２１に基準電流Ｉ
５を供給する。トランジスタＴ１３のコレクタ電流は可
変で入力電圧Ｖ_iと出力電圧Ｖ_o間非平衡の程度に依存
する。この電流は同図ではＩ_yと記載されている。トラ
ンジスタＴ２２，Ｔ２３間の表面積比で決まるこの電流
Ｉ_yのＩ_zと書かれた公知の分数は電流ミラーＴ２４，
Ｔ２５の入力で吸収される。同じ電流Ｉ_zは最後に電流
源Ｓ５へ供給される。電流ミラーＴ２０，Ｔ２１により
供給されるＩ_xと書かれた電流は最終的に電流Ｉ５と電
流Ｉ_z間差に等しくなる。トランジスタＴ１３を通過す
る電流の、電流ミラーＴ２２，Ｔ２３の大きさの比故に
ｎＩ_zに等しい部分は、図４を参照してすでに論じられ
てきた増幅器の組Ｔ１５，Ｔ１７の入力に印加される。

【００４７】組Ｔ１５，Ｔ１７の入力で取られる電流ｎ
Ｉ_zは容易に評価される：電流ミラーＴ２２，Ｔ２３の
電流Ｉ_yの分割によりＩ_z＝Ｉ_y／（ｎ＋１）でｎ・Ｉ_z＝ｎ・Ｉ_y／（ｎ＋１）（１）しかしながら、Ｉ_zは電流ミラーＴ２０，Ｔ２１の入力
でＩ５から減算され、それで：Ｉ_x＝Ｉ５−Ｉ_z （２）増幅器が全体として非平衡にある時には、全電流Ｉ_xが
トランジスタＴ１３のベースに導入され、それでその時
は：Ｉ_y＝βＩ_x （３）ここでβはＮＰＮトランジスタの電流利得。式（１）と
（３）を組合わせることによって、Ｉ_zの限界値は：Ｉ_z＝β・Ｉ_x／（ｎ＋１）＝（βＩ５−βＩ_z）／
（ｎ＋１）Ｉ_z＝Ｉ５・β／（β＋ｎ＋１）そしてＴ１５のＴ２３により吸収される電流ｎＩ_zは最
大：ｎＩ_z＝Ｉ５・ｎβ／（β＋ｎ＋１）利得βがｎに比べて大きい時には：ｎＩ_z≒ｎ・Ｉ５ここで例えばｎ＝１０，１００の利得βおよび１０μＡ
の基準電流Ｉ５を与えると、トランジスタＴ２３により
取られる制限電流は９０から１００μＡ程度である。

【００４８】エミッタ抵抗Ｒ１１用に選択された値を考
慮して、増幅器Ａ２のかなり強い非平衡の場合に、トラ
ンジスタＴ１７を通過できる最大電流を精確に知ること
は可能である。

【００４９】トランジスタＭ２のゲートがトランジスタ
Ｔ１７により完全に充電されると、飽和状態になってそ
のコレクタはもはや電流を供給できない。非平衡に保持
された増幅器で消費される電流は、トランジスタ２３に
より供給される電流、すなわち飽和状態ではなく遷移状
態にあるトランジスタＴ１７の最大充電電流の約２０分
の１の電流までにその時削減される。

【００５０】図５を参照して説明されてきた電流制限回
路が特に有効であることは明らかである。付加された正
の供給電圧Ｖ_c2で消費される電流について限界を固定す
ることはでき、その限界はトランジスタの利得および温
度に関する利得の変化とはその時無関係であり、このこ
とは図４図示の場合にはあてはまらなかった。

【００５１】図６は電圧（Ｖ_i−Ｖ_o）の遷移非平衡の
関数としてのトランジスタＴ１２を通過する電流Ｉ_x、
トランジスタＴ２３を通過する電流ｎ・Ｉ_z、トランジ
スタＴ１７を通過する電流Ｉ（Ｔ１７）およびトランジ
スタＴ１８を通過する電流Ｉ（Ｔ１８）のグラフを示し
ている。対数電流スケールが使用されている。図６の曲
線は増幅器が非平衡の遷移状態にある時高い電流増幅率
を示している。

【００５２】図７は永続操作の場合、特にトランジスタ
Ｔ１７が飽和されている時、電圧差（Ｖ_i−Ｖ_o）の関
数としての付加正電圧供給Ｖ_c2から導出される全電流を
曲線Ｉ_Aで示している。比較のための破線曲線Ｉ_Bは図
６の曲線Ｉ（Ｔ１７）と同じである。図５を参照して説
明した電流制限は、遷移操作の場合強い充電電流を可能
とするけれど、増幅器の静的な非平衡の場合特に効果的
であることが明らかである。

【００５３】電力増幅段を実現するにあたり、本発明の
特許請求の範囲に記載された発明の要旨を離れることな
く、これまで説明してきた実施例に対しすこしの修正を
加えることが可能なことは当業者に自明であろう。

【図面の簡単な説明】

【図１】本発明に係る増幅段の全体の線図。

【図２】本発明一実施例の図１図示増幅段の部分電気回
路を示す。

【図３】図２図示部分回路に関係する電流曲線を示す。

【図４】図１増幅段の他の部分の一実施例回路線図。

【図５】正の供給ライン用電流制限手段を含む図４と同
じ部分の他の実施例の回路線図。

【図６】図５の回路と関係する電流曲線。

【図７】図５の回路と関係する電流曲線。

【符号の説明】

１共通モードライン２正の供給ライン１１端子１３入力端子１５Ａ１の第１の入力１６電圧二重発生回路１７Ａ２の第１の入力１８Ａ１の第２の入力１９Ａ２の第２の入力２０，２２増幅器の禁止入力２１端子

Claims

【特許請求の範囲】

【請求項１】入力電圧信号（Ｖ_i）を受信し出力信号
（Ｖ_o）を供給する電圧ホロワ形電力増幅段であって、
かつ、ドレインが正の供給ライン（２）に連結される第
２のＭＯＳ電力トランジスタ（Ｍ２）と直列で、ソース
が共通モードラインに連結される第１のＭＯＳ電力トラ
ンジスタ（Ｍ１）をその出力に具え、さらに、第１のＭ
ＯＳ電力トランジスタのゲートに印加される第１の制御
信号（Ｖ１）を供給する第１の増幅器（Ａ１）と、第２
のＭＯＳ電力トランジスタのゲートに印加される第２の
制御信号（Ｖ２）を供給する第２の増幅器とを具え、２
つの前記ＭＯＳ電力トランジスタは同じ導電形でそれら
の共通接合点がこの増幅段の前記出力信号を供給し、前
記第１のおよび第２の増幅器は各々それぞれの第１の入
力で入力信号（Ｖ_i）を受信し、この信号とそれぞれの
第２の入力へ印加されるこの増幅段の出力信号（Ｖ_o）
とが比較される電圧ホロワ形電力増幅段において、２つのＭＯＳ電力トランジスタ（Ｍ１，Ｍ２）が同時に
導通するのを避けるため、２つの増幅器（Ａ１，Ａ２）
の各々が、禁止入力（２２，２０）を備え、該禁止入力
が、同じ共通モード電圧にされた時、この共通モード電
圧（Ｖ_e）に等しいゲート制御信号を供給するように配
置されるとともに、この増幅段が共通モードライン
（１）へ連結されるソースを各々が有するＭＯＳ電界効
果形の２つのスイッチングトランジスタを具え、その第
１のスイッチングトランジスタ（ＳＷ１）が第１のＭＯ
Ｓ電力トランジスタ（Ｍ１）のゲートに連結されるゲー
トと、第２の増幅器（Ａ２）の禁止入力へ接続されるド
レインとを有し、その第２のスイッチングトランジスタ
（ＳＷ２）がそのゲートで第２のＭＯＳ電力トランジス
タ（Ｍ２）のゲート電圧から導出される信号を受信し、
そのドレインで第１の増幅器（Ａ１）の禁止入力に接続
されることを特徴とする電圧ホロワ形電力増幅段。
【請求項２】第１のおよび第２の増幅器の各々が、コ
レクタ同志が相互接続される一対の相補形バイポーラト
ランジスタ（Ｔ７，Ｔ８；Ｔ１７，Ｔ１８）によりゲー
ト制御信号を供給することを特徴とする請求項１記載の
電力増幅段。
【請求項３】第２の増幅器（Ａ２）の一対の相補形バ
イポーラ出力トランジスタのうち、エミッタに正の電圧
が給電されるトランジスタ（Ｔ１７）がカスコード段
（Ｍ１８）を介してその一対の他のトランジスタ（Ｔ１
８）のコレクタに接続されるコレクタを有し、この他の
トランジスタのコレクタとカスコード段との間の接続点
が第２の増幅器の禁止入力（２０）を形成することを特
徴とする請求項２記載の電力増幅段。
【請求項４】第２の増幅器（Ａ２）の禁止入力（２
０）がまた第２のスイッチングトランジスタ（ＳＷ２）
のゲートへ印加される信号用の出力を形成することを特
徴とする請求項３記載の電力増幅段。
【請求項５】第２のＭＯＳ電力トランジスタ（Ｍ２）
のゲート接続が第２の増幅器（Ａ２）の禁止入力を形成
することを特徴とする請求項１から４いずれかに記載の
電力増幅段。
【請求項６】第１の増幅器（Ａ１）が入力にバイポー
ラトランジスタの差動対（Ｔ１，Ｔ２）を具え、その差
動対の合体したエミッタの接続点には正の供給ラインか
ら定電流（Ｉ１）が給電され、それらベースが前記第１
の増幅器のそれぞれの入力へ連結される請求項１から５
いずれかに記載の電力増幅段において、前記差動対のト
ランジスタの１つ（Ｔ１）のコレクタがその入力で第１
の増幅器用禁止入力（２２）を形成することを特徴とす
る電力増幅段。
【請求項７】前述の供給電圧よりも高い付加された正
の供給電圧（Ｖ_C２）を備えるために電圧二重形の発生
器（１６）を具え、その付加された電圧が第２の増幅器
（Ａ２）の供給用に使用されることを特徴とする請求項
２から６いずれかに記載の電力増幅段。
【請求項８】第２の増幅器（Ａ２）が付加された正の
供給（Ｖ_C２）で消費される電流用制限手段を具え、そ
の制限手段が基準電流源（Ｓ５）により供給される電流
値の何倍かに前記消費される電流を制限し、その倍率は
電流ミラー（Ｔ２２−Ｔ２３）のエミッタ表面積の比で
決定され、一方前記電流制限手段が２つの別の電流ミラ
ー（Ｔ２０−Ｔ２１，Ｔ２４−Ｔ２５）により完成され
ることを特徴とする請求項７記載の電力増幅段。