KR960009388A

KR960009388A - 전압 플로워형의 전력 증폭단

Info

Publication number: KR960009388A
Application number: KR1019950026831A
Authority: KR
Inventors: 글로앙구엥 길베르뜨
Original assignee: 프레데릭 얀 스미트; 필립스 일렉트로닉스 엔.브이
Priority date: 1994-08-25
Filing date: 1995-08-24
Publication date: 1996-03-22
Also published as: CN1126905A; US5606281A; TW275165B; JPH0878972A; EP0700151A1; FR2724072A1

Abstract

전력 증폭단은 그 출력에서 포지티브 공급 라인(2)과 어스(1) 사이에 직렬로 두 MOS전력 트랜지스터(M1,M2)를 구비하여, 이들 각각의 게이트는 각 증폭기(A1, A2)에 의해 제어된다. 입력 신호(V_i)가 이들 증폭기의 입력에 인가되어, 증폭단의 출력 신호(Vo)와 비교된다.

본 발명에 따라 증폭기(A1,A2) 각각에는 억제 입력(20,22)이 제공되고, 이를 통해 대응하는 전력 트랜지스터(M2,M1)의 게이트를 접지하도록 접속하는 것이 가능하다. 증폭단은 억제 입력(20,22)중 어느 하나가 어스에 접속되도록 하는 스위치(SW1,SW2)로 작용하는 두 트랜지스터를 구비하여, 전력 트랜지스터(M1,M2)의 동시 전도가 배치된다.

Description

전압 플로워형의 전력 증폭단

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따른 증폭기단의 일반도.

제2도는 본 발명의 한 실시예로 제1도의 증폭기단의 일부의 전기 회로도.

제3도는 제2도에 도시된 회로 부분에 관한 전류 그래프도.

Claims

입력전압신호(V_i)를 수신하고 출력신호(Vo)를 공급하는 전압 플로워 형의 전력 증폭단(power amplifier stage)으로서, 그 출력에서 제1MOS전력 트랜지스터(M1)및 제2MOS전력 트랜지스터(M2)를 구비하여, 그 소스가 공통 모드라인(1)에 연결되는 상기 제2트랜지스터는 그 드레인이 포지티브 공급 라인(2)에 연결되는 상기 제2트랜지스터와 직렬로 접속되고, 이들 두 트랜지스터는 동일 전도형태이며 그 공통의 접점은 증폭단의 상기 출력신호를 공급하게 되며, 상기 증폭단은 또한 제1MOS 전력 트랜지스터의 게이트에 인가된 제1제어신호(V1)를 공급하는 제1증폭기(A1)와 제2 MOS전력 트랜지스터의 게이트에 인가된 제2제어신호(V2)를 공급하는 제2증폭기 (A2)를 구비하며, 상기 제1및 제2증폭기 각각은 각 제1입력에서 입력신호(V_i)를 수신하여, 그 신호와 각 제2입력에 인가되는 증폭단 출력신호가 비교되어지는 상기 전력 증폭단에 있어서, 두 MOS전력 트랜지스터(M1,M2)의 동시 전도를 배제하기 위하여 각각의 증폭기(A1,A2)에는 억제 입력(22,20)이 제공되고 상기 억제 입력이 동일 공통 모드 전압으로 될때 공통 모드 전압(Ve)과 동일한 게이트 제어 신호를 공급하도록 배치되며, 상기 증폭단은 각각 공통 모드 라인(1)에 연결되는 소스를 갖는 MOS전계 효과형의 두 스위칭트랜지스터를 구비하여, 제1스위칭 트랜지스터(SW1)는 제1MOS전력 트랜지스터(M1)의 게이트에 연결된 게이트와 제2증폭기(A2)의 억제 입력에 접속된 드레인을 가지며, 제2스위칭 트랜지스터(SW2)는 그 게이트가 제2MOS전력 트랜지스터(M2)의 게이트 전압으로부터 유도된 신호를 수신하게 되고 그 드레인이 제1증폭기(A1)의 억제 입력에 연결되는 것을 특징으로 하는 전력 증폭단.
제1항에 있어서, 제1 및 제2증폭기 각각은 그 컬렉터가 상호접속되는 상보형 양극성 트랜지스터 쌍(T7,T8,T17,T18)에 의해 게이트 제어 신호를 공급하는 것을 특징으로 하는 전력 증폭단.
제2항에 있어서, 제2증폭기(A2)의 상보형 양극성 출력 트랜지스터 쌍 중에서, 그 이미터에 포지티브 전압이 공급되는 트랜지스터(T17)는 캐스코드 단(M18)을 통하여 쌍이 되는 다른 트랜지스터(T18)의 컬렉터에 접속되는 컬렉터를 갖게되며, 상기 다른 트랜지스터의 컬렉터와 캐스코드단 사이의 접속점은 제2증폭기의 억제 입력(20)을 형성하는 것을 특징으로 하는 전력 증폭단.
제3항에 있어서, 제2 증폭기(A2)의 억제 입력(20)은 제2 스위칭 트랜지스터 (SW2)의 게이트에 인가되는 신호에 대한 출력을 형성하는 것을 특징으로 하는 전력 증폭단.
제1항 내지 제4항중 어느 한 항에 있어서, 제2MOS전력 트랜지스터(M2)의 게이트 접속은 제2증폭기(A2)의 억제 입력을 형성하는 것을 특징으로 하는 전력 증폭단.
제1항 내지 제5항중 어느 한 항에 있어서, 제1증폭기(A1)는 그 결합된 이미터의 접속점에 포지티브 공급라인으로부터의 정전류(11)가 공급되고 그 베이스가 상기 제1증폭기의 각각의 입력에 연결되는 차동쌍의 양극성 트랜지스터(T1,T2)를 그 입력에서 구비하며, 그 입력에서의 상기 차동쌍의 한 트랜지스터(T1)의 컬렉터는 제1증폭기에 대한 억제 입력(22)을 형성하는 것을 특징으로 하는 전력 증폭단.
제2항 내지 제6항 중 어느 한 항에 있어서, 상기 공급 전압 보다 높은 추가의 포지티브 공급 전압(V_C2)을 제공하는 전압 배가형의 발생기(16)를 구비하며, 상기 추가 전압은 제2증폭기(A2)를 공급하는데 이용되는 것을 특징으로 하는 전력 증폭단.
제7항에 있어서, 제2증폭기(A2)는 추가의 포지티브 공급 전압(V_C2)으로부터 소비되는 전류에 대한 제한수단을 구비하여, 상기 수단은 기준 전류원(S5)에 의해 공급된 전류값의 배수로 상기 소비 전류를 제한하며, 상기 배수를 전류 미러(T22-T23)의 이미터 표면 비로부터 설정되고, 상기 전류 제한 수단은 두개의 또다른 전류 미러(T20-T21,T24-T25)로 완성되는 것을 특징으로 하는 전력 증폭단.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.