KR910009559B1 - 샘플 홀드 회로 - Google Patents

Abstract

내용 없음.

Description

샘플 홀드 회로

제1도는 본 발명에 따른 샘플 홀드 회로의 일실시예를 도시한 회로도.

제2도는 종래의 샘플 홀드 회로의 구성을 도시한 회로도.

* 도면의 주요부분에 대한 부호의 설명

Q₁-Q₁₀: 트랜지스터 R₁-R₄: 저항

I₁,I₂: 정전류원 Verf : 바이어스 전압원

Vin : 입력 전압원 SW : 스위치 소자

C_H: 홀드용 콘덴서 S_P: 샘플 펄스

본 발명은, 예를들면 복조된 복합 영상 신호의 페데스탈 레벨의 직류 재생을 실시하는 페데스탈 클램프 회로등에 사용되는 샘플 홀도 회로에 관한 것이다.

일반적으로 텔레비젼 수상기의 페데스탈 클램프 회로에서는 샘플 홀드 회로를 사용해서 복조된 복합 영상 신호의 페데스탈 레벨을 클램프하므로써 직류 재생을 실시하고 있다. 종래부터 사용되는 샘플 홀드 회로의 구성을 제2도에 도시한다.

제2도에 있어서, 입력신호 전압원 Vin은 바이어스 전압원 Vref에 의하여 바이어스된 후, PNP 트랜지스터, Q₁의 베이스에 입력된다. 이 PNP 트랜지스터 Q₁는 동일 특성의 PNP 트랜지스터 Q₂와 차동 회로를 구성하고 있다. 이 차동 회로의 공통 에미터는 스위치 소자 SW를 통하여 정전류원 I₁에 접속되고, 트랜지스터 Q₁,Q₂의 각 콜렉터는 다이오드 D₁및 트랜지스터 Q₃으로 구성되는 전류미러 회로의 입출력단에 접속되고 있다. 또 트래지스터 Q₂는 베이스 및 콜렉터간이 귀환 접속되어 있고, 그 베이스는 홀드용 콘덴서 C_H에 접속된다. 콘덴서 C_H의 충전 전압은 출력 전압 Vout로서 취출되도록 구성된다. 상기 스위치 소자 SW는 외부로부터의 샘플 펄스 S_P, 예를들면 버스터 게이트 펄스에 따라서 스위칭 제어된다.

우선, 샘플 동작시, 샘플 펄스 S_P에 의하여 스위치 소자 SW를 온상태로 설정한다. 그 결과 차동 회로는 정전류원 I₁로부터 바이어스 전류를 받아 동작 상태가 된다. 이때 트랜지스터 Q₁에는 바이어스 전압원 Vref에 의하여 바이어스된 입력신호 전압원 Vin에 대응하는 전류가 흐르고 트랜지스터 Q₂에는 콘덴서 C_H의 충전 전압에 대응한 전류가 흐른다. 트랜지스터 Q₁의 콜렉터 전류와 동일한 전류가 전류 미러 회로의 트랜지스터 Q₃에 흐른다. 따라서 이 미러 전류와 트랜지스터 Q₂의 콜렉터 전류와의 차전류가 그 콜렉터 베이스간의 귀환 접속을 통하여 콘덴서 C_H의 충방전 전류가 되고, 이것에 의하여 콘덴서 C_H에는 트랜지스터 Q₁의 베이스에 걸리는 전압과 동일한 전압이 충전되게 된다.

다음에, 홀드 동작시, 샘플 펄스 S_P에 의하여 스위치 소자 SW를 오프 상태로 설정한다. 이것에 의하여 차동 회로는 정전류원 I₁으로부터 분리되어 커트 오프 상태가 된다. 이때 콘덴서 C_H에 축적된 전하에 대하여 차동 회로는 아무런 영향을 주지 아니한다. 따라서 콘덴서 C_H에는 스위치 소자 SW가 오프 상태로 전환된 시점에서의 충전 전압이 홀드되도록 구성된다.

상기와 같은 종래의 홀드 샘플 회로에서는 콘덴서 C_H의 용량 값을 적당히 설정하고, 또한 신입력 신호 전압원 Vin의 변동이 크고, 입출력간의 레벨차가 클 경우에도 충분히 샘플 동작이 가능하도록 정전류원 I₁의 전류값을 충분히 큰 값으로 할 필요가 있다. 이 결과 출력 전위차가 작을 경우에는 샘플시에 차동 회로에 흐르는 정전류운 I₁의 전류가 거의 대부분이 소비된다. 일반적으로 콘덴서 C_H의 용량 값은 수 ㎌ 정도이고, 정전류원 I₁의 전류 값은 수백 ㎂ 내지 수 mA 정도이다. 특히 이동이 가능한 포터블 텔레비젼과 같이 전원을 전지로 사용하는 것에 있어서는 전지 수명을 연장하기 위하여 소비 전류가 작은 것이 요망되나 상기의 샘플 홀도 회로에서는 샘플시에 언제나 정전류원 I₁의 전류가 흘러 소비전류가 크기 때문에 전원으로서 전지를 사용하는 것에는 소비전류의 저감이 바람직하다.

상기의 설명과 같이 종래의 샘플 홀드 회로에서는 언제나 정전류원의 전류를 크게 설정해야 하고, 이것을 위해 입출력 전위차가 작을 경우에는 필요 이상으로 소비 전류가 크고, 특히 전원으로 전지를 사용하는 것에는 적합하지 않다.

본 발명은 상기와 같은 문제를 해결하기 위하여 연구된 것으로 소비전류를 종래와 비교해서 극히 적게할 수 있는 샘플 홀드 회로를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여 본 발명에 관한 샘플 홀드 회로는 샘플시에 입력 전압과 콘덴서의 충전 전압과의 차전압에 따라 상기 홀드용 콘덴서를 충방전하여 콘덴서의 충전 전압과 입력 전압을 일치시키고, 홀드시에 상기 콘덴서의 충방전 경로를 차단하여 콘덴서의 충전 전압을 홀드하는 것에 있어서, 제1의 정전류원에 의하여 바이어스되고, 상기 입력 전압과 콘덴서의 충전 전압을 입력하며, 양자의 차전압에 따라서, 제1, 제2의 출력전류가 서로 반대 방향으로 증감하는 차동 회로와 제2의 정전류원에 의하여 바이어스되고, 상기 차동회로의 제1, 제2의 출력 전류를 입력하여 양자의 차전류에 따라 상기 콘덴서의 충방전 전류를 제어하는 전류 증폭 회로와, 샘플시에 상기 제2의 정전류원을 상기 전류 증폭회로에 접속하여 홀드시에 상기 제2의 정전류원을 상기 전류 증폭 회로부터 분리하는 스위치 회로를 구비하여 구성된다.

상기 구성에 의한 샘플 홀드 회로는 샘플시에는 스위치 회로에 의하여 제2의 정전류원을 전류 증폭 회로에 접속하고, 전류 증폭회로를 능동 상태로 한다. 이때 차동 회로로부터 입력 전압과 콘덴서의 충전 전압과의 차전압에 따른 제1, 제2의 전류가 출력된다. 이들 제1, 제2의 전류는 전류 증폭 회로에 의하여 그 전류차가 취해지고, 그 전류차는 증폭되어서 콘덴서의 충반전 전류가 된다. 이 경우, 입력 전압과 콘덴서의 충전 전압과의 차전압에 따라 충방전 전류량을 변화시키므로, 소비전류를 적게할 수 있다. 또 제2의 정전류원의 출력 전류, 즉 전류 증폭 회로의 바이어스 전류를 작게 하므로써 더욱 소비 전류를 적게할 수 있다. 홀드시에는 스위치 회로에 의하여 제2의 정전류를 전류 증폭 회로로부터 분리하여 전류 증폭 회로를 정지상태로 한다. 이때, 콘덴서는 실질적으로 충방전 경로로부터 분리되어 충전 전압을 홀드할 수 있다.

[실시예]

이하 제1도를 참조하여 본 발명의 일실시예를 설명한다.

제1도는 본 발명에 의한 샘플 홀드 회로의 한 실시예의 구성을 도시한 것이다. 또 제1도에 있어서 제2도와 동일 부분에는 동일 부호를 붙이고 그 설명을 생략한다.

차동 회로를 구성하는 트랜지스터 Q₁,Q₂의 공통 에미터는 제1의 정전류원 I₁에 직접 접속되고, 각 콜렉터는 각각 저항 R₂,R₁를 통하여 접지되는 동시에 전류 증폭 회로를 구성하는 트랜지스터 Q₅,Q₄의 각 에미터에 접속되다. 전류 증폭 회로에 있어서, 트랜지스터 Q₄,Q₅의 각 베이스는 공통 접속되고, 스위치 소자 SW를 통하여 제2의 정전류원 I₂에 접속되고, 저항 R₃를 통하여 에미터 접지의 트랜지스터 Q₆의 베이스에 접속되고, 또 저항 R₄를 통하여 에미터 접지의 트랜지스터 Q₇의 베이스에 접속된다.

트랜지스터 Q₆의 콜렉터는 콜렉터 접지의 PNP 트랜지스터 Q₈의 베이스에 접속되고 동시에 PNP 트랜지스터 Q₉의 콜렉터에 접속된다. 트랜지스터 Q₈의 에미터는 PNP 트랜지스터 Q₉, 및 Q₁₀의 공통 베이스에 접속된다. 트랜지스터 Q₉,Q₁₀의 각 에미터 전압 라인 Vcc에 접속된다. 트랜지스터 Q₁₀의 콜렉터는 트랜지스터 Q₂의 베이스, 트랜지스터 Q₇의 콜렉터, 홀드용 콘덴서 C_H에 접속된다.

이하 상기 실시예의 동작에 대하여 설명한다.

지금, 한 예로서 제1 및 제2정전류원의 전류 관계를 I₁=2I₂각 저항의 관계를 R₁=R₂, R₃=R₄=3R₁로 하고, 트랜지스터 Q₄-Q₇은 다같이 특성이 갖추어진 것으로 한다.

우선, 샘플 펄스 S_P에 의하여 스위치 소자 SW가 온 상태로 설정되면, 샘플 동작으로 들어간다. 여기에서 입력 신호 전압원 Vin이 이전의 레벨보다 저하하여 트랜지스터 Q₁의 베이스 전위가 트랜지스터 Q₂의 베이스 전위, 즉 전회 샘플시에 홀드된 콘덴서 C_H의 충전전압보다 낮으면 트랜지스터 Q₁이 온 상태, 트랜지스터 Q₂가 오프 상태가 되고, 제1의 정전류원 I₁의 출력 전류가 모두 트랜지스터 Q₁를 통해서 저항 R₂에 흘러들어 간다. 이로인해 전류 증폭 회로의 트랜지스터 Q₅는 에미터 전위가 상승하여 커트 오프된다. 다른 쪽의 트랜지스터 Q₄의 에미터 전위는 낮으므로 온 상태가 된다. 그 결과 제2의 정전류원 I₂의 출력 전류는 모두 트랜지스터 Q₄를 지나서 저항 R₁에 흘러 들어가고, 그 에미터 전위는 R₁ㆍI₂가 된다. 트랜지스터 Q₄의 순방향 베이스ㆍ에미터간 전압차를 V_F4로 하면 트랜지스터 Q₄의 베이스 전위는 R₁ㆍI₂+V_F4가 된다. 따라서 트랜지스터 Q₆의 베이스 전위는 Q₄의 베이스 전위에서 I₂ㆍR₃만 낮은 전위 즉 V_F4=2I₂R₃이 되고, 통상 커트 오프가 된다.

한편 트랜지스터 Q₅가 커트 오프하고 있으므로 트랜지스터 Q₇의 베이스 전위는 트랜지스터 Q₄의 베이스 전위와 거의 동일한 전위에 있고, 후기하는 샘플 동작 종료시에 비교해서 I₂R₁만 높은 상태가 되어 거의 포화 영역에서의 도통 상태를 이루고 있다. 따라서 트랜지스터 Q₅에는 대단히 큰 전류(수 mA)가 흘러 들어가게 된다. 이때 트랜지스터 Q₆이 커트 오프하고 있으므로 트랜지스터 Q₁₀에는 미러 전류는 얻어지지 않는다. 따라서 트랜지스터 Q₇에 유입하는 전류는 모두 콘덴서 C_H의 방전 전류가 된다. 여기에서 회로 소자의 정수를 적당히 선택하면 종래 회로와 동등한 전류를 흘러 보낼 수 있다. 이 경우 트랜지스터 Q₇의 베이스 전위의 증가분은 상기와 같이 I₂ㆍR₁로 주어진다. 이 값은 I₂의 값을 작게 해도 R₁의 값을 크게 하면 같은 값이 된다. 따라서 I₂의 값이 작은 상태로 같은 효과를 얻을 수 있다.

여기에서, 입력 전압원 Vin이 이전의 레벨보다 상승하여 트랜지스터 Q₁의 베이스 전위가 트랜지스터 Q₂의 베이스 전위보다, 즉 전회 샘플시에 충전된 콘덴서 C_H의 충전 전압보다 높으면 트랜지스터 Q₁이 오프상태, 트랜지스터 Q₂가 온 상태가 되고, 제1의 정전류원 I₁의 출력 전류가 전부 트랜지스터 Q₂를 지나서 저항 R₁에 유입한다. 이로인해 전류 증폭 회로의 트랜지스터 Q₄의 에미터 전위가 상승한다. 그 결과 제2의 정전류원 I₂의 출력 전류는 전부 트랜지스터 Q₅를 지나서 저항 R₂의 유입하여 그 에미터 전위는 R₂ㆍI₂(=R₁ㆍI₂)가 된다. 트랜지스터 Q₅의 순방향 베이스ㆍ에미터 간 전압차를 V_F5로 하면 트랜지스터 Q₅의 베이스 전위는 R₁I₂+V_F5가 된다. 따라서 트랜지스터 Q₇에는 대단히 큰 전류(수 mA)가 유입하게 된다. 이때 전류와 동일한 미러 전류가 전류 미러 회로의 트랜지스터 Q₁₀에 흐른다. 상기와 같이 트랜지스터 Q₇은 커트 오프되고 있으므로 이 미러 전류는 그대로 콘덴서 C_H의 충전 전류가 된다. 여기에서 회로 소자의 정수를 적당히 선택하면 종래 회로와 동등한 전류를 흘려 보낼 수 있다. 이 경우, 트랜지스터 Q₇의 베이스 전위의 증가분은 상기와 같이 I₂ㆍR₁로 주어진다. 이 값은 I₂의 값을 작게 해도 R₁의 값을 크게 하면 동일한 값이 된다. 따라서 I₂의 값이 작은 상태에서 동일한 효과를 얻을 수 있다.

다음에 샘플 동작중에 콘덴서 C_H의 방전 또는 충전이 종료했을 시점에서는 트랜지스터 Q₁,Q₂가 평형 상태를 이루고 있으므로 그들의 콜렉터 전류는 서로 동일하고 각각 I₁/2로 된다. 이때 트랜지스터 Q₄,Q₅에도 서로 같은 전류가 흐르므로 각각 콜렉터 전류는 I₂/2로 되어 있다.

여기에서 저항 R₁,R₂에 발생하는 전압은 각각

이다. 트랜지스터 Q₆의 베이스 전위는 다음의 식으로 주어진다.

따라서, 트랜지스터 Q₄의 베이스ㆍ에미터 간 전압 V_F4와 동일해진다. 이와 같이 트랜지스터 Q₄와 Q₆의 베이스ㆍ에미터간 전위차가 같으므로 각각의 콜렉터 전류도 같고, 트랜지스터 Q₆에도 I₂/2의 전류가 흐른다. 이 트랜지스터 Q₆의 콜렉터 전류는 미러비 1의 전류 미러 회로를 구성하는 트랜지스터 Q₈-Q₁₀에서 스위칭되고, 트랜지스터 Q₆의 콜렉터 전류 I₂/2와 같은 미러 전류가 트랜지스터 Q₁₀에 흐른다. 한편 트랜지스터 Q₄,Q₆간의 관계와 동일하게 트랜지스터 Q₇에도 트랜지스터 Q₅전류 I₂/2와 동일한 전류가 흐른다. 이 전류는 상기 미러 전류에 일치하고 있으므로 콘덴서 C_{H H}의 그 이상의 충방전은 발생하지 않고 안정 상태가 된다. 이때의 소비전류가 제2의 정전류원 I₂의 전류값에 따라 결정된다. 이 제2의 정전류원 I₂의 전류값은 상기한 바와 같이 종래보다 작아질 수 있으므로 결과적으로 종래 회로보다 소비전류할 수 있다.

즉, 이 샘플 홀드 회로에서는 샘플시에는 스위치 소자 SW에 의하여 제2의 정전류원 I₂를 전류 증폭 회로에 접속하여 전류 증폭 회로를 능동 상태로 하고, 차동 회로로부터 입력 전압과 콘덴서의 충전 전압과의 차전압에 따라 출력되는 제1, 제2의 전류를 전류 증폭 회로에 입력한다. 그리고 이 전류 증폭 회로에 의하여 그 전류 값을 검출하고 그 전류 값을 증폭하여 콘덴서의 충방전 전류를 제어한다. 이 경우 입력 전압 Vin과 콘덴서의 충전 전압과의 차전압에 따라 충방전 전류량을 변화시키므로 소비전류를 적게 할 수가 있다. 또 제2의 정전류원 I₂의 출력 전류, 즉 전류 증폭 회로의 바이어스 전류를 작게 하므로써 더욱 소비전류를 적게 할수 있다.

상기의 샘플 펄스 S_P에 의하여 스위치 SW를 오프 상태로 하면 홀드 상태가 된다. 즉 제2의 정전류원 I₂가 차단되기 때문에 트랜지스터 Q₄-Q₁₀은 전부 커트 오프 상태가 되어 콘덴서 C_H의 축적 전하에 영향을 주지 아니한다. 이로 인해 콘덴서 C_H는 샘플시에 충전된 충전 전압을 홀드하게 된다. 이때의 소비 전류도 역시 I₂의 값이 작으므로 종래 회로보다 소비 전류를 적게할 수 있다.

따라서, 상기와 같이 구성한 샘플 홀드 회로는 입출력 전위차에 따라 소비 전류를 최적의 값으로 변화시킬 수 있으므로 종래 회로와 동등한 샘플 능력을 지니고 또한 종래 회로와 비교해서 충분히 낮은 것이 된다.

이상의 설명과 같이 본 발명에 의하면 입출력 전위차에 따라 소비전류를 최적의 값으로 변화시킬 수 있는 샘플 홀드 회로를 제공할 수 있다.

Claims (7)

1. 가변 입력 전압을 수반하는 입력신호를 공급하는 입력수단(Vin), 먼저 충전되어 있는 충전 전압이 입력 전압보다 낮을 때 공급된 충전 전류에 따라 충전 전압을 축적하고, 먼저 충전되어 있는 충전 전압이 입력 전압보다 높을 때 방전 전류를 발생하는 홀드 콘덴서 수단(C_H), 및 입력 전압과 충전 전압과의 전압 레벨을 비교하여 그 비교에 따른 차전류를 발생하는 차동 회로수단(Q₁,Q₂)을 가지며, 상기 입력 전압을 샘플홀드하는 샘플 홀드 회로에 있어서, 상기 차동 회로수단에 포함되며, 각기 상기 입력수단(Vin) 및 상기 홀드 콘덴서 수단(C_H)에 접속된 제1 및 제2의 차동 트랜지스터(Q₁,Q₂)와 제1정전류를 상기 제1 및 제2의 차동 트랜지스터(Q₁,Q₂)에 공급하는 제1정전류원(I₁)과, 먼저 충전되어 있는 충전 전압이 입력 전압보다 낮을 때 상기 차전류에 따라 증폭된 충전 전류를 발생하고, 먼저 충전되어 있는 충전전압이 입력전압보다 높을 때 상기 차전류에 따라 증폭된 방전 전류를 발생하는 전류 증폭 수단(Q₄-Q₇) 및 이 전류 증폭수단(Q₄-Q₇)을 선택적으로 능동 상태 또는 비능동 상태로 하는 스위치 수단(SW)과, 상기 전류 증폭 수단에 포함되며, 각기 상기 제1 및 제2의 차동트랜지스터(Q₁,Q₂)에 따라 상기 홀드용 콘덴서 수단(C_H)을 전력원의 대항하는 단자(Vcc,GND)에 접속하여 방전 및 충전하는 방전 트랜지스터(Q₇) 및 충전 트랜지스터(Q₁₀)와, 제2정전류원(I₂)과, 상기 전류 증폭 수단에 포함되며, 각각의 콜렉터가 상기 방전 트랜지스터(Q₇) 및 충전 트랜지스터(Q₁₀)의 베이스에 접속되는 동시에 제1 및 제2의 저항(R₄,R₃)을 통해 상기 제2정전류원(I₂)에 접속되고, 베이스가 함께 직접 상기 제2정전류원(I₂)에 접속되며, 에미터가 함께 제3 및 제4의 저항(R₂,R₁)을 통해 상기 전력원 단자(Vcc,GND)에 접속되고, 상기 방전 및 충전 트랜지스터(Q₇,Q₁₀)의 베이스간에 접속되며, 상기 방전 및 충전 트랜지스터(Q₇,Q₁₀)를 각기 상기 제1 및 제2의 차동 트랜지스터(Q₁,Q₂)에 접속하는 방전 제어 트랜지스터(Q₅) 및 충전 제어 트랜지스터(Q₄)를 구비하는 것을 특징으로 하는 샘플 홀드 회로.
2. 제1항에 있어서, 상기 제1 및 제2의 차동 트랜지스터(Q₁,Q₂)는 각기 상기 제3 및 제4의 저항(R₂,R₁)을 통해 상기 전력원(Vcc,GND)에 접속되어 있는 것을 특징으로 하는 샘플 홀드 회로.
3. 제2항에 있어서, 상기 충전 회로는 상기 방전 트랜지스터(Q₇) 및 상기 충전 트랜지스터(Q₁₀)에 미러 전류를 발생하는 전류 미러 트랜지스터(Q₉)로 이루어진 전류 미러 회로, 및 상기 전류 미러 트랜지스터(Q₉)와 상기 제2제어 트랜지스터(Q₄)와의 사이에 접속된 결합 트랜지스터(Q₆)를 갖는 것을 특징으로 하는 샘플 홀드 회로.
4. 제3항에 있어서, 상기 전류 미러 트랜지스터(Q₉) 및 상기 결합 트랜지스터(Q₆)는 상기 전력원(Vcc,GND)에 직렬로 접속되어 있는 것을 특징으로 하는 샘플 홀드 회로
5. 제4항에 있어서, 상기 제1 및 제2의 저항(R₄,R₃)은 동일한 제1저항 값을 가지며, 상기 제3 및 제4의 저항(R₂,R₁)은 동일한 제2저항값을 가지는 것을 특징으로 하는 샘플 홀드 회로.
6. 제4항에 있어서, 상기 제1 및 제2의 저항(R₄,R₃)이 가지는 상기 제1 저항값은 상기 제3 및 제4의 저항(R₂,R₁)이 가지는 상기 제2저항값의 M배(M＞1)이고, 상기 제1정전류원(I₁)의 상기 제1정전류 값을 상기 제2정전류원(I₂)의 상기 제2정전류값의 N배(N＞1)인 것을 특징으로 하는 샘플 홀드 회로.
7. 제6항에 있어서, 상기 배수 M 및 N은 각기 3 및 2인 것을 특징으로 하는 샘플 홀드 회로.

Images