KR930004712Y1 - 홀드전압유지회로 - Google Patents

홀드전압유지회로 Download PDF

Info

Publication number
KR930004712Y1
KR930004712Y1 KR2019900014129U KR900014129U KR930004712Y1 KR 930004712 Y1 KR930004712 Y1 KR 930004712Y1 KR 2019900014129 U KR2019900014129 U KR 2019900014129U KR 900014129 U KR900014129 U KR 900014129U KR 930004712 Y1 KR930004712 Y1 KR 930004712Y1
Authority
KR
South Korea
Prior art keywords
transistor
current
output
hold
capacitor
Prior art date
Application number
KR2019900014129U
Other languages
English (en)
Other versions
KR920007164U (ko
Inventor
소명진
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019900014129U priority Critical patent/KR930004712Y1/ko
Publication of KR920007164U publication Critical patent/KR920007164U/ko
Application granted granted Critical
Publication of KR930004712Y1 publication Critical patent/KR930004712Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

홀드전압유지회로
제1도는 종래 홀드회로도.
제2도는 종래 홀드회로의 또다른 실시예 구성도.
제3a도 내지(d)는 홀드신호를 설명하기 위한 각부 파형도.
제4도는 본 고안에 따른 홀드전압유지회로도.
제5도는 본 고안의 또다른 실시예 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 차동증폭부 11 : 전류검출부
12 : 전류보상부 SW1 : 스위치
C1 : 홀드콘덴서
본 고안은 홀드모드시 드루프(Droop)비 감소를 보상해줌으로써, 홀드전압을 계속 안정적으로 유지시키도록 하여 트랙 및 홀드(Track and Hold)회로등에 적합한 홀드전압유지 회로에 관한 것이다.
종래의 홀드전압유지회로는 제1도에 도시된 바와같이 입럭신호(Vin)를 클럭(CK)의 제어에 따라 스위칭되는 스위치(SW1)를 통해 일측이 접지된 홀드콘덴서(C1)에 인가하고, 그 콘덴서(C1)의 출력(Vc)을 트랜지스터(Q1),(Q2)에 의해 차동증폭후 트랜지스터(Q3)를 통해 피드백 및 출력하는 차동증폭부(1)를 통한 후 에미터팔로워 트랜지스터(Q4)를 다시 통해 출력(Vout)하도록 구성되었다.
제2도는 종래 홀드전압유지회로의 또다른 실시예 구성도로서, 이에 도시된 바와같이 입력신호(Vin)를 클럭(CK)의 제어에 따라 스위칭되는 스위치(SW1)를 통해 일측이 접지된 홀드콘덴서(C1)에 인가하고, 그 콘덴서(C1)의 출력(Vc)을 피엔피트랜지스터(Q1),(Q2)에 의해 차동증폭후 피엔피트랜지스터(Q1)의 콜렉터출력을 트랜지스터(Q5)를 통해 반전시켜 트랜지스터(Q6)를 다시통해 상기 피엔피트랜지스터(Q2)의 베이스에 피드백 시킴과 아울러 출력하는 차동증폭부(1′)를 통하며, 이 차동증폭부(1′)의 출력을 에미터팔로워트랜지스터(Q7)를 통해 최종출력(Vout)하도록 구성되었다.
이와같이 구성된 종래 홀드전압유지회로의 작용 및 문제점을 첨부한 제3a도 내지(d)의 파형도를 참조해 설명하면 다음과 같다.
제3a도와 같은 입력신호(Vin)가 입력되면, 제3b도의 클럭(CK)신호가 고전위일때 스위치(SW1)가 온되므로, 그 스위치(SW1)를 통해 홀드콘덴서(C1)에 충전되고, 클럭(CK)신호가 저전위이면 스위치(SW1)가 오프되므로 입력신호(Vin)가 차단되어 콘덴서(C1)의 충전값이 유지된다.
콘덴서(C1)의 충전값인 출력(Vc)은 차동증폭부(1)를 통해 차동증폭된 후 에미터팔로트랜지스터(Q4)를 통해 출력(Vout) 된다. 여기서, 차동증폭부(1)는 버퍼링작용으로 콘덴서(C1)의 출력(Vc)을 최종출력(Vout)으로 전달한다.
차동증폭부(1)는 콘덴서(C1)의 출력(Vc)을 인가받아 부궤환받는 신호와 비교하여 입력(Vc)에 비례하는 출력을 하는데, 입력(Vc)이 증가되면, 트랜지스터(Q1)가 턴온되어 트랜지스터(Q2)가 턴오프되므로 트랜지스터(Q3)의 베이스바이어스가 커지고, 이에따라 그의 에미터출력이 커져 부궤환신호 및 출력되는 신호가 입력(Vc)가 같아질때까지 커진다.
입력(Vc)이 감소상태이면, 트랜지스터(Q2)가 턴온되어 트랜지스터(Q3)의 턴온량이 작아지며, 이에따라 부궤환신호 및 출력이 입력(Vc)과 같아질때까지 감소하게 된다.
또한, 제2도의 차동증폭부(1′)는 피엔피트랜지스터(Q1),(Q2)에 의해 차동증폭되는데, 입력(Vc)이 증가상태이면, 피엔피트랜지스터(Q2)가 턴온되고, 피엔피트랜지스터(Q1)가 턴오프되므로, 트랜지스터(Q5)가 턴오프되어 트랜지스터(Q6)의 턴온량이 증가된다. 이에따라 출력이 증가하며, 부궤환되므로 입력(Vc)과 같아질때 까지 증가된다. 마찬가지로 입력(Vc)이 감소되면 차동증폭부(1′)의 출력도 감소된다.
따라서, 홀드콘덴서(C1)의 출력(Vc)이 최종출력(Vout)으로 출력되는데, 클럭(CK)의 하강에지 직전의 입력신호(Vin)) 레벨을 콘덴서(C1)가 유지시켜 홀드시킨다.
제3c도는 홀드콘덴서(C1)의 이상적인 출력(Vc)파형도를 보인 것으로 스위치(SW1)오프직전의 레벨을 그대로 유지시킨다.
그러나, 홀드콘덴서(C1)의 출(Vc)은 스위치(SW1)의 오프구간에서 차동증폭부(1)의 입력트랜지스터(Q1) 베이스에 바이어스전류를 공급하므로 이 트랜지스터(Q1)의 베이스-에미터간 전류흐름에 의해 약간의 방전을 하게되어 콘덴서(C1)의 충전값인 출력(Vc)이 감소하게 된다. 즉, 제3d도에 도시한 파형도와 같이 홀드 콘덴서(C1)의 출력(Vc)은 스위치(SW1)의 오프구간인 홀드 구간에서 감소되어 정확한 홀드레벨을 유지시키지 못하게 된다. 이와같이 입정전위가 단위시간당 변화하는 율(Rate)을 드루프비라고 하는데, 그 드루프비는가 된다.
한편, 트랙앤드홀드회로등에서 요구되는 것은 일정전압을 일정시간동안 유지시킬 필요가 있으므로, 로우드루프비(Low Droop Rate)를 요구하게 된다.
따라서, 차동증폭부의 전류이득을 매우 크게하여 프로세스제어를 통해 드루프비를 어느정도 낮게 할 수 있으나 완전히 없앨수는 없게된다.
드루프비가 큰 경우 디지탈회로등에 이용될때 정확한 입력신호를 컨버젼(conversionh)하기 어렵게 된다.
본 고안은 이와같은 문제점을 감안하여, 입력신호를 홀드시킬때 홀드값이 다음단에 흘러가는 전류를 보상해 줌으로써 홀드전압을 일정하게 유지시키도록 한 홀드전압유지회로를 안출한 것으로, 이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.
제4도는 본 고안에 따른 홀드전압유지회로도로서, 이에 도시한 바와같이 입력신호(Vin)를 클럭신호(CK)의 제어에 따라 스위칭되는 스위치(SW1)를 통해 일측이 접지된 홀드콘덴서(C1)에 인가하고, 그 홀드콘덴서(C1)의 출력(Vc)을 차동증폭부(1)를 통한 후 에미터팔로워트랜지스터(Q4)를 통해 최종출력(Vout)하도록 구성된 샘플 홀드회로에 있어서, 상기 차동증폭부(1)의 차동증폭트랜지스터(Q1),(Q2)의 콜렉터전류원트랜지스터(Q5,Q6)와 전류미러를 이루는 피엔피트랜지스터(Q7)의 콜렉터를 트랜지스터(Q8)의 콜렉터에 연결하고, 다이드구성 피엔피트랜지스터(Q9)를 통해 상기 트랜지스터(Q8)의 베이스바이어스를 공급하여 그 피엔피트랜지스터(Q9)의 턴온 전류에 따라 상기 차동증폭부(1)의 전류를 검출하는 전류검출부(11)와, 그 전류검출부(11)의 피엔피트랜지스터(Q9)와 전류미러를 이루는 피엔피트랜지스터(Q10),(Q11)를 각기 통해 상기 차동증폭부(1)의 입력인 콘덴서(C1)의 출력(Vc) 및 상기 에미터팔로워트랜지스터(Q4)의 베이스 전류를 보상하는 전류보상부(12)를 포함하며 구성하였다.
제5도는 피엔피트랜지스터에 의해 차동증폭부를 구성한 홀드회로에 있어서 본 고안에 따른 홀드전압유지회로도로서, 피엔피트랜지스터(Q1),(Q2)에 의한 차동증폭부(1′)의 전류를 검출하는 전류검출부(11′)와, 그 전류검출부(11′)와 전류미러 구성으로 그 전류를 차동증폭부(1′)의 입력 및 출력에 보상시키기 위한 전류보상부(12′)를 포함시켜 구성하였다.
이와같이 구성한 본 고안의 작용 및 효과를 설명하면 다음과 같다.
제3a도와 같은 입력신호(Vin)가 제3b도와 같은 클럭신호(CK)의 고전위구간에서 홀드콘덴서(C1)에 충전되고, 클럭신호(CK)의 저전위구간에서 홀드콘덴서(C1)에 의해 홀드되어 제3c도와 같은 출력(Vc)이 된다.
여기서, 차동증폭부(1) 트랜지스터(Q1),(Q2)의 콜렉터에는 공통에미터전류(11)의 분할전류(I1/2)가 각기 흐른다.
이 트랜지스터(Q1),(Q2)의 각 전류이득을 β라고 하면, 각 베이스에는의 전류가 흐른다. 즉 클럭신호(CK)가 고전위 일때나 저전위일때나 트랜지스터(Q1)의 베니스전류는 흐르게 된다.
따라서, 홀드모드인 클럭신호(CK)의 저전위에 의해 스위치(SW1)가 오프되면, 콘덴서(C1)의 충전전위인 출력(Vc)에 의해 트랜지스터(Q1)의 베이스전류가 전류가 흐른다. 즉 클럭신호(CK)가 고전위 일때나 저전위 일때나 트랜지스터(Q1)의 베이스전류에 따라 콘덴서(C1)의 충전전위(Vc)는 감소되어 일정전압을 유지하지 못한다. 따라서, 전류검출부(11)의 트랜지스터(Q8)를 차동증폭부(1)의 트랜지스터(Q1),(Q2)의 각 콜렉터전류와 같은 전류(I1/2)를 흐르게 하면, 트랜지스터(Q8)의 베이스에의 전류가 흐르게 되고, 이 전류는 전류미러인 피엔피트랜지스터(Q9)(Q10),(Q11)에 흐르게 된다. 이와같이 전류보상부(12)의 트랜지스터(Q10),(Q11)에 전류검출부(11)와 전류미러인 전류가 흐르므로 이 전류(Icom)가 차동증폭부(1)의 트랜지스터(Q1),(Q2)의 베이스에 각기 공급되어 베이스전류를 보상해준다. 이에따라 홀드 콘덴서(C1)의 출력(Vc)은 홀드 모드시에 감소되지 않고 제3a도 파형과 같은 이상적인 동작으로 일정전압을 유지하게 된다.
한편, 제5도는 차동증폭부(1′)를 피엔피트랜지스터(Q1),(Q2)로 구성하였으므로 이에따라 전류검출부(11′) 및 전류보상부(12′)를 그 특성에 맞는 트랜지스터로 구성하여 제4도에서와 동일한 작용을 한다.
이상에서 설명한 바와같이 본 고안은 입력신호를 클럭의 상태에 따라 입력받고 홀드시킬때 홀드전류의 감소를 보강해 줌으로써 일정전압을 유지시킬 수 있게되고, 이에따라 다음단의 디지탈신호처리를 정확히 할 수 있게되는 효과가 있다.

Claims (1)

  1. 입력신호(Vin)를 클럭신호(CK)에 따라 스위칭되는 스위치(SW1)를 통해 일측이 접지된 홀드콘덴서(C1)에 인가하고, 그 콘덴서(C1)의 출력(Vc)을 전류미러인 트랜지스터(Q5),(Q6)를 통해 콜렉터 전류를 공급받는 트랜지스터(Q1),(Q2)에 의해 차동증폭하는 차동증폭부(1)를 통한 후 에미터팔로워출력트랜지스터(Q4)를 통해 출력(Vout)하도록 구성된 홀드회로에 있어서, 상기 트랜지스터(Q5)와 전류미러로 동작되는 트랜지스터(Q7)의 콜렉터를 트랜지스터(Q8)의 콜렉터에 접속하여, 그의 베이스에 트랜지스터(Q9)와 전류미러로 동작되게 트랜지스터(Q10),(Q11)의 베이스를 접속하고, 상기 트랜지스터(Q10),(Q11)의 콜렉터를 상기 트랜지스터(Q1),(Q2)의 베이스에 각기 접속하여 구성된 것을 특징으로 하는 홀드전압유지회로.
KR2019900014129U 1990-09-13 1990-09-13 홀드전압유지회로 KR930004712Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900014129U KR930004712Y1 (ko) 1990-09-13 1990-09-13 홀드전압유지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900014129U KR930004712Y1 (ko) 1990-09-13 1990-09-13 홀드전압유지회로

Publications (2)

Publication Number Publication Date
KR920007164U KR920007164U (ko) 1992-04-22
KR930004712Y1 true KR930004712Y1 (ko) 1993-07-22

Family

ID=19303341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900014129U KR930004712Y1 (ko) 1990-09-13 1990-09-13 홀드전압유지회로

Country Status (1)

Country Link
KR (1) KR930004712Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467232B1 (ko) * 2000-12-26 2005-01-24 주식회사 포스코 고깔댐이 설치된 연속주조용 ｔ형 턴디쉬

Also Published As

Publication number Publication date
KR920007164U (ko) 1992-04-22

Similar Documents

Publication Publication Date Title
EP0241770B1 (en) A circuit for biasing a magnetoresistive sensor and amplifying signals produced thereby
US4800339A (en) Amplifier circuit
EP0554743A1 (en) Differential amplifier with common-mode stability enhancement
EP0296762A2 (en) Improved operational transconductance amplifier for use in sample-and-hold circuits and the like
US4628280A (en) Amplifier arrangement
EP0263572B1 (en) Voltage-controlled push-pull current source
CA1199079A (en) High input impedance circuit
KR930004712Y1 (ko) 홀드전압유지회로
US5128564A (en) Input bias current compensation for a comparator
US4661781A (en) Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level
US6366169B1 (en) Fast rail-to-rail class AB output stage having stable output bias current and linear performance
EP0944246B1 (en) Clamp circuit
US4150339A (en) Temperature insensitive DC voltage detection and protection circuit
JP2002502139A (ja) 演算増幅器の利得向上
US5285170A (en) Operational amplifier with all NPN transistor output stage
US4894862A (en) Signal compression circuit, particularly for a telephone set
KR910009559B1 (ko) 샘플 홀드 회로
JPH0525230B2 (ko)
US5148055A (en) Holding circuit for providing a large time constant by using a base current to charge the capacitor
US5311147A (en) High impedance output driver stage and method therefor
JP2522083B2 (ja) サンプルホ―ルド回路
EP0487037B1 (en) Holding circuit
JPH0442846B2 (ko)
JPS63171006A (ja) 利得制御回路
JP2522084B2 (ja) サンプルホ―ルド回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020618

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee