JP3620766B2 - Voltage supply circuit for amplifier - Google Patents
Voltage supply circuit for amplifier Download PDFInfo
- Publication number
- JP3620766B2 JP3620766B2 JP13551297A JP13551297A JP3620766B2 JP 3620766 B2 JP3620766 B2 JP 3620766B2 JP 13551297 A JP13551297 A JP 13551297A JP 13551297 A JP13551297 A JP 13551297A JP 3620766 B2 JP3620766 B2 JP 3620766B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- power supply
- supplied
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、増幅器に効率よく電源電圧を供給する電圧供給回路に関するものである。
【0002】
【従来の技術】
増幅器に供給される電源電圧を増幅器の出力信号のレベルに応じて低電圧VLと高電圧VHとに切り換える高効率方式の電圧供給回路が知られている。すなわち、高効率方式の電圧供給回路は、電源電圧として低電圧VLが供給されているときに増幅器の出力信号のレベルが上昇して所定の閾値を越えると、増幅器に供給する電源電圧を低電圧VLから高電圧VHに切り換え、逆に、高電圧VHが供給されているときに増幅器の出力信号のレベルが低下して所定の閾値を下回ると、その電源電圧を高電圧VHから低電圧VLに切り換えるのである。
【0003】
【発明が解決しようとする課題】
増幅器のために低電圧VL及び高電圧VHを出力する電源回路は、通常、厳密に安定電圧を出力するものではなく、増幅器への供給電流の大きさに応じて電源回路の内部抵抗が影響して電源電圧レベルは低電圧VL及び高電圧VHの各々において変動する。よって、高電圧VHの供給時に、極端な例として、スピーカが増幅器から外された場合には供給電流の低下により高電圧VHとして取り得る最大電圧が電源電圧として印加されることになるので、増幅器のコンデンサ等の各部品の耐電圧として比較的高い電圧のものを用いる必要があった。
【0004】
そこで、本発明の目的は、増幅器への供給電流が変動しても供給電圧の上昇を制限することができる増幅器用電圧供給回路を提供することである。
【0005】
【課題を解決するための手段】
本発明の増幅器用電圧供給回路は、増幅器に電源電圧を供給する電圧供給回路であって、電源回路から出力されるレベル的に高低関係にある2つの高電圧及び低電圧を受け入れる手段と、増幅器から出力される信号のレベルに応じて高電圧及び低電圧のうちのいずれか一方の電圧を選択的に電源電圧として増幅器に供給する切換手段と、増幅器への高電圧の選択供給時に高電圧のレベルを所定の大きさ以下に制限する制限手段とを備えたことを特徴としている。
【0006】
【発明の実施の形態】
以下、本発明の実施例を図に基づいて詳細に説明する。
図1は本発明による増幅器用電圧供給回路を示している。この電圧供給回路には、電源回路PSから高電圧VHと低電圧VLとが供給される。電圧供給回路からは図示しない増幅器には電源電圧+Bが出力され、増幅器の出力電圧が供給される。
【0007】
電圧供給回路にはFET(電界効果トランジスタ)1と2つのNPN型のパイポーラトランジスタ2,3が設けられている。FET1のドレインDには入力端子4を介して高電圧VHが供給され、FET1のソースSには入力端子5を介して低電圧VLが供給される。この各供給ラインとアースとの間にはコンデンサ6,7が設けられている。また、FET1のソースSは電源電圧+Bの出力端子8に接続されている。この電源電圧+Bの出力端子8への接続ラインはトランジスタ3のコレクタに直接接続されると共に、抵抗9を介してトランジスタ3のベースに接続されている。
【0008】
増幅器の出力電圧を受け入れる入力端子10とトランジスタ3のベースとの間にはツェナーダイオード11が接続されている。すなわち、ツェナーダイオード11のカソードがトランジスタ3のベースに接続され、アノードが入力端子10に接続されている。また、入力端子10とトランジスタ3のエミッタとの間にはコンデンサ12が接続されている。このトランジスタ3、抵抗9、ツェナーダイオード11及びコンデンサ12は定電圧回路を構成し、電源電圧+Bがツェナーダイオード11のツェナー電圧より高ければそのツェナー電圧に増幅器の出力電圧が重畳された電圧がトランジスタ3のエミッタから出力されるようになっている。
【0009】
トランジスタ3のエミッタはダイオード13を順方向に、更に抵抗14を介してFET1のゲートに接続されている。FET1のゲートとトランジスタ2のコレクタとの間にはツェナーダイオード15がそのカソードをFET1のゲート側にして接続されている。低電圧VLの入力端子5に接続されたFET1のソースとアースとの間には抵抗16,17の直列回路が接続されている。抵抗16と抵抗17との接続ラインはトランジスタ2のベースに接続されている。
【0010】
また、FET1のソースとアースとの間にはコンデンサ18が接続されている。コンデンサ18のFET1のソース側は抵抗19を介してトランジスタ2のエミッタに接続されている。トランジスタ2のエミッタとアースとの間にはツェナーダイオード20がそのカソードをトランジスタ2のエミッタ側にして接続されている。コンデンサ18、抵抗19及びツェナーダイオード20はツェナーダイオード20のツェナー電圧をトランジスタ2のエミッタに与える定電圧回路として動作する。
【0011】
かかる構成の電圧供給回路においては、電源回路PSから高電圧VH及び低電圧VLが入力端子6及び7に供給されると、低電圧VLがそのまま電源電圧+Bとして出力端子8から増幅器に出力される。電源電圧+Bが供給された増幅器ではオーディオ信号を増幅する増幅動作が行なわれる。この増幅されたオーディオ信号が増幅器の出力電圧として電圧供給回路の入力端子10に供給される。
【0012】
電源電圧+Bによってトランジスタ3のエミッタには電圧が生じ、そのエミッタ電圧には入力端子10に供給される増幅器の出力電圧e0が重畳されている。電源電圧+Bがツェナーダイオード11のツェナー電圧VD11より高ければ、トランジスタ3のエミッタ電圧はツェナー電圧VD11と増幅器の出力電圧e0との加算電圧となる。このようなトランジスタ3のエミッタ電圧がダイオード13及び抵抗14を介してFET1のゲートに供給される。一方、低電圧VLがFET1のソースには印加される。
【0013】
増幅器の出力電圧e0が高くなったためにFET1のゲート電圧が低電圧VLとFET1のゲート・ソース間電圧とを加えた電圧より高くなると、FET1はオン状態となる。FET1のオンにより、電源回路PSからの高電圧VHがFET1のドレイン・ソース間を介して電源電圧+Bとして出力端子8から増幅器に出力される。
【0014】
このように電源電圧+Bが高電圧VHとなると、抵抗16,17の直列回路に高電圧VHが印加される。トランジスタ2のベースに供給される抵抗16,17による分圧電圧はツェナーダイオード20のツェナー電圧VD20とトランジスタ2のベース・エミッタ間電圧との合計電圧より上昇する。よって、トランジスタ2がオンとなる。トランジスタ2がオンとなったことにより、FET1のゲート電圧は、ツェナーダイオード15のツェナー電圧VD15とツェナーダイオード20のツェナー電圧VD20との合計電圧VD15+VD20以下に制限されることになる。
【0015】
すなわち、電源電圧+Bが高電圧VHであるときに増幅器の出力電圧e0に応じてトランジスタ3のエミッタ電圧が合計電圧VD15+VD20以上に上昇しても、FET1のゲート電圧は合計電圧VD15+VD20に制限されるのである。よって、このときFET1は能動状態となり、FET1のゲートから出力端子8に供給される電圧の上昇は高電圧VHが取り得る最大電圧より低い電圧に抑えられ、その抑えられた電圧が電源電圧+Bとして増幅器に供給される。
【0016】
図2(a)〜(d)は上記の電圧供給回路の動作を示す図である。図2(a)は増幅器の出力電圧e0と電源電圧+Bとの関係を示し、図2(b)はFET1の動作状態を示し、図2(c)は増幅器の負荷であるスピーカの接続状態を示し、図2(d)はトランジスタ2の動作状態を示している。これらの図において時点t1直前までの期間ではFET1がオフであり、低電圧VLが電源電圧+Bとなっている。時点t1で増幅器の出力電圧の増大に応じてFET1がオンとなると、高電圧VHが電源電圧+Bとして増幅器に供給され始める。その後の時点t2で、図2(c)に示すようにスピーカが外されたとすると、トランジスタ2がオンとなる。これによりFET1は図2(b)に示すように能動状態となり、高電圧VHが取り得る最大電圧(図2(a)の破線のレベル)より低い電圧に電源電圧+Bが抑えられる。更にその後の時点t3では増幅器の出力電圧の減少に応じてFET1がオフとなり、またトランジスタ2がオフとなり、低電圧VLが電源電圧+Bとして増幅器に供給される。
【0017】
図3は本発明の他の実施例を示している。この実施例の電圧供給回路にはFET21と3つのパイポーラトランジスタ22〜24が設けられている。FET21のソースSには入力端子25を介して高電圧VHが供給され、FET21のドレインDには入力端子26を介して低電圧VLが供給される。この各供給ラインとアースとの間にはコンデンサ27,28が設けられている。また、FET21のドレインDは電源電圧+Bの出力端子29に接続されている。
【0018】
FET21のソースとゲートとの間には抵抗30、コンデンサ31及びツェナーダイオード32の各々が並列に接続されている。ツェナーダイオード32の接続はそのカソードがFET21のソース側となる向きでされている。また、FET21のソースはPNP型のトランジスタ22のエミッタに接続され、FET21のゲートは抵抗33を介してトランジスタ22のコレクタに接続されている。
【0019】
更に、FET21のゲートは抵抗34を介してNPN型のトランジスタ24のコレクタに接続されている。トランジスタ24のベースは抵抗36を介して増幅器の出力電圧を受け入れる入力端子35に接続されると共に、抵抗37を介してアース接続されている。トランジスタ24のエミッタとアースとの間にはツェナーダイオード38がそのカソードをトランジスタ24のエミッタ側にして接続されている。
【0020】
入力端子26から出力端子29に至る接続ラインはコンデンサ39を介してアース接続されている。また、その接続ラインはツェナーダイオード40及び抵抗41を介してアース接続されている。ツェナーダイオード40のアノードと抵抗41との接続点は抵抗42を介してNPN型のトランジスタ23のベースに接続されている。トランジスタ23のコレクタは抵抗43を介してトランジスタ22のベースに接続され、トランジスタ23のエミッタはアース接続されている。
【0021】
図3に示した電圧供給回路においては、図示しない電源回路から高電圧VH及び低電圧VLが入力端25及び26に供給されると、低電圧VLがそのまま電源電圧+Bとして出力端子29から増幅器に出力される。電源電圧+Bが供給された増幅器ではオーディオ信号を増幅する増幅動作が行なわれる。この増幅されたオーディオ信号が増幅器の出力電圧e0として電圧供給回路の入力端子35に供給される。
【0022】
入力端子35に供給された増幅器の出力電圧e0は抵抗36,37によって分圧され、その分圧電圧がツェナーダイオード38のツェナー電圧VD38とトランジスタ24のベース・エミッタ間電圧VBE24との合計電圧VD38+VBE24より高くなると、トランジスタ24がオンとなる。トランジスタ24のオンにより抵抗30,34、トランジスタ24のコレクタ・エミッタ間及びツェナーダイオード38に高電圧VHによる電流が流れる。これにより、抵抗30,34の接続点の電圧はFET21をオンさせる電圧まで低下する。FET21がオン状態になると、電源回路からの高電圧VHがFET21のソース・ドレイン間を介して電源電圧+Bとして出力端子29から増幅器に出力される。
【0023】
トランジスタ24は増幅器の出力電圧e0が増大したとき、すなわち抵抗36,37による分圧電圧が合計電圧VD38+VBE24より高いときだけオンとなり、その分圧電圧が合計電圧VD38+VBE24より低くなると直ちにオフとなるが、トランジスタ24がオンからオフになってもその直後においてはコンデンサ31に蓄積された電荷によりFET21はオンを続け、そのオン時には高電圧VHに等しい電源電圧+Bの増幅器への供給が続けられる。
【0024】
電源電圧+Bが高電圧VHであるときには、高電圧VHがツェナーダイオード40及び抵抗41の直列回路に印加される。電源電圧+Bのレベルがツェナーダイオード40のツェナー電圧を越えると、ツェナーダイオード40の両端間はそのツェナー電圧になるので、抵抗41の両端電圧は高電圧VHのレベルに応じて変化する。増幅器へ供給される電源電圧+Bとしての高電圧VHのレベルがスピーカが取り外された等の増幅器の動作状態によって上昇すると、抵抗41の両端電圧の上昇によりトランジスタ23がオンとなる。トランジスタ23のオンにより、トランジスタ22のベースに電流が流れてトランジスタ22をオンさせることになる。
【0025】
トランジスタ22がオンすると、高電圧VHによる電流がトランジスタ22のエミッタ・コレクタ間、抵抗33、抵抗34、トランジスタ24のコレクタ・エミッタ間及びツェナーダイオード38に流れる。このとき抵抗33と抵抗34との接続点の電圧はFET21を能動状態にしてしまう程度に低下する。よって、FET21のゲートから出力端子29に供給される電圧の上昇は高電圧VHが取り得る最大電圧より低い電圧に抑えられ、その抑えられた電圧が電源電圧+Bとして増幅器に供給される。
【0026】
FET21が能動状態にあるとき電源電圧+Bのレベルが抑制されることにより、抵抗41の両端電圧が低下するので、トランジスタ23,22は共にオフとなる。トランジスタ22のオフによりFET21のゲート電圧が若干上昇するので、FET21のソース・ドレイン間の抵抗が小さくなり、電源電圧+Bのレベルは上昇し、抵抗41の両端電圧も上昇することになる。これによりトランジスタ23,22は共にオンとなる。よって、FET21が能動状態にあるときトランジスタ23,22はオンオフを繰り返す。
【0027】
図4(a)〜(e)は上記の図3の電圧供給回路の動作を示す図である。図4(a)は増幅器の出力電圧e0と電源電圧+Bとの関係を示し、図4(b)はFET21の動作状態を示し、図4(c)は増幅器の負荷であるスピーカの接続状態を示し、図4(d)はトランジスタ22,23の動作状態を示している。図4(e)はトランジスタ24のオンオフを示している。これらの図において時点t1直前までの期間ではFET21がオフであり、低電圧VLが電源電圧+Bとなっている。時点t1で増幅器の出力電圧の増大に応じてトランジスタ24がオンとなり、更にFET21がオンとなると、高電圧VHが電源電圧+Bとして増幅器に供給され始める。その後の時点t2では、増幅器の出力電圧の正レベル側の低下によりトランジスタ24がオフになっている。このときコンデンサ31に蓄積された電荷によりFET21はオンを続ける。時点t3で図4(c)に示すようにスピーカが外されたとすると、トランジスタ22,23がオンオフを繰り返すスイッチング状態となる。これによりFET21は図4(b)に示すように能動状態となり、高電圧VHが取り得る最大電圧(図4(a)の破線のレベル)より低い電圧に電源電圧+Bが抑えられる。更にその後の時点t4では増幅器の出力電圧の減少に応じてトランジスタ24がオフとなり、FET21がオフとなり、低電圧VLが電源電圧+Bとして増幅器に供給される。
【0028】
図3の電圧供給回路において、コンデンサ31は十分に小さい容量のものであっても良い。この場合には、図5(a)〜(e)の各波形に示すように電圧供給回路は動作する。すなわち、図4(a)〜(e)と同様に、図5(a)は増幅器の出力電圧e0と電源電圧+Bとの関係を示し、図5(b)はFET21の動作状態を示し、図5(c)は増幅器の負荷であるスピーカの接続状態を示し、図5(d)はトランジスタ22,23の動作状態を示し、図5(e)はトランジスタ24のオンオフの繰り返し期間を示している。これらの図において時点t1直前までの期間ではFET21がオフであり、低電圧VLが電源電圧+Bとなっている。時点t1で増幅器の出力電圧の増大に応じてトランジスタ24が先ずオンとなり、そしてFET21がオンとなる。FET21のオンにより、高電圧VHが電源電圧+Bとして増幅器に供給され始める。その後の時点t2では、増幅器の出力電圧の正レベル側の低下によりトランジスタ24がオフになるので、コンデンサ31の容量が小さい故にFET21のゲート電圧が上昇してFET21もオフとなる。よって、低電圧VLが電源電圧+Bとして出力端子29から出力される。時点t3で増幅器の出力電圧の増大に応じてトランジスタ24が再びオンとなり、そしてFET21がオンとなるので、高電圧VHが電源電圧+Bとして増幅器に供給される。時点t4で図5(c)に示すようにスピーカが外されたとすると、トランジスタ22,23がオンオフを繰り返すスイッチング状態となる。このようなトランジスタ22,23のスイッチング状態において増幅器の出力電圧の増大に応じてトランジスタ24がオンとなり、更にFET21がオンとなるので、FET21も図5(b)に示すようにオンオフを繰り返すスイッチング状態となる。FET21がオンのときには高電圧VHが取り得る最大電圧(図5(a)の破線のレベル)より低い電圧に電源電圧+Bが抑えられる。
【0029】
図5(a)〜(e)に示した動作状態は図3の電圧供給回路においてコンデンサ31を設けない場合も同様である。この場合に図3の電圧供給回路のコンデンサ28の位置とFET21のドレインの接続ラインとの間にはダイオードが挿入される。
なお、増幅器から出力される信号としては増幅器のスピーカ端子の信号に限らない。増幅器の入力段のオーディオ信号を増幅器から出力される信号として入力端子10又は35に入力しても良い。
【0030】
また、上記した各実施例においては、増幅器の正側の電源電圧+Bについて説明したが、増幅器の負側の電源電圧−Bについても高電圧−VH及び低電圧−VLを入力する上記の実施例同様の電圧供給回路によって供給することができる。
【0031】
【発明の効果】
以上説明したように、本発明によれば、増幅器への供給電流が変動しても供給電圧の上昇を制限することができ、増幅器内のコンデンサ等の各部品に高耐電圧のものを用いる必要がないので、コスト低減を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施例を示す回路図である。
【図2】図1の電圧供給回路の動作を示す図である。
【図3】本発明の他の実施例を示す回路図である。
【図4】図3の電圧供給回路の動作を示す図である。
【図5】図3の電圧供給回路の別の動作を示す図である。
【主要部分の符号の説明】
PS 電源回路
1,21 FET
2,3,22,23,24 トランジスタ
11,15,20,32,38,40 ツェナーダイオード
13 ダイオード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a voltage supply circuit that efficiently supplies a power supply voltage to an amplifier.
[0002]
[Prior art]
Voltage supply circuit of a high efficiency system is known to switch in accordance with the power supply voltage supplied to the amplifier to the level of the output signal of the amplifier to a low voltage V L and the high voltage V H. In other words, the high-efficiency voltage supply circuit reduces the power supply voltage supplied to the amplifier when the level of the output signal of the amplifier rises and exceeds a predetermined threshold when the low voltage VL is supplied as the power supply voltage. When the voltage V L is switched to the high voltage V H and, conversely, when the level of the output signal of the amplifier falls below a predetermined threshold when the high voltage V H is supplied, the power supply voltage is changed to the high voltage V H. To low voltage V L.
[0003]
[Problems to be solved by the invention]
A power supply circuit that outputs a low voltage V L and a high voltage V H for an amplifier usually does not output a strictly stable voltage, and the internal resistance of the power supply circuit depends on the magnitude of the current supplied to the amplifier. As a result, the power supply voltage level fluctuates at each of the low voltage V L and the high voltage V H. Therefore, when the supply of the high voltage V H, as an extreme example, the speaker will be the maximum voltage which can be taken by a decrease in the supply current as a high voltage V H is applied as the power supply voltage when removed from the amplifier Therefore, it is necessary to use a relatively high voltage as a withstand voltage of each component such as an amplifier capacitor.
[0004]
Accordingly, an object of the present invention is to provide an amplifier voltage supply circuit capable of limiting an increase in supply voltage even if a supply current to the amplifier fluctuates.
[0005]
[Means for Solving the Problems]
A voltage supply circuit for an amplifier according to the present invention is a voltage supply circuit for supplying a power supply voltage to an amplifier, and means for receiving two high voltages and a low voltage which are output from the power supply circuit and are in a level relationship, and an amplifier Switching means for selectively supplying one of a high voltage and a low voltage as a power supply voltage to the amplifier according to the level of the signal output from the high voltage, and the high voltage when the high voltage is selectively supplied to the amplifier. And a limiting means for limiting the level to a predetermined level or less.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 shows a voltage supply circuit for an amplifier according to the present invention. The voltage supply circuit is supplied with a high voltage VH and a low voltage VL from the power supply circuit PS. The power supply voltage + B is output from the voltage supply circuit to the amplifier (not shown), and the output voltage of the amplifier is supplied.
[0007]
The voltage supply circuit is provided with an FET (field effect transistor) 1 and two NPN-type
[0008]
A Zener
[0009]
The emitter of the
[0010]
A
[0011]
In the voltage supply circuit having such a configuration, when the high voltage V H and the low voltage V L are supplied from the power supply circuit PS to the
[0012]
A voltage is generated at the emitter of the
[0013]
When the output voltage e 0 of the amplifier is increased, the
[0014]
Thus, when the power supply voltage + B becomes the high voltage V H , the high voltage V H is applied to the series circuit of the
[0015]
That is, even if the emitter voltage of the
[0016]
2A to 2D are diagrams showing the operation of the voltage supply circuit. 2A shows the relationship between the output voltage e 0 of the amplifier and the power supply voltage + B, FIG. 2B shows the operating state of the
[0017]
FIG. 3 shows another embodiment of the present invention. The voltage supply circuit of this embodiment is provided with an
[0018]
A
[0019]
Further, the gate of the
[0020]
A connection line from the
[0021]
In the voltage supply circuit shown in FIG. 3, when the high voltage V H and the low voltage V L are supplied from the power supply circuit (not shown) to the
[0022]
The amplifier output voltage e 0 supplied to the
[0023]
Transistor 24 when the output voltage e 0 of the amplifier increases, i.e. only turned on when the divided voltage by the
[0024]
When the power supply voltage + B is the high voltage V H , the high voltage V H is applied to the series circuit of the Zener diode 40 and the
[0025]
When the
[0026]
When the
[0027]
4A to 4E are diagrams showing the operation of the voltage supply circuit shown in FIG. 4 (a) shows the relationship between the output voltage e 0 and the power supply voltage + B of the amplifier, FIG. 4 (b) shows the operation state of the
[0028]
In the voltage supply circuit of FIG. 3, the
[0029]
The operation states shown in FIGS. 5A to 5E are the same when the
The signal output from the amplifier is not limited to the signal at the speaker terminal of the amplifier. The audio signal at the input stage of the amplifier may be input to the
[0030]
In each of the above embodiments, the power supply voltage + B on the positive side of the amplifier has been described. However, the high voltage −V H and the low voltage −V L are also input to the power supply voltage −B on the negative side of the amplifier. It can be supplied by a voltage supply circuit similar to the embodiment.
[0031]
【The invention's effect】
As described above, according to the present invention, it is possible to limit an increase in supply voltage even if the supply current to the amplifier fluctuates, and it is necessary to use a high withstand voltage for each component such as a capacitor in the amplifier. Therefore, the cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of the present invention.
FIG. 2 is a diagram illustrating an operation of the voltage supply circuit of FIG. 1;
FIG. 3 is a circuit diagram showing another embodiment of the present invention.
4 is a diagram showing an operation of the voltage supply circuit of FIG. 3;
FIG. 5 is a diagram showing another operation of the voltage supply circuit of FIG. 3;
[Explanation of main part codes]
PS
2, 3, 22, 23, 24
Claims (4)
電源回路から出力されるレベル的に高低関係にある2つの高電圧及び低電圧を受け入れる手段と、
前記増幅器から出力される信号のレベルに応じて前記高電圧及び前記低電圧のうちのいずれか一方の電圧を選択的に前記電源電圧として前記増幅器に供給する切換手段と、
前記増幅器への前記高電圧の選択供給時に前記高電圧のレベルを所定の大きさ以下に制限する制限手段と、を備えたことを特徴とする電圧供給回路。A voltage supply circuit for supplying a power supply voltage to the amplifier,
Means for accepting two high and low voltages in a level relationship outputted from the power supply circuit;
Switching means for selectively supplying one of the high voltage and the low voltage as the power supply voltage to the amplifier according to the level of the signal output from the amplifier;
Limiting means for limiting the level of the high voltage to a predetermined level or less when the high voltage is selectively supplied to the amplifier.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13551297A JP3620766B2 (en) | 1997-05-26 | 1997-05-26 | Voltage supply circuit for amplifier |
US09/083,443 US6014060A (en) | 1997-05-26 | 1998-05-22 | Voltage supply circuit for amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13551297A JP3620766B2 (en) | 1997-05-26 | 1997-05-26 | Voltage supply circuit for amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10327021A JPH10327021A (en) | 1998-12-08 |
JP3620766B2 true JP3620766B2 (en) | 2005-02-16 |
Family
ID=15153504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13551297A Expired - Fee Related JP3620766B2 (en) | 1997-05-26 | 1997-05-26 | Voltage supply circuit for amplifier |
Country Status (2)
Country | Link |
---|---|
US (1) | US6014060A (en) |
JP (1) | JP3620766B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6529728B1 (en) * | 2000-02-10 | 2003-03-04 | Motorola, Inc. | Method and apparatus in a wireless communication system for selectively providing information specific to a location |
KR101451572B1 (en) * | 2007-06-11 | 2014-10-24 | 엘지디스플레이 주식회사 | Liquid crystal display device and method for driving the same |
DE102010038152B4 (en) * | 2010-10-13 | 2015-09-03 | Phoenix Contact Gmbh & Co. Kg | Current output stage with automatic active-passive switching |
TWI508436B (en) * | 2012-09-13 | 2015-11-11 | Wistron Corp | Voltage supply circuit, audio output apparatus and voltage supplying method |
JP7003227B2 (en) * | 2018-03-30 | 2022-01-20 | 株式会社日立ハイテク | High voltage amplifier, high voltage power supply and mass spectrometer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56164607A (en) * | 1980-05-21 | 1981-12-17 | Nippon Gakki Seizo Kk | Power amplifier |
JPS5792904A (en) * | 1980-11-28 | 1982-06-09 | Nippon Gakki Seizo Kk | Power amplifier |
US4520322A (en) * | 1982-01-20 | 1985-05-28 | Pioneer Electronic Corporation | Power amplifier having improved power supply circuit |
US4472688A (en) * | 1982-06-09 | 1984-09-18 | Trio Kabushiki Kaisha | Amplifier circuit |
US5818301A (en) * | 1995-05-18 | 1998-10-06 | Matsushita Electric Industrial Co., Ltd. | Power amplifier arrangenment of a plural power supply switching type |
-
1997
- 1997-05-26 JP JP13551297A patent/JP3620766B2/en not_active Expired - Fee Related
-
1998
- 1998-05-22 US US09/083,443 patent/US6014060A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6014060A (en) | 2000-01-11 |
JPH10327021A (en) | 1998-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004520754A (en) | Amplifier system with on-demand power boost | |
US5546043A (en) | Circuit arrangement for driving an MOS field-effect transistor | |
JPH03185916A (en) | Adaptive gate charging circuit for power fet | |
JP2004215002A (en) | Load driving circuit | |
JP3620766B2 (en) | Voltage supply circuit for amplifier | |
US6515462B2 (en) | Power supply device | |
US8829842B2 (en) | Control circuit for an electric fan for motor vehicles | |
JPH05252006A (en) | Bootstrap circuit for driving power mos transistor with high-potential side driving constitution | |
US6717784B2 (en) | Rush current suppression circuit | |
JP3621398B2 (en) | Charge pump circuit | |
JPH05176255A (en) | Power supply | |
JP4627894B2 (en) | Power supply | |
JPH06291559A (en) | Power amplifier | |
JP3172261B2 (en) | Switching circuit using power MOSFET | |
US5616971A (en) | Power switching circuit | |
JP4622085B2 (en) | Trapezoidal wave output circuit | |
US5789965A (en) | Driver circuit | |
JPH1014236A (en) | Self excitation-type of switching power unit | |
JP2723703B2 (en) | Arithmetic circuit | |
JP2001061273A (en) | Driver circuit | |
JP2576460Y2 (en) | Voltage control circuit | |
JP2545730Y2 (en) | IC interface circuit | |
JPS58133006A (en) | Power supply circuit of amplifier | |
JPH0580134U (en) | Sequence circuit of DC power supply | |
JPH05268024A (en) | Switching circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041112 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |