JP4622085B2

JP4622085B2 - Trapezoidal wave output circuit

Info

Publication number: JP4622085B2
Application number: JP2000335598A
Authority: JP
Inventors: 淳一永田; 章夫小島
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2000-11-02
Filing date: 2000-11-02
Publication date: 2011-02-02
Anticipated expiration: 2020-11-02
Also published as: JP2002141782A

Description

【０００１】
【発明の属する技術分野】
本発明は、負荷に対しコンデンサの充電電圧に応じた台形波状の電圧を出力する台形波出力回路に関する。
【０００２】
【従来の技術】
例えば車載用の通信信号出力回路は、車両内に配設された通信線からの誘導放射を抑えてラジオノイズを低減するために、立ち上がりおよび立ち下がりのスルーレートが小さい台形波状の信号を出力するようになっている。こうした台形波出力回路としては、例えば特開平６−２１４６６５号公報や特開平９−２６１０１６号公報に開示された回路がある。これらの回路は、コンデンサに対して定電流で充電および放電を行うことにより台形波信号を生成するように構成されている。
【０００３】
【発明が解決しようとする課題】
図９には、この種の一般的な台形波出力回路の電気的構成が示されている。この図９において、ＩＣ化された台形波出力回路１は、電源端子２、３間に印加される比較的高い電源電圧ＶＢ（例えばバッテリから出力される１２Ｖ〜１６Ｖの電圧）により動作するため、ＭＯＳＩＣに比べ高耐圧化が容易なバイポーラＩＣとして構成されている。
【０００４】
この台形波出力回路１は、充放電回路４、駆動回路５および出力トランジスタ６を備えており、出力端子７と電源端子３との間には負荷８が接続されている。このうち充放電回路４は、コンデンサ９、このコンデンサ９を充放電する定電流回路１０、１１、制御端子１２を介して与えられる切替信号Ｓａにより充放電動作を切り替えるスイッチ回路１３から構成されている。また、駆動回路５は、トランジスタ１４、１５、１６および抵抗１７、１８、１９から構成される３段のエミッタフォロア回路から構成され、抵抗１９を介して出力トランジスタ６に対しベース電流を供給するようになっている。なお、ダイオード２０、２１は、電源逆接続時にトランジスタ１５、６を保護するためのものである。
【０００５】
この構成において、コンデンサ９の両端子間には切替信号Ｓａに基づいて台形波状の電圧が生成され、この電圧はトランジスタ１４、１５、１６によって順次レベルシフトされながら出力トランジスタ６のベース電圧となる。そして、出力トランジスタ６も負荷８とともにエミッタフォロア回路を構成しており、結局、出力回路１は負荷８に対しコンデンサ９の端子電圧をそのままの電圧レベルで出力する。
【０００６】
さて、スイッチ回路１３がオフの状態では、コンデンサ９は定電流回路１０によって充電され、やがてその端子電圧Ｖｃは電源電圧ＶＢに等しくなる。この時、トランジスタ１５および出力トランジスタ６のベース電圧も電源電圧ＶＢに等しくなり、出力トランジスタ６のベース・エミッタ間電圧をＶBEとすれば、出力端子７の電圧Ｖｏすなわち出力トランジスタ６のエミッタ電圧は（ＶＢ−ＶBE）となる。一方、ダイオード２１の順方向電圧ＶＦとすれば、出力トランジスタ６のコレクタ電圧は（ＶＢ−ＶＦ）となる。ここで、ベース・エミッタ間電圧ＶBEと順方向電圧ＶＦとはほぼ等しいため、出力トランジスタ６のコレクタ・エミッタ間電圧はほぼ０Ｖ（実際には数十ｍＶ）となり、出力トランジスタ６は飽和領域で動作する。
【０００７】
その後、スイッチ１３がオンとなりコンデンサ９の放電が開始されると、その端子電圧Ｖｃが低下し始め、それに伴って出力トランジスタ６のベース電圧も電源電圧ＶＢから低下し始める。しかしながら、それまで出力トランジスタ６は飽和領域で動作していたために少数キャリア蓄積効果が生じ、その飽和回復時間の間はベース電圧が低下してもエミッタ電圧が低下しないという現象が現れる。その結果、台形波状の出力電圧Ｖｏに、その立ち下がり開始点において波形歪みが発生し、その歪みによる高調波成分の増加によってラジオノイズが増大するという問題があった。
【０００８】
本発明は上記事情に鑑みてなされたもので、その目的は、出力電圧の歪みを低減した台形波出力回路を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１に記載した手段によれば、充放電回路は、コンデンサに対する充放電動作により台形波状の充電電圧を生成し、駆動回路は、この充電電圧に基づいて出力トランジスタを駆動する。これにより、出力トランジスタは、負荷に対してコンデンサの充電電圧に応じた台形波状の電圧を出力する。この場合、駆動回路に設けられた電圧制限回路は、駆動回路内において上記充電電圧が伝送される何れかのノードの電圧を制限することにより、出力トランジスタが能動領域で動作するようにその駆動電圧（ベース端子の電圧）を制限する。
【００１０】
その結果、出力トランジスタにおける少数キャリア蓄積効果の発生が防止され、出力トランジスタは、コンデンサの充電電圧に応じた台形波電圧を歪みなく出力することが可能となる。例えば自動車の車室内に設置されたスイッチの状態を検出するバイアス回路や車内ＬＡＮを構築する場合の通信信号出力回路にこの台形波電圧を用いれば、誘導放射が抑えられてラジオノイズが低減する。
【００１１】
請求項２に記載した手段によれば、電圧制限回路は、駆動回路の入力ノードにおいてコンデンサの端子電圧を直接制限することにより、出力トランジスタの駆動電圧を制限する。これにより、出力トランジスタに加え、駆動回路を構成する各トランジスタについても飽和を防止することができ、出力電圧の歪みをより低減することができる。
【００１２】
請求項３に記載した手段によれば、駆動回路はエミッタフォロア回路から構成されているので、各トランジスタのベース端子およびエミッタ端子（多段構成の場合には次段のトランジスタのベース端子でもある）の電圧は、コンデンサの端子電圧に等しい電圧または一定電圧だけレベルシフトされた電圧となる。この場合、各トランジスタのベース端子とエミッタ端子の何れの電圧を制限しても出力トランジスタのベース端子の電圧を制限することは可能であるが、本手段では、特にベース端子の電圧を制限するように構成したので、電圧制限回路の電流吸い込み（または吐き出し）能力を比較的小さく設定することができる。また、エミッタフォロア回路は入力インピーダンスが高いので、駆動回路によるコンデンサの充電電荷への影響が小さくなり、コンデンサの充電電圧ひいては出力電圧の歪みが一層低減する。
【００１３】
請求項４に記載した手段によれば、出力トランジスタの動作状態（飽和動作または能動動作）は、駆動回路から与えられるベース端子の電圧から一定電圧（ベース・エミッタ間電圧ＶBE）だけレベルシフトされたエミッタ端子の電圧と、一電源線に（直接またはダイオードなどの素子を介して）接続されるコレクタ端子の電圧とに基づいて定まる。一方、電圧制限回路は、上記一電源線を基準電位として電圧を制限するように構成されている。その結果、出力トランジスタのエミッタ端子とコレクタ端子の電圧は同じ基準電位の下で定まることになり、電圧制限回路による電圧制限動作中に電源電圧が変動しても、出力トランジスタのコレクタ・エミッタ間電圧が変動することがなくなる。従って、電源電圧変動にかかわらず、出力トランジスタを確実に能動領域で動作させることができる。
【００１４】
請求項５に記載した手段によれば、出力トランジスタは、請求項１に記載した手段と同様に、負荷に対してコンデンサの充電電圧に応じた台形波状の電圧を出力する。この場合、電圧制限回路は、出力トランジスタが能動領域で動作するようにその出力電圧（負荷の両端電圧）を制限するので、出力トランジスタにおける少数キャリア蓄積効果の発生が防止され、出力トランジスタは、コンデンサの充電電圧に応じた台形波電圧を歪みなく出力することが可能となる。これにより、請求項１に記載した手段と同様にしてラジオノイズの低減を図れる。
【００１５】
請求項６に記載した手段によれば、電圧を制限するノードの電圧が制限電圧に対応した基準電圧を超える場合に、当該ノードからインピーダンス回路（またはその逆）に電流が流れ、この電流による電圧降下によって当該ノードの電圧が制限電圧に保持される。
【００１６】
請求項７に記載した手段によれば、充放電回路は、コンデンサを充放電するための第１および第２の定電流回路を備えているので、一定電流での充放電が可能となって、一定のスルーレートで上昇し下降する高調波成分の小さい台形波電圧を生成することが可能となる。
請求項８に記載した手段によれば、出力トランジスタは、一対の電源線間において一電源線と負荷との間に接続されており、そのコレクタは、逆電流遮断用のダイオードを介して一電源線に接続されている。
請求項９に記載した手段によれば、充放電回路および駆動回路は、一対の電源線間に接続されており、駆動回路は、コンデンサの端子電圧を入力としエミッタフォロアの形態で１段または多段に接続された１または複数のトランジスタから構成され、上記トランジスタのコレクタは、直接または逆電流遮断用のダイオードを介して一対の電源線のうち何れか一方に接続されている。
【００１７】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について、図１ないし図３を参照しながら説明する。
図１は、台形波出力回路の電気的構成図である。この図１に示す台形波出力回路３１は、車載用のＩＣとして構成されている。ＩＣの高電位側の電源端子３２と低電位側の電源端子３３との間に電源電圧ＶＢとしてバッテリ電圧（１２Ｖ〜１６Ｖ）を直接印加できるようにするため、本ＩＣはＭＯＳＩＣに対し比較的高耐圧化が容易なバイポーラＩＣとして構成されている。
【００１８】
台形波出力回路３１は、充放電回路３４、駆動回路３５およびＮＰＮ型の出力トランジスタ３６などから構成されている。電源端子３２、３３にはそれぞれ電源線３７、３８が接続されている。出力トランジスタ３６のコレクタは図示極性の逆電流遮断用のダイオード３９を介して電源線３７に接続され、エミッタは出力端子４０に接続されている。出力端子４０と電源端子３３との間には負荷４１が接続されており、負荷４１に対しハイサイド側に位置する出力トランジスタ３６は、負荷４１に対して電流を流し出すように動作（ソース動作）する。
【００１９】
上記充放電回路３４において、電源線３７と３８との間には定電流回路４２（第１の定電流回路に相当）、スイッチ回路４３および定電流回路４４（第２の定電流回路に相当）が直列に接続されている。定電流回路４２とスイッチ回路４３との共通接続点は充放電回路３４の出力端子であって、当該出力端子と電源線３８との間にコンデンサ４５が接続されている。スイッチ回路４３は、例えばアナログスイッチにより構成され、端子４６を介して外部から与えられる切替信号Ｓａに従ってオンオフ動作を行うようになっている。
【００２０】
駆動回路３５は、ＰＮＰ型のトランジスタ４７、ＮＰＮ型のトランジスタ４８およびＰＮＰ型トランジスタ４９からなる３段構成の増幅回路である。各トランジスタ４７〜４９のコレクタは、直接または逆電流遮断用のダイオード５０を介して電源線３７または３８に接続されており、全てエミッタフォロアの接続形態となっている。１段目のトランジスタ４７のベースは、駆動回路３５の入力端子であって、上記充放電回路３４の出力端子に接続されている。また、そのエミッタは、抵抗５１を介して電源線３７に接続されるとともに２段目のトランジスタ４８のベースに接続されている。さらに、トランジスタ４８のエミッタは、抵抗５２を介して電源線３８に接続されるとともに３段目のトランジスタ４９のベースに接続されている。トランジスタ４９のエミッタは、駆動回路３５の出力端子であって、抵抗５３を介して電源線３７に接続されるとともに上記出力トランジスタ３６のベースに接続されている。
【００２１】
トランジスタ４８のベースと電源線３８との間には、オペアンプ５５を主体に構成されるクランプ回路５４（電圧制限回路に相当）が接続されている。このオペアンプ５５は電源線３７、３８から電源電圧ＶＢを得て動作するようになっている。オペアンプ５５の反転入力端子は、トランジスタ４８のベースに接続されるとともに図示極性のダイオード５６を介して自らの出力端子に接続され、非反転入力端子と電源線３８との間には、制限電圧Ｖａに対応した基準電圧を生成する基準電圧発生回路５７が接続されている。なお、オペアンプ５５とダイオード５６とからなる回路がインピーダンス回路および制御回路に相当する。
【００２２】
次に、本実施形態の動作について図２および図３も参照しながら説明する。
上記構成を持つ台形波出力回路３１から出力される台形波電圧は、車室内に設置されたスイッチの状態を検出するためのバイアス回路、あるいは車内ＬＡＮを構築する場合の通信信号出力回路などで用いられる。
【００２３】
図２は、上記バイアス回路の電気的構成を示している。スイッチ５８ａ〜５８ｄの各一端子は、それぞれ抵抗５９ａ〜５９ｄにより台形波出力回路３１の出力端子４０にプルアップされており、電子制御装置（ＥＣＵ）内に具備されたＣＰＵ６０の入力ポート６０ａ〜６０ｄは、それぞれ上記各一端子に接続されている。図１に示す負荷４１は、これらスイッチ５８ａ〜５８ｄおよび抵抗５９ａ〜５９ｄから構成される回路を代表したものである。
【００２４】
この場合、消費電流を低減するため、台形波出力回路３１は、ＣＰＵ６０がスイッチ５８ａ〜５８ｄの状態を読み込む時だけ、切替信号Ｓａに従って台形波電圧を出力するようになっている。台形波電圧は、立ち上がりおよび立ち下がりのスルーレートが小さいので誘導放射が抑えられ、矩形波電圧を用いた場合に比べラジオノイズを低減することができるためである。
【００２５】
図３は、スイッチ回路４３のオンオフ状態、コンデンサ４５の端子電圧Ｖｃ（すなわち充放電回路３４の出力電圧）の波形、出力端子４０における出力電圧Ｖｏの波形および図９に示す従来構成における出力電圧Ｖｏの波形を示している。この図３において、時刻ｔ１に切替信号ＳａがＬレベルになると、スイッチ回路４３がオフとなり、コンデンサ４５の端子電圧Ｖｃは、定電流回路４２から出力される一定の電流Ｉａにより一定のスルーレートで上昇する。図示しないが、定電流回路４２の出力部はカレントミラー回路から構成されており、端子電圧Ｖｃは，ほぼ電源電圧ＶＢに到達するまで上昇し、到達した時刻ｔ３以降はその電圧ＶＢを維持する。
【００２６】
一方、時刻ｔ４において切替信号ＳａがＨレベルになると、スイッチ回路４３がオンとなり、コンデンサ４５の端子電圧Ｖｃは、定電流回路４４の電流Ｉｂと定電流回路４２の電流Ｉａとの差の電流（Ｉｂ−Ｉａ）により一定のスルーレートで下降する。定電流回路４４の出力部もカレントミラー回路から構成されており、端子電圧Ｖｃはほぼ０Ｖに到達するまで下降し、到達した時刻ｔ６以降はその電圧０Ｖを維持する。
【００２７】
このコンデンサ４５の端子電圧Ｖｃは、１段目のトランジスタ４７のベースに与えられ、ベース・エミッタ間電圧ＶBE（ダイオードの順方向電圧に等しいので以下電圧ＶＦとして記載する）だけ高電位側にレベルシフトされて２段目のトランジスタ４８のベース電圧となる。このトランジスタ４８のベース電圧は、クランプ回路５４によって制限電圧Ｖａ以下に制限される。本実施形態では、この制限電圧Ｖａ（基準電圧発生回路５７の基準電圧）を（ＶＢ−ＶＦ）に設定している。
【００２８】
ここで、コンデンサ４５の端子電圧Ｖｃが（Ｖａ−ＶＦ）よりも低い場合、トランジスタ４８のベース電圧が制限電圧Ｖａよりも低くなる。この場合には、オペアンプ５５の出力電圧がほぼ電源電圧ＶＢとなり、ダイオード５６が逆バイアスされる。この時、トランジスタ４８のベースと、低インピーダンスで電流を吸い込むオペアンプ５５の出力端子とは電気的に切り離された状態（遮断状態）となる。図３においては、時刻ｔ２以前および時刻ｔ５以降の各期間が上記遮断状態となる。
【００２９】
これに対し、コンデンサ４５の端子電圧Ｖｃが（Ｖａ−ＶＦ）よりも高い場合には、トランジスタ４８のベース電圧が制限電圧Ｖａを超えようとするため、オペアンプ５５の出力電圧が低下してダイオード５６が順バイアス（通電状態）となる。この時、オペアンプ５５は、電源線３７から抵抗５１およびダイオード５６を介して電流を吸い込み、この電流によってトランジスタ４８のベース電圧は制限電圧Ｖａ一定に制限される。図３においては、時刻ｔ２から時刻ｔ５までの期間が上記通電状態となる。
【００３０】
このトランジスタ４８のベース電圧は、トランジスタ４８および４９によってそれぞれ低電位側および高電位側にＶＦずつレベルシフトされ、出力トランジスタ３６のベース電圧となる。その結果、出力トランジスタ３６のベース電圧とトランジスタ４８のベース電圧とは等しくなり、出力トランジスタ３６のベース電圧は、コンデンサ４５の端子電圧Ｖｃにかかわらず、制限電圧Ｖａ（＝ＶＢ−ＶＦ）以下に制限される。これに伴って、そのエミッタ電圧も（Ｖａ−ＶＦ）つまり（ＶＢ−２・ＶＦ）以下に制限される。
【００３１】
一方、出力トランジスタ３６のコレクタ電圧は、電源電圧ＶＢからダイオード３９の順方向電圧ＶＦだけ低下した電圧（ＶＢ−ＶＦ）となる。従って、出力トランジスタ３６のコレクタ・エミッタ間電圧ＶCEは、以下の（１）式に示すように、コンデンサ４５の端子電圧Ｖｃにかかわらず常にＶＦ以上となり、出力トランジスタ３６は能動領域で動作するようになる。
ＶCE＞（ＶＢ−ＶＦ）−（ＶＢ−２・ＶＦ）＝ＶＦ …（１）
【００３２】
その結果、出力トランジスタ３６には飽和動作による少数キャリア蓄積効果が発生せず、出力トランジスタ３６のエミッタ電圧つまり台形波出力回路３１の出力電圧Ｖｏは、コンデンサ４５の端子電圧Ｖｃに従った歪みのない良好な台形波電圧となる。これに対し、図９に示した従来構成の台形波出力回路１の場合には、端子電圧Ｖｃがほぼ（ＶＢ−ＶＦ）以上になると出力トランジスタ６が飽和動作となり、図３の最下段に示すように出力電圧Ｖｏの低下開始時において波形歪み（Ａ部）が発生していた。
【００３３】
以上説明したように、本実施形態によれば、駆動回路３５にクランプ回路５４を設けたので、出力トランジスタ３６が常に能動領域で動作するようになり、台形波出力回路３１は、負荷４１に対して、充放電回路３４において生成された台形波電圧に従った歪みの小さい電圧Ｖｏを出力することができる。これにより、従来構成の台形波出力回路１を使用した場合に比べ、図２に示すバイアス回路あるいはＬＡＮを構成する通信線（図示せず）からの誘導放射を抑制することができ、ラジオノイズをより低減することができる。
【００３４】
特に、バイアス回路を備えたＥＣＵ、通信線、通信信号出力回路などをラジオに接近して配置せざるを得ない車両（自動車）においては、わずかな歪みが存在しても高調波成分が増加してラジオノイズが増大するという事情がある。このため、上述した台形波出力回路３１を用いることにより、ラジオノイズについて大きな低減効果が得られる。
【００３５】
クランプ回路５４は、駆動回路３５を構成する２段目のトランジスタ４８のベース電圧を制限するので、例えば出力電圧Ｖｏを直接制限する回路構成に比べ、クランプ回路５４の電流吸い込み能力を比較的小さく設定することができる。その結果、チップ面積や消費電流の増加分を小さく抑えることができる。また、クランプ回路５４は、コンデンサ４５に対しバッファ回路として機能する１段目のトランジスタ４７を介した後の電圧を制限しているので、コンデンサ４５の充電電荷への影響が非常に小さくなり、出力電圧Ｖｏの歪みをより一層低減することができる。さらに、台形波出力回路３１は、その充放電回路３４においてコンデンサ４５への充放電を定電流で行っているので、一定のスルーレートで上昇し下降する高調波成分の小さい台形波電圧を出力することが可能となる。
【００３６】
（第２の実施形態）
次に、本発明を台形波出力回路に適用した第２の実施形態について、図４および図５を参照しながら説明する。なお、台形波出力回路の電気的構成を示す図４において、図１と同一構成部分には同一符号を付して示し、ここでは異なる構成部分について説明する。
【００３７】
図４に示す台形波出力回路６１は、図１に示す台形波出力回路３１に対し、駆動回路６２に設けられたクランプ回路６３（電圧制限回路に相当）の構成が異なっている。すなわち、このクランプ回路６３において、電源線３７と３８との間には図示極性のダイオード６４、６５と抵抗６６（インピーダンス回路に相当）とが直列に接続されており、トランジスタ４８のベースと電源線３８との間にはＰＮＰ型のトランジスタ６７のエミッタ・コレクタ間が接続されている。そして、トランジスタ６７のベースは、ダイオード６５と抵抗６６との共通接続点に接続されている。ここで、ダイオード６４、６５とトランジスタ６７とからなる回路部分が基準電圧発生回路および制御回路に相当する。
【００３８】
この構成において、ダイオード６４、６５と抵抗６６との直列回路には常に電流が流れており、トランジスタ６７のベース電圧は（ＶＢ−２・ＶＦ）となっている。コンデンサ４５の端子電圧Ｖｃが（ＶＢ−２・ＶＦ）よりも低い場合には、トランジスタ４８のベース電圧（トランジスタ６７のエミッタ電圧）が制限電圧（ＶＢ−ＶＦ）よりも低くなるので、トランジスタ６７のベース・エミッタ間電圧はＶＦよりも低くなってトランジスタ６７はオフ状態となる。これに対し、コンデンサ４５の端子電圧Ｖｃが（ＶＢ−２・ＶＦ）よりも高い場合には、トランジスタ６７がオン状態となり、トランジスタ４８のベース電圧は制限電圧（ＶＢ−ＶＦ）一定に制限される。
【００３９】
このように、本実施形態で用いるクランプ回路６３は第１の実施形態で用いたクランプ回路５４と同様の機能を有するので、本実施形態によっても第１の実施形態と同様の効果を得ることができる。図５は、台形波出力回路６１の出力電圧波形（実測波形）とその拡大波形（ａ）および台形波出力回路１（図９参照）の出力電圧波形（実測波形）とその拡大波形（ｂ）を示している。両者を比較すると、台形波出力回路６１の方が出力電圧ＶｏのＡ部における歪みが小さく、これに伴って負荷４１に流れる出力電流の歪みも小さくなる。実測した結果では、台形波出力回路１に替えて台形波出力回路６１を用いることによりラジオノイズが４ｄＢｍ改善された。
【００４０】
さらに、本実施形態では、トランジスタ６７のベース電圧が、電源線３７の電圧ＶＢから２・ＶＦだけ低下した電圧として定まるので、トランジスタ６７がオンしたクランプ動作中において、トランジスタ４８のベース電圧およびトランジスタ３６のベース電圧とエミッタ電圧は、電源線３７の電位を基準電位として定まる。また、出力トランジスタ３６のコレクタ電圧も電源線３７の電位を基準として定まる。つまり、上記クランプ動作中において、出力トランジスタ３６のエミッタとコレクタの電圧はともに電源電圧ＶＢの下で定まることになり、電源電圧ＶＢが変動しても出力トランジスタ３６のコレクタ・エミッタ間電圧が変動することがなくなる。その結果、電源電圧変動にかかわらず、出力トランジスタ３６を確実に能動領域で動作させることができ、出力電圧Ｖｏの歪みの発生をより確実に防止することができる。
【００４１】
（第３の実施形態）
図６は、本発明の第３の実施形態である台形波出力回路６８の電気的構成図で、図１と同一構成部分には同一符号を付して示している。この台形波出力回路６８の駆動回路６９は、クランプ回路５４がトランジスタ４７のベースと電源線３８との間に接続されている点に特徴を有している。この場合、基準電圧発生回路５７の基準電圧Ｖａは（ＶＢ−２・ＶＦ）に設定されている。クランプ回路５４は、遮断状態における入力インピーダンスが高いので、コンデンサ４５の充電電荷に及ぼす影響はほとんどない。
【００４２】
クランプ回路５４によって、トランジスタ４７のベース電圧（コンデンサ４５の端子電圧Ｖｃ）が（ＶＢ−２・ＶＦ）に制限され、トランジスタ４８のベース電圧が（ＶＢ−ＶＦ）に制限されるので、本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、クランプ回路５４に替えて、第２の実施形態で説明したクランプ回路６３を採用しても同様の作用および効果を得ることができる。
【００４３】
（第４の実施形態）
図７は、本発明の第４の実施形態である台形波出力回路７０の電気的構成図で、図１と同一構成部分には同一符号を付して示している。この台形波出力回路７０の駆動回路７１は、クランプ回路５４が出力トランジスタ３６のエミッタと電源線３８との間に接続されている点に特徴を有している。この場合、クランプ回路５４は十分な電流吸い込み能力を有するオペアンプ５５を備えており、基準電圧発生回路５７の基準電圧Ｖａは（ＶＢ−２・ＶＦ）に設定されている。また、駆動回路７１は、従来構成の台形波出力回路１（図９参照）で用いられた駆動回路５と同じ構成を有する。
【００４４】
こうした構成によれば、クランプ回路５４が出力トランジスタ３６のエミッタ電圧を（ＶＢ−２・ＶＦ）に制限し、出力トランジスタ３６のコレクタ・エミッタ間電圧ＶCEが常にＶＦ以上となる。従って、出力トランジスタ３６が常に能動領域で動作するようになり、第１の実施形態とほぼ同様の効果を得ることができる。なお、本実施形態においても、クランプ回路５４に替えてクランプ回路６３を採用することができる。
【００４５】
（第５の実施形態）
上述の第１ないし第４の実施形態では駆動回路を３段のエミッタフォロア回路により構成したが、駆動回路の段数はこの限りでない。図８は、本発明の第５の実施形態である台形波出力回路７２の電気的構成図であって、図４と同一構成部分には同一符号を付して示している。この図８において、駆動回路７３は、トランジスタ４７からなる１段のエミッタフォロア回路により構成されている。電源線３７と３８との間にはクランプ回路６３が接続されており、そのトランジスタ６７のエミッタは、出力トランジスタ３６のベースに接続されている。
【００４６】
本実施形態の台形波出力回路７２によっても、出力トランジスタ３６のベース電圧は（ＶＢ−ＶＦ）に制限されるので、第２の実施形態で述べた台形波出力回路６１と同様の効果を得ることができる。なお、クランプ回路６３に替えて、クランプ回路５４を採用しても同様の作用および効果を得ることができる。
【００４７】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各駆動回路の増幅段数は１または３に限られず、２あるいは４以上であっても良い。また、各駆動回路は、エミッタフォロア回路に限定されず、他の回路構成であっても良い。さらに、抵抗５２、５３に替えてそれぞれ定電流回路を用いても良い。
【００４８】
各実施形態では、出力トランジスタ３６のベース電圧が（ＶＢ−ＶＦ）に制限されるようにクランプ回路５４、６３の制限電圧を設定したが、出力トランジスタ３６が飽和領域での動作とならない範囲内において制限電圧を他の値に設定しても良い。
第５の実施形態において、クランプ回路６３（または５４）を、トランジスタ４７のベースと電源線３８との間または出力トランジスタ３６のエミッタと電源線３８との間に接続しても良い。
【００４９】
各台形波出力回路において、電源線３７、３８に対する接続形態を逆にし、且つ各トランジスタのタイプをＰＮＰ型とＮＰＮ型との間で替えることにより、ＰＮＰ型の出力トランジスタが負荷４１に対しロウサイド側に位置するように構成しても良い。この場合、出力トランジスタは、電流吸い込み動作（シンク動作）となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す台形波出力回路の電気的構成図
【図２】スイッチ状態を検出するためのバイアス回路の電気的構成図
【図３】台形波電圧を生成する場合における各部の電圧波形を示す図
【図４】本発明の第２の実施形態を示す図１相当図
【図５】（ａ）台形波出力回路６１の出力電圧波形とその拡大波形を示す図、および（ｂ）台形波出力回路１の出力電圧波形とその拡大波形を示す図
【図６】本発明の第３の実施形態を示す図１相当図
【図７】本発明の第４の実施形態を示す図１相当図
【図８】本発明の第５の実施形態を示す図１相当図
【図９】従来構成を示す図１相当図
【符号の説明】
３１、６１、６８、７０、７２は台形波出力回路、３４は充放電回路、３５、６２、６９、７１、７３は駆動回路、３６は出力トランジスタ、３７、３８は電源線、４１は負荷、４２は定電流回路（第１の定電流回路）、４４は定電流回路（第２の定電流回路）、４５はコンデンサ、５４、６３はクランプ回路（電圧制限回路）、５７は基準電圧発生回路である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a trapezoidal wave output circuit that outputs a trapezoidal waveform voltage corresponding to a charging voltage of a capacitor to a load.
[0002]
[Prior art]
For example, an in-vehicle communication signal output circuit outputs a trapezoidal signal having a small rising and falling slew rate in order to reduce radio noise by suppressing stimulated emission from a communication line disposed in a vehicle. It is like that. Examples of such trapezoidal wave output circuits include circuits disclosed in Japanese Patent Laid-Open Nos. 6-214665 and 9-261016. These circuits are configured to generate a trapezoidal wave signal by charging and discharging a capacitor with a constant current.
[0003]
[Problems to be solved by the invention]
FIG. 9 shows an electrical configuration of a general trapezoidal wave output circuit of this type. In FIG. 9, the trapezoidal wave output circuit 1 formed as an IC operates with a relatively high power supply voltage VB (for example, a voltage of 12V to 16V output from the battery) applied between the power supply terminals 2 and 3. It is configured as a bipolar IC that can easily withstand a higher voltage than MOSIC.
[0004]
The trapezoidal wave output circuit 1 includes a charge / discharge circuit 4, a drive circuit 5, and an output transistor 6, and a load 8 is connected between the output terminal 7 and the power supply terminal 3. Among these, the charge / discharge circuit 4 includes a capacitor 9, constant current circuits 10 and 11 that charge and discharge the capacitor 9, and a switch circuit 13 that switches a charge / discharge operation by a switching signal Sa given through a control terminal 12. . The drive circuit 5 is composed of a three-stage emitter follower circuit composed of transistors 14, 15, 16 and resistors 17, 18, 19, and supplies a base current to the output transistor 6 via the resistor 19. It has become. The diodes 20 and 21 are for protecting the transistors 15 and 6 when the power supply is reversely connected.
[0005]
In this configuration, a trapezoidal voltage is generated between both terminals of the capacitor 9 based on the switching signal Sa, and this voltage becomes the base voltage of the output transistor 6 while being sequentially level-shifted by the transistors 14, 15 and 16. The output transistor 6 also constitutes an emitter follower circuit together with the load 8, and as a result, the output circuit 1 outputs the terminal voltage of the capacitor 9 to the load 8 at the same voltage level.
[0006]
Now, when the switch circuit 13 is off, the capacitor 9 is charged by the constant current circuit 10, and the terminal voltage Vc eventually becomes equal to the power supply voltage VB. At this time, the base voltages of the transistor 15 and the output transistor 6 are also equal to the power supply voltage VB. If the base-emitter voltage of the output transistor 6 is VBE, the voltage Vo of the output terminal 7, that is, the emitter voltage of the output transistor 6 is ( VB-VBE). On the other hand, if the forward voltage VF of the diode 21 is used, the collector voltage of the output transistor 6 is (VB−VF). Here, since the base-emitter voltage VBE and the forward voltage VF are substantially equal, the collector-emitter voltage of the output transistor 6 is almost 0 V (actually several tens mV), and the output transistor 6 operates in the saturation region. To do.
[0007]
Thereafter, when the switch 13 is turned on and discharging of the capacitor 9 is started, the terminal voltage Vc starts to decrease, and accordingly, the base voltage of the output transistor 6 also starts to decrease from the power supply voltage VB. However, since the output transistor 6 has been operating in the saturation region until then, a minority carrier accumulation effect occurs, and a phenomenon occurs in which the emitter voltage does not decrease during the saturation recovery time even if the base voltage decreases. As a result, the trapezoidal output voltage Vo has a waveform distortion at the falling start point, and there is a problem that radio noise increases due to an increase in harmonic components due to the distortion.
[0008]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a trapezoidal wave output circuit in which distortion of output voltage is reduced.
[0009]
[Means for Solving the Problems]
According to the means described in claim 1, the charging / discharging circuit generates a trapezoidal charging voltage by charging / discharging the capacitor, and the driving circuit drives the output transistor based on this charging voltage. Thereby, the output transistor outputs a trapezoidal voltage corresponding to the charging voltage of the capacitor to the load. In this case, the voltage limiting circuit provided in the driving circuit limits the voltage of any node to which the charging voltage is transmitted in the driving circuit, so that the output transistor operates in the active region. Limit (base terminal voltage).
[0010]
As a result, the generation of the minority carrier accumulation effect in the output transistor is prevented, and the output transistor can output a trapezoidal wave voltage corresponding to the charging voltage of the capacitor without distortion. For example, if this trapezoidal wave voltage is used for a bias circuit for detecting the state of a switch installed in a vehicle interior of a vehicle or a communication signal output circuit for constructing an in-vehicle LAN, induced radiation is suppressed and radio noise is reduced.
[0011]
According to the means described in claim 2, the voltage limiting circuit limits the driving voltage of the output transistor by directly limiting the terminal voltage of the capacitor at the input node of the driving circuit. As a result, in addition to the output transistor, each transistor constituting the drive circuit can be prevented from being saturated, and distortion of the output voltage can be further reduced.
[0012]
According to the third aspect of the present invention, since the drive circuit is composed of the emitter follower circuit, the base terminal and emitter terminal of each transistor (in the case of a multi-stage configuration, it is also the base terminal of the next-stage transistor). The voltage is a voltage equal to the terminal voltage of the capacitor or a voltage level-shifted by a constant voltage. In this case, the voltage at the base terminal of the output transistor can be limited by limiting the voltage at either the base terminal or the emitter terminal of each transistor. However, in this means, the voltage at the base terminal is particularly limited. Thus, the current sink (or discharge) capability of the voltage limiting circuit can be set relatively small. Further, since the emitter follower circuit has a high input impedance, the influence of the drive circuit on the charge of the capacitor is reduced, and the distortion of the charge voltage of the capacitor and hence the output voltage is further reduced.
[0013]
According to the means described in claim 4, the operation state (saturation operation or active operation) of the output transistor is level-shifted by a constant voltage (base-emitter voltage VBE) from the voltage of the base terminal supplied from the drive circuit. It is determined based on the voltage of the emitter terminal and the voltage of the collector terminal connected to one power supply line (directly or via an element such as a diode). On the other hand, the voltage limiting circuit is configured to limit the voltage using the one power line as a reference potential. As a result, the voltage at the emitter terminal and the collector terminal of the output transistor is determined under the same reference potential, and even if the power supply voltage fluctuates during the voltage limiting operation by the voltage limiting circuit, the collector-emitter voltage of the output transistor Will not fluctuate. Therefore, the output transistor can be reliably operated in the active region regardless of the power supply voltage fluctuation.
[0014]
According to the means described in claim 5, as in the means described in claim 1, the output transistor outputs a trapezoidal voltage corresponding to the charging voltage of the capacitor to the load. In this case, since the voltage limiting circuit limits the output voltage (voltage across the load) so that the output transistor operates in the active region, the generation of the minority carrier accumulation effect in the output transistor is prevented. It is possible to output a trapezoidal wave voltage corresponding to the charging voltage without distortion. Thereby, the radio noise can be reduced in the same manner as the means described in claim 1.
[0015]
According to the means described in claim 6, when the voltage of the node that limits the voltage exceeds the reference voltage corresponding to the limit voltage, a current flows from the node to the impedance circuit (or vice versa), and the voltage generated by this current Due to the drop, the voltage of the node is held at the limit voltage.
[0016]
  According to the means described in claim 7, since the charging / discharging circuit includes the first and second constant current circuits for charging / discharging the capacitor, charging / discharging with a constant current is possible, It becomes possible to generate a trapezoidal voltage with a small harmonic component that rises and falls at a constant slew rate.
  According to the means described in claim 8, the output transistor is connected between the one power supply line and the load between the pair of power supply lines, and its collector is connected to the one power supply via the diode for interrupting the reverse current. Connected to the wire.
  According to the means described in claim 9, the charge / discharge circuit and the drive circuit are connected between the pair of power supply lines, and the drive circuit receives the terminal voltage of the capacitor as an input and is in a single stage or a multistage form in the form of an emitter follower. The collector of the transistor is connected to either one of a pair of power supply lines directly or via a reverse current blocking diode.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1 to 3.
FIG. 1 is an electrical configuration diagram of a trapezoidal wave output circuit. The trapezoidal wave output circuit 31 shown in FIG. 1 is configured as an in-vehicle IC. Since the battery voltage (12V to 16V) can be directly applied as the power supply voltage VB between the power supply terminal 32 on the high potential side and the power supply terminal 33 on the low potential side of the IC, this IC is relatively high with respect to the MOSIC. The bipolar IC is easy to withstand voltage.
[0018]
The trapezoidal wave output circuit 31 includes a charge / discharge circuit 34, a drive circuit 35, an NPN output transistor 36, and the like. Power supply lines 37 and 38 are connected to the power supply terminals 32 and 33, respectively. The collector of the output transistor 36 is connected to the power supply line 37 via a reverse current cutoff diode 39 having the polarity shown in the figure, and the emitter is connected to the output terminal 40. A load 41 is connected between the output terminal 40 and the power supply terminal 33, and the output transistor 36 positioned on the high side with respect to the load 41 operates so as to flow current to the load 41 (source operation). )
[0019]
In the charge / discharge circuit 34, a constant current circuit 42 (corresponding to a first constant current circuit), a switch circuit 43 and a constant current circuit 44 (corresponding to a second constant current circuit) are provided between the power supply lines 37 and 38. Are connected in series. A common connection point between the constant current circuit 42 and the switch circuit 43 is an output terminal of the charge / discharge circuit 34, and a capacitor 45 is connected between the output terminal and the power supply line 38. The switch circuit 43 is constituted by an analog switch, for example, and performs an on / off operation in accordance with a switching signal Sa given from the outside via a terminal 46.
[0020]
The drive circuit 35 is a three-stage amplifier circuit including a PNP transistor 47, an NPN transistor 48, and a PNP transistor 49. The collectors of the transistors 47 to 49 are connected to the power supply line 37 or 38 directly or via the reverse current blocking diode 50, and are all connected in the form of emitter followers. The base of the first-stage transistor 47 is an input terminal of the drive circuit 35 and is connected to the output terminal of the charge / discharge circuit 34. The emitter is connected to the power supply line 37 through the resistor 51 and to the base of the second-stage transistor 48. Further, the emitter of the transistor 48 is connected to the power supply line 38 via the resistor 52 and to the base of the third stage transistor 49. The emitter of the transistor 49 is an output terminal of the drive circuit 35 and is connected to the power supply line 37 through the resistor 53 and to the base of the output transistor 36.
[0021]
A clamp circuit 54 (corresponding to a voltage limiting circuit) mainly composed of an operational amplifier 55 is connected between the base of the transistor 48 and the power supply line 38. The operational amplifier 55 operates by obtaining a power supply voltage VB from the power supply lines 37 and 38. The inverting input terminal of the operational amplifier 55 is connected to the base of the transistor 48 and to the output terminal of the operational amplifier 55 via the diode 56 having the polarity shown in the figure. Between the non-inverting input terminal and the power supply line 38, the limit voltage Va A reference voltage generation circuit 57 for generating a reference voltage corresponding to the above is connected. A circuit composed of the operational amplifier 55 and the diode 56 corresponds to an impedance circuit and a control circuit.
[0022]
Next, the operation of the present embodiment will be described with reference to FIGS.
The trapezoidal wave voltage output from the trapezoidal wave output circuit 31 having the above configuration is used in a bias circuit for detecting the state of a switch installed in the vehicle interior or a communication signal output circuit for constructing an in-vehicle LAN. It is done.
[0023]
FIG. 2 shows the electrical configuration of the bias circuit. Each one terminal of the switches 58a to 58d is pulled up to the output terminal 40 of the trapezoidal wave output circuit 31 by resistors 59a to 59d, respectively, and input ports 60a to 60d of the CPU 60 provided in the electronic control unit (ECU). Are connected to each one terminal. A load 41 shown in FIG. 1 represents a circuit composed of these switches 58a to 58d and resistors 59a to 59d.
[0024]
In this case, in order to reduce current consumption, the trapezoidal wave output circuit 31 outputs a trapezoidal wave voltage according to the switching signal Sa only when the CPU 60 reads the states of the switches 58a to 58d. This is because the trapezoidal wave voltage has a small rising and falling slew rate, so that the induced radiation is suppressed, and radio noise can be reduced as compared with the case where the rectangular wave voltage is used.
[0025]
3 shows the ON / OFF state of the switch circuit 43, the waveform of the terminal voltage Vc of the capacitor 45 (that is, the output voltage of the charge / discharge circuit 34), the waveform of the output voltage Vo at the output terminal 40, and the output voltage Vo in the conventional configuration shown in FIG. The waveform is shown. In FIG. 3, when the switching signal Sa becomes L level at time t1, the switch circuit 43 is turned off, and the terminal voltage Vc of the capacitor 45 is set at a constant slew rate by the constant current Ia output from the constant current circuit 42. To rise. Although not shown, the output section of the constant current circuit 42 is formed of a current mirror circuit, and the terminal voltage Vc rises until it almost reaches the power supply voltage VB, and maintains the voltage VB after time t3 when it reaches.
[0026]
On the other hand, when the switching signal Sa becomes H level at the time t4, the switch circuit 43 is turned on, and the terminal voltage Vc of the capacitor 45 is a difference current between the current Ib of the constant current circuit 44 and the current Ia of the constant current circuit 42 ( It descends at a constant slew rate by Ib-Ia). The output part of the constant current circuit 44 is also composed of a current mirror circuit, and the terminal voltage Vc drops until reaching almost 0V, and maintains the voltage of 0V after the arrival time t6.
[0027]
The terminal voltage Vc of the capacitor 45 is given to the base of the first stage transistor 47, and is level-shifted to the high potential side by the base-emitter voltage VBE (hereinafter referred to as voltage VF since it is equal to the forward voltage of the diode). Thus, the base voltage of the second stage transistor 48 is obtained. The base voltage of the transistor 48 is limited to the limit voltage Va or less by the clamp circuit 54. In this embodiment, the limit voltage Va (reference voltage of the reference voltage generation circuit 57) is set to (VB−VF).
[0028]
Here, when the terminal voltage Vc of the capacitor 45 is lower than (Va−VF), the base voltage of the transistor 48 is lower than the limit voltage Va. In this case, the output voltage of the operational amplifier 55 becomes almost the power supply voltage VB, and the diode 56 is reverse-biased. At this time, the base of the transistor 48 and the output terminal of the operational amplifier 55 that absorbs current with low impedance are electrically disconnected (shut off state). In FIG. 3, each period before time t2 and after time t5 is in the cut-off state.
[0029]
On the other hand, when the terminal voltage Vc of the capacitor 45 is higher than (Va−VF), the base voltage of the transistor 48 tends to exceed the limit voltage Va, so that the output voltage of the operational amplifier 55 decreases and the diode 56 Becomes a forward bias (energized state). At this time, the operational amplifier 55 absorbs current from the power supply line 37 via the resistor 51 and the diode 56, and the base voltage of the transistor 48 is limited to a constant voltage Va by this current. In FIG. 3, the period from time t2 to time t5 is the energized state.
[0030]
The base voltage of the transistor 48 is level-shifted by VF to the low potential side and the high potential side by the transistors 48 and 49, respectively, and becomes the base voltage of the output transistor 36. As a result, the base voltage of the output transistor 36 is equal to the base voltage of the transistor 48, and the base voltage of the output transistor 36 is limited to a limit voltage Va (= VB−VF) or less regardless of the terminal voltage Vc of the capacitor 45. Is done. Accordingly, the emitter voltage is also limited to (Va−VF), that is, (VB−2 · VF) or less.
[0031]
On the other hand, the collector voltage of the output transistor 36 is a voltage (VB−VF) that is lower than the power supply voltage VB by the forward voltage VF of the diode 39. Therefore, the collector-emitter voltage VCE of the output transistor 36 is always greater than or equal to VF regardless of the terminal voltage Vc of the capacitor 45, as shown in the following equation (1), so that the output transistor 36 operates in the active region. Become.
VCE> (VB−VF) − (VB−2 · VF) = VF (1)
[0032]
As a result, a minority carrier accumulation effect due to the saturation operation does not occur in the output transistor 36, and the emitter voltage of the output transistor 36, that is, the output voltage Vo of the trapezoidal wave output circuit 31 is not distorted according to the terminal voltage Vc of the capacitor 45. Good trapezoidal voltage. On the other hand, in the case of the trapezoidal wave output circuit 1 having the conventional configuration shown in FIG. 9, when the terminal voltage Vc becomes approximately (VB−VF) or more, the output transistor 6 is saturated, and is shown in the lowermost stage of FIG. As described above, waveform distortion (part A) occurred at the start of the decrease in the output voltage Vo.
[0033]
As described above, according to the present embodiment, since the clamp circuit 54 is provided in the drive circuit 35, the output transistor 36 always operates in the active region, and the trapezoidal wave output circuit 31 is connected to the load 41. Thus, it is possible to output a voltage Vo having a small distortion according to the trapezoidal wave voltage generated in the charge / discharge circuit 34. Thereby, compared with the case where the trapezoidal wave output circuit 1 having the conventional configuration is used, the induced radiation from the communication circuit (not shown) constituting the bias circuit or the LAN shown in FIG. It can be further reduced.
[0034]
In particular, in a vehicle (automobile) in which an ECU having a bias circuit, a communication line, a communication signal output circuit, etc. must be arranged close to the radio, harmonic components increase even if slight distortion exists. As a result, radio noise increases. For this reason, the use of the trapezoidal wave output circuit 31 described above provides a great effect of reducing radio noise.
[0035]
Since the clamp circuit 54 limits the base voltage of the second-stage transistor 48 constituting the drive circuit 35, for example, the current sink capability of the clamp circuit 54 is set to be relatively small compared to a circuit configuration that directly restricts the output voltage Vo. can do. As a result, the increase in chip area and current consumption can be kept small. In addition, the clamp circuit 54 restricts the voltage after the first stage transistor 47 functioning as a buffer circuit with respect to the capacitor 45, so that the influence on the charge of the capacitor 45 becomes very small, and the output The distortion of the voltage Vo can be further reduced. Further, since the trapezoidal wave output circuit 31 charges and discharges the capacitor 45 with a constant current in the charge / discharge circuit 34, the trapezoidal wave output circuit 31 outputs a trapezoidal wave voltage with a small harmonic component that rises and falls at a constant slew rate. It becomes possible.
[0036]
(Second Embodiment)
Next, a second embodiment in which the present invention is applied to a trapezoidal wave output circuit will be described with reference to FIGS. In FIG. 4 showing the electrical configuration of the trapezoidal wave output circuit, the same components as those in FIG. 1 are denoted by the same reference numerals, and different components will be described here.
[0037]
The trapezoidal wave output circuit 61 shown in FIG. 4 differs from the trapezoidal wave output circuit 31 shown in FIG. 1 in the configuration of a clamp circuit 63 (corresponding to a voltage limiting circuit) provided in the drive circuit 62. That is, in the clamp circuit 63, diodes 64 and 65 and resistors 66 (corresponding to an impedance circuit) of the illustrated polarity are connected in series between the power supply lines 37 and 38, and the base of the transistor 48 and the power supply line are connected. 38 is connected between the emitter and collector of a PNP type transistor 67. The base of the transistor 67 is connected to a common connection point between the diode 65 and the resistor 66. Here, a circuit portion including the diodes 64 and 65 and the transistor 67 corresponds to a reference voltage generation circuit and a control circuit.
[0038]
In this configuration, a current always flows through the series circuit of the diodes 64 and 65 and the resistor 66, and the base voltage of the transistor 67 is (VB-2 · VF). When the terminal voltage Vc of the capacitor 45 is lower than (VB−2 · VF), the base voltage of the transistor 48 (emitter voltage of the transistor 67) is lower than the limit voltage (VB−VF). The base-emitter voltage becomes lower than VF, and the transistor 67 is turned off. On the other hand, when the terminal voltage Vc of the capacitor 45 is higher than (VB−2 · VF), the transistor 67 is turned on, and the base voltage of the transistor 48 is limited to a constant voltage (VB−VF). .
[0039]
As described above, since the clamp circuit 63 used in the present embodiment has the same function as the clamp circuit 54 used in the first embodiment, the present embodiment can obtain the same effects as those of the first embodiment. it can. 5 shows an output voltage waveform (measured waveform) of the trapezoidal wave output circuit 61 and its enlarged waveform (a), and an output voltage waveform (measured waveform) of the trapezoidal wave output circuit 1 (see FIG. 9) and its enlarged waveform (b). Is shown. Comparing the two, the trapezoidal wave output circuit 61 has a smaller distortion at the portion A of the output voltage Vo, and accordingly, the distortion of the output current flowing through the load 41 is also reduced. As a result of actual measurement, the radio noise was improved by 4 dBm by using the trapezoidal wave output circuit 61 instead of the trapezoidal wave output circuit 1.
[0040]
Furthermore, in this embodiment, the base voltage of the transistor 67 is determined as a voltage that is reduced by 2 · VF from the voltage VB of the power supply line 37. Therefore, during the clamping operation in which the transistor 67 is turned on, the base voltage of the transistor 48 and the transistor 36 The base voltage and the emitter voltage are determined with the potential of the power supply line 37 as the reference potential. Further, the collector voltage of the output transistor 36 is also determined based on the potential of the power supply line 37. That is, during the above clamping operation, the emitter and collector voltages of the output transistor 36 are both determined below the power supply voltage VB, and the collector-emitter voltage of the output transistor 36 varies even if the power supply voltage VB varies. Nothing will happen. As a result, the output transistor 36 can be reliably operated in the active region regardless of the power supply voltage variation, and the occurrence of distortion of the output voltage Vo can be more reliably prevented.
[0041]
(Third embodiment)
FIG. 6 is an electrical configuration diagram of a trapezoidal wave output circuit 68 according to the third embodiment of the present invention. The same components as those in FIG. The drive circuit 69 of the trapezoidal wave output circuit 68 is characterized in that the clamp circuit 54 is connected between the base of the transistor 47 and the power supply line 38. In this case, the reference voltage Va of the reference voltage generation circuit 57 is set to (VB-2 · VF). Since the clamp circuit 54 has a high input impedance in the cut-off state, the clamp circuit 54 has almost no effect on the charge of the capacitor 45.
[0042]
The clamp circuit 54 limits the base voltage of the transistor 47 (terminal voltage Vc of the capacitor 45) to (VB-2 · VF) and the base voltage of the transistor 48 to (VB-VF). As a result, the same effect as in the first embodiment can be obtained. Further, even if the clamp circuit 63 described in the second embodiment is employed instead of the clamp circuit 54, the same operation and effect can be obtained.
[0043]
(Fourth embodiment)
FIG. 7 is an electrical configuration diagram of a trapezoidal wave output circuit 70 according to the fourth embodiment of the present invention, and the same components as those in FIG. The drive circuit 71 of the trapezoidal wave output circuit 70 is characterized in that the clamp circuit 54 is connected between the emitter of the output transistor 36 and the power supply line 38. In this case, the clamp circuit 54 includes an operational amplifier 55 having a sufficient current sink capability, and the reference voltage Va of the reference voltage generation circuit 57 is set to (VB−2 · VF). The drive circuit 71 has the same configuration as the drive circuit 5 used in the trapezoidal wave output circuit 1 (see FIG. 9) having a conventional configuration.
[0044]
According to such a configuration, the clamp circuit 54 limits the emitter voltage of the output transistor 36 to (VB-2 · VF), and the collector-emitter voltage VCE of the output transistor 36 is always equal to or higher than VF. Therefore, the output transistor 36 always operates in the active region, and an effect almost similar to that of the first embodiment can be obtained. In the present embodiment, the clamp circuit 63 can be used instead of the clamp circuit 54.
[0045]
(Fifth embodiment)
In the first to fourth embodiments described above, the drive circuit is configured by a three-stage emitter follower circuit, but the number of stages of the drive circuit is not limited to this. FIG. 8 is an electrical configuration diagram of the trapezoidal wave output circuit 72 according to the fifth embodiment of the present invention, and the same reference numerals are given to the same components as those in FIG. In FIG. 8, the drive circuit 73 is constituted by a one-stage emitter follower circuit composed of a transistor 47. A clamp circuit 63 is connected between the power supply lines 37 and 38, and the emitter of the transistor 67 is connected to the base of the output transistor 36.
[0046]
Also by the trapezoidal wave output circuit 72 of the present embodiment, the base voltage of the output transistor 36 is limited to (VB-VF), so that the same effect as the trapezoidal wave output circuit 61 described in the second embodiment can be obtained. Can do. It should be noted that the same operation and effect can be obtained even if the clamp circuit 54 is employed instead of the clamp circuit 63.
[0047]
(Other embodiments)
The present invention is not limited to the embodiments described above and shown in the drawings, and can be modified or expanded as follows, for example.
The number of amplification stages of each drive circuit is not limited to 1 or 3, and may be 2 or 4 or more. Each drive circuit is not limited to an emitter follower circuit, and may have other circuit configurations. Further, constant current circuits may be used in place of the resistors 52 and 53, respectively.
[0048]
In each embodiment, the limiting voltage of the clamp circuits 54 and 63 is set so that the base voltage of the output transistor 36 is limited to (VB−VF). However, the output transistor 36 does not operate in the saturation region. The limiting voltage may be set to another value.
In the fifth embodiment, the clamp circuit 63 (or 54) may be connected between the base of the transistor 47 and the power supply line 38 or between the emitter of the output transistor 36 and the power supply line 38.
[0049]
In each trapezoidal wave output circuit, the connection form to the power supply lines 37 and 38 is reversed, and the type of each transistor is changed between the PNP type and the NPN type, so that the PNP type output transistor is connected to the load 41 on the low side. You may comprise so that it may be located in. In this case, the output transistor performs a current sink operation (sink operation).
[Brief description of the drawings]
FIG. 1 is an electrical configuration diagram of a trapezoidal wave output circuit showing a first embodiment of the present invention.
FIG. 2 is an electrical configuration diagram of a bias circuit for detecting a switch state.
FIG. 3 is a diagram showing voltage waveforms at various parts when generating a trapezoidal wave voltage;
FIG. 4 is a view corresponding to FIG. 1, showing a second embodiment of the present invention.
5A is a diagram showing an output voltage waveform of a trapezoidal wave output circuit 61 and an enlarged waveform thereof, and FIG. 5B is a diagram showing an output voltage waveform of the trapezoidal wave output circuit 1 and an enlarged waveform thereof.
FIG. 6 is a view corresponding to FIG. 1, showing a third embodiment of the present invention.
FIG. 7 is a view corresponding to FIG. 1, showing a fourth embodiment of the present invention.
FIG. 8 is a view corresponding to FIG. 1, showing a fifth embodiment of the present invention.
9 is a view corresponding to FIG. 1 showing a conventional configuration.
[Explanation of symbols]
31, 61, 68, 70 and 72 are trapezoidal wave output circuits, 34 is a charge / discharge circuit, 35, 62, 69, 71 and 73 are drive circuits, 36 is an output transistor, 37 and 38 are power lines, 41 is a load, 42 is a constant current circuit (first constant current circuit), 44 is a constant current circuit (second constant current circuit), 45 is a capacitor, 54 and 63 are clamp circuits (voltage limiting circuits), and 57 is a reference voltage generating circuit. It is.

Claims

A charge / discharge circuit having a capacitor for charging / discharging the capacitor;
An output transistor connected in series with the load;
A drive circuit for driving the output transistor based on the charging voltage of the capacitor, so that the output transistor outputs a trapezoidal voltage corresponding to the charging voltage of the capacitor to the load;
The drive circuit includes a voltage limiting circuit that limits the drive voltage of the output transistor so that the output transistor always operates in an active region regardless of the charging voltage of the capacitor. Trapezoidal wave output circuit.

The trapezoidal wave output circuit according to claim 1, wherein the voltage limiting circuit is configured to limit a terminal voltage of the capacitor input to the driving circuit.

The drive circuit is composed of one or a plurality of transistors connected in a single stage or multiple stages in the form of an emitter follower with the terminal voltage of the capacitor as an input,
The trapezoidal wave output circuit according to claim 1, wherein the voltage limiting circuit is configured to limit a voltage at a base terminal of the transistor or the output transistor.

The charge / discharge circuit and the drive circuit are connected between a pair of power supply lines,
The output transistor is connected between the power supply line between one power supply line and the load, and the voltage limiting circuit is configured to limit the voltage using the one power supply line as a reference potential. The trapezoidal wave output circuit according to claim 1, wherein the trapezoidal wave output circuit is provided.

A charge / discharge circuit having a capacitor for charging / discharging the capacitor;
An output transistor connected in series with the load;
A drive circuit for driving the output transistor based on the charge voltage of the capacitor, so that the output transistor outputs a trapezoidal voltage corresponding to the charge voltage of the capacitor to the load;
A trapezoidal wave output circuit comprising a voltage limiting circuit for limiting the output voltage of the output transistor so that the output transistor always operates in an active region regardless of the charging voltage of the capacitor. .

The voltage limiting circuit is:
An impedance circuit;
A reference voltage generation circuit for generating a reference voltage corresponding to the limit voltage;
6. The control circuit according to claim 1, further comprising a control circuit that electrically connects the node and the impedance circuit when a voltage of a node that limits a voltage exceeds the reference voltage. The trapezoidal wave output circuit described in 1.

7. The charging / discharging circuit includes a first constant current circuit for charging the capacitor and a second constant current circuit for discharging the capacitor. A trapezoidal wave output circuit according to crab.

The output transistor is connected between a power supply line and the load between a pair of power supply lines,
The trapezoidal wave output circuit according to any one of claims 1 to 7, wherein a collector of the output transistor is connected to the one power supply line via a diode for blocking a reverse current.

The charge / discharge circuit and the drive circuit are connected between a pair of power supply lines,
The drive circuit is composed of one or a plurality of transistors connected in a single stage or multiple stages in the form of an emitter follower with the terminal voltage of the capacitor as an input,
The trapezoidal wave according to any one of claims 1 to 8, wherein the collector of the transistor is connected to one of the pair of power supply lines directly or via a diode for blocking a reverse current. Output circuit.