JPH05252006A - 電力ｍｏｓトランジスタを高電位側駆動構成において駆動するためのブートストラップ回路 - Google Patents
電力ｍｏｓトランジスタを高電位側駆動構成において駆動するためのブートストラップ回路Info
- Publication number
- JPH05252006A JPH05252006A JP4198231A JP19823192A JPH05252006A JP H05252006 A JPH05252006 A JP H05252006A JP 4198231 A JP4198231 A JP 4198231A JP 19823192 A JP19823192 A JP 19823192A JP H05252006 A JPH05252006 A JP H05252006A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- bootstrap circuit
- voltage
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Power Conversion In General (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】電力ＭＯＳトランジスタが高いスイッチング周
波数で動作するときに低いレベルの供給電圧において動
作できる高電位側構成においてその電力ＭＯＳトランジ
スタを駆動するためのブートストラップ回路を実現す
る。 【構成】電力トランジスタ (Ｔ１) の供給電圧の第１の
電圧レベルへ充電可能な第１のコンデンサ (Ｃ１) を含
む、高電位側駆動構成における電力ＭＯＳトランジスタ
に対するブートストラップ回路において、第１の電圧及
び電力トランジスタ (Ｔ１) の閾値電圧よりも高い第２
の電圧が利用できるように、第２のコンデンサ (Ｃ２)
が第１のコンデンサ (Ｃ１) と組み合わされて設けられ
ている。
波数で動作するときに低いレベルの供給電圧において動
作できる高電位側構成においてその電力ＭＯＳトランジ
スタを駆動するためのブートストラップ回路を実現す
る。 【構成】電力トランジスタ (Ｔ１) の供給電圧の第１の
電圧レベルへ充電可能な第１のコンデンサ (Ｃ１) を含
む、高電位側駆動構成における電力ＭＯＳトランジスタ
に対するブートストラップ回路において、第１の電圧及
び電力トランジスタ (Ｔ１) の閾値電圧よりも高い第２
の電圧が利用できるように、第２のコンデンサ (Ｃ２)
が第１のコンデンサ (Ｃ１) と組み合わされて設けられ
ている。
Description
【０００１】
【従来の技術】本発明は電力ＭＯＳトランジスタを高電
位側駆動構成において駆動するためのブートストラップ
回路にかかわる。従来での駆動構成において、「高電位
側ドライバ」と呼ばれる高電位側からの駆動を持つ構成
での電力ＭＯＳトランジスタを利用し、高い周波数で動
作するときの個別のデバイス並びに集積回路の低い供給
電圧での動作は、電力ＭＯＳトランジスタの閾値電圧に
より、すなわち、電流が電力ＭＯＳトランジスタ自体の
ドレインとソースとの間において流れ始めるようにその
ゲートとソースとの間に印加されなければならない最小
電圧によって制限される。
位側駆動構成において駆動するためのブートストラップ
回路にかかわる。従来での駆動構成において、「高電位
側ドライバ」と呼ばれる高電位側からの駆動を持つ構成
での電力ＭＯＳトランジスタを利用し、高い周波数で動
作するときの個別のデバイス並びに集積回路の低い供給
電圧での動作は、電力ＭＯＳトランジスタの閾値電圧に
より、すなわち、電流が電力ＭＯＳトランジスタ自体の
ドレインとソースとの間において流れ始めるようにその
ゲートとソースとの間に印加されなければならない最小
電圧によって制限される。
【０００２】従来での技術は、例えば、約3.５Ｖの閾値
電圧を持つ電力ＭＯＳデバイスを実施する。電力ＭＯＳ
トランジスタ自体の、スイッチとしての、信頼性に富ん
だ動作を得るには、その閾値電圧の少なくとも２倍の電
圧を、特別なケースでは７Ｖ以上の電圧をそのゲートと
ソースとの間に印加することが必要である。従来の方法
で実現されるブートストラップ回路では、電力ＭＯＳト
ランジスタのゲートとソースとの間に、供給電圧から回
路自体により導入される損失を差し引いた値に等しい電
圧が印加されていたので、電力ＭＯＳトランジスタの信
頼性のある動作を達成するには、その回路に対する供給
電圧の最小値が必ず７Ｖ以上でなければならなかった。
電圧を持つ電力ＭＯＳデバイスを実施する。電力ＭＯＳ
トランジスタ自体の、スイッチとしての、信頼性に富ん
だ動作を得るには、その閾値電圧の少なくとも２倍の電
圧を、特別なケースでは７Ｖ以上の電圧をそのゲートと
ソースとの間に印加することが必要である。従来の方法
で実現されるブートストラップ回路では、電力ＭＯＳト
ランジスタのゲートとソースとの間に、供給電圧から回
路自体により導入される損失を差し引いた値に等しい電
圧が印加されていたので、電力ＭＯＳトランジスタの信
頼性のある動作を達成するには、その回路に対する供給
電圧の最小値が必ず７Ｖ以上でなければならなかった。
【０００３】電力ＭＯＳトランジスタを駆動する従来の
回路構成としては、電力ＭＯＳトランジスタのスイッチ
ング周波数に等しい周波数で動作するブートストラップ
回路と、電力ＭＯＳトランジスタのものよりもはるかに
高い周波数で動作する電荷−ポンピング回路とが知られ
ている。こうした回路の例は、１９８７年６月発行の雑
誌ＰＣＩＭに含まれている、モトローラ、インコーポレ
イテッド エスピーエスのワーレンシュルツ (Warren S
chultz)氏の“高電位側ＮチャネルMOSFETに対する駆動
技術”という名称の文献に既述されている。
回路構成としては、電力ＭＯＳトランジスタのスイッチ
ング周波数に等しい周波数で動作するブートストラップ
回路と、電力ＭＯＳトランジスタのものよりもはるかに
高い周波数で動作する電荷−ポンピング回路とが知られ
ている。こうした回路の例は、１９８７年６月発行の雑
誌ＰＣＩＭに含まれている、モトローラ、インコーポレ
イテッド エスピーエスのワーレンシュルツ (Warren S
chultz)氏の“高電位側ＮチャネルMOSFETに対する駆動
技術”という名称の文献に既述されている。
【０００４】
【発明が解決しようとする課題】本発明の目的は、電力
ＭＯＳトランジスタが高いスイッチング周波数で動作す
るときに低いレベルの供給電圧において動作できる高電
位側構成においてその電力ＭＯＳトランジスタを駆動す
るためのブートストラップ回路を実現することである。
ＭＯＳトランジスタが高いスイッチング周波数で動作す
るときに低いレベルの供給電圧において動作できる高電
位側構成においてその電力ＭＯＳトランジスタを駆動す
るためのブートストラップ回路を実現することである。
【０００５】
【課題を解決するための手段】本発明によると、かかる
目的は、電力トランジスタの供給電圧の第１の電圧へ充
電可能な第１のコンデンサを含む、高電位側構成におけ
る電力ＭＯＳトランジスタに対するブートストラップ回
路において、電力トランジスタの前記第１の電圧及び閾
値電圧よりも高い第２の電圧を利用できるように前記第
１のコンデンサと組合わされた第２のコンデンサを含ん
でいることを特徴とするブートストラップ回路でもって
達成される。
目的は、電力トランジスタの供給電圧の第１の電圧へ充
電可能な第１のコンデンサを含む、高電位側構成におけ
る電力ＭＯＳトランジスタに対するブートストラップ回
路において、電力トランジスタの前記第１の電圧及び閾
値電圧よりも高い第２の電圧を利用できるように前記第
１のコンデンサと組合わされた第２のコンデンサを含ん
でいることを特徴とするブートストラップ回路でもって
達成される。
【０００６】このように、本発明によるブートストラッ
プ回路の能率は、特に供給電圧の低下したレベルにおい
てさえ高い周波数における電力ＭＯＳトランジスタの正
しい動作を可能にして、従来のブートストラップ回路に
比較して大いに改善される。本発明の実施例によると、
第２のコンデンサは、第１のコンデンサに並列に接続さ
れそして電力ＭＯＳトランジスタの導通期間と同相にお
いて充電され、第２の電圧は第２のコンデンサの端子に
おいて引き出される。
プ回路の能率は、特に供給電圧の低下したレベルにおい
てさえ高い周波数における電力ＭＯＳトランジスタの正
しい動作を可能にして、従来のブートストラップ回路に
比較して大いに改善される。本発明の実施例によると、
第２のコンデンサは、第１のコンデンサに並列に接続さ
れそして電力ＭＯＳトランジスタの導通期間と同相にお
いて充電され、第２の電圧は第２のコンデンサの端子に
おいて引き出される。
【０００７】本発明の別な実施例によると、第２のコン
デンサは第１のコンデンサと直列に接続されそして電力
ＭＯＳトランジスタの導通期間と反対の位相において充
電され、第２の電圧は前記直列のコンデンサの端子から
引き出され、第１のコンデンサを横切った電圧及び第２
のコンデンサを横切った電圧の和に等しい。本発明の特
徴は非限定的例として添付図面に示されているその実施
例から一層明らかとなろう。
デンサは第１のコンデンサと直列に接続されそして電力
ＭＯＳトランジスタの導通期間と反対の位相において充
電され、第２の電圧は前記直列のコンデンサの端子から
引き出され、第１のコンデンサを横切った電圧及び第２
のコンデンサを横切った電圧の和に等しい。本発明の特
徴は非限定的例として添付図面に示されているその実施
例から一層明らかとなろう。
【０００８】
【実施例】第１の実施例を示す図１を参照するに、ブー
トストラップ回路は点線にて表わされ、参照数字１及び
２として指定されている２つのブロックで構成されてい
る。ブロック１は電力用ｎチャネルＭＯＳトランジスタ
Ｔ１に対する従来のブートストラップ回路を表わしてい
る。それはバイポーラｎｐｎトランジスタＴ４を含み、
トランジスタＴ４は、反転されたＰＷＭ信号に対する入
力端子Ｕ１に接続されるベースと、接地されるエミッタ
と、電源電圧Ｖccに接続されている抵抗器Ｒ１に接続さ
れるとともに、ｎチャネルＭＯＳトランジスタＴ３のゲ
ートに接続されるコレクタとを持っている。トランジス
タＴ３のソースは接地され、ドレインは抵抗器Ｒ２に接
続されているとともにｐチャネルＭＯＳトランジスタＴ
２のゲート接続されている。抵抗器Ｒ２の他端は、抵抗
器Ｒ１とＲ２との間に介在されたダイオードＤ１を通し
て電源電圧Ｖccに接続されている。
トストラップ回路は点線にて表わされ、参照数字１及び
２として指定されている２つのブロックで構成されてい
る。ブロック１は電力用ｎチャネルＭＯＳトランジスタ
Ｔ１に対する従来のブートストラップ回路を表わしてい
る。それはバイポーラｎｐｎトランジスタＴ４を含み、
トランジスタＴ４は、反転されたＰＷＭ信号に対する入
力端子Ｕ１に接続されるベースと、接地されるエミッタ
と、電源電圧Ｖccに接続されている抵抗器Ｒ１に接続さ
れるとともに、ｎチャネルＭＯＳトランジスタＴ３のゲ
ートに接続されるコレクタとを持っている。トランジス
タＴ３のソースは接地され、ドレインは抵抗器Ｒ２に接
続されているとともにｐチャネルＭＯＳトランジスタＴ
２のゲート接続されている。抵抗器Ｒ２の他端は、抵抗
器Ｒ１とＲ２との間に介在されたダイオードＤ１を通し
て電源電圧Ｖccに接続されている。
【０００９】トランジスタＴ２のソースはダイオードＤ
１を通して電源電圧Ｖccに接続されている。トランジス
タＴ２のドレインはダイオードＤ４を通して電力ＭＯＳ
トランジスタＴ１のゲートに接続されている。電力トラ
ンジスタＴ１のゲートには、反転ＰＷＭ信号が高レベル
に上昇したときに前述のゲートを接地させる電力トラン
ジスタＴ１に対するスイッチオフ回路SWOFFも接続され
ている。
１を通して電源電圧Ｖccに接続されている。トランジス
タＴ２のドレインはダイオードＤ４を通して電力ＭＯＳ
トランジスタＴ１のゲートに接続されている。電力トラ
ンジスタＴ１のゲートには、反転ＰＷＭ信号が高レベル
に上昇したときに前述のゲートを接地させる電力トラン
ジスタＴ１に対するスイッチオフ回路SWOFFも接続され
ている。
【００１０】ブロック２はｎｐｎ型バイポーラ・トラン
ジスタＴ５を含み、トランジスタＴ５は、ＰＷＭスイッ
チオン信号に対する入力端子Ｕ２に接続されるベース
と、接地されるエミッタと、抵抗器Ｒ３を通して電源電
圧Ｖccに接続されたコレクタとを持っている。トランジ
スタＴ５のコレクタと抵抗器Ｒ３との間にある回路結節
Ｎ１には抵抗器Ｒ４が接続され、抵抗器Ｒ４の他端がｎ
ｐｎ型バイポーラ・トランジスタＴ６のベースに接続さ
れている。トランジスタＴ６のエミッタは接地されてい
るが、そのコレクタは抵抗器Ｒ６を通して電源電圧Ｖcc
に接続されているとともに、ｎｐｎ型バイポーラ・トラ
ンジスタＴ９のベースに接続されている。トランジスタ
Ｔ９のエミッタは電源電圧Ｖccに接続されているが、そ
のコレクタはｎｐｎ型トランジスタＴ８に接続されてい
る。トランジスタＴ８のエミッタは接地されているが、
そのベースは、抵抗器Ｒ７とｎｐｎ型バイポーラ・トラ
ンジスタＴ７のコレクタとの間における中間結節Ｎ２に
接続されている。トランジスタＴ７のエミッタは接地さ
れているが、そのベースは抵抗器Ｒ５を通して結節Ｎ１
に接続されている。
ジスタＴ５を含み、トランジスタＴ５は、ＰＷＭスイッ
チオン信号に対する入力端子Ｕ２に接続されるベース
と、接地されるエミッタと、抵抗器Ｒ３を通して電源電
圧Ｖccに接続されたコレクタとを持っている。トランジ
スタＴ５のコレクタと抵抗器Ｒ３との間にある回路結節
Ｎ１には抵抗器Ｒ４が接続され、抵抗器Ｒ４の他端がｎ
ｐｎ型バイポーラ・トランジスタＴ６のベースに接続さ
れている。トランジスタＴ６のエミッタは接地されてい
るが、そのコレクタは抵抗器Ｒ６を通して電源電圧Ｖcc
に接続されているとともに、ｎｐｎ型バイポーラ・トラ
ンジスタＴ９のベースに接続されている。トランジスタ
Ｔ９のエミッタは電源電圧Ｖccに接続されているが、そ
のコレクタはｎｐｎ型トランジスタＴ８に接続されてい
る。トランジスタＴ８のエミッタは接地されているが、
そのベースは、抵抗器Ｒ７とｎｐｎ型バイポーラ・トラ
ンジスタＴ７のコレクタとの間における中間結節Ｎ２に
接続されている。トランジスタＴ７のエミッタは接地さ
れているが、そのベースは抵抗器Ｒ５を通して結節Ｎ１
に接続されている。
【００１１】トランジスタＴ８のコレクタとトランジス
タＴ９のコレクタとの間における中間の回路結節Ｎ３に
はコンデンサＣ２が接続されている。コンデンサＣ２の
他の側は回路結節Ｎ４を介してダイオードＤ２に接続さ
れ、ダイオードＤ２の他端は電源電圧Ｖccに接続されて
いる。また、コンデンサＣ２はダイオードＤ３を通し
て、このブートストラップ回路の外部にあるコンデンサ
Ｃ１の片側に接続されているとともに、電源電圧Ｖccに
接続されている。
タＴ９のコレクタとの間における中間の回路結節Ｎ３に
はコンデンサＣ２が接続されている。コンデンサＣ２の
他の側は回路結節Ｎ４を介してダイオードＤ２に接続さ
れ、ダイオードＤ２の他端は電源電圧Ｖccに接続されて
いる。また、コンデンサＣ２はダイオードＤ３を通し
て、このブートストラップ回路の外部にあるコンデンサ
Ｃ１の片側に接続されているとともに、電源電圧Ｖccに
接続されている。
【００１２】コンデンサＣ１の他の側はトランジスタＴ
１のソースに接続されているとともに、抵抗性／誘導性
負荷Ｌ１を通して接地されている。ブロック１を参照す
るに、そのブートストラップ回路は、ブロック２を動作
させるＰＷＭ信号から得られる反転されたＰＷＭ信号に
より動作される。また、この信号は、ＭＯＳ電力トラン
ジスタＴ１が導通して、負荷Ｌ１上にある電圧の高い値
に対して入力Ｕ１における反転ＰＷＭ信号の低い値が対
応しているという意味において、電力ＭＯＳトランジス
タＴ１の負荷上にある電圧値に対して論理的に反対にあ
る。
１のソースに接続されているとともに、抵抗性／誘導性
負荷Ｌ１を通して接地されている。ブロック１を参照す
るに、そのブートストラップ回路は、ブロック２を動作
させるＰＷＭ信号から得られる反転されたＰＷＭ信号に
より動作される。また、この信号は、ＭＯＳ電力トラン
ジスタＴ１が導通して、負荷Ｌ１上にある電圧の高い値
に対して入力Ｕ１における反転ＰＷＭ信号の低い値が対
応しているという意味において、電力ＭＯＳトランジス
タＴ１の負荷上にある電圧値に対して論理的に反対にあ
る。
【００１３】トランジスタＴ４のベース上にある反転さ
れたＰＷＭ信号が低いとすると、トランジスタＴ４はオ
フにある。ｎチャネルＭＯＳトランジスタＴ３のゲート
は抵抗器Ｒ１を通して電源電圧Ｖccに接続されているの
で、トランジスタＴ３はターンオンされて、ｐチャネル
ＭＯＳトランジスタＴ２のゲートを低くさせる。
れたＰＷＭ信号が低いとすると、トランジスタＴ４はオ
フにある。ｎチャネルＭＯＳトランジスタＴ３のゲート
は抵抗器Ｒ１を通して電源電圧Ｖccに接続されているの
で、トランジスタＴ３はターンオンされて、ｐチャネル
ＭＯＳトランジスタＴ２のゲートを低くさせる。
【００１４】そこで、ＭＯＳトランジスタＴ２がターン
オンされる。この状態では、コンデンサＣ１の電荷が、
トランジスタＴ２自体及びダイオードＤ４を通して、電
力ＭＯＳトランジスタＴ１のゲートに与えられて、トラ
ンジスタＴ１をターンオンさせる。この相中、ダイオー
ドＤ１のアノードには電源電圧Ｖccがあり、そのカソー
ドにはターンオンの瞬間に電力ＭＯＳトランジスタＴ１
のソースにある電圧Ｖcc−Ｖdspn (Ｖdson＝トランジス
タが導通しているときでのドレイン−ソース電圧)と、
コンデンサＣ１を横切って存在しそして電力ＭＯＳトラ
ンジスタＴ１のゲートに転送れされる電圧Ｖccとの和で
ある電圧があって、それがコンデサＣ１を横切って存在
する電圧を電源電圧Ｖccから切り離すので、ダイオード
Ｄ１は逆バイアスされている。
オンされる。この状態では、コンデンサＣ１の電荷が、
トランジスタＴ２自体及びダイオードＤ４を通して、電
力ＭＯＳトランジスタＴ１のゲートに与えられて、トラ
ンジスタＴ１をターンオンさせる。この相中、ダイオー
ドＤ１のアノードには電源電圧Ｖccがあり、そのカソー
ドにはターンオンの瞬間に電力ＭＯＳトランジスタＴ１
のソースにある電圧Ｖcc−Ｖdspn (Ｖdson＝トランジス
タが導通しているときでのドレイン−ソース電圧)と、
コンデンサＣ１を横切って存在しそして電力ＭＯＳトラ
ンジスタＴ１のゲートに転送れされる電圧Ｖccとの和で
ある電圧があって、それがコンデサＣ１を横切って存在
する電圧を電源電圧Ｖccから切り離すので、ダイオード
Ｄ１は逆バイアスされている。
【００１５】ブロック１の入力における反転されたＰＷ
Ｍ信号が低いレベルにある状態でのブロック２を参照す
るに、入力Ｕ２における対応するＰＷＭ信号は高いレベ
ルにある。トランジスタＴ５がターンオンされると、ト
ランジスタＴ５のコレクタは低くなるので、トランジス
タＴ６及びＴ７はターンオフされる。
Ｍ信号が低いレベルにある状態でのブロック２を参照す
るに、入力Ｕ２における対応するＰＷＭ信号は高いレベ
ルにある。トランジスタＴ５がターンオンされると、ト
ランジスタＴ５のコレクタは低くなるので、トランジス
タＴ６及びＴ７はターンオフされる。
【００１６】トランジスタＴ６のコレクタにおける信号
は高いので、ベースがトランジスタＴ６のコレクタによ
り駆動されるｐｎｐ型トランジスタＴ９はターンオフさ
れる。逆に、トランジスタＴ７はターンオフされている
ので、抵抗器Ｒ７を通して電源電圧Ｖccに接続されてい
るベースを持つトランジスタＴ８はターンオンされる。
は高いので、ベースがトランジスタＴ６のコレクタによ
り駆動されるｐｎｐ型トランジスタＴ９はターンオフさ
れる。逆に、トランジスタＴ７はターンオフされている
ので、抵抗器Ｒ７を通して電源電圧Ｖccに接続されてい
るベースを持つトランジスタＴ８はターンオンされる。
【００１７】こうした状態の下で、コンデンサＣ２は、
トランジスタＴ８の飽和電圧が無視できるとして、電圧
Ｖcc−Ｖbe (Ｄ２) まで充電する。さてブロック１に戻
って、入力Ｕ１における反転ＰＷＭ信号が低レベルから
高レベルに切り変ったと仮定すると、トランジスタＴ４
は導通して、トランジスタＴ３をじかにターンオフさ
せ、それにより、トランジスタＴ２をターンオフさせ
る。結果的に、コンデンサＣ１は電力ＭＯＳトランジス
タＴ１のゲートから切り離され、そのゲートはスイッチ
オフ回路SWOFFにより接地される。
トランジスタＴ８の飽和電圧が無視できるとして、電圧
Ｖcc−Ｖbe (Ｄ２) まで充電する。さてブロック１に戻
って、入力Ｕ１における反転ＰＷＭ信号が低レベルから
高レベルに切り変ったと仮定すると、トランジスタＴ４
は導通して、トランジスタＴ３をじかにターンオフさ
せ、それにより、トランジスタＴ２をターンオフさせ
る。結果的に、コンデンサＣ１は電力ＭＯＳトランジス
タＴ１のゲートから切り離され、そのゲートはスイッチ
オフ回路SWOFFにより接地される。
【００１８】これと同時に、ブロック２に関する限り、
トランジスタＴ５のゲートにおける対応するＰＷＭ信号
は高レベルから低レベルに切り変わる。この状態におい
て、トランジスタＴ５はターンオフされるが、トランジ
スタＴ６及びＴ７は、それらのベースが直列の抵抗器Ｒ
４＋Ｒ３及びＲ５＋Ｒ３を通してそれぞれ電源電圧Ｖcc
に接続されているために、ターンオンされる。
トランジスタＴ５のゲートにおける対応するＰＷＭ信号
は高レベルから低レベルに切り変わる。この状態におい
て、トランジスタＴ５はターンオフされるが、トランジ
スタＴ６及びＴ７は、それらのベースが直列の抵抗器Ｒ
４＋Ｒ３及びＲ５＋Ｒ３を通してそれぞれ電源電圧Ｖcc
に接続されているために、ターンオンされる。
【００１９】トランジスタＴ６のコレクタにおける信号
は低いので、トランジスタＴ９は、そのベースがトラン
ジスタＴ６のコレクタにより駆動されるために、ターン
オンされる。逆に、トランジスタＴ７はターンオンされ
るので、トランジスタＴ８は、そのベースが低いため
に、ターンオフされる。こうした状態の下において、ト
ランジスタＴ９のコレクタに接続されているコンデンサ
Ｃ２の端子は、Ｖcesat(Ｔ９) を無視できるとして、電
源電圧Ｖccへ行き、それ故、電圧Ｖcc−Ｖbe (Ｄ２) に
既に充電されていた他の端子は、次式： Ｖcc＋Ｖcc−Ｖbe (Ｄ２) で示される電圧へと充電される。
は低いので、トランジスタＴ９は、そのベースがトラン
ジスタＴ６のコレクタにより駆動されるために、ターン
オンされる。逆に、トランジスタＴ７はターンオンされ
るので、トランジスタＴ８は、そのベースが低いため
に、ターンオフされる。こうした状態の下において、ト
ランジスタＴ９のコレクタに接続されているコンデンサ
Ｃ２の端子は、Ｖcesat(Ｔ９) を無視できるとして、電
源電圧Ｖccへ行き、それ故、電圧Ｖcc−Ｖbe (Ｄ２) に
既に充電されていた他の端子は、次式： Ｖcc＋Ｖcc−Ｖbe (Ｄ２) で示される電圧へと充電される。
【００２０】特別なケースを取り上げて、Ｃ２がＣ１よ
りもはるかに大きいと仮定すると、コンデンサＣ１は、
ダイオードＤ３を通して、次式、つまり： ２Ｖcc−Ｖbe (Ｄ２) −Ｖbe (Ｄ３) にほぼ等しい電圧にまで充電するので、ＰＷＭ及び反転
されたＰＷＭ信号が高レベル及び低レベルへそれぞれ戻
ると、コンデンサＣ１は、電力ＭＯＳトランジスタＴ１
のゲートとソースとの間に、次式、すなわち： ２Ｖcc−Ｖbe (Ｄ２) −Ｖbe (Ｄ３) −Ｖbe (Ｄ４) に等しい電圧Ｖgsを印加するので、低い電源電圧Ｖccの
場合においてさえ電力トランジスタの切換復帰をトリガ
ーできる。
りもはるかに大きいと仮定すると、コンデンサＣ１は、
ダイオードＤ３を通して、次式、つまり： ２Ｖcc−Ｖbe (Ｄ２) −Ｖbe (Ｄ３) にほぼ等しい電圧にまで充電するので、ＰＷＭ及び反転
されたＰＷＭ信号が高レベル及び低レベルへそれぞれ戻
ると、コンデンサＣ１は、電力ＭＯＳトランジスタＴ１
のゲートとソースとの間に、次式、すなわち： ２Ｖcc−Ｖbe (Ｄ２) −Ｖbe (Ｄ３) −Ｖbe (Ｄ４) に等しい電圧Ｖgsを印加するので、低い電源電圧Ｖccの
場合においてさえ電力トランジスタの切換復帰をトリガ
ーできる。
【００２１】周知の技術でのように、ブートストラップ
回路がブロック１によってのみ構成される場合におい
て、反転されたＰＷＭ信号が高レベルにある期間中、コ
ンデンサＣ１はダイオードＤ１を通して、電圧Ｖcc−Ｖ
be (Ｄ１) へと充電することになる。高レベルから低レ
ベルへの反転ＰＷＭ信号の切換復帰中、その電荷はトラ
ンジスタＴ１のベースへと転送し戻される。そこで、そ
のトランジスタは、本発明によるブートストラップ回路
で利用されるスイッチオン電圧よりもはるかに低いＶcc
−Ｖbe (Ｄ１) −Ｖbe (Ｄ４) に等しい電圧Ｖg でもっ
てターンオンされているので、電源電圧Ｖccが低い場合
には、電力トランジスタの切換復帰を実行できないこと
になる。
回路がブロック１によってのみ構成される場合におい
て、反転されたＰＷＭ信号が高レベルにある期間中、コ
ンデンサＣ１はダイオードＤ１を通して、電圧Ｖcc−Ｖ
be (Ｄ１) へと充電することになる。高レベルから低レ
ベルへの反転ＰＷＭ信号の切換復帰中、その電荷はトラ
ンジスタＴ１のベースへと転送し戻される。そこで、そ
のトランジスタは、本発明によるブートストラップ回路
で利用されるスイッチオン電圧よりもはるかに低いＶcc
−Ｖbe (Ｄ１) −Ｖbe (Ｄ４) に等しい電圧Ｖg でもっ
てターンオンされているので、電源電圧Ｖccが低い場合
には、電力トランジスタの切換復帰を実行できないこと
になる。
【００２２】これに対して、図１の回路では、仮にＣ２
がＣ１よりもはるかに大きいとしても、トランジスタＴ
１を導通させるのに必要な電圧の漸増を得ることが可能
である。勿論、その回路の能率は、コンデンサＣ１を横
切った電圧がコンデンサの値の比Ｃ２／Ｃ１でもって減
少するので、その比に従って減少することになる。
がＣ１よりもはるかに大きいとしても、トランジスタＴ
１を導通させるのに必要な電圧の漸増を得ることが可能
である。勿論、その回路の能率は、コンデンサＣ１を横
切った電圧がコンデンサの値の比Ｃ２／Ｃ１でもって減
少するので、その比に従って減少することになる。
【００２３】この第１の実施例のブートストラップ回路
の特長は、コンデンサＣ２の充電が電力ＭＯＳトランジ
スタＴ１のスイッチオンと同相において行われることで
ある。更に、この回路において、ダイオードＤ２及びＤ
３は、コンデンサＣ１がその電荷を電力ＭＯＳトランジ
スタＴ１のゲートへと転送するときに、コンデンサＣ２
を電源電圧Ｖcc及びコンデンサＣ１から切り離すように
作用する。
の特長は、コンデンサＣ２の充電が電力ＭＯＳトランジ
スタＴ１のスイッチオンと同相において行われることで
ある。更に、この回路において、ダイオードＤ２及びＤ
３は、コンデンサＣ１がその電荷を電力ＭＯＳトランジ
スタＴ１のゲートへと転送するときに、コンデンサＣ２
を電源電圧Ｖcc及びコンデンサＣ１から切り離すように
作用する。
【００２４】図３及び４において、曲線ａ, ｂ, ｃは、
電圧Ｖccを４Ｖとし、本発明によるブートストラップ回
路及びブロック２を含まない従来型式の回路それぞれに
おけるトランジスタＴ１のゲート、トランジスタＴ１の
ソース、そして回路結節Ｎ３でのコンデンサＣ２の端子
における電圧の時間に関したパターンを示している。２
つ図の比較から明らかなように、ブロック２の効果は、
前にも述べたように、電力ＭＯＳトランジスタＴ１のタ
ーンオンに対するゲート−ソース間電圧の漸増として示
されている。
電圧Ｖccを４Ｖとし、本発明によるブートストラップ回
路及びブロック２を含まない従来型式の回路それぞれに
おけるトランジスタＴ１のゲート、トランジスタＴ１の
ソース、そして回路結節Ｎ３でのコンデンサＣ２の端子
における電圧の時間に関したパターンを示している。２
つ図の比較から明らかなように、ブロック２の効果は、
前にも述べたように、電力ＭＯＳトランジスタＴ１のタ
ーンオンに対するゲート−ソース間電圧の漸増として示
されている。
【００２５】本発明によるブートストラップ回路の第１
の実施例によると、コンデンサＣ１はそれに並列に置か
れたコンデンサＣ２でもって充電されている。代替とし
て、第２の実施例によるブートストラップ回路は、直列
に接続されたコンデンサＣ１及びＣ２を充電するように
仕方において実現される。図２に示されている第２の実
施例におけるブートストラップ回路は、ブロック２の構
成及びダイオードＤ３の不在に関する限り、図１に示さ
れているものから異なっている。ブロック２は特に、ｎ
ｐｎ型バイポーラ・トランジスタＴ10を含み、トランジ
スタＴ10は、抵抗器Ｒ８を通してＰＷＭ信号の入力端子
Ｕ２に接続されるベースと、接地されるべきエミッタ
と、ｐチャネルＭＯＳトランジスタＴ11のゲート及び抵
抗器Ｒ９に接続されるコレクタとを持っている。抵抗器
Ｒ９の他端はトランジスタＴ11のソースと電源電圧Ｖcc
とに接続されている。
の実施例によると、コンデンサＣ１はそれに並列に置か
れたコンデンサＣ２でもって充電されている。代替とし
て、第２の実施例によるブートストラップ回路は、直列
に接続されたコンデンサＣ１及びＣ２を充電するように
仕方において実現される。図２に示されている第２の実
施例におけるブートストラップ回路は、ブロック２の構
成及びダイオードＤ３の不在に関する限り、図１に示さ
れているものから異なっている。ブロック２は特に、ｎ
ｐｎ型バイポーラ・トランジスタＴ10を含み、トランジ
スタＴ10は、抵抗器Ｒ８を通してＰＷＭ信号の入力端子
Ｕ２に接続されるベースと、接地されるべきエミッタ
と、ｐチャネルＭＯＳトランジスタＴ11のゲート及び抵
抗器Ｒ９に接続されるコレクタとを持っている。抵抗器
Ｒ９の他端はトランジスタＴ11のソースと電源電圧Ｖcc
とに接続されている。
【００２６】トランジスタＴ11のドレインは、結節Ｎ６
を介して、コンデンサＣ２と、ｎｐｎ型バイポーラ・ト
ランジスタＴ12のコレクタとに接続されている。コンデ
ンサＣ２の他の側は、回路結節Ｎ５を介して、ダイオー
ドＤ２に接続され、その他端は電源電圧Ｖccに接続され
ている。バイポーラ・トランジスタＴ12のエミッタは接
地され、そのベースは抵抗器Ｒ10を通して電源電圧Ｖcc
に接続されているとともに、ｎｐｎ型バイポーラ・トラ
ンジスタＴ13のコレクタに接続されている。
を介して、コンデンサＣ２と、ｎｐｎ型バイポーラ・ト
ランジスタＴ12のコレクタとに接続されている。コンデ
ンサＣ２の他の側は、回路結節Ｎ５を介して、ダイオー
ドＤ２に接続され、その他端は電源電圧Ｖccに接続され
ている。バイポーラ・トランジスタＴ12のエミッタは接
地され、そのベースは抵抗器Ｒ10を通して電源電圧Ｖcc
に接続されているとともに、ｎｐｎ型バイポーラ・トラ
ンジスタＴ13のコレクタに接続されている。
【００２７】トランジスタＴ13のエミッタは接地され、
そのベースは抵抗器Ｒ11を通してＰＷＭ信号の入力端子
Ｕ２に接続されている。図２の回路は以下のように動作
する。ブロック２の入力Ｕ２にあるＰＷＭ信号が低い場
合 (この相では、図１に示されている回路の動作を参照
して前に既に既述したように、ＭＯＳトランジスタＴ１
はオフにある) 、トランジスタＴ10及びＴ13は、それら
のベースが低レベルにあるために、ターンオフされる。
そのベースは抵抗器Ｒ11を通してＰＷＭ信号の入力端子
Ｕ２に接続されている。図２の回路は以下のように動作
する。ブロック２の入力Ｕ２にあるＰＷＭ信号が低い場
合 (この相では、図１に示されている回路の動作を参照
して前に既に既述したように、ＭＯＳトランジスタＴ１
はオフにある) 、トランジスタＴ10及びＴ13は、それら
のベースが低レベルにあるために、ターンオフされる。
【００２８】トランジスタＴ12は、そのベースが抵抗器
Ｒ10を通して電源に接続されているために、ターンオン
される。コンデンサＣ２は、Ｖcc−Ｖbe (Ｄ２) −Ｖce
sat(Ｔ12) で示される値にまで充電する。代って、コン
デンサＣ１は、Ｖcc−Ｖbe (Ｄ１) で規定される値にま
で充電する。
Ｒ10を通して電源に接続されているために、ターンオン
される。コンデンサＣ２は、Ｖcc−Ｖbe (Ｄ２) −Ｖce
sat(Ｔ12) で示される値にまで充電する。代って、コン
デンサＣ１は、Ｖcc−Ｖbe (Ｄ１) で規定される値にま
で充電する。
【００２９】ブロック２の入力端子Ｕ２におけるＰＷＭ
信号が高くなる場合、トランジスタＴ10及びＴ13はター
ンオンされる。この場合、トランジスタＴ12は、そのベ
ースがトランジスタＴ13のコレクタに接続されているた
めに低くなるので、ターンオフするが、トランジスタＴ
10のコレクタによりゲート上で駆動されるｐチャネルＭ
ＯＳトランジスタＴ11はターンオンする。
信号が高くなる場合、トランジスタＴ10及びＴ13はター
ンオンされる。この場合、トランジスタＴ12は、そのベ
ースがトランジスタＴ13のコレクタに接続されているた
めに低くなるので、ターンオフするが、トランジスタＴ
10のコレクタによりゲート上で駆動されるｐチャネルＭ
ＯＳトランジスタＴ11はターンオンする。
【００３０】この様に、２つのコンデンサＣ１及びＣ２
は、トランジスタＴ11を通して直接に接続されることに
なり、一緒になって、次式、つまり： ２Ｖcc−Ｖbe (Ｄ１) −Ｖbe (Ｄ２) −Ｖcesat(Ｔ12) で規定される電圧にまで充電する。この場合、ブロック
１で表されている従来のブートストラップ回路は２つの
コンデンサＣ１及びＣ２を電力ＭＯＳトランジスタＴ１
のゲートに対して直列に接続して、次式： Ｖgson＝((２Ｖcc−Ｖbe(Ｄ１)−Ｖbe(Ｄ２)−Ｖcesat(Ｔ12))−Ｖbe(Ｄ４) で示される電圧において、それをターンオンする。
は、トランジスタＴ11を通して直接に接続されることに
なり、一緒になって、次式、つまり： ２Ｖcc−Ｖbe (Ｄ１) −Ｖbe (Ｄ２) −Ｖcesat(Ｔ12) で規定される電圧にまで充電する。この場合、ブロック
１で表されている従来のブートストラップ回路は２つの
コンデンサＣ１及びＣ２を電力ＭＯＳトランジスタＴ１
のゲートに対して直列に接続して、次式： Ｖgson＝((２Ｖcc−Ｖbe(Ｄ１)−Ｖbe(Ｄ２)−Ｖcesat(Ｔ12))−Ｖbe(Ｄ４) で示される電圧において、それをターンオンする。
【００３１】第１の実施例による回路と違って、この回
路において、コンデンサＣ２の充電は電力ＭＯＳトラン
ジスタＴ１のスイッチングオンと反対の位相で行われ
る。図５には、第１及び第２の実施例によるブートスト
ラップ回路の異なるゲート電圧の時間の関数としてのパ
ターンが示されており、曲線ｄが第１の実施例、曲線ｅ
が第２の実施例にそれぞれ対応し、また、曲線ｆは、両
者の場合における電圧トランジスタＴ１のソース電圧の
パターンを示している。
路において、コンデンサＣ２の充電は電力ＭＯＳトラン
ジスタＴ１のスイッチングオンと反対の位相で行われ
る。図５には、第１及び第２の実施例によるブートスト
ラップ回路の異なるゲート電圧の時間の関数としてのパ
ターンが示されており、曲線ｄが第１の実施例、曲線ｅ
が第２の実施例にそれぞれ対応し、また、曲線ｆは、両
者の場合における電圧トランジスタＴ１のソース電圧の
パターンを示している。
【００３２】図からも見られるように、第２の実施例に
よるブートストラップ回路により得られるゲ−ト電圧の
漸増は直列に接続される２つのコンデンサＣ１及びＣ２
によって達成される。一般に、図１の実施例及び図２の
変形例でのブートストラップ回路は、例えばスイッチン
グ相でのようにＭＯＳトランジスタが高い周波数におい
て動作するときに、約７Ｖよりも低い電圧において、ブ
ートストラップ回路及び電力ＭＯＳトランジスタを含む
デバイスの動作を可能にする高電位側駆動構成において
電力ＭＯＳトランジスタを駆動するための従来のブート
ストラップ回路の能率を改善する。
よるブートストラップ回路により得られるゲ−ト電圧の
漸増は直列に接続される２つのコンデンサＣ１及びＣ２
によって達成される。一般に、図１の実施例及び図２の
変形例でのブートストラップ回路は、例えばスイッチン
グ相でのようにＭＯＳトランジスタが高い周波数におい
て動作するときに、約７Ｖよりも低い電圧において、ブ
ートストラップ回路及び電力ＭＯＳトランジスタを含む
デバイスの動作を可能にする高電位側駆動構成において
電力ＭＯＳトランジスタを駆動するための従来のブート
ストラップ回路の能率を改善する。
【００３３】ブロック２は、全体としても又は部分的に
も、ＭＯＳデバイスとして実現できる。更に、図１及び
２に示されている回路はバイポーラ、ＭＯＳ又は混成
(バイポーラ、ＣＭＯＳ、ＤＭＯＳ) 技術において全体
的に集積されても良く、又は別個なコンポーネントとし
ても実現できる。
も、ＭＯＳデバイスとして実現できる。更に、図１及び
２に示されている回路はバイポーラ、ＭＯＳ又は混成
(バイポーラ、ＣＭＯＳ、ＤＭＯＳ) 技術において全体
的に集積されても良く、又は別個なコンポーネントとし
ても実現できる。
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】本発明によるブートストラップ回路の第１の実
施例における電力ＭＯＳトランジスタのゲート及びソー
ス及び第２のコンデンサにおける信号パターン図であ
る。
施例における電力ＭＯＳトランジスタのゲート及びソー
ス及び第２のコンデンサにおける信号パターン図であ
る。
【図４】従来のブートストラップ回路における図３と同
じパターン図である。
じパターン図である。
【図５】図１及び２の回路における電力ＭＯＳトランジ
スタのゲート及びソース上での信号パターン間の比較図
である。
スタのゲート及びソース上での信号パターン間の比較図
である。
Ｃ１, Ｃ２ コンデンサ Ｄ１〜Ｄ４ ダイオー
ド Ｌ１ 負荷 Ｒ１〜Ｒ７ 抵抗器 Ｔ１〜Ｔ９ トランジスタ ＳＷＯＦＦ スイッチ
オフ回路
ド Ｌ１ 負荷 Ｒ１〜Ｒ７ 抵抗器 Ｔ１〜Ｔ９ トランジスタ ＳＷＯＦＦ スイッチ
オフ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミケーレ ズィーサ イタリア共和国、97013 コミソ（ラグー サ）、ヴィア デイ プラターニ、40 (72)発明者 マッシミリアーノ ベリュッソ イタリア共和国、95040 カターニア、ヴ ィア カッシオペア、30 (72)発明者 マリオ パパロ イタリア共和国、95037 サン ジォバン ニ ラ プンタ（カターニア）、ヴィア グラッシ、１
Claims (12)
- 【請求項１】 電力トランジスタ (Ｔ１) の供給電圧の
第１の電圧へ充電可能な第１のコンデンサ (Ｃ１) を含
む、高電位側駆動構成における電力ＭＯＳトランジスタ
に対するブートストラップ回路において、前記第１の電
圧及び電力ＭＯＳトランジスタ (Ｔ１) の閾値電圧より
も高い第２の電圧が利用できるように前記第１のコンデ
ンサと組合わされる第２のコンデンサ (Ｃ２) を備えて
いることを特徴とするブートストラップ回路。 - 【請求項２】 前記第２のコンデンサ (Ｃ２) は前記第
１のコンデンサ (Ｃ１) と並列に接続され、そして前記
第２の電圧は前記第２のコンデンサ (Ｃ２)を横切って
取られることを特徴とする請求項１のブートストラップ
回路。 - 【請求項３】 前記第２のコンデンサ (Ｃ２) は電力Ｍ
ＯＳトランジスタ (Ｔ１) の導通と同じ頻度において且
つその導通期間と同相において充電されることを特徴と
する請求項２のブートストラップ回路。 - 【請求項４】 前記第１のコンデンサ (Ｃ１) は、負荷
(Ｌ１) に持続される第１の端子と、ダイオード (Ｄ
１) を通して (Ｖcc) に接続され且つ作動信号(ＰＷＭ)
により制御される第１のスイッチング手段 (Ｔ２) を
通して電力ＭＯＳトランジスタ (Ｔ１) のゲートに接続
される第２の端子とを持っていることを特徴とする請求
項２のブートストラップ回路。 - 【請求項５】 前記第２のコンデンサ (Ｃ２) はダイオ
ード (Ｄ３) を通して前記第１のコンデンサ (Ｃ１) の
第２の端子に接続される第１の端子と、第２のスイッチ
ング手段 (Ｔ８) を通して接地される第２の端子とを持
っていることを特徴とする請求項４のブートストラップ
回路。 - 【請求項６】 前記第２のコンデンサ (Ｃ２) はトラン
ジスタ (Ｔ11) を通して前記第１のコンデンサ (Ｃ１)
と並列に接続され、そして前記第２の電圧は前記直列の
コンデンサ (Ｃ１, Ｃ２) を横切って取られ、前記第１
のコンデンサ(Ｃ１) を横切った電圧と前記第２のコン
デンサ (Ｃ２) を横切った電圧との和に等しいことを特
徴とする請求項１のブートストラップ回路。 - 【請求項７】 前記第２のコンデンサ (Ｃ２) は電力Ｍ
ＯＳトランジスタ (Ｔ１) の導通と同じ頻度において且
つその導通期間と反対の位相において充電されることを
特徴とする請求項６のブートストラップ回路。 - 【請求項８】 前記第１のコンデンサ (Ｃ１) は負荷
(Ｌ１) に接続される第１の端子と、そしてダイオード
(Ｄ１) を通して供給電圧 (Ｖcc) に接続され且つ前記
直列のコンデンサ (Ｃ１, Ｃ２) と電力ＭＯＳトランジ
スタ (Ｔ１) のゲートとの間に機能的に配設されている
第３のスイッチング手段 (Ｔ３, Ｔ２,Ｄ４) の制御端
子に接続される第２の端子とを持っていることを特徴と
する請求項６のブートストラップ回路。 - 【請求項９】 前記第２のコンデンサ (Ｃ２) はトラン
ジスタ (Ｔ11) を通して前記第１のコンデンサ (Ｃ１)
の第２の端子に接続される第１の端子と、前記第３のス
イッチング手段 (Ｔ３, Ｔ２, Ｄ４) を通して前記電力
ＭＯＳトランジスタ (Ｔ１) のゲートに接続される第２
の端子とを持っていることを特徴とする請求項６のブー
トストラップ回路。 - 【請求項10】 バイポーラ技術で集積された形態におい
て履行されることを特徴とする請求項１のブートストラ
ップ回路。 - 【請求項11】 ＭＯＳ技術において履行されることを特
徴とする請求項１のブートストラップ回路。 - 【請求項12】 混成された技術において履行されること
を特徴とする請求項１のブートストラップ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITMI912045A IT1251097B (it) | 1991-07-24 | 1991-07-24 | Circuito di bootstrap per il pilotaggio di un transistore mos di potenza in configurazione high side driver. |
| IT91A002045 | 1991-07-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05252006A true JPH05252006A (ja) | 1993-09-28 |
| JP3528854B2 JP3528854B2 (ja) | 2004-05-24 |
Family
ID=11360419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19823192A Expired - Fee Related JP3528854B2 (ja) | 1991-07-24 | 1992-07-24 | 電力ｍｏｓトランジスタを高電位側駆動構成において駆動するためのブートストラップ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5381044A (ja) |
| EP (1) | EP0525869B1 (ja) |
| JP (1) | JP3528854B2 (ja) |
| DE (1) | DE69226004T2 (ja) |
| IT (1) | IT1251097B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022024572A (ja) * | 2020-07-28 | 2022-02-09 | 株式会社 日立パワーデバイス | 上アーム駆動回路、上アーム駆動回路の制御方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726594A (en) * | 1995-10-02 | 1998-03-10 | Siliconix Incorporated | Switching device including power MOSFET with internal power supply circuit |
| JP3607033B2 (ja) * | 1997-03-31 | 2005-01-05 | 三菱電機株式会社 | 半導体装置 |
| DE19728283A1 (de) * | 1997-07-02 | 1999-01-07 | Siemens Ag | Ansteuerschaltung für ein steuerbares Halbleiterbauelement |
| US6169431B1 (en) | 1998-06-02 | 2001-01-02 | Infineon Technologies Ag | Drive circuit for a controllable semiconductor component |
| DE19929728B4 (de) * | 1999-06-29 | 2015-08-06 | Infineon Technologies Ag | Schaltungsanordnung zur Ansteuerung eines Motors |
| US6798269B2 (en) * | 2000-07-25 | 2004-09-28 | Stmicroelectronics S.R.L. | Bootstrap circuit in DC/DC static converters |
| US7129678B2 (en) * | 2002-01-25 | 2006-10-31 | Victory Industrial Corporation | High voltage generator using inductor-based charge pump for automotive alternator voltage regulator |
| US6781422B1 (en) | 2003-09-17 | 2004-08-24 | System General Corp. | Capacitive high-side switch driver for a power converter |
| US6836173B1 (en) | 2003-09-24 | 2004-12-28 | System General Corp. | High-side transistor driver for power converters |
| US7405595B2 (en) * | 2005-11-16 | 2008-07-29 | System General Corp. | High-side transistor driver having positive feedback for improving speed and power saving |
| US8044685B2 (en) * | 2006-06-12 | 2011-10-25 | System General Corp. | Floating driving circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4049979A (en) * | 1976-08-24 | 1977-09-20 | National Semiconductor Corporation | Multi-bootstrap driver circuit |
| JPS56129570A (en) * | 1980-03-14 | 1981-10-09 | Mitsubishi Electric Corp | Booster circuit |
| US4484092A (en) * | 1982-03-22 | 1984-11-20 | Motorola, Inc. | MOS Driver circuit having capacitive voltage boosting |
| JPS58184821A (ja) * | 1982-03-31 | 1983-10-28 | Fujitsu Ltd | 昇圧回路 |
| JPS5922444A (ja) * | 1982-07-28 | 1984-02-04 | Nec Corp | 駆動回路 |
| JPS5958920A (ja) * | 1982-09-28 | 1984-04-04 | Fujitsu Ltd | バツフア回路 |
| EP0126788B1 (de) * | 1983-05-27 | 1987-06-03 | Deutsche ITT Industries GmbH | MOS-Bootstrap-Gegentaktstufe |
| US4680488A (en) * | 1983-06-15 | 1987-07-14 | Nec Corporation | MOSFET-type driving circuit with capacitive bootstrapping for driving a large capacitive load at high speed |
| DE3329093A1 (de) * | 1983-08-11 | 1985-02-28 | Siemens AG, 1000 Berlin und 8000 München | Dynamischer mos-schaltkreis |
| JPS61260717A (ja) * | 1985-05-14 | 1986-11-18 | Mitsubishi Electric Corp | 半導体昇圧信号発生回路 |
| US4906056A (en) * | 1987-04-14 | 1990-03-06 | Mitsubishi Denki Kabushiki Kaisha | High speed booster circuit |
| IT1221251B (it) * | 1988-02-25 | 1990-06-27 | Sgs Thomson Microelectronics | Circuito mos per il pilotaggio di un carico dal lato alto della alimentazione |
| IT1227561B (it) * | 1988-11-07 | 1991-04-16 | Sgs Thomson Microelectronics | Dispositivo circuitale, a ridotto numero di componenti, per l'accensione simultanea di una pluralita' di transistori di potenza |
-
1991
- 1991-07-24 IT ITMI912045A patent/IT1251097B/it active IP Right Grant
-
1992
- 1992-07-17 EP EP92202198A patent/EP0525869B1/en not_active Expired - Lifetime
- 1992-07-17 DE DE69226004T patent/DE69226004T2/de not_active Expired - Fee Related
- 1992-07-22 US US07/918,440 patent/US5381044A/en not_active Expired - Lifetime
- 1992-07-24 JP JP19823192A patent/JP3528854B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022024572A (ja) * | 2020-07-28 | 2022-02-09 | 株式会社 日立パワーデバイス | 上アーム駆動回路、上アーム駆動回路の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69226004D1 (de) | 1998-07-30 |
| US5381044A (en) | 1995-01-10 |
| ITMI912045A0 (it) | 1991-07-24 |
| IT1251097B (it) | 1995-05-04 |
| EP0525869A1 (en) | 1993-02-03 |
| DE69226004T2 (de) | 1999-02-11 |
| JP3528854B2 (ja) | 2004-05-24 |
| ITMI912045A1 (it) | 1993-01-25 |
| EP0525869B1 (en) | 1998-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0751621B1 (en) | Bootstrap line power supply regulator with no filter capacitor | |
| EP0649579B1 (en) | Circuit for driving a half-bridge | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| US5977814A (en) | Driving circuit for IGBT | |
| JP4113436B2 (ja) | ゲートドライブ装置 | |
| KR20060127113A (ko) | 부트스트랩 커패시터 리프레쉬 회로 | |
| US5546043A (en) | Circuit arrangement for driving an MOS field-effect transistor | |
| EP0703667B1 (en) | An integrated control circuit with a level shifter for switching an electronic switch | |
| WO1995031852A1 (fr) | Dispositif d'attaque de charge | |
| JP3528854B2 (ja) | 電力ｍｏｓトランジスタを高電位側駆動構成において駆動するためのブートストラップ回路 | |
| JP2006087089A (ja) | ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ | |
| US4740722A (en) | Composite semiconductor device | |
| JPH11205112A (ja) | 高耐圧パワー集積回路 | |
| JP3608472B2 (ja) | 出力回路 | |
| EP0177148A2 (en) | Power supplies using mosfet devices | |
| JPH03141720A (ja) | パワースイッチ回路 | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| JPH1094255A (ja) | 自励式スイッチング電源 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JPH0722851A (ja) | 零バイアス電流ローサイドドライバーコントロール回路 | |
| US6940319B2 (en) | Device for controlling high and low levels of a voltage-controlled power switch | |
| JP2596163Y2 (ja) | チョッパ回路 | |
| US5616971A (en) | Power switching circuit | |
| JP3036556B2 (ja) | Ｎチャンネル形ｆｅｔの駆動制御回路 | |
| JPH04241511A (ja) | パワーｍｏｓスイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |