JP3172261B2 - パワーｍｏｓｆｅｔを用いたスイッチング回路 - Google Patents
パワーｍｏｓｆｅｔを用いたスイッチング回路Info
- Publication number
- JP3172261B2 JP3172261B2 JP15140292A JP15140292A JP3172261B2 JP 3172261 B2 JP3172261 B2 JP 3172261B2 JP 15140292 A JP15140292 A JP 15140292A JP 15140292 A JP15140292 A JP 15140292A JP 3172261 B2 JP3172261 B2 JP 3172261B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- power mosfet
- power
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電動車両のモータ駆動
回路などとして利用されるパワーＭＯＳＦＥＴを用いた
スイッチング回路に関するものであり、特に、誘導性負
荷のサージ電圧によるパワーＦＥＴの破壊を防止したス
イッチング回路に関するものである。
回路などとして利用されるパワーＭＯＳＦＥＴを用いた
スイッチング回路に関するものであり、特に、誘導性負
荷のサージ電圧によるパワーＦＥＴの破壊を防止したス
イッチング回路に関するものである。
【０００２】
【従来の技術】電気自動車などの電動車両では、モータ
の長寿命化と高信頼化とを図るうえでブラシが要らない
交流モータが使用される。従って、この種の電動車両で
はバッテリーに蓄積中の直流電力を交流電力に変換しな
がら交流モータに供給する大電力のＤＣーＡＣ変換回路
（モータドライバ）が必要になる。このモータドライバ
の主体となるパワースイッチング素子としては、熱暴走
の欠点を抱えるバイポーラトランジスタよりは、そのよ
うな欠点がないＭＯＳ電界効果トランジスタ（ＭＯＳＦ
ＥＴ）が使用される。
の長寿命化と高信頼化とを図るうえでブラシが要らない
交流モータが使用される。従って、この種の電動車両で
はバッテリーに蓄積中の直流電力を交流電力に変換しな
がら交流モータに供給する大電力のＤＣーＡＣ変換回路
（モータドライバ）が必要になる。このモータドライバ
の主体となるパワースイッチング素子としては、熱暴走
の欠点を抱えるバイポーラトランジスタよりは、そのよ
うな欠点がないＭＯＳ電界効果トランジスタ（ＭＯＳＦ
ＥＴ）が使用される。
【０００３】上記パワーＭＯＳＦＥＴを用いたモータド
ライバの典型的なものとして、図２に示すように、パワ
ーＭＯＳＦＥＴによる４個のスイッチング素子Ｓ１〜Ｓ
４を、バッテリーＢＴと交流モータＭの各巻線との間に
Ｈ字状に接続し、それぞれをプリドライバＤ１〜Ｄ４に
よって時間をずらしてオン／オフするＨブリッジ型のも
のが使用される。上記プリドライバとしては、部品点数
の削減や電磁ノイズの低減などの観点からフォトカップ
ラーを用いるものが適している。
ライバの典型的なものとして、図２に示すように、パワ
ーＭＯＳＦＥＴによる４個のスイッチング素子Ｓ１〜Ｓ
４を、バッテリーＢＴと交流モータＭの各巻線との間に
Ｈ字状に接続し、それぞれをプリドライバＤ１〜Ｄ４に
よって時間をずらしてオン／オフするＨブリッジ型のも
のが使用される。上記プリドライバとしては、部品点数
の削減や電磁ノイズの低減などの観点からフォトカップ
ラーを用いるものが適している。
【０００４】上記フォトカップラー式のプリドライバを
用いたモータドライバをパワーＭＯＳＦＥＴの１系統の
みについて図示すると、図３に示すように、誘導性負荷
（モータの巻線）ＬｏとバッテリーＢＴの間に直列接続
されたパワーＭＯＳＦＥＴによるスイッチング素子Ｓ
と、フォトカップラーＰＣ及びバイポーラトランジスタ
ｑ1 ，ｑ2 から成るプリドライバＰＤと、このプリドラ
イバＰＤとパワーＭＯＳＦＥＴのゲート端子間に接続さ
れる低抵抗値（５Ω程度）の抵抗器ｒとから構成されて
いる。
用いたモータドライバをパワーＭＯＳＦＥＴの１系統の
みについて図示すると、図３に示すように、誘導性負荷
（モータの巻線）ＬｏとバッテリーＢＴの間に直列接続
されたパワーＭＯＳＦＥＴによるスイッチング素子Ｓ
と、フォトカップラーＰＣ及びバイポーラトランジスタ
ｑ1 ，ｑ2 から成るプリドライバＰＤと、このプリドラ
イバＰＤとパワーＭＯＳＦＥＴのゲート端子間に接続さ
れる低抵抗値（５Ω程度）の抵抗器ｒとから構成されて
いる。
【０００５】図３中、プリドライバＰＤの入力端子
Ｉ1 ，Ｉ2 間に供給される制御（ドライブ）信号のオン
／オフに応じて、プリドライバＰＤ内のフォトカップラ
ーＰＣのフォトトランジスタと、トランジスタｑ1 、ｑ
2 とがそれぞれオン／オフされ、プリドライバＰＤの出
力がハイ／ロー間を移行する。このプリドライバＰＤの
出力によって、図４に示すように、パワーＭＯＳＦＥＴ
（Ｓ）のゲート電圧Ｖｇが上昇／下降してパワーＭＯＳ
ＦＥＴ（Ｓ）がオン／オフされ、誘導性負荷Ｌに断続的
な負荷電流Ｉｏが流れる。パワーＭＯＳＦＥＴ（Ｓ）の
非導通状態への移行時には、誘導性負荷Ｌｏに導通時の
電流を維持しようとする向きに起電力が発生し、パワー
ＭＯＳＦＥＴ（Ｓ）のドレイン・ソース間電圧ＶDSは、
バッテリー電圧ＶBTに図４にハッチングを付して示すよ
うなサージ電圧が重畳されたものとなる。このようなサ
ージ電圧を含むパワーＭＯＳＦＥＴ（Ｓ）のドレイン・
ソース間電圧がそのアバランシェ耐量を越える程度に過
大になると、パワーＭＯＳＦＥＴが破壊されてしまう。
Ｉ1 ，Ｉ2 間に供給される制御（ドライブ）信号のオン
／オフに応じて、プリドライバＰＤ内のフォトカップラ
ーＰＣのフォトトランジスタと、トランジスタｑ1 、ｑ
2 とがそれぞれオン／オフされ、プリドライバＰＤの出
力がハイ／ロー間を移行する。このプリドライバＰＤの
出力によって、図４に示すように、パワーＭＯＳＦＥＴ
（Ｓ）のゲート電圧Ｖｇが上昇／下降してパワーＭＯＳ
ＦＥＴ（Ｓ）がオン／オフされ、誘導性負荷Ｌに断続的
な負荷電流Ｉｏが流れる。パワーＭＯＳＦＥＴ（Ｓ）の
非導通状態への移行時には、誘導性負荷Ｌｏに導通時の
電流を維持しようとする向きに起電力が発生し、パワー
ＭＯＳＦＥＴ（Ｓ）のドレイン・ソース間電圧ＶDSは、
バッテリー電圧ＶBTに図４にハッチングを付して示すよ
うなサージ電圧が重畳されたものとなる。このようなサ
ージ電圧を含むパワーＭＯＳＦＥＴ（Ｓ）のドレイン・
ソース間電圧がそのアバランシェ耐量を越える程度に過
大になると、パワーＭＯＳＦＥＴが破壊されてしまう。
【０００６】このようなサージ電圧を軽減するための対
策として、図３に示すように、誘導性負荷Ｌｏにダイオ
ードＤが並列接続される。しかしながら、誘導性負荷Ｌ
ｏとパワーＭＯＳＦＥＴ（Ｓ）間などの配線には図３に
示すような誘導性の寄生インピーダンスＬｓが存在する
ため、これによる分も含めてサージ電圧を完全に除去す
ることは困難である。
策として、図３に示すように、誘導性負荷Ｌｏにダイオ
ードＤが並列接続される。しかしながら、誘導性負荷Ｌ
ｏとパワーＭＯＳＦＥＴ（Ｓ）間などの配線には図３に
示すような誘導性の寄生インピーダンスＬｓが存在する
ため、これによる分も含めてサージ電圧を完全に除去す
ることは困難である。
【０００７】従来、スイッチング素子としてバイポーラ
トランジスタを使用する点火コイル駆動回路などでは、
上記サージ対策として図５に示すような回路構成が採用
されている。すなわち、スイッチング素子Ｑを構成する
バイポーラトランジスタのコレクタ端子とプリドライバ
を構成するバイポーラトランジスタｑのベース端子間に
ツェナーダイオードＺＤが接続される。スイッチング素
子Ｑの非導通状態への移行時に発生するサージ電圧は、
ツェナーダイオードＺＤを介してプリドライバ側に帰還
される。これに伴い、スイッチング素子Ｑが再度導通
し、サージ電圧が接地点に逃がされる。
トランジスタを使用する点火コイル駆動回路などでは、
上記サージ対策として図５に示すような回路構成が採用
されている。すなわち、スイッチング素子Ｑを構成する
バイポーラトランジスタのコレクタ端子とプリドライバ
を構成するバイポーラトランジスタｑのベース端子間に
ツェナーダイオードＺＤが接続される。スイッチング素
子Ｑの非導通状態への移行時に発生するサージ電圧は、
ツェナーダイオードＺＤを介してプリドライバ側に帰還
される。これに伴い、スイッチング素子Ｑが再度導通
し、サージ電圧が接地点に逃がされる。
【０００８】図５のバイポーラトランジスタを用いたモ
ータドライバと類似の構成を、図３のパワーＭＯＳＦＥ
Ｔ（Ｓ）を用いたモータドライバに適用するには、図３
に点線で示すように、パワーＭＯＳＦＥＴ（Ｓ）のソー
ス端子と、プリドライバＰＤを構成するバイポーラトラ
ンジスタｑ1 のベース端子との間にツェナーダイオード
ＺＤを接続すればよい。なお、図３において、二点鎖線
で示すように、ツェナーダイオードＺＤのアノード端子
をプリドライバの出力端子に接続することにより、サー
ジ電圧をトランジスタｑ2 を介してプリドライバＰＤの
負電源側に逃がすような構成も一応考えられる。
ータドライバと類似の構成を、図３のパワーＭＯＳＦＥ
Ｔ（Ｓ）を用いたモータドライバに適用するには、図３
に点線で示すように、パワーＭＯＳＦＥＴ（Ｓ）のソー
ス端子と、プリドライバＰＤを構成するバイポーラトラ
ンジスタｑ1 のベース端子との間にツェナーダイオード
ＺＤを接続すればよい。なお、図３において、二点鎖線
で示すように、ツェナーダイオードＺＤのアノード端子
をプリドライバの出力端子に接続することにより、サー
ジ電圧をトランジスタｑ2 を介してプリドライバＰＤの
負電源側に逃がすような構成も一応考えられる。
【０００９】
【発明が解決しようとする課題】図３に示したようなモ
ータドライバ回路では、サージ対策として、パワーＭＯ
ＳＦＥＴのソース端子とプリドライバＰＤ間にツェナー
ダイオードＺＤを接続すると、パワーＭＯＳＦＥＴが再
度導通状態に移行するまでの間フォトカップラーＰＣに
大きな逆電圧が加わり、そのフォトトランジスタ側が破
壊されるおそれがある。すなわち、図３の回路では、プ
リドライバＰＤから出力されるハイ電圧が、抵抗器ｒを
介してパワーＭＯＳＦＥＴのソース・ゲート間容量を充
電してゆき、これに伴うゲート電圧の上昇によってパワ
ーＭＯＳＦＥＴが導通状態に移行するため、導通までは
ＣＲの時定数で決まる相当の遅延時間が存在し、この間
フォトカップラーのフォトトランジスタ側には大きな逆
電圧が加えられるからである。
ータドライバ回路では、サージ対策として、パワーＭＯ
ＳＦＥＴのソース端子とプリドライバＰＤ間にツェナー
ダイオードＺＤを接続すると、パワーＭＯＳＦＥＴが再
度導通状態に移行するまでの間フォトカップラーＰＣに
大きな逆電圧が加わり、そのフォトトランジスタ側が破
壊されるおそれがある。すなわち、図３の回路では、プ
リドライバＰＤから出力されるハイ電圧が、抵抗器ｒを
介してパワーＭＯＳＦＥＴのソース・ゲート間容量を充
電してゆき、これに伴うゲート電圧の上昇によってパワ
ーＭＯＳＦＥＴが導通状態に移行するため、導通までは
ＣＲの時定数で決まる相当の遅延時間が存在し、この間
フォトカップラーのフォトトランジスタ側には大きな逆
電圧が加えられるからである。
【００１０】また、図３の一点鎖点で示すように、ツェ
ナーダイオードＺＤのアノード端子をプリドライバの出
力端子に接続してサージ電圧をプリドライバＰＤの負電
源側に逃がすような構成では、トランジスタｑ2 に過大
なサージ電流が流れて破壊するおそれがある。
ナーダイオードＺＤのアノード端子をプリドライバの出
力端子に接続してサージ電圧をプリドライバＰＤの負電
源側に逃がすような構成では、トランジスタｑ2 に過大
なサージ電流が流れて破壊するおそれがある。
【００１１】
【課題を解決するための手段】本発明に係わるパワーＭ
ＯＳＦＥＴを用いたスイッチング回路は、パワーＭＯＳ
ＦＥＴのゲート端子と、このゲート端子にスイッチング
用制御信号を供給するプリドライバとの間にバッファ回
路を設置し、パワーＭＯＳＦＥＴの高圧側端子の電圧を
このバッファ回路の入力端子に帰還する帰還回路とを備
えている。
ＯＳＦＥＴを用いたスイッチング回路は、パワーＭＯＳ
ＦＥＴのゲート端子と、このゲート端子にスイッチング
用制御信号を供給するプリドライバとの間にバッファ回
路を設置し、パワーＭＯＳＦＥＴの高圧側端子の電圧を
このバッファ回路の入力端子に帰還する帰還回路とを備
えている。
【００１２】
【作用】すなわち、本発明に係わるパワーＦＥＴを用い
たスイッチング回路では、小電力用のプリドライバとパ
ワーＭＯＳＦＥＴとの間に比較的大きな定格値のバイポ
ーラトランジスタなどを構成要素とするバッファ回路が
設置される。そして、出力側のサージ電圧がツェナーダ
イオードなどによる帰還回路と、このバッファ回路とを
介してパワーＭＯＳＦＥＴに帰還される。これにより、
パワーＭＯＳＦＥＴが導通し、サージ電圧がこの導通し
たパワーＭＯＳＦＥＴを通して接地点に逃がされる。
たスイッチング回路では、小電力用のプリドライバとパ
ワーＭＯＳＦＥＴとの間に比較的大きな定格値のバイポ
ーラトランジスタなどを構成要素とするバッファ回路が
設置される。そして、出力側のサージ電圧がツェナーダ
イオードなどによる帰還回路と、このバッファ回路とを
介してパワーＭＯＳＦＥＴに帰還される。これにより、
パワーＭＯＳＦＥＴが導通し、サージ電圧がこの導通し
たパワーＭＯＳＦＥＴを通して接地点に逃がされる。
【００１３】
【実施例】図１は、本発明の一実施例に係わるパワーＭ
ＯＳＦＥＴを用いたスイッチング回路の構成を示すバッ
テリーＢＴや誘導性負荷Ｌｏと共に示す回路図であり、
ＳはパワーＭＯＳＦＥＴ、ＰＤはプリドライバ、ＢＦは
バッファ回路、Ｉ1 ，Ｉ2は制御信号の入力端子であ
る。誘導性負荷Ｌｏは、この電気自動車を推進するため
の交流モータの一相分の捲線であり、この誘導性負荷Ｌ
ｏとバッテリーＢＴとの間に接地点を介在させながら本
実施例のスイッチング回路を構成するパワーＭＯＳＦＥ
Ｔによるスイッチング素子Ｓが直列接続されている。
ＯＳＦＥＴを用いたスイッチング回路の構成を示すバッ
テリーＢＴや誘導性負荷Ｌｏと共に示す回路図であり、
ＳはパワーＭＯＳＦＥＴ、ＰＤはプリドライバ、ＢＦは
バッファ回路、Ｉ1 ，Ｉ2は制御信号の入力端子であ
る。誘導性負荷Ｌｏは、この電気自動車を推進するため
の交流モータの一相分の捲線であり、この誘導性負荷Ｌ
ｏとバッテリーＢＴとの間に接地点を介在させながら本
実施例のスイッチング回路を構成するパワーＭＯＳＦＥ
Ｔによるスイッチング素子Ｓが直列接続されている。
【００１４】このパワーＭＯＳＦＥＴ（Ｓ）のゲート端
子には、抵抗器ｒを介してバッファ回路ＢＦが接続さ
れ、このバッファ回路ＢＦの入力側は比較的大きな抵抗
値（この例では３３０Ω程度）の抵抗器Ｒを介してプリ
ドライバＰＤが接続されている。パワーＭＯＳＦＥＴ
（Ｓ）のソース端子と、バッファ回路ＢＦの入力端子の
間には、ツェナーダイオードＺＤとダイオードｄの直列
接続回路による帰還回路が形成されている。バッファ回
路を構成するバイポーラトランジスタｑ3 ，ｑ4 は、プ
リドライバＰＤを構成するバイポーラトランジスタ
ｑ1 ，ｑ2 に比べて定格電圧・電流の大きなものが使用
されている。
子には、抵抗器ｒを介してバッファ回路ＢＦが接続さ
れ、このバッファ回路ＢＦの入力側は比較的大きな抵抗
値（この例では３３０Ω程度）の抵抗器Ｒを介してプリ
ドライバＰＤが接続されている。パワーＭＯＳＦＥＴ
（Ｓ）のソース端子と、バッファ回路ＢＦの入力端子の
間には、ツェナーダイオードＺＤとダイオードｄの直列
接続回路による帰還回路が形成されている。バッファ回
路を構成するバイポーラトランジスタｑ3 ，ｑ4 は、プ
リドライバＰＤを構成するバイポーラトランジスタ
ｑ1 ，ｑ2 に比べて定格電圧・電流の大きなものが使用
されている。
【００１５】プリドライバＰＤの入力端子Ｉ1 ，Ｉ2 間
に供給される制御（ドライブ）信号のオン／オフに応じ
て、プリドライバＰＤ内のフォトカップラーＰＣのフォ
トトランジスタと、トランジスタｑ1 、ｑ2 とがそれぞ
れオン／オフされ、プリドライバＰＤの出力がハイ／ロ
ー間を移行する。このプリドライバＰＤの出力は、抵抗
器Ｒを介してバッファ回路ＢＦに供給され、トランジス
タｑ3 ，ｑ2 がオン／オフ状態に移行する。これに伴
い、図４に示すように、パワーＭＯＳＦＥＴ（Ｓ）のゲ
ート電圧Ｖｇが上昇／下降し、パワーＭＯＳＦＥＴ
（Ｓ）が導通／非導通となり、誘導性負荷Ｌに断続的な
負荷電流Ｉｏが流れる。
に供給される制御（ドライブ）信号のオン／オフに応じ
て、プリドライバＰＤ内のフォトカップラーＰＣのフォ
トトランジスタと、トランジスタｑ1 、ｑ2 とがそれぞ
れオン／オフされ、プリドライバＰＤの出力がハイ／ロ
ー間を移行する。このプリドライバＰＤの出力は、抵抗
器Ｒを介してバッファ回路ＢＦに供給され、トランジス
タｑ3 ，ｑ2 がオン／オフ状態に移行する。これに伴
い、図４に示すように、パワーＭＯＳＦＥＴ（Ｓ）のゲ
ート電圧Ｖｇが上昇／下降し、パワーＭＯＳＦＥＴ
（Ｓ）が導通／非導通となり、誘導性負荷Ｌに断続的な
負荷電流Ｉｏが流れる。
【００１６】パワーＭＯＳＦＥＴ（Ｓ）の非導通状態へ
の移行時には、誘導性負荷Ｌｏに導通時の電流を維持し
ようとする向きに起電力が発生し、パワーＭＯＳＦＥＴ
（Ｓ）のドレイン・ソース間電圧ＶDS は、バッテリー
電圧ＶBTに図４にハッチングを付して示すようなサージ
電圧が重畳されたものとなる。このようなサージ電圧を
含むソース端子側の電圧は、ツェナーダイオードＺＤと
ダイオードｄの直列接続回路を介して、バッファ回路Ｂ
Ｆの入力端子に帰還される。この帰還されたサージ電圧
は、大きな抵抗値の抵抗器Ｒと、導通中のトランジスタ
ｑ2 の小さな抵抗値とによって分圧されるため前段のプ
リドライバＰＤ側にはほとんど帰還されない。また、抵
抗器Ｒの抵抗値によって制限されるためプリドライバＰ
Ｄのトランジスタｑ2 には、サージ電流も帰還されな
い。
の移行時には、誘導性負荷Ｌｏに導通時の電流を維持し
ようとする向きに起電力が発生し、パワーＭＯＳＦＥＴ
（Ｓ）のドレイン・ソース間電圧ＶDS は、バッテリー
電圧ＶBTに図４にハッチングを付して示すようなサージ
電圧が重畳されたものとなる。このようなサージ電圧を
含むソース端子側の電圧は、ツェナーダイオードＺＤと
ダイオードｄの直列接続回路を介して、バッファ回路Ｂ
Ｆの入力端子に帰還される。この帰還されたサージ電圧
は、大きな抵抗値の抵抗器Ｒと、導通中のトランジスタ
ｑ2 の小さな抵抗値とによって分圧されるため前段のプ
リドライバＰＤ側にはほとんど帰還されない。また、抵
抗器Ｒの抵抗値によって制限されるためプリドライバＰ
Ｄのトランジスタｑ2 には、サージ電流も帰還されな
い。
【００１７】従って、ツェナーダイオードＺＤを介して
帰還される電圧は、後段側のバッファ回路だけに影響を
及ぼす。すなわち、帰還された電圧によって、トランジ
スタｑ3 が再び導通状態になると共に、トランジスタｑ
4 は非導通状態となる。これに伴い、バッファ回路ＢＦ
の出力は再びハイに立上がり、パワーＭＯＳＦＥＴ
（Ｓ）のゲート電圧がそのソース・ゲート間容量と抵抗
器ｒの抵抗値で定まる時定数で上昇し始め、多少の遅延
時間をもってパワーＦＥＴ（Ｓ）が再び導通状態に移行
する。この導通したパワーＭＯＳＦＥＴ（Ｓ）を介して
サージ電圧が放電され、そのソース端子の電圧が低下す
ると、バッファ回路ＢＦのトランジスタｑ3が非導通状
態になると共にトランジスタｑ4 が導通し、パワーＭＯ
ＳＦＥＴ（Ｓ）はそのゲート電圧の降下に伴って非導通
状態となる。
帰還される電圧は、後段側のバッファ回路だけに影響を
及ぼす。すなわち、帰還された電圧によって、トランジ
スタｑ3 が再び導通状態になると共に、トランジスタｑ
4 は非導通状態となる。これに伴い、バッファ回路ＢＦ
の出力は再びハイに立上がり、パワーＭＯＳＦＥＴ
（Ｓ）のゲート電圧がそのソース・ゲート間容量と抵抗
器ｒの抵抗値で定まる時定数で上昇し始め、多少の遅延
時間をもってパワーＦＥＴ（Ｓ）が再び導通状態に移行
する。この導通したパワーＭＯＳＦＥＴ（Ｓ）を介して
サージ電圧が放電され、そのソース端子の電圧が低下す
ると、バッファ回路ＢＦのトランジスタｑ3が非導通状
態になると共にトランジスタｑ4 が導通し、パワーＭＯ
ＳＦＥＴ（Ｓ）はそのゲート電圧の降下に伴って非導通
状態となる。
【００１８】このように、パワーＭＯＳＦＥＴ（Ｓ）の
オフ時に発生するサージ電圧は、この大容量のパワーＭ
ＯＳＦＥＴ（Ｓ）を通して放電されるため、その破壊が
有効に防止される。また、サージ電圧を大きな定格値の
トランジスタｑ3 ，ｑ4 から成るバッファ回路の入力側
に帰還する構成であるから、バッファ回路の破壊も有効
に防止される。なお、ツェナーダイオードＺＤと直列に
接続されるダイオードｄは、パワーＦＥＴの導通時にプ
リドライバＰＤの出力電圧（１２volt程度）がこれより
も低電圧のパワーＭＯＳＦＥＴのソース電圧まで低下す
ることを防止するためのものである。
オフ時に発生するサージ電圧は、この大容量のパワーＭ
ＯＳＦＥＴ（Ｓ）を通して放電されるため、その破壊が
有効に防止される。また、サージ電圧を大きな定格値の
トランジスタｑ3 ，ｑ4 から成るバッファ回路の入力側
に帰還する構成であるから、バッファ回路の破壊も有効
に防止される。なお、ツェナーダイオードＺＤと直列に
接続されるダイオードｄは、パワーＦＥＴの導通時にプ
リドライバＰＤの出力電圧（１２volt程度）がこれより
も低電圧のパワーＭＯＳＦＥＴのソース電圧まで低下す
ることを防止するためのものである。
【００１９】
【発明の効果】以上詳細に説明したように、本発明に係
わるパワーＭＯＳＦＥＴを用いたスイッチング回路は、
パワーＭＯＳＦＥＴのゲート端子と、このゲート端子に
スイッチング用制御信号を供給するプリドライバとの間
にバッファ回路を設置し、パワーＭＯＳＦＥＴの高圧側
端子の電圧をこのバッファ回路の入力端子に帰還する構
成であるから、プリドライバ側の破壊のおそれを除去し
ながら誘導性負荷のサージ電圧によるパワーＭＯＳＦＥ
Ｔの破壊を有効に防止できるという効果が奏される。
わるパワーＭＯＳＦＥＴを用いたスイッチング回路は、
パワーＭＯＳＦＥＴのゲート端子と、このゲート端子に
スイッチング用制御信号を供給するプリドライバとの間
にバッファ回路を設置し、パワーＭＯＳＦＥＴの高圧側
端子の電圧をこのバッファ回路の入力端子に帰還する構
成であるから、プリドライバ側の破壊のおそれを除去し
ながら誘導性負荷のサージ電圧によるパワーＭＯＳＦＥ
Ｔの破壊を有効に防止できるという効果が奏される。
【図１】本発明の一実施例に係わるパワーＭＯＳＦＥＴ
を用いたスイッチング回路の構成を関連のバッテリーや
誘導性負荷と共に示す回路図である。
を用いたスイッチング回路の構成を関連のバッテリーや
誘導性負荷と共に示す回路図である。
【図２】上記実施例のスイッチング回路を適用する交流
モータ駆動回路の構成の一例を示す回路図である。
モータ駆動回路の構成の一例を示す回路図である。
【図３】本発明とは異なるサージ対策を有する従来のパ
ワーＭＯＳＦＥＴを用いたスイッチング回路の構成を示
す回路図である。
ワーＭＯＳＦＥＴを用いたスイッチング回路の構成を示
す回路図である。
【図４】パワーＭＯＳＦＥＴを用いたスイッチング回路
の典型的な動作とこれに伴うサージの問題点を説明する
ための波形図である。
の典型的な動作とこれに伴うサージの問題点を説明する
ための波形図である。
【図５】従来のバイポーラトランジスタを用いたスイッ
チング回路の構成を示す回路図である。
チング回路の構成を示す回路図である。
Ｓ パワーＭＯＳＦＥＴ（スイッチング素子） ＢＴ バッテリー Ｌｏ 誘導性負荷 ＰＤ フォトカップラーを含むプリドライバ ＢＦ パワーＭＯＳＦＥＴとプリドライバの間に配置
されるバッファ回路 ＰＣ フォトカップラー ＺＤ ツェナーダイオード
されるバッファ回路 ＰＣ フォトカップラー ＺＤ ツェナーダイオード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/537 B60L 9/18 H02M 1/00
Claims (2)
- 【請求項１】直流電源と誘導性負荷との間に直列接続さ
れるスイッチング用のパワーＭＯＳＦＥＴと、この パワーＭＯＳＦＥＴのゲート端子にスイッチング用
制御信号を供給するプッシュプル接続のトランジスタ対
から成るプリドライバと、このプリドライバのトランジスタ対よりも大きな定格を
有するプッシュプル接続のトランジスタ対から成りこの
プリドライバの出力端子と前記ＭＯＳＦＥＴのゲート端
子との間に接続された バッファ回路と、前記 パワーＭＯＳＦＥＴの高圧側端子の電圧を前記バッ
ファ回路の入力端子に帰還することによりこのパワーＭ
ＯＳＦＥＴのオフ時に発生するサージ電圧によってこの
パワーＭＯＳＦＥＴを再度オン状態にする帰還回路と、前記プリドライバの出力端子と前記バッファ回路の入力
端子との間に接続される抵抗器とを備えると共に、 前記抵抗器の抵抗値は、前記サージ電圧の帰還に伴う前
記プリドライバの低圧側のトランジスタの破壊が防止さ
れる程度にこの低圧側のトランジスタのオン時の抵抗値
よりも十分大きな値に設定された ことを特徴とするパワ
ーＭＯＳＦＥＴを用いたスイッチング回路。 - 【請求項２】前記プリドライバは、フォトカップラーを
含むことを特徴とする請求項１記載のパワーＭＯＳＦＥ
Ｔを用いたスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15140292A JP3172261B2 (ja) | 1992-05-19 | 1992-05-19 | パワーｍｏｓｆｅｔを用いたスイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15140292A JP3172261B2 (ja) | 1992-05-19 | 1992-05-19 | パワーｍｏｓｆｅｔを用いたスイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05328747A JPH05328747A (ja) | 1993-12-10 |
| JP3172261B2 true JP3172261B2 (ja) | 2001-06-04 |
Family
ID=15517812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15140292A Expired - Fee Related JP3172261B2 (ja) | 1992-05-19 | 1992-05-19 | パワーｍｏｓｆｅｔを用いたスイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3172261B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101893654B1 (ko) * | 2016-10-18 | 2018-08-30 | 주용범 | 와이어를 이용한 벽걸이용 수족관 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19549750B4 (de) * | 1994-07-12 | 2005-07-14 | Mitsubishi Denki K.K. | Elektronikbauteil mit anodisch gebontetem Leiterrahmen |
| DE19525388B4 (de) * | 1994-07-12 | 2005-06-02 | Mitsubishi Denki K.K. | Elektronikbauteil mit anodisch gebondetem Leiterrahmen |
-
1992
- 1992-05-19 JP JP15140292A patent/JP3172261B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101893654B1 (ko) * | 2016-10-18 | 2018-08-30 | 주용범 | 와이어를 이용한 벽걸이용 수족관 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05328747A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006046B1 (ko) | 도전변조형 mosfet의 과전류보호회로 | |
| US4992683A (en) | Load driver with reduced dissipation under reverse-battery conditions | |
| JP3758738B2 (ja) | Ｍｏｓゲート型電力用半導体素子を用いた高電圧側スイッチ回路 | |
| JPH02266712A (ja) | 半導体装置 | |
| JPH10229639A (ja) | 集積化供給保護 | |
| JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
| JP3506489B2 (ja) | 逆バッテリ保護回路 | |
| CN111464007B (zh) | 全控型功率开关器件关断瞬间尖峰电压抑制方法和系统 | |
| JPH0311576B2 (ja) | ||
| JP3762491B2 (ja) | 高電圧駆動回路 | |
| WO2001089090A1 (fr) | Composant a semiconducteur de puissance | |
| EP0318812B1 (en) | Low voltage fed driving circuit for electronic devices | |
| US6917227B1 (en) | Efficient gate driver for power device | |
| JP3642113B2 (ja) | ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 | |
| CN113437858A (zh) | 智能功率模块驱动电路、智能功率模块及家电设备 | |
| JP3172261B2 (ja) | パワーｍｏｓｆｅｔを用いたスイッチング回路 | |
| US5625518A (en) | Clamping circuit with reverse polarity protection | |
| US6832356B1 (en) | Gate driver for power device | |
| US6169431B1 (en) | Drive circuit for a controllable semiconductor component | |
| JP2003133926A (ja) | 突入電流抑止回路 | |
| JP7247903B2 (ja) | 電気回路及び電源装置 | |
| JPH0260093B2 (ja) | ||
| JP2797338B2 (ja) | ゲートドライブ回路 | |
| JP3467851B2 (ja) | 短絡回路 | |
| CN210007435U (zh) | 防止反向电压的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |