DE19549750B4 - Elektronikbauteil mit anodisch gebontetem Leiterrahmen - Google Patents

Elektronikbauteil mit anodisch gebontetem Leiterrahmen Download PDF

Info

Publication number
DE19549750B4
DE19549750B4 DE19549750A DE19549750A DE19549750B4 DE 19549750 B4 DE19549750 B4 DE 19549750B4 DE 19549750 A DE19549750 A DE 19549750A DE 19549750 A DE19549750 A DE 19549750A DE 19549750 B4 DE19549750 B4 DE 19549750B4
Authority
DE
Germany
Prior art keywords
electrode
semiconductor chip
inner conductor
connection
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19549750A
Other languages
English (en)
Inventor
Yoshiharu Takahashi
Toshiaki Shinohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16035094A external-priority patent/JP3383081B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE19525388A priority Critical patent/DE19525388B4/de
Priority claimed from DE19525388A external-priority patent/DE19525388B4/de
Application granted granted Critical
Publication of DE19549750B4 publication Critical patent/DE19549750B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Pressure Sensors (AREA)

Abstract

Es werden eine Halbleitervorrichtung und ein Herstellungsverfahren hierfür beschrieben, die es ermöglichen, sämtliche Innenleiter gleichzeitig mit einer Vielzahl von Elektroden zu verbinden, um zwischen diesen eine starke mechanische und elektrische Verbindung herzustellen. Auf eine Oberfläche eines Halbleiterchips außerhalb der Elektroden wird eine Isolierschicht aufgebracht, die bei Erwärmung Leitfähigkeit hat, und die Endabschnitte der von einem Leiterrahmen wegführenden Innenleiter werden jeweils zum Überdecken dr oberen Fläche der Elektrode erweitert, bevor die Endabschnitte der Innenleiter und die Isolierschicht miteinander anodisch derart verbunden werden, daß jeweils die Elektrode und der Innenleiter unter Druck miteinander in Kontakt und damit elektrisch verbunden werden.

Description

  • Die Erfindung bezieht sich auf ein Elektronikbauteil, das unter Anwendung der anodischen Verbindung hergestellt ist. Insbesondere betrifft die Erfindung das Herstellen von elektronischem Kontakt zwischen einem herausführenden Leiter und einem Elektrodenbereich, wobei jeweils eine den Elektrodenbereich an der Oberfläche eines Halbleiterchip umgebende Isolierschicht und eine Leiterfläche des jeweiligen herausführenden Leiters miteinander anodisch verbunden bzw. gebondet werden, während gleichzeitig die Leiter durch Druck an die Elektrodenbereiche auf der Halbleiterchipoberfläche angeschlossen werden.
  • 19 ist eine perspektivische Darstellung eines Zustands, bei dem Elektroden 2, die an der Oberfläche eines Halbleiterchips 1 angebracht sind, nach einem herkömmlichen Ultraschall-Thermokompression-Drahtbondeverfahren über Golddrähte 5 mit Innenleitern 4 verbunden sind, die sich von nicht dargestellten Leiterrahmen 6 erstrecken, und 40 ist eine schematische Darstellung eines Zustands, bei dem gerade durch Ultraschall-Thermokompressionsbonden ein Ende des Golddrahtes 5 an die Elektrode 2 an dem Halbleiterchip 1 angeschlossen wird.
  • Gemäß 20 ist der Halbleiterchip durch ein Pressverbindungsmaterial 6 an einer Formungsgrundplatte 41 festgelegt. Das Pressverbindungsmaterial 6 und die Grundplatte 41 nehmen die durch eine Kapillare 7 hervorgerufene Druckkraft auf, durch die eine Kugel 51 an der Spitze des Golddrahtes 5 bei dem Anschluß an die Elektrode 2 durch das Ultraschall-Thermokompressionsbonden zu einer Kugelbondeform verändert wird, und stützen im weiteren den Halbleiterchip 1. Bei dem Ultraschall-Thermokompression-Drahtbondeverfah ren wird der durch die Kapillare 7 hindurchtretende Spitzenabschnitt des Golddrahtes durch eine Hochspannungsentladung zu der Kugel 51 geformt. Darauffolgend wird die Kugel 51 gegen die Elektrode 2 an dem Halbleiterchip 1 gepreßt und der Wärme und der Ultraschallvibration ausgesetzt, wodurch die Kugel gemäß der Darstellung bei 52 in 40 durch Ultraschall-Thermokompression mit der Elektrode 2 verbunden wird. Im weiteren wird die Kapillare 7 zu der Stelle eines Spitzenabschnittes des Innenleiters 4 bewegt, bevor sie zum Verbinden des Golddrahtes 5 mit dem Spitzenabschnitt des Innenleiters 4 gesenkt wird.
  • 21A, 21B und 22 stellen die Gestaltung eines Leiterrahmens bei einem Zustand dar, in dem die Elektroden 2 gemäß dem herkömmlichen Ultraschall-Thermokompression-Drahtbondeverfahren über die Golddrähte 5 mit den Spitzenabschnitten der Innenleiter 4 verbunden werden. Ein Rahmen 3 gemäß 21A ist einstückig mit 8 nicht dargestellten Grundplatten 41 und 36 nicht dargestellten Innenleitern 4 geformt. Die 21B ist eine vergrößerte Ansicht eines in 21A mit X bezeichneten Teilbereichs. Gemäß 21B hat der Rahmen 3 an dessen Innenseite 36 Innenleiter 4, in seinem mittigen Bereich die von dem Rahmen 3 über Aufhängeleiter 42 gehaltene Grundplatte 41 und an seinem Umfangsbereich Außenleiter 44. Die 22 zeigt ausführlich die 36 Innenleiter 4, die Grundplatte 41 und die Aufhängeleiter 42. In dieser Figur stellt ein durch eine strichpunktierte Linie dargestelltes Rechteck den Bereich dar, der mit einem Gießharz vergossen wird. 23 ist eine Schnittansicht einer Halbleitervorrichtung, die derart angefertigt ist, daß die Elektrode 2 nach dem vorangehend beschriebenen Ultraschall-Thermokompression-Drahtbondeverfahren über den Golddraht 5 mit dem Innenleiter 4 verbunden ist, bevor der Rahmen 3 mit einem Gießharz 8 vergossen wird. In dieser Figur ist mit 53 ein durch das Ultraschall-Thermokompressionsbonden hergestellter Kontaktbereich zwischen dem Innenleiter 4 und dem Golddraht 5 bezeichnet. 24 ist eine vergrößerte Darstellung eines durch Druck erzeugten Verbindungsbereichs zwischen einer nicht dargestellten Elektrode an dem Halbleiterchip 1 und dem Innenleiter 4 und 25 ist eine Darstellung der Verformung der Kugel 51 bei deren Anschließen an die Elektrode 2 auf der Oberfläche des Halbleiterchips 1 durch Ultraschall-Thermokompressionsbonden. Wenn gemäß diesen Darstellungen die Elektrode 2 eine Aluminiumelektrode ist, bestehen zum Zeitpunkt des Abschlusses des Ultraschall-Thermokompressionsbondens der Golddraht 5 und ein aus der Kugel geformter Teil 52 aus dem Golddrahtmaterial, während mit der Aluminiumelektrode eine Legierungsschicht aus Gold und Aluminium als Druckbondeschicht 54 gebildet ist. Mit 2i ist ein nachfolgend als Isolierfilm bezeichneter, elektrisch isolierender Passivierungsfilm bezeichnet, der auf den Halbleiterchip 1 an einem Bereich außerhalb der Elektrode 2 aufgebracht ist.
  • 26 stellt einen Zustand dar, bei dem der aus der Kugel geformte Teil 52 des Golddrahtes 5 durch die Kapillare 7 zur vollständigen Verbindung gegen die Elektrode 2 gepreßt ist. 27 stellt einen Zustand dar, bei dem der andere Endabschnitt des Golddrahtes 5 durch die Kapillare 7 in Heftverbindung zu dem Innenleiter 4 gebracht ist und ein verformter Teil 53 des Drahtes gegen den Spitzenabschnitt des Innenleiters 4 gepreßt ist. Wenn der verformte Teil 53 nach 27 an den Innenleiter 4 angeheftet wird, wird abhängig von dem Material des Leiterrahmens dann, wenn dieser ein Eisenrahmen ist, eine Silberplattierung aufgebracht und es entsteht dann an der Heftung eine Legierungsschicht aus Gold und Silber. Aus diesem Grund entsteht mit dem Gold die Legierungsschicht 54 gemäß der Darstellung in 25. In 27 ist die Legierungsschicht 54 weggelassen.
  • 28A bis 28E sind Darstellungen für das Beschreiben von Prozessen, die ausgeführt werden, wenn gemäß dem herkömmlichen Ultraschall-Thermokompression-Drahtbondeverfahren der Innenleiter 4 über den Golddraht 5 mit einer Elektrode an dem Halbleiterchip 1 verbunden wird. Gemäß 28A wird aus einem Heizblock 9 durch Wärmeleitung die Wärme durch die Grundplatte 41 hindurch zu dem Chip 1 übertragen. Die aus der Spitze der Kapillare 7 herausgeführte Spitze des Golddrahtes 5 wird mittels eines Hochspannungsstroms-Brenners 10 zu einer Kugel geformt. Die 28A zeigt einen Zustand, bei dem die Kapillare 7 zu der nicht dargestellten Elektrode 2 abgesenkt ist, so daß die geformte Kugel 51 unter Ultraschallvibration und Andruckkraft in Preßverbindung zu der Elektrode gebracht wird. Die 28C zeigt einen Zustand, bei dem die Kapillare 7, durch die hindurch der Golddraht 5 geführt ist, zu dem Innenleiter 4 hin bewegt wird, um nach dem beendeten Ultraschall-Thermokompressionsbonden der Kugel 51 gemäß 25 das andere Ende des Golddrahtes 5 mit dem Innenleiter 4 zu verbinden. Die 28D zeigt einen Zustand, bei dem das andere Ende des Golddrahtes 5 an den Innenleiter 4 angeheftet ist, und die 28E zeigt einen Zustand, bei dem das andere Ende es Golddrahtes 5 durch Heftverbindung bei dem in 27 dargestellten Zustand auf den Innenleiter 4 aufgepreßt wurde, bevor der Golddraht 5 durch eine Klammer 11 der Kapillare 7 festgehalten und zum Abtrennen an dem Heftverbindungsabschnitt angehoben wird.
  • 29 ist eine Draufsicht auf den Halbleiterchip 1, der derart gestaltet ist, daß durch das Ultraschall-Thermokompressionsbonden die Elektrode 2 und der Innenleiter 4 über den Golddraht 5 miteinander verbunden werden, und 30 zeigt 19 Elektroden 2 an dem Halbleiterchip 1, wobei mit 2i der Isolierfilm bezeichnet ist, der auf den Bereich außer halb der Elektroden 2 auf den Halbleiterchip 1 aufgebracht ist. Gemäß 31 hat die Elektrode 2 Abmessungen C × E und der Isolierfilm 2i hat über die Maße der Elektrode 2 hinausgehene Abmessungen B × D, so daß daher die Grenze zwischen der Elektrode 2 und dem Isolierfilm 2i derart in Erscheinung tritt, daß die Elektrode 2 gemäß der Darstellung in 31 freiliegt. Die Querschnittsstruktur des Halbleiterchips 1 ist derart, daß gemäß 25 der Isolierfilm 2i den Umfangsbereich der Elektrode 2 überlappt. Zum Verstärken der elektrischen und mechanischen Verbindung mit dem Golddraht 5 sollte gemäß 31 die Fläche der Elektrode 2 größer als die Umfangsfläche des aus der Kugel geformten Teils 52 sein, wenn die Kugel 51 durch Ultraschall-Thermokompressionbonden angeschlossen ist.
  • In Abhängigkeit von der Genauigkeit des Drahtbondegerätes sollte der Abstand A zwischen den Elektroden 2 gemäß 31 unter Berücksichtigung der Umfangsabmessungen des aus der Kugel geformten Teils 52 und dergleichen bestimmt werden. Allgemein sollte für das Ultraschall-Thermokompressionsbonden die Breite der mit dem Draht zu verbindenen Elektrode 2 größer als die Breite von Schaltungsleiterbahnen 21 nach 31 sein. Ferner muß im Falle des herkömmlichen Drahtbondeverfahrens im Hinblick auf die Genauigkeit und die Funktion der Drahtverbindung die Halbleitervorrichtung aufgrund von Abmessungen I, J, K und L gemäß 32 ausgelegt sein.
  • 33 ist eine Ansicht eines Schnittes entlang einer Achse, in welcher der in 32 in Draufsicht dargestellte Golddraht 5 zwischen die Elektrode 2 und den Innenleiter 4 gelegt ist. Durch Prüfen der Abmessung I kann ermittelt werden, ob die Abmessung des Golddrahtes 5 in Bezug auf den Eckabschnitt des Halbleiterchips 1 ausreichend ist oder nicht. Der Abschnitt zwischen der Ecke der Grundplatte 41 und dem Golddraht 5 kann aus der Abmessung J und der Beziehung zwischen der Grundplatte 41 und der Innenleiter 4 ermittelt werden. Außerdem kann aus der Abmessung K ermittelt werden, ob in dem Abschnitt einer Heftverbindung 53 die Dimensionierung ausreichend ist oder nicht.
  • 34A ist eine perspektivische Ansicht, die die innere Struktur einer fertiggestellten Halbleitervorrichtung bzw. integrierten Schaltung zeigt, in der jeweils der Innenleiter 4 gemäß dem Ultraschall-Thermokompressions-Drahtbondeverfahren über den Golddraht 5 mit der Elektrode 2 verbunden ist, die an dem mittigen Bereich des Chips 1 angeordnet ist. 34B ist eine Darstellung eines Schnittes entlang einer Linie Y-Y in 34A. 35A ist eine Schnittansicht einer herkömmlichen TAB-Einheit für automatisches Filmbonden. In der Figur ist mit 21 ein Elektrodenhügel bezeichnet, der im voraus durch Thermokompressionsbonden an einem nachfolgend als Elektrodenleiter bezeichnete Trägerband-Elektrodenleiter 4a ausgebildet ist. 35B ist eine vergrößerte Darstellung, die den Kontaktbereich der Elektrode mit dem Elektrodenhügel 21 zeigt. Bei dem automatischen Filmbondesystem bzw. TAB-System wird die Verbindung zwischen der Elektrode an dem Halbleiterchip 1 und dem Elektrodenleiter 4a über den Elektrodenhügel 21 hergestellt, so daß daher die elektrische Verbindung zwischen der Elektrode und dem Elektrodenleiter 4a hergestellt wird.
  • 36 ist eine Darstellung zum Beschreiben eines in der japanischen Patentveröffentlichung Nr. 53-28747 offenbarten Beispiels für ein Verfahren einer anodischen Verbindung eines Silizium-Halbleitermaterials mit einem elektrisch isolierenden Material. Gemäß 36 wird ein Halbleitermaterial 1a auf einen Widerstandsheizstreifens 67 aufgelegt, der aus einer Stromquelle A gespeist und erwärmt wird. Auf die Oberfläche des Halbleitermaterials 1a wird ein Glasfilm 1b beispielsweise aus Borsilikatglas aus Borsäure und Kieselsäure aufgebracht, der eine Isolierschicht bildet, welche bei Erwärmung etwas elektrische Leitfähigkeit zeigt. Mit 68 ist ein elektrisch isolierendes Material bezeichnet, welches auf das Halbleitermaterial 1a aufgeschichtet und mit diesem unter Zwischensetzung der Isolierschicht 1b verbunden wird, und mit 65 ist ein Andruckteil für das leichte Andrücken des elektrisch isolierenden Materials 68 gegen das Halbleitermaterial 1a bezeichnet. Ferner ist ein positiver Anschluß 63 einer Gleichstromquelle 60 mit dem Heizwiderstandsstreifen 67 verbunden, um das Fließen eines positiven Stroms von dem Halbleitermaterial 1a zu dem elektrisch isolierenden Material 68 zu bewirken, während der negative Anschluß der Gleichstromquelle mit dem Andruckteil 65 verbunden ist.
  • Als nächstes wird das anodische Verbindungsverfahren beschrieben. Das Halbleitermaterial 1a wird durch den Widerstandsheizstreifen 67 in einem ungefähr 400 bis 700° in Abhängigkeit von dem Isolierschichtmaterial betragenden Ausmaß derart erwärmt, daß die Isolierschicht 1b eine geringe elektrische Leitfähigkeit hat. Als Ergebnis fließt von dem Halbleitermaterial 1a zu dem elektrisch isolierenden Material 68 über ungefähr eine Minute ein schwacher positiver Strom mit beispielsweise einigen μA/mm2, wodurch an der Grenze zwischen dem Halbleitermaterial 1a und dem elektrisch isolierenden Material 68 eine anodisch gewachsene Oxidverbindung hervorgerufen wird, so daß auf diese Weise die anodische Verbindung zwischen dem Halbleitermaterial 1a und den elektrisch isolierenden Material 68 hergestellt wird.
  • Das elektrisch isolierende Material 68 wird dabei weder durch die Heiztemperatur noch durch den zugeführten Strom geschmolzen. Die Erwärmung dient lediglich zum Erzielen der Leitfähigkeit der Isolierschicht 1b. Die Verbindung zwischen dem Halbleitermaterial 1a und dem elektrisch isolierenden Material 68 kann nur durch den von dem Halbleitermaterial 1a zu dem elektrisch isolierenden Material 68 fließenden positiven Strom erzielt werden.
  • 37 ist eine Darstellung zur Beschreibung eines Beispiels für ein Verfahren zur anodischen Verbindung zweier Halbleitermaterialien 1c und 1d aus Silizium mit einem elektrisch isolierenden Material 68, wie es in der japanischen Patentveröffentlichung Nr. 53-28747 beschrieben ist. Bei diesem Verfahren werden die beiden Halbleitermaterialien 1c und 1d, deren Funktionsflächen an der Isolierschicht 1b liegen, auf das elektrisch isolierende Material 68 aufgelegt, welches seinerseits an dem Widerstandsheizstreifen 67 angebracht wird. Die Halbleitermaterialien 1c und 1d werden jeweils mit Gleichstromquellen 61 und 62 verbunden, die das Fließen positiver Ströme verursachen, wobei die positiven Anschlüsse der Gleichstromquellen 61 und 62 jeweils mit dem entsprechenden Halbleitermaterial 1c bzw. 1d verbunden sind, während die negativen Anschlüsse gemeinsam mit dem Widerstandsheizstreifen 67 verbunden sind.
  • Bei dem anodischen Verbindungsverfahren erwärmt der Widerstandsheizstreifen 67 die Halbleitermaterialien 1c und 1d durch das elektrisch isolierende Material 68 hindurch derart, daß die Isolierschicht 1b eine geringe elektrische Leitfähigkeit erhält. Daraufhin fließt über ungefähr eine Minute von den Halbleitermaterialien 1c und 1d zu dem elektrisch isolierenden Material 68 ein schwacher positiver Strom von beispielsweise einigen μA/mm2, wodurch an der Grenze zwischen den Halbleitermaterialien 1c und 1d und dem elektrisch isolierenden Material 68 eine anodisch gezüchtete Oxidverbindung auftritt, so daß auf diese Weise die anodische Verbindung zwischen den Halbleitermaterialien 1c und 1d und dem elektrisch isolierenden Material 68 herbeigeführt wird.
  • Hinsichtlich allgemeiner Anwendungsbeispiele für das in anderen Veröffentlichungen beschriebene anodische Elektrodenverbindungsverfahren ist in den ungeprüften japanischen Offenlegungsschriften JP 3-50141 A ist und JP 4-164841 A ein Verfahren offenbart, bei dem eine Siliziumoberfläche, welche die Rückfläche eines Siliziumplättchens ist, als elektrisch leitende Fläche benutzt wird, die ihrerseits mit der Oberfläche eines Glasplättchens verbunden wird. In der japanischen Patentveröffentlichung Nr. 53-28747 sind als Beispiele für Halbleiter die Verbindung zwischen Silizium und Quarz, die Verbindung zwischen Silizium und Borsilikatgläs, das aus Borsäure und Kieselsäure besteht und das ein hitzebeständiges Glas mit geringem Ausdehnungskoeffizienten ist, der Kontakt zwischen einem Germaniumhalbleiter und Borsilikatglas und der Kontakt zwischen Silizium und Saphir beschrieben.
  • Ferner ist als besonderes Anwendungsbeispiel in der ungeprüften japanischen Offenlegungsschrift JP 63-117233 A ein Verfahren zur anodischen Verbindung eines Siliziumplättchens mit einem Siliziumträgerplättchen in einem kapazitiven Drucksensor beschrieben. Da in der japanischen Patentveröffentlichung Nr. 53-28747 und in anderen das Prinzip des anodischen Verbindungsverfahrens beschrieben ist, wird dieses Prinzip nicht ausführlich erläutert.
  • 38 ist eine Draufsicht auf ein herkömmliches laminier tes mehrschichtiges Isoliersubstrat und 39 ist eine perspektivische Schnittansicht, welche die Längsstruktur des Substrats nach 38 zeigt. In 38 sind mit 70 ein laminiertes mehrschichtiges Isoliersubstrat, mit 71 eine Isolierplatte und mit 76 ein Leitermuster auf der Isolierplatte 71 bezeichnet. Ferner sind in 39 mit 71 bis 75 fünf übereinander geschichtete Isolierplatten und mit 76 bis 81 schwarz dargestellte Teile bezeichnet, welche jeweils Leitermuster an den Isolierplatten 71 bis 75 darstellen. Zum Bilden des laminierten mehrschichtigen Isoliersubstrats 70 durch das Übereinanderschichten der Isolierplatten 71 bis 75 werden in Durchgangsöffnungen, die in den Isolierplatten 71 bis 75 ausgebildet sind, Leiterdrähte eingeführt und elektrisch mit den Leitermustern an den übereinander geschichteten Isolierplatten 71 bis 74 verbunden.
  • Vorstehend wurden als bekannte Anschlußverfahren nach dem Stand der Technik aufeinanderfolgend das Drahtbondeverfahren, das Hügel- bzw. Schwellenanschlußverfahren durch automatisches Filmbonden und das anodische Verbindungsverfahren beschrieben, wobei das anodische Verbindungsverfahren als Verfahren zum Beschichten der Chipoberfläche mit einem Isolierfilm sowie zum Verbinden eines einen Dehnungsmeßsteifen bildenden Siliziums mit einer Unterlage bekannt ist, die zur Spannungsrelaxation in einem Drucksensor eingesetzt wird.
  • Bei der herkömmlichen anodischen Verbindung, die allgemein in praktischen Einsatz gekommen ist, hat das mit einer isolierenden Glasplatte zu verbindende Silizium selbst eine gewisse Steifigkeit und für die Verbindung wird eine isolierende Glasplatte verwendet, die gleichfalls eine Steifigkeit wie das Silizium hat.
  • Gemäß der vorstehenden Beschreibung umfaßt der Drahtbondevorgang 1) das Formen der Kugel, 2) das Erwärmen, das Aufbringen von Druckkraft und das Zuführen von Ultraschallschwingungen bei dem Ultraschall-Thermokompressionsbonden, 3) das Bewegen der Kapillare, 4) das Ultraschall-Thermokompressionsbonden für den Nahtbereich und 5) das Ausführen der fünf Prozesse für das Abtrennen des Golddrahtes selbst für eine einzigen Innenleiter. Auch bei der Hügel- bzw. Schwellenverbindung durch automatisches Filmbonden ist es erforderlich, 1) das Thermokompressionsbonden und 2) den Bewegungsprozeß in der Anzahl der Elektrodenverbindungen wiederholt auszuführen. Ein gemeinsames Bonden wird in der Praxis noch nicht angewandt. Bei diesen Verbindungsverfahren werden die Elektrode und die daran anzuschließende Elektrode, nämlich ein metallischer Leiter und ein metallischer Leiter miteinander durch Ultraschall-Thermokompressionsbonden oder Thermokompressionsbonden verbunden. Aus diesem Grund hängt die mechanische Festigkeit der miteinander elektrisch zu verbindenen Anschlußteile, beispielsweise die Scherfestigkeit von dem Zustand der Anschlußteile ab.
  • Außerdem werden die durch Ultraschall-Thermokompressionsbonden oder durch Thermokompressionbonden verbundenen Teile infolge der Metallkontakt-Reibungserwärmung und der impulsförmig aufgebrachten Belastung hinsichtlich der organischen Anordnung aufgebrochen und wieder zusammengefügt, so daß auf diese Weise eine Legierungsschicht entsteht. Demzufolge kann die Festigkeit nur dann sichergestellt werden, wenn die Anschlußfläche groß ist. Wenn beispielsweise der Durchmesser des Golddrahtes 25 μm beträgt, wird der Durchmesser der Kontaktfläche des Verbindungsteiles auf 100 μm angesetzt. Das heißt, der Durchmesser wird zum vierfachen Durchmesser und die Fläche wird zur sechzehnfachen Fläche.
  • Bei den herkömmlichen Kontaktierverfahren für die Elektrode und den Innenleiter entstehen die folgenden Probleme:
    • a) Im Falle des herkömmlichen Verfahrens, bei dem die Verbindung zwischen der Elektrode und dem Innenleiter über den Golddraht mit außerordentlich geringer Steifigkeit hergestellt wird, ist es erforderlich, den beiden elektrisch anzuschließenden Endabschnitten des Golddrahtes eine mechanische Festigkeit zu geben, so daß aus diesem Grund die Abmessungen des angeschlossenen Teils die für die elektrische Verbindung benötigten Werte übersteigen. Folglich muß entgegen der Erfordernis, den Dichtegrad der integrierten Schaltungen zu erhöhen, die Abmessung der Elektrode an dem Chip groß angesetzt werden. Dies steht der Miniaturisierung der Chips der integrierten Schaltungen entgegen.
    • b) Im Falle des Verfahrens nach dem Stand der Technik, bei dem die Verbindung zwischen dem Innenleiter und der Elektrode über ein Element wie den Golddraht mit außerordentlich geringer Steifigkeit hergestellt wird, ist es erforderlich, den Halbleiterchip und den Innenleiter einzugießen, um sowohl die elektrisch anzuschließenden Endabschnitte des Golddrahtes als auch den Golddraht selbst gegen externe Belastungen zu schützen oder den Halbleiterchip selbst gegen die Umgebungseinflüsse zu schützen. Folglich werden die äußeren Abmessungen der Halbleitervorrichtung unvermeidbar bis zu einem bestimmten Wert vergrößert.
    • c) Wegen der in der letzten Zeit hohen Integration der integrierten Schaltungen besteht die Tendenz zu einer Erhöhung der Anzahl der Elektroden für das Abführen von Signalen nach außen. Bei dem herkömmlichen Drahtbondeverfahren oder dem Verfahren zum Verbinden durch automatisches Filmbonden (TAB) müssen jedoch zum Sicherstellen eines gewissen Grades an mechanischer Verbindungsfestigkeit die Dimensionen der Elektrode bis zu vorbestimmten Dimensionen vergrößert werden, wodurch folglich die Dimensionen des ganzen Chips von der Anzahl der Elektroden abhängig sind, was wiederum der Miniaturisierung der Chips integrierter Schaltungen entgegensteht.
    • d) Falls die Anzahl der durch Herauführen der Innenleiter aus dem Vergußbereich heraus gebildeten Anschlußstifte größer als 100 ist, treten selbst bei geänderter Anschlußgenauigkeit wegen des Drahtbondeverfahrens, bei dem der Verbindungsvorgang für jede der Elektroden ausgeführt wird, Schwierigkeiten hinsichtlich der Prüfung auf, ob der Kontakt mit den Elektroden richtig ist oder nicht.
    • e) Da es schwierig ist, den genauen Wert der mechanischen Festigkeit der an dem Verbindungsbereich durch das Ultraschall-Thermokompressionbonden oder das Thermokompressionsbonden gebildeten Legierungsschicht zu ermitteln, ist es erforderlich, den Verbindungsbereich mit einem hohen Sicherheitsfaktor auszulegen. Aus diesem Grund ist unter Berücksichtigung von Vibrationen während des Zusammenbauprozesses, des Leergewichtes und anderer externer Kräfte eine ausreichen überschüssige Bemessung erforderlich, so daß daher eine Einschränkung hinsichtlich der Bemessung auftritt.
    • f) Bei dem herkömmlichen Elektrodenanschlußverfahren muß der Anschlußvorgang wiederholt in einer Anzahl ausgeführt werden, die der Anzahl n der Elektroden oder der doppelten Anzahl der Elektroden, nämlich 2n entspricht. Sobald daher die Anzahl der Stifte der Halbleitervorrichtung größer wird, wird die für das Herstellen der Verbindungen benötigte Zeit länger.
  • Die Druckschrift DE 43 11 762 A1 beschreibt ein Verfahren zur Verbindung elektrischer Kontaktstellen mindestens eines Substrats mit entsprechenden Kontaktstellen eines weiteren Substrats, bei dem die Substrate durch anodisches Bonden miteinander verbunden werden.
  • Die Druckschrift JP 4-299 541 A beschreibt ein Verfahren zur Durchführung eines Mikroplättchen-(Die-)Bondens, wobei anodisches Bonden angewendet wird.
  • Die Druckschrift JP 2-210 843 A beschreibt und zeigt eine Halbleitervorrichtung, bei der ein spezieller Aufbau zur Verringerung von thermischen Spannungen angewandt wird, die in einem gebondeten Teil der Halbleitervorrichtung auftreten können. Dabei werden Glasschichten auf eine Seite eines Metallrahmens gebondet, und darauf wird ein Silizium-Chip angebracht und mit Harz abgedichtet. Die Glasschichten dienen als Isoliermaterial, so dass eine Ablösung des gebondeten Teils verhindert wird.
  • Die Druckschrift JP 5-335474 A offenbart eine weitere Halbleitervorrichtung, die mit Harz abgedichtet ist. Dabei sind ein Halbleiterelement mit einer Vielzahl von vorspringenden Elektroden, eine Vielzahl von Isoliermaterialien, die am Rand des Halbleiterelements angeordnet sind, und nach außen führende Verbindungsleiter vorgesehen, die auf den Isoliermaterialien vorgesehen sind und direkt mit den vorspringenden Elektroden verbunden sind.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Elektronikbauteil anzugeben, wodurch es ermöglicht wird, eine elektrische Verbindung zwischen einem Innenleiter und einer Elektrode herzustellen, wobei gemäß dem anodischen Verbindungsverfahren zwischen dem Innenleiter und einem Isolierfilm um die Elektrode herum eine starke mechanische Verbindung gebildet wird und die Innenleiter gemeinsam an die jeweiligen Elektroden gebondet sind.
  • Erfindungsgemäß wird diese Aufgabe wird durch ein Elektronikbauteil gelöst, wie es in dem Patentanspruch angegeben ist.
  • Nachstehend ist der Zeichnungssatz kurz beschrieben.
  • 1 ist eine Schnittansicht eines Halbleiterchips zur Beschreibung eines Verfahrens anodischen Verbindung gemäß einem Beispiel, das nicht Teil der Erfindung ist.
  • 2 ist eine Schnittansicht eines Halbleiterchips zur Beschreibung eines Verfahrens zur anodischen Verbindung gemäß einem weiteren Beispiel, das nicht Teil der Erfindung ist.
  • 3 ist eine Draufsicht, die einen Zustand zeigt, bei dem entsprechend dem Verfahren zur anodischen Verbindung gemäß diesem Beispiel Elektroden eines Halbleiterchips mit Innenleitern eines Leiterrahmens verbunden sind.
  • 4 ist eine Schnittansicht, die einen Zustand zeigt, bei dem entsprechend dem Verfahren zur anodischen Verbin dung gemäß diesem Beispiel Elektroden eines Halbleiterchips mit Innenleitern eines Leiterrahmens verbunden sind.
  • 5 ist eine Schnittansicht eines Halbleiterchips zur Erläuterung einer Verteilung einer Belastung, die an der anodischen Verbindung von einem Innenleiter an der Oberfläche eines Halbleiterchips aufgebracht wird.
  • 6A und 6B sind Schnittansichten von Halbleiterchips und zeigen die Gestaltung einer an dem Halbleiterchip ausgebildeten Elektrode.
  • 7A und 7B sind Schnittansichten von Halbleiterchips und zeigen die Form des Einschlusses eines zwischen einen Innenleiter und einer Elektrode gesetzten leitfähigen Materials sowie die Form nach einer Verformung desselben.
  • 8 ist eine Draufsicht auf einen Halbleiterchip für eine ausführliche Beschreibung eines Verbindungszustandes zwischen einem Innenleiter und einer Elektrode gemäß diesem Beispiel.
  • 9 ist eine Ansicht in einer Schnittebene entlang einer Linie A-A in 8.
  • 10 ist eine Ansicht einer Schnittebene entlang einer Linie B-B in 8.
  • 11 ist eine Draufsicht auf einen Halbleiterchip und zeigt einen anodischen Verbindungszustand von Innenleitern an dem Halbleiterchip gemäß diesem Beispiel.
  • 12 ist eine Draufsicht auf einen Halbleiterchip und zeigt die Anordnung von Elektroden an dem Halbleiterchip gemäß diesem Beispiel.
  • 13 ist eine Schnittansicht eines Halbleiterchips gemäß einem Ausführungsbeispiel.
  • 14 ist eine perspektivische Ansicht und zeigt die Form von Endabschnitten von Innenleitern, die mit dem Halbleiterchip nach 13 anodisch zu verbinden sind.
  • 15 ist eine Schnittansicht des Halbleiterchips und zeigt einen Zustand, bei dem die Innenleiter nach 14 anodisch mit dem Halbleiterchip nach 13 verbunden sind.
  • 16 ist eine Schnittansicht eines Halbleiterchips gemäß einem weiteren Ausführungsbeispiel.
  • 17 ist eine perspektivische Ansicht von Endabschnittsformen von Innenleitern, die anodisch mit dem Halbleiterchip nach 16 zu verbinden sind.
  • 18 ist eine Schnittansicht und zeigt einen Zustand, bei dem die Innenleiter nach 17 anodisch mit dem Halbleiterchip nach 16 verbunden sind.
  • 19 ist eine perspektivische Ansicht eines Halbleiterchips zur Erläuterung eines herkömmlichen Drahtbondeverfahrens.
  • 20 ist eine Schnittansicht eines Halbleiterchips zur Beschreibung eines Drahtbondens mit einem Golddraht.
  • 21A und 21B sind jeweils eine Draufsicht auf einen herkömmlichen Leiterrahmen bzw. eine vergrößerte Draufsicht auf einen Teil desselben.
  • 22 ist eine vergrößerte Draufsicht auf einen Innenleiterabschnitt eines herkömmlichen Leiterrahmens.
  • 23 ist eine Schnittansicht, die einen Teilbereich einer nach dem Drahtbondeverfahren hergestellten Halbleitervorrichtung zeigt.
  • 24 ist eine vergrößerte Schnittansicht eines Drahtbonde-Teilbereichs nach 23.
  • 25 ist eine Schnittansicht für die Beschreibung des Zustands der Verbindung einer Golddrahtkugel mit einer Elektrode.
  • 26 ist eine Schnittansicht für die Beschreibung eines Zustands des Drahtbondeanschlusses eines Golddrahtes.
  • 27 ist eine Schnittansicht zum Beschreiben eines Heftbondezustandes eines Golddrahtes.
  • 28A bis 28E sind Schnittansichten einer Halbleitervorrichtung zur Beschreibung von Drahtbondeprozessen.
  • 29 ist eine Draufsicht auf einen Halbleiterchip und zeigt einen Verbindungszustand zwischen einem Innenleiter und einer Elektrode gemäß dem Drahtbondeverfahren.
  • 30 ist eine Draufsicht auf einen Halbleiterchip und zeigt die Anordnung von Elektroden an dem Halbleiterchip.
  • 31 ist eine Draufsicht auf einen Halbleiterchip und zeigt die Anordnung und die Dimensionierung von Elektroden an dem Halbleiterchip.
  • 32 ist eine Draufsicht, die Abmessungen zwischen einer Elektrode, einem Golddraht und einem Innenleiter zeigt.
  • 33 ist eine Seitenschnittansicht und zeigt einen Golddraht-Teilbereich nach 32.
  • 34A und 34B sind eine perspektivische Ansicht bzw. eine Schnittansicht einer durch Anwendung des Drahtbondeverfahrens hergestellten Halbleitervorrichtung.
  • 35A und 35B sind eine Schnittansicht einer gemäß dem automatischen Filmbondeverfahren hergestellten Halbleitervorrichtung bzw. eine vergrößerte Schnittansicht eines Verbindungsteilbereichs.
  • 36 ist eine Darstellung für die Beschreibung eines anodischen Verbindungsverfahrens.
  • 37 ist eine Darstellung für die Beschreibung eines anderen anodischen Verbindungsverfahrens.
  • 38 ist eine Draufsicht auf ein herkömmliches Leitersubstrat, das für ein laminiertes mehrschichtiges Substrat verwendet wird.
  • 39 ist eine Schnittansicht eines herkömmlichen laminierten mehrschichtigen Substrats.
  • Nachstehen wird ein erstes Beispiel beschreiben, das nicht Teil der Erfindung ist. Die 1 ist eine Schnittseitenansicht einer Vorrichtung zur anodischen Verbindung und eines Halbleiterchips zum Beschreiben eines Verfahrens für das anodische Verbinden eines Innenleiters mit einer jeweiligen Elektrode des Halbleiterchips, wobei die den Teilen in 56 entsprechende Teile mit den gleichen Bezugszeichen bezeichnet sind. In der Figur ist mit 1 ein Halbleiterchip bezeichnet und mit 2a ist eine Isolierschicht aus einem Glasmaterial bezeichnet, die auf eine Oberfläche des Halbleiterchips 1 außer an Elektrodenbereichen durch ein Aufsprühverfahren aufgebracht ist und die bei Erwärmung Leitfähigkeit zeigt. Als Glasmaterial wird vorzugsweise ein im allgemeinen für Glaskolben verwendetes Borsilikatglas aus Borsäure und Kieselsäure verwendet. Ein Grund hierfür besteht darin, daß sich dieses Glasmaterial kaum von einem an dem Halbleiterchip 1 gebildeten elektrisch isolierenden Film aus Siliziumoxid selbst bei Abkühlung des Isolierfilms löst, da der lineare Ausdehnungskoeffizient von Borsilikatglas im wesentlichen gleich dem linearen Ausdehnungskoeffizienten des Isolierfilms aus Siliziumoxid ist. Mit 3 ist ein Leiterrahmen bezeichnet, der die in 22 dargestellte Form hat. Bei diesem Beispiel werden eine Formguß-Grundplatte 41 und Aufhängungsleiter 42, die für die Montage des Halbleiterchips benötigt wurden, wegen der direkten anodischen Verbindung von Innenleitern 4 mit dem Halbleiterchip 1 unnötig. Der Halbleiterchip 1 nach 1 wird an dem mittigen Bereich der Fläche angeordnet, in der herkömmlicherweise die Grundplatte 41 vorgesehen ist. Außerdem ist gemäß der Darstellung in 3 ein jeder Innenleiter 4 bis über eine jeweilige Elektrode an dem Halbleiterchip 1 hinausgehend verlängert.
  • Ferner sind in 3 die Stellen der Endabschnitte der herkömmlichen Innenleiter 4 jeweils durch eine strichpunktierte Linie dargestellt und bei diesem Beispiel sind Innenleiter 4a ein Teil, das sich von der Stelle der strichpunktierten Linie weg erstreckt. Der Endabschnitt eines jeden Innenleiters 4a erstreckt sich über eine Elektrode 2 hinaus, die an der oberen Fläche des Halbleiterchips 1 gebildet ist. Der in 3 schwarz dargestellte Endabschnitt eines jeden Innenleiters 4a wird anodisch mit der Isolierschicht 2a an dem Halbleiterchip 1 verbunden, wobei die Rückfläche des Innenleiters 4a gegen die Elektrode 2 gepreßt wird, um die elektrische Verbindung zwischen diesen herzustellen. Das heißt, wenn der Innenleiter 4a mit der Isolierschicht 2a verbunden wird, wird die Anschlußfläche des Innenleiters 4a gegen die aus der Isolier schicht 2a um einige μm vorstehende Oberfläche der Elektrode 2 gepreßt, wodurch die elektrische Verbindung hergestellt wird.
  • Wenn bei der vorstehend beschriebenen Anordnung aus einer Stromquelle A über Stromleiter 66a und 66b ein Strom in eine Widerstandsheizplatte 67 fließt, wird durch diese Wärme erzeugt, um über den Leiterrahmen 3 die Isolierschicht 2a auf ungefähr 400°C ± 50°C zu erwärmen, wodurch die Isolierschicht 2a leitfähig wird. Wenn aus einer Gleichstromquelle 60 zwischen den Leiterrahmen 3 und eine leitfähige Einspannvorrichtung 68a eine Gleichspannung angelegt wird, fließt positiver Strom über den Leitrahmen 3 in die Isolierschicht 2a. Dadurch entstehend an einer durch eine fette Linie unterhalb der Isolierschicht 2a dargestellten Grenzfläche 2a1 zwischen der Isolierschicht 2a und dem Leiterrahmen 3 eine elektrostatische Anziehungskraft und eine elektrochemische Bindekraft, so daß die Innenleiter an den Endabschnitten des Leiterrahmens 3 anodisch mit der Oberfläche des Halbleiterchips verbunden werden.
  • Für die elektrische Verbindung zwischen den Innenleitern 4a und den Elektroden an dem Halbleiterchip 1 wird gemäß der Darstellung in 3 der in schwarz dargestellte jeweilige Endabschnitt des Innenleiters 4a anodisch mit der Isolierschicht 2a an dem Halbleiterchip 1 verbunden, während die Rückfläche des Innenleiters 4a gegen die Elektrode 2 gepreßt wird, um zwischen diesen die elektrische Verbindung herzustellen. Das heißt, wenn der Innenleiter 4a mit der Isolierschicht 2a verbunden ist, ist die Anschlußfläche des Innenleiters 4a gegen die aus der Isolierschicht 2a um einige μm vorstehende Oberfläche der Elektrode 2 gepreßt, wodurch die elektrische Verbindung hergestellt ist.
  • Die 2 ist eine Darstellung zum Beschreiben eines Verfahrens zum gleichzeitigen anodischen Verbinden eines Leiterrahmens 3 mit einer Vielzahl von Halbleiterchips 1. In 2 ist mit 61 eine Gleichstromquelle bezeichnet, die bewirkt, daß über den Leiterrahmen 3 positiver Strom in die Isolierschicht 2a an einem Halbleiterchip 1c fließt, und mit 62 ist eine Gleichstromquelle bezeichnet, die bewirkt, daß über den Leiterrahmen 3 positiver Strom in die Isolierschicht 2a an einem anderen Halbleiterchip 1d fließt. Gemäß 2 werden die beiden Halbleiterchips 1c und 1d auf den Leiterrahmen 3 aufgelegt und mit diesem gleichzeitig anodisch verbunden, wobei mittels der beiden Gleichstromquellen 61 und 62 positive Ströme zwischen den Halbleiterchips 1c und 1d und dem Leiterrahmen 3 erzeugt werden. Wenn in diesem Fall die Halbleiterchips 1c und 1d durch irgendeine Vorrichtung auf genaue Weise in Bezug auf den Leiterrahmen 3 eingestellt werden, erübrigt sich die Einstell-Einspannvorrichtung 68a nach 1, die als Andruckvorrichtung, Ausrichtevorrichtung und gemeinsames Leiterteil verwendet wird. Mit diesem Verfahren ist es möglich, mit positivem Strom bei einem Zustand zu beaufschlagen, bei dem die Seite der Isolierschicht 2a als Katode wirkt und der einen metallischen Leiter darstellende Leiterrahmen 3 als Anode wirkt. Außerdem ist es auch zweckdienlich, aus Gleichstromquellen ein positives Potential derart anzulegen, daß mindestens eine nicht dargestellte Spannvorrichtung bzw. Unterdruck-Ansaugvorrichtung für das Ansaugen des Leiterrahmens 3 die Anode bildet. In diesem Fall kann eine einzige Gleichstromquelle verwendet werden.
  • Die 4 ist eine Schnittansicht eines Halbleiterchips 1 und zeigt einen anodisch zu verbindenden Bereich, wobei der mittige Teil des Innenleiters 4a mit einer Breite W3 in Längsrichtung abgeschnitten ist. In 4 ist mit 2 eine rechteckig quaderförmige Elektrode mit einer Seitenlänge W2 und einer Höhe h dargestellt. Um diese Elektrode 2 herum ist eine quadratische Öffnung mit einer Seitenlänge W2n gebildet. Die Isolierschicht 2a ist auf den Halbleiterchip 1 auf den Bereich außerhalb dieser Öffnung aufgebracht. Demzufolge entsteht zwischen der Elektrode 2 und der Isolierschicht 2a ein Spalt mit der Breite W2n – W2. Eine mit der Höhe h bezeichnete strichpunktierte Linie stellt die vertikale Abmessung der Elektrode 2 vor dem Pressen und Verformen durch den Innenleiter 4a bei der anodischen Verbindung dar, wobei die Oberseite der Elektrode um Δh aus der Oberfläche der Isolierschicht 2a heraussteht. Folglich wird die Isolierschicht 2a auf die Oberfläche des Halbleiterchips in einer Dicke von (h – Δh) aufgebracht.
  • Wenn die anodische Verbindung hergestellt ist und die Elektrode 2 gepreßt wird, hat gemäß der Darstellung durch eine ausgezogenen Linie in 4 die Elektrode 2 eine Höhe von (h – Δh). Bei dem Pressen wird die Elektrode 2 gequetscht, so daß naturgemäß ihre Querabmessungen größer werden, wobei aber wegen des Zwischenraums W2n – W2 zwischen der Elektrode 2 und der Isolierschicht 2a die Vergrößerung der Abmessungen keine Einwirkung auf die Isolierschicht 2a hat.
  • Wenn jedoch die Elektrode 2 tatsächlich derart gepreßt wird, daß eine Druckverformung bzw. Stauchung um Δh/h auftritt, wird die Vergrößerung ΔW der Breite W2 der Elektrode 2 zu ΔW = ν(Δh/h). Dabei ist die Poisson-Konstante ν der Elektrode 2 in der Größenordnung von ungefähr 0,3. Aus diesem Grund ist ein Ansatz W2n = W2 möglich, wenn im Entwurfsstadium die Vergrößerung ΔW außer acht gelassen wird. Der Bereich, an dem der Innenleiter 4a und die Isolierschicht 2a miteinander tatsächlich anodisch verbunden wer den, liegt in dem Bereich von Anodenverbindungsflächen 11 und 12, zwischen denen die Öffnung mit der Breite W2n liegt. Als nächstes werden ausführlich unter Bezugnahme auf die 5 die in den Anodenverbindungsflächen 11 und 12 erzeugte anodische Verbindungskraft und die in der Elektrode 2 entstehende Gegenkraft beschrieben. Die 5 ist eine Darstellung zum Erläutern des Zusammenhangs zwischen einer an der Isolierschicht 2a auftretenden Anodenverbindungskraft Ffab und einer von der Elektrode 2 her wirkenden Gegenkraft Fel. Die Abmessungen der Elektrode 2 werden derart gewählt, daß die Anodenverbindungskraft Ffab größer als die durch Rückwirkung infolge des Zusammenpressens der Elektrode entstehende Gegenkraft Fel ist (Ffab > Fel) und die Gegenkraft Fel immer durch einfache statische Kompression entsteht.
  • Obgleich in 5 die Gegenkraft Fel als nicht an der Mitte der gesamten Anodenverbindungskraft Ffab angreifend dargestellt ist, da die Anodenverbindungsflächen 11 und 12 nicht gleich sind, ist es idealerweise anzustreben, Fel auf die Mitte von Ffab anzusetzen, d.h., die Elektrode 2 auf die Mitte des anodischen Verbindungsabschnittes des Innenleiters 4a zu legen. Falls es die Auslegung erlaubt, die Elektrode 2 einem Moment und einer Kompression auszusetzen, kann Fel auf einen Bereich außerhalb der Mitte von Ffab angesetzt werden.
  • Bei der anodischen Verbindung ist die an der Elektrode 2 auftretende Gegenkraft Fel proportional zu Δh/h durch Fel = E·(Δh/h)·W2·W2 gegeben, wobei E ein von den physikalischen Eigenschaften des Materials der Elektrode 2 abhängiger Elastizitätsmodul (Young-Modul) ist.
  • Die anodische Verbindungskraft Ffab ist das tatsächlich ge messene Ergebnis der Zugbruchfestigkeit der Verbindungsfläche, die entsteht, wenn ein die Isolierschicht 2a bildendes Borsilikatglas und Silizium miteinander verbunden werden. Das Borsilikatglas und das Silizium werden miteinander derart stark verbunden, daß das Glasbasismaterial bricht. Die anodische Verbindungskraft ist zu σfab ≥ 4 kg/mm2 anzusetzen und die durch die anodische Verbindung entstehende Verbindungskraft Ffab wird zu {W3 × (11 + W2n + 12) – W2n × W2n} × σfab. Betrachtet man nun das Verhältnis Ffab/Fel der anodischen Verbindungskraft zu der Gegenkraft, so muß dieser Wert größer als 1 werden. Das Verhältnis Ffab/Fel kann durch folgende Gleichung ausgedrückt werden:
    Figure 00290001
  • Wenn als Material für die Elektrode 2 Aluminium verwendet wird und damit E = 6300 kg/mm2 ist, so entspricht Ffab/Fel der folgenden Gleichung:
    Figure 00290002
  • Da die Bruchfestigkeit der Elektrode 27 kg/mm2 beträgt, wird dann, wenn die Verformung der Elektrode 2 auf die plastische Verformung bei dem Aufbringen einer Kompressionskraft an der Elektrode 2 eingeschränkt wird, der als Δh/h erzielbare Wert kleiner als 1,1 × 10–3. Folglich wird die Bruchfestigkeit zum Erhalten eines Toleranzspielraums auf das Doppelte angesetzt und es ergibt sich dann, wenn die Dimensionierung der jeweiligen Teile zu Δh/h = 5 × 10–4 bestimmt wird, das Verhältnis Ffab/Fel folgendermaßen:
    Figure 00300001
  • Wenn W3, W2n und W2 bei W3 ≥ W2n ≥ W2 einander nahezu gleich sind, ergibt sich das minimale Verhältnis Ffab/Fel aus der folgenden Gleichung:
    Figure 00300002
  • Folglich besteht die einzige Erfordernis darin, daß die vorstehende Bedingung erfüllt ist. Gemäß der Darstellung in 4 ist es möglich, (11 + W2n + 12) größer als W2 anzusetzen.
  • Wenn bei diesem Beispiel W3, 11 + 12 + W2n und W2 zum Erfüllen der vorstehend genannten Bedingung bestimmt werden und wenn aus der Beziehung (W2n – W2)/W2 ≥ ν × Δh/h für eine Aluminiumelektrode Δh/h zu 5 × 10–4 angesetzt wird, ergibt sich aus ν = 0,33 folgendes: W2n > 1,000165W2 = W2 + 1,65 × 10–4 × W2. Wenn W2n größer als W2 angesetzt ist, wird die Dimension W2n zum 1,65 × 10–4-fachen von W2 und daher besteht die einzige Erfordernis darin, den Öffnungsquerschnitt mit einer Dimension zu formen, die größer als die Dimension der Elektrode 2 ist.
  • Bei Δh/h = 5 × 10–4 muß die Dicke der Isolierschicht 2a (h – Δh) = 0,9995h betragen. Wenn allgemein die Dicke der Isolierschicht 2a auf 25 μm eingestellt wird, ist die Gestaltung zufriedenstellend, wenn die Höhe der Elektrode auf h = 25,0125 μm und damit um 12,5 nm höher als die Höhe der Isolierschicht 2a eingestellt wird.
  • Gemäß den vorstehenden Ausführungen wird Δh/h für eine Verformung innerhalb des Bereichs plastischer Verformung des Materials der Elektrode 2 gewählt und die Abmessungen werden so bestimmt, daß sich Δh/h = 5 × 10–4 ergibt. Da sich folglich zwischen den Höhen der Isolierschicht und der Elektrode eine Differenz ergibt, die nur 25 × 5 × 10–4 beträgt, ist es erforderlich, die Elektrode 2 mit genauer Höhe herzustellen.
  • Wenn eine Elektrode 2 verwendet wird, deren Verformung aus dem Bereich der plastischen Verformung heraustritt, da bei verringerter Genauigkeit bei der Herstellung die Höhe der Elektrode einstellbar ist, wird die Kontaktfläche der Elektrode 2 gemäß der Darstellung in 6A zu einer Kugel oder gemäß der Darstellung in 6B zu einem Trapezoid geformt. Ferner ist es auch zweckdienlich, gemäß der Darstellung in 7A, 7B und 8 einen kugelförmigen weichen Leiter (z.B. Lötmittel) auf die Elektrodenfläche aufzulegen, so daß der Innenleiter und die Elektrode elektrisch miteinander über den weichen Leiter verbunden werden, was nachfolgend beschrieben wird.
  • Die 8 ist eine Draufsicht auf den Halbleiterchip 1 im Falle des Ansetzens von W3 > W2 in der Weise, daß Ffab/Fel gemäß der folgenden Gleichung gleich 1 oder größer ist:
    Figure 00310001
  • Zum Vergrößern des Wertes Ffab/Fel ist es zweckdienlich, W2 so klein wie möglich und W3 so groß wie möglich anzusetzen. Die 9 ist die Ansicht eines Schnittes entlang einer Linie A-A in 8 und die 10 ist eine Ansicht eines Schnittes entlang einer Linie B-B in 8. Obgleich gemäß 8 bis 10 die Mitte des Innenleiters 4a in Längsrichtung bei dem Prozeß zur anodischen Verbindung mit der Anschlußmitte der Elektrode 2 auf der Oberfläche des Halbleiterchips 1 übereinstimmt, ist es bei dem Zusammenbau erforderlich, Abweichungen der Mittellinie B-B und der Mittellinie A-A zu berücksichtigen. Die Dimensionen der jeweiligen Teile werden unter Beachtung des Umstandes bestimmt, dass selbst bei dem Auftreten dieser Fehler bei dem Zusammenbau der Innenleiter 4a nicht aus dem Anodenverbindungsbereich an der Elektrode 2 abweicht. Gemäß 8 bis 10 werden Ffab und Fel unter den Bedingungen erhalten, daß die Dimension W2 einer Seite der Elektrode 2 gleich 50 μm ist, die Dimension W2n einer Seite der Öffnung gleich 51 μm ist, die Dicke (h – Δh) der Isolierschicht 2a gleich 25 μm ist, die Breite W3 des Innenleiters 4a gleich 300 μm ist, die Dimension 12 einer Anodenverbindungsfläche gleich 4,00 μm ist und die Dimension 11 der anderen Anodenverbindungsfläche gleich 400 μm ist.
  • Es ergibt sich eine anodische Verbindungskraft Ffab von 1,01 kg und eine durch die Elektrodenkompression verursachte Gegenkraft Fel von 7,88 g. Dabei beträgt der Flächendruck an der Kontaktfläche der Elektrode 2 3,15 kg/mm2, was für das Erzielen der elektrischen leitenden Verbindung ausreichend ist. Ferner ergibt sich Ffab/Fel = 128,2, was eine ausreichend wirksame Kraft ermöglicht. Obgleich gemäß 10 die Längen 12 und 11 der anodischen Verbindungsabschnitte voneinander verschieden sind und nur eine Elektrode 2 dargestellt ist, kann natürlich eine Vielzahl von Elektroden benutzt werden.
  • Die 11 ist eine Draufsicht auf einen Halbleiterchip von oben gesehen und zeigt einen Zustand, bei dem Innen leiter 4a und der Halbleiterchip 1 miteinander nach dem anodischen Verbindungsverfahren verbunden sind. Aus dieser Figur ist ersichtlich, daß sich der Endabschnitt des Innenleiters auf der Oberfläche des Halbleiterchips 1 über die Elektrode 2 hinweg erstreckt. Die anodische Verbindung erfolgt an dem schwarz dargestellten Endabschnitt des Innenleiters 4a. Vergleicht man mit der Verbindung zwischen dem Innenleiter und dem Halbleiterchip 1 durch das herkömmliche Drahtbondeverfahren gemäß 29, so ist es leicht ersichtlich, daß bei dem anodischen Verbindungsverfahren gemäß diesem Ausführungsbeispiel die Golddrähte 5, die Formguß-Grundplatte 41 und die Aufhängungsleiter 42 nicht erforderlich sind.
  • Die 12 zeigt die auf der Oberfläche des Halbleiterchips 1 angebrachten Elektroden 2 und die Isolierschicht 2a, in der um die Elektroden 2 herum Öffnungen ausgebildet sind. Es ist festzustellen, daß die ganze Oberfläche des Halbleiterchips 1, auf die die Isolierschicht 2a aufgebracht ist, die für die anodische Verbindung geeignete Fläche ist und daß es möglich ist, auf freie Weise nach Erfordernis auch die für die anodische Verbindung verfügbare Fläche ohne Isolierschicht 2a zu benutzen.
    •
  • Erstes Ausführungsbeispiel
  • Während bei dem vorangehend beschriebenen Beispiel die anodische Verbindung derart hergestellt wird, daß der Leiterrahmen 3 als Anode und der Halbleiterchip 1 als Kathode dient, wird nunmehr ein Ausführungsbeispiel beschrieben, bei dem die anodische Verbindung derart hergestellt wird, daß der Leiterrahmen 3 bzw. die Innenleiter 4 als Kathode und der Halbleiterchip als Anode benutzt werden. Wenn der Halbleiterchip als Anode benutzt wird, werden gemäß 13 in einem auf den Halbleiterchip 1 aufgebrachten isolierenden Passivierungsfilm Durchgangsöffnungen 2T ausgebildet, die bis zu einem Siliziumsubstrat reichen und die an Endbereichen liegen, die von den Elektroden 2 an dem Halbleiterchip 1 verschieden sind. Nachdem die Durchgangsöffnungen 2T gebildet sind, wird auf einen isolierenden Passivierungsfilm 2i eine Metallschicht 2m aufgebracht. Dabei wird die Metallschicht 2m in den Durchgangsöffnungen 2T aufgenommen, wodurch die leitende Verbindung zwischen dem Siliziumsubstrat und der Metallschicht 2m hergestellt wird. Nachdem die Metallschicht 2m auf diese Weise aufgebracht ist, werden in dem Metallfilm 2m um die Stellen herum, an denen die Elektroden 2 liegen, quadratische Öffnungen mit einer Seitenlänge H1 ausgebildet, an denen der isolierende Passivierungsfilm 2i freiliegt.
  • Als nächstes werden in dem freiliegenden isolierenden Passivierungsfilm 2i um die Stellen der Elektroden 2 herum quadratische Öffnungen mit einer Seitenlänge von H2 ausgebildete, so daß die Elektroden 2 freigelegt werden. Die Seitenlänge H2 der Öffnungen wird entsprechend der Seitenlänge von viereckigen Vorsprüngen bestimmt, die an den Endabschnitten der Innenleiter 4a gebildet werden. Andererseits wird die Dimension H1 entsprechend der Quetschungsbreite in dem Fall bestimmt, daß der jeweilige Vorsprung durch die Elektrode 2 zu einer plastischen Verformung zusammengepreßt wird.
  • Im weiteren wird unter Bezugnahme auf die 14 ein Verfahren zum Formen eines Leiterrahmens 3 bzw. von Innenleitern 4a für den Fall beschrieben, daß die anodische Verbindung unter Benützung des Leiterrahmens 3 bzw. der Innenleiter 4a als Kathode hergestellt wird. Gemäß dieser Figur sind an den Endabschnitten der Innenleiter 4a, nämlich an den Bereichen zur anodischen Verbindung an den Stellen der Elektroden 2 an dem Halbleiterchip 1 quadratische Elektrodenvorsprünge 2P mit einer jeweiligen Seitenlänge P ausgebildet. Außerdem ist auf den Bereich zur anodischen Verbindung außerhalb des Elektrodenvorsprungs 2P eine Isolierschicht 2a aufgebracht.
  • Die 15 ist eine Schnittansicht und zeigt einen Zustand, bei dem die anodische Verbindung unter Verwendung des in 6 dargestellten Halbleiterchips als Anode und der in 14 dargestellten Innenleiter 4a als Kathode hergestellt ist. Gemäß der Darstellung wird die gesamte Dicke aus der Dicke der Isolierschicht 2a an dem Innenleiter 4a, der Dicke des isolierenden Passivierungsfilms 2i auf der Oberfläche des Halbleiterchips 1 und der Dicke des Metallfilms 2m um Δh kleiner bemessen als die gesamte Dicke aus der Dicke des Elektrodenvorsprungs 2P an dem Innenleiter 4a und der Dicke der Elektrode 2 an dem Halbleiterchip 1. Wenn der Innenleiter 4a anodisch mit dem Halbleiterchip 1 verbunden wird, wird der Elektrodenvorsprung 2P durch die Elektrode 2 um Δh zusammengepreßt und mit dieser verbunden.
  • Zweites Ausführungsbeispiel
  • Während bei dem vorstehend beschriebenen ersten Ausführungsbeispiel der an dem Anodenverbindungsbereich des Innenleiters 4a gebildete Elektrodenvorsprung 2P in Andruckberührung zu der auf der Bodenfläche der Öffnung an dem Halbleiterchip 1 freiliegenden Elektrode 2 gebracht wird, ist es auch möglich, die Elektrode 2 herausstehend zu gestalten und die herausstehende Elektrode 2 in Andruckberührung zu dem Anodenverbindungsbereich des Innenleiters 4a zu bringen.
  • Die 16 ist eine Schnittansicht eines Halbleiterchips 1 und zeigt eine Anordnung, bei der die oberen Flächen von jeweiligen quadratischen Elektroden 2 mit den Seitenlängen P in bezug auf die oberste Fläche einer Metallschicht 2m vorstehen, die auf einen isolierenden Passivierungsfilm 2i an dem Halbleiterchip 1 aufgebracht ist, wobei um die Elektrode 2 herum in dem isolierenden Passivierungsfilm 2i eine Öffnung mit einer Seitenlänge H1 ausgebildet ist.
  • Die 17 ist eine perspektivische Ansicht, die die Gestaltung von Innenleitern 4a zeigt, an deren Anodenverbindungsbereich jeweils eine Isolierschicht 2a aufgebracht ist, die bei Erwärmung Leitfähigkeit hat und in der jeweils an der für die Leitungsverbindung mit der Elektrode 2 zu verbindenden Stelle eine Öffnung als Ausnehmung mit einer Seitenlänge H2 ausgebildet ist. Auf dem Boden dieser Öffnung ist die Oberfläche des Innenleiters 4a an dem Leiterrahmen 3 freigelegt.
  • Die 18 ist eine Schnittansicht und zeigt einen Zustand, bei dem die anodische Verbindung unter Verwendung des in 16 gestellten Halbleiterchips 1 als Anode und des in 17 dargestellten Innenleiters 4a als Kathode hergestellt ist. Gemäß der Darstellung wird die gesamte Dicke aus der Dicke der Isolierschicht 2a, der Dicke des isolierenden Passivierungsfilms 2i und der Dicke des Metallfilms 2m um Δh kleiner bemessen als die Dicke der Elektrode 2. Folglich wird bei der anodischen Verbindung des Innenleiters 4a mit dem Halbleiterchip 1 die Elektrode 2 durch den Innenleiter 4a zusammengepreßt und um Δh verformt, um die elektrische Verbindung herzustellen.

Claims (1)

  1. Elektronikbauteil mit einem Halbleiterchip (1), der eine Oberfläche sowie mindstens eine auf der Oberfläche angeordnete Elektrode (2) aufweist, einem auf der Oberfläche des Halbleiterchips (1) ausgebildeten isolierenden Passivierungsfilm (2i), auf dem eine Metallschicht (2m) aufgebracht ist, und einer Isolierschicht (2a), die lediglich bei Erwärmung Leitfähigkeit hat, die auf die Oberfläche der Metallschicht an einem Bereich außerhalb von der mindestens einen auf dem Halbleiterchip gebildeten Elektrode (2) aufgebracht ist, und wobei auf die Isolierschicht mindestens ein sich von einem Leiterrahmen (3), dessen Innenleiter sich über die mindestens eine Elektrode (2) hinweg erstrecken, weg erstreckender Innenleiter (4a) aufgesetzt ist, wobei dadurch, dass die Isolierschicht und der Innenleiter miteinander anodisch verbunden sind, durch Druck eine elektrische Verbindung zwischen dem Innenleiter und der Elektrode hergestellt ist.
DE19549750A 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebontetem Leiterrahmen Expired - Fee Related DE19549750B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19525388A DE19525388B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebondetem Leiterrahmen

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPP6-160350 1994-07-12
JP16035094A JP3383081B2 (ja) 1994-07-12 1994-07-12 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
DE19525388A DE19525388B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebondetem Leiterrahmen

Publications (1)

Publication Number Publication Date
DE19549750B4 true DE19549750B4 (de) 2005-07-14

Family

ID=31947653

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19549563A Expired - Fee Related DE19549563B4 (de) 1994-07-12 1995-07-12 Mehrschichtsubstrat und Verfahren zu dessen Herstellung
DE19549750A Expired - Fee Related DE19549750B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebontetem Leiterrahmen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19549563A Expired - Fee Related DE19549563B4 (de) 1994-07-12 1995-07-12 Mehrschichtsubstrat und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (2) DE19549563B4 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117233A (ja) * 1986-10-30 1988-05-21 フォード　モーター　カンパニー 圧力センサーの製造方法
JPH02210843A (ja) * 1989-02-10 1990-08-22 Hitachi Ltd 樹脂封止型半導体装置
JPH0350141A (ja) * 1989-07-17 1991-03-04 Mitsubishi Electric Corp シリコンとガラスとの接合方法
JPH04164841A (ja) * 1990-10-25 1992-06-10 Mitsubishi Electric Corp 陽極接合方法
JPH04299541A (ja) * 1991-03-27 1992-10-22 Alps Electric Co Ltd ダイボンディング構造体
JPH05328747A (ja) * 1992-05-19 1993-12-10 Honda Motor Co Ltd パワーｍｏｓｆｅｔを用いたスイッチング回路
JPH05335474A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd 樹脂封止半導体装置
DE4311762A1 (de) * 1993-04-08 1994-10-13 Josef Dr Kemmer Verfahren zur Verbindung elektrischer Kontaktstellen

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117233A (ja) * 1986-10-30 1988-05-21 フォード　モーター　カンパニー 圧力センサーの製造方法
US4773972A (en) * 1986-10-30 1988-09-27 Ford Motor Company Method of making silicon capacitive pressure sensor with glass layer between silicon wafers
JPH02210843A (ja) * 1989-02-10 1990-08-22 Hitachi Ltd 樹脂封止型半導体装置
JPH0350141A (ja) * 1989-07-17 1991-03-04 Mitsubishi Electric Corp シリコンとガラスとの接合方法
JPH04164841A (ja) * 1990-10-25 1992-06-10 Mitsubishi Electric Corp 陽極接合方法
JPH04299541A (ja) * 1991-03-27 1992-10-22 Alps Electric Co Ltd ダイボンディング構造体
JPH05328747A (ja) * 1992-05-19 1993-12-10 Honda Motor Co Ltd パワーｍｏｓｆｅｔを用いたスイッチング回路
JPH05335474A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd 樹脂封止半導体装置
DE4311762A1 (de) * 1993-04-08 1994-10-13 Josef Dr Kemmer Verfahren zur Verbindung elektrischer Kontaktstellen

Also Published As

Publication number Publication date
DE19549563B4 (de) 2004-03-25

Similar Documents

Publication Publication Date Title
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE102009014582B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10066446B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE112015005836B4 (de) Leistungsmodul
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102011084803A1 (de) Leistungshalbleitervorrichtung
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE212021000233U1 (de) Halbleitermodul
DE212021000239U1 (de) Halbleitermodul
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE2363833A1 (de) Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen
DE102005011863A1 (de) Halbleitermikrovorrichtung
DE102014223863A1 (de) Leistungshalbleitereinrichtung
DE102014111908A1 (de) Hybrid-Leadframe und Verfahren zum Herstellen desselben
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013103351B4 (de) Elektronikmodul
DE102007015731B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, sowie hiermit hergestellte Halbleitervorrichtung
DE212021000238U1 (de) Halbleitermodul
DE19525388B4 (de) Elektronikbauteil mit anodisch gebondetem Leiterrahmen
DE19549750B4 (de) Elektronikbauteil mit anodisch gebontetem Leiterrahmen
DE102017209904A1 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref document number: 19525388

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
AC Divided out of

Ref document number: 19525388

Country of ref document: DE

Kind code of ref document: P

AC Divided out of

Ref document number: 19525388

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee