DE19549563B4 - Mehrschichtsubstrat und Verfahren zu dessen Herstellung - Google Patents

Mehrschichtsubstrat und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE19549563B4
DE19549563B4 DE19549563A DE19549563A DE19549563B4 DE 19549563 B4 DE19549563 B4 DE 19549563B4 DE 19549563 A DE19549563 A DE 19549563A DE 19549563 A DE19549563 A DE 19549563A DE 19549563 B4 DE19549563 B4 DE 19549563B4
Authority
DE
Germany
Prior art keywords
electrode
substrate
semiconductor chip
connection
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19549563A
Other languages
English (en)
Inventor
Yoshiharu Takahashi
Toshiaki Shinohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16035094A external-priority patent/JP3383081B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE19525388A priority Critical patent/DE19525388B4/de
Priority claimed from DE19525388A external-priority patent/DE19525388B4/de
Application granted granted Critical
Publication of DE19549563B4 publication Critical patent/DE19549563B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Pressure Sensors (AREA)

Abstract

Es werden eine Halbleitervorrichtung und ein Herstellungsverfahren hierfür beschrieben, die es ermöglichen, sämtliche Innenleiter gleichzeitig mit einer Vielzahl von Elektroden zu verbinden, um zwischen diesen eine starke mechanische und elektrische Verbindung herzustellen. Auf eine Oberfläche eines Halbleiterchips außerhalb der Elektroden wird eine Isolierschicht aufgebracht, die bei Erwärmung Leitfähigkeit hat, und die Endabschnitte der von einem Leiterrahmen wegführenden Innenleiter werden jeweils zum Überdecken der oberen Fläche der Elektrode erweitert, bevor die Endabschnitte der Innenleiter und die Isolierschicht miteinander anodisch derart verbunden werden, daß jeweils die Elektrode und der Innenleiter unter Druck miteinander in Kontakt stehen und damit elektrisch verbunden werden.

Description

  • Die Erfindung bezieht sich auf ein Mehrschichtsubstrat sowie ein Verfahren zur Herstellung eines Mehrschichtsubstrats, bei dem das anodische Verbindungsverfahren Anwendung findet.
  • 14 zeigt eine Darstellung zur Beschreibung eines bekannten in einer japanischen Patenveröffentlichung offenbarten Beispiels für ein Verfahren einer anodischen Verbindung eines Silizium-Halbleitermaterials mit einem elektrisch isolierenden Material. Gemäß 14 wird ein Halbleitermaterial 1a auf einen Widerstandsheizstreifen 67 aufgelegt, der aus einer Stromquelle A gespeist und erwärmt wird. Auf die Oberfläche des Halbleitermaterials 1a wird ein Glasfilm 1b beispielsweise aus Borsilikatglas aus Borsäure und Kieselsäure aufgebracht, der eine Isolierschicht bildet, welche bei Erwärmung etwas elektrische Leitfähigkeit zeigt. Mit 68 ist ein elektrisch isolierendes Material bezeichnet, welches auf das Halbleitermaterial 1a aufgeschichtet und mit diesem unter Zwischensetzung der Isolierschicht 1b verbunden wird, und mit 65 ist ein Andruckteil für das leichte Andrücken des elektrisch isolierenden Materials 68 gegen das Halbleitermaterial 1a bezeichnet. Ferner ist ein positiver Anschluß 63 einer Gleichstromquelle 60 mit dem Heizwiderstandsstreifen 67 verbunden, um das Fließen eines positiven Stroms von dem Halbleitermaterial 1a zu dem elektrisch isolierenden Material 68 zu bewirken, während der negative Anschluß der Gleichstromquelle mit dem Andruckteil 65 verbunden ist.
  • Als nächstes wird das anodische Verbindungsverfahren beschrieben. Das Halbleitermaterial 1a wird durch den Widerstandsheizstreifen 67 in einem ungefähr 400 bis 700° in Abhängigkeit von dem Isolierschichtmaterial betragenden Ausmaß derart erwärmt, daß die Isolierschicht 1b eine geringe elektrische Leitfähigkeit hat. Als Ergebnis fließt von dem Halbleitermaterial 1a zu dem elektrisch isolierenden Material 68 über ungefähr eine Minute ein schwacher positiver Strom mit beispielsweise einigen μA/mm2, wodurch an der Grenze zwischen dem Halbleitermaterial 1a und dem elektrisch isolierenden Material 68 eine anodisch gewachsene Oxidverbindung hervorgerufen wird, so daß auf diese Weise die anodische Verbindung zwischen dem Halbleitermaterial 1a und den elektrisch isolierenden Material 68 hergestellt wird.
  • Das elektrisch isolierende Material 68 wird dabei weder durch die Heiztemperatur noch durch den zugeführten Strom geschmolzen. Die Erwärmung dient lediglich zum Erzielen der Leitfähigkeit der Isolierschicht 1b. Die Verbindung zwischen dem Halbleitermaterial 1a und dem elektrisch isolierenden Material 68 kann nur durch den von dem Halbleitermaterial 1a zu dem elektrisch isolierenden Material 68 fließenden positiven Strom erzielt werden.
  • 15 ist eine Darstellung zur Beschreibung eines Beispiels für ein Verfahren zur anodischen Verbindung zweier Halbleitermaterialien 1c und 1d aus Silizium mit einem elektrisch isolierenden Material 68, wie es in der gleichen bekannten japanischen Patentveröffentlichung beschrieben ist. Bei diesem Verfahren werden die beiden Halbleitermaterialien 1c und 1d, deren Funktionsflächen an der Isolierschicht 1b liegen, auf das elektrisch isolierende Material 68 aufgelegt, welches seinerseits an dem Widerstandsheizstreifen 67 angebracht wird. Die Halbleitermaterialien 1c und 1d werden jeweils mit Gleichstromquellen 61 und 62 verbunden, die das Fließen positiver Ströme verursachen, wobei die positiven Anschlüsse der Gleichstromquellen 61 und 62 jeweils mit dem entsprechenden Halbleitermaterial 1c bzw. 1d verbunden sind, während die negativen Anschlüsse gemeinsam mit dem Widerstandsheizstreifen 67 verbunden sind.
  • Bei dem anodischen Verbindungsverfahren erwärmt der Widerstandsheizstreifen 67 die Halbleitermaterialien 1c und 1d durch das elektrisch isolierende Material 68 hindurch derart, daß die Isolierschicht 1b eine geringe elektrische Leitfähigkeit erhält. Daraufhin fließt über ungefähr eine Minute von den Halbleitermaterialien 1c und 1d zu dem elektrisch isolierenden Material 68 ein schwacher positiver Strom von beispielsweise einigen μA/mm2, wodurch an der Grenze zwischen den Halbleitermaterialien 1c und 1d und dem elektrisch isolierenden Material 68 eine anodisch gezüchtete Oxidverbindung auftritt, so daß auf diese Weise die anodische Verbindung zwischen den Halbleitermaterialien 1c und 1d und dem elektrisch isolierenden Material 68 herbeigeführt wird.
  • Hinsichtlich allgemeiner Anwendungsbeispiele für das in anderen Veröffnetlichungen beschriebene anodische Elektrodenverbindungsverfahren ist in der japanischen Patentveröffentlichungen JP 4-14 6841 A ein Verfahren offenbart, bei dem eine Siliziumoberfläche, welche die Rückfläche eines Siliziumplättchens ist, als elektrisch leitende Fläche benutzt wird, die ihrerseits mit der Oberfläche eines Glasplättchens verbunden wird. In der 14 der Beschreibung, die auf eine japanische Patentveröffentlichung zurückgeht, sind als Beispiele für Halbleiter die Verbindung zwischen Silizium und Quarz, die Verbindung zwischen Silizium und Borsilikatglas, das aus Borsäure und Kieselsäure besteht und das ein hitzebeständiges Glas mit geringem Ausdehnungskoeffizienten ist, der Kontakt zwischen einem Germaniumhalbleiter und Borsilikatglas und der Kontakt zwischen Silizium und Saphir beschrieben.
  • Ferner ist als besonderes Anwendungsbeispiel in der japanischen Offenlegungsschriff 63-117233 A ein Verfahren zur anodischen Verbindung eines Siliziumplättchens mit einem Siliziumträgerplättchen in einem kapazitiven Drucksensor beschrieben. Da in der japanischen Patentveröffentlichung Nr. und in anderen das Prinzip des anodischen Verbindungsverfahrens beschrieben ist, wird dieses Prinzip nicht ausführlich erläutert.
  • 16 ist eine Draufsicht auf ein herkömmliches laminier tes mehrschichtiges Isoliersubstrat und 17 ist eine perspektivische Schnittansicht, welche die Längsstruktur des Substrats nach 16 zeigt. In 16 sind mit 70 ein laminiertes mehrschichtiges Isoliersubstrat, mit 71 eine Isolierplatte und mit 76 ein Leitermuster of der Isolierplatte 71 bezeichnet. Ferner sind in 17 mit 71 bis 75 fünf übereinander geschichtete Isolierplatten und mit 76 bis 81 schwarz dargestellte Teile bezeichnet, welche jeweils Leitermuster an den Isolierplatten 71 bis 75 darstellen. Zum Bilden des laminierten mehrschichtigen Isoliersubstrats 70 durch das Übereinanderschichten der Isolierplatten 71 bis 75 werden in Durchgangsöffnungen, die in den Isolierplatten 71 bis 75 ausgebildet sind, Leiterdrähte eingeführt und elektrisch mit den Leitermustern an den übereinander geschichteten Isolierplatten 71 bis 74 verbunden.
  • Vorstehend wurden als bekanntes Verbindungsverfahren nach dem Stand der Technik das anodische Verbindungsverfahren beschrieben, wobei das anodische Verbindungsverfahren als Verfahren zum Beschichten der Chipoberfläche mit einem Isolierfilm sowie zum Verbinden eines einen Dehnungsmeßsteifen bildenden Siliziums mit einer Unterlage bekannt ist, die zur Spannungsrelaxation in einem Drucksensor eingesetzt wird.
  • Bei der herkömmlichen anodischen Verbindung, die allgemein in praktischen Einsatz gekommen ist, hat das mit einer isolierenden Glasplatte zu verbindende Silizium selbst eine gewisse Steifigkeit und für die Verbindung wird eine isolierende Glasplatte verwendet, die gleichfalls eine Steifigkeit wie das Silizium hat.
  • Ferner ist aus der Druckschrift US 4 773 972 ein Verfahren zum anodischen Bonden zweier Silizium-Wafer zur Herstellung eines Drucksensors bekannt.
  • Weiterhin beschreibt die DE 43 11 762 A1 ein Verfahren zur Verbindung elektrischer Kontaktstellen eines Substrats mit entsprechenden Kontaktstellen eines anderen Substrats. Die jeweiligen Kontaktstellen werden übereinander gelegt, und die Substrate werden durch anodisches Bonden miteinander verbunden.
    •
  • Der Erfindung liegt demgegenüber die Aufgabe zugrunde, ein Mehrschichtsubstrat und ein Verfahren zur Herstellung eines Mehrschichtsubstrats anzugeben, wobei eine hohe Maßgenauigkeit in bezug auf die Dicke ermöglich werden soll.
  • Dies Aufgabe wird durch das in Patentanspruch 1 angegebene Mehrschichtsubstrat und das in Patentanspruch 3 angegebene Verfahren zur Herstellung eines Mehrschichtsubstrats gelöst.
  • Vorteilhafte Ausgestaltungen sind in den abhängigen Patentansprüchen angegeben.
  • Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert.
  • 1 ist eine Schnittansicht eines Halbleiterchips zur Beschreibung eines Verfahrens zur anodischen Verbindung gemäß einem Beispiel, das nicht Teil Erfindungt ist.
  • 2 ist eine Schnittansicht eines Halbleiterchips zur Beschreibung eines Verfahrens zur anodischen Verbindung gemäß einem weiteren Beispiel, das nicht Teil der Erfindung ist.
  • 3 ist eine Draufsicht, die einen Zustand zeigt, bei dem entsprechend dem Verfahren zur anodischen Verbindung gemäß diesem Beispiel Elektroden eines Halbleiterchips mit Innenleitern eines Leiterrahmens verbunden sind.
  • 4 ist eine Schnittansicht, die einen Zustand zeigt, bei dem entsprechend dem Verfahren zur anodischen Verbin dung gemäß diesem Beispiel Elektroden eines Halbleiterchips mit Innenleitern eines Leiterrahmens verbunden sind.
  • 5 ist eine Schnittansicht eines Halbleiterchips zur Erläuterung einer Verteilung einer Belastung, die an der anodischen Verbindung von einem Innenleiter an der Oberfläche eines Halbleiterchips aufgebracht wird.
  • 6A und 6B sind Schnittansichten von Halbleiterchips und zeigen die Gestaltung einer an dem Halbleiterchip ausgebildeten Elektrode.
  • 7A und 7B sind Schnittansichten von Halbleiterchips und zeigen die Form des Einschlusses eines zwischen einen Innenleiter und einer Elektrode gesetzten leitfähigen Materials sowie die Form nach einer Verformung desselben.
  • 8 ist eine Draufsicht auf einen Halbleiterchip für eine ausführliche Beschreibung eines Verbindungszustandes zwischen einem Innenleiter und einer Elektrode gemäß diesem
  • 9 ist eine Ansicht in einer Schnittebene entlang einer Linie A-A in 8.
  • 10 ist eine Ansicht einer Schnittebene entlang einer Linie B-B in 8.
  • 11 ist eine Draufsicht auf einen Halbleiterchip und zeigt einen anodischen Verbindungszustand von Innenleitern an dem Halbleiterchip gemäß diesem Beispiel.
  • 12 ist eine Draufsicht auf einen Halbleiterchip und zeigt die Anordnung von Elektroden an dem Halbleiterchip gemäß diesem Beispiel.
  • 13A zeigt eine Draufsicht auf ein Leitersubstrat gemäß einem Ausführungsbeispiel, das bei der Herstellung eines Mehrschichtsubstrats mittels des anodischen Verbindungsverfahrens verwendet wird.
  • 13B zeigt eine Schnittansicht des fertiggestellten Mehrschichtsubstrats gemäß dem Ausführungsbeispiel.
  • 14 ist eine Darstellung für die Beschreibung eines anodischen Verbindungsverfahrens.
  • 15 ist eine Darstellung für die Beschreibung eines anderen anodischen Verbindungsverfahrens.
  • 16 ist eine Draufsicht auf ein herkömmliches Leitersubstrat, das für ein laminiertes mehrschichtiges Substrat verwendet wird.
  • 17 ist eine Schnittansicht eines herkömmlichen laminierten mehrschichtigen Substrats.
  • Nachsehend wird ein erstes Beispiel, das nicht Teil der Erfindung ist, beschrieben. Die 1 ist eine Schnittseitenansicht einer Vorrichtung zur anodischen Verbindung und eines Halbleiterchips zum Beschreiben eines Verfahrens für das anodische Verbinden eines Innenleiters mit einer jeweiligen Elektrode des Halbleiterchips, wobei die den Teilen in 14 entsprechende Teile mit den gleichen Bezugszeichen bezeichnet sind. In der Figur ist mit 1 ein Halbleiterchip bezeichnet und mit 2a ist eine Isolierschicht aus einem Glasmaterial bezeichnet, die auf eine Oberfläche des Halbleiterchips 1 außer an Elektrodenbereichen durch ein Aufsprühverfahren aufgebracht ist und die bei Erwärmung Leitfähigkeit zeigt. Als Glasmaterial wird vorzugsweise ein im allgemeinen für Glaskolben verwendetes Borsilikatglas aus Borsäure und Kieselsäure verwendet. Ein Grund hierfür besteht darin, daß sich dieses Glasmaterial kaum von einem an dem Halbleiterchip 1 gebildeten elektrisch isolierenden Film aus Siliziumoxid selbst bei Abkühlung des Isolierfilms löst, da der lineare Ausdehnungskoeffizient von Borsilikatglas im wesentlichen gleich dem linearen Ausdehnungskoeffizienten des Isolierfilms aus Siliziumoxid ist. Mit 3 ist ein Leiterrahmen bezeichnet. Bei diesem Beispiel werden eine Formguß-Grundplatte 41 und Aufhängungsleiter 42, die für die Montage des Halbleiterchips benötigt wurden, wegen der direkten anodischen Verbindung von Innenleitern 4 mit dem Halbleiterchip 1 unnötig. Der Halbleiterchip 1 nach 1 wird an dem mittigen Bereich der Fläche angeordnet, in der herkömmlicherweise die Grundplatte 41 vorgesehen ist. Außerdem ist gemäß der Darstellung in 3 ein jeder Innenleiter 4 bis über eine jeweilige Elektrode an dem Halbleiterchip 1 hinausgehend verlängert.
  • Ferner sind in 3 die Stellen der Endabschnitte der herkömmlichen Innenleiter 4 jeweils durch eine strichpunktierte Linie dargestellt und bei diesem Beispiel sind Innenleiter 4a ein Teil, das sich von der Stelle der strichpunktierten Linie weg erstreckt. Der Endabschnitt eines jeden Innenleiters 4a erstreckt sich über eine Elektrode 2 hinaus, die an der oberen Fläche des Halbleiterchips 1 gebildet ist. Der in 3 schwarz dargestellte Endabschnitt eines jeden Innenleiters 4a wird anodisch mit der Isolierschicht 2a an dem Halbleiterchip 1 verbunden, wobei die Rückfläche des Innenleiters 4a gegen die Elektrode 2 gepreßt wird, um die elektrische Verbindung zwischen diesen herzustellen. Das heißt, wenn der Innenleiter 4a mit der Isolierschicht 2a verbunden wird, wird die Anschlußfläche des Innenleiters 4a gegen die aus der Isolier schicht 2a um einige μm vorstehende Oberfläche der Elektrode 2 gepreßt, wodurch die elektrische Verbindung hergestellt wird.
  • Wenn bei der vorstehend beschriebenen Anordnung aus einer Stromquelle A über Stromleiter 66a und 66b ein Strom in eine Widerstandsheizplatte 67 fließt, wird durch diese Wärme erzeugt, um über den Leiterrahmen 3 die Isolierschicht 2a auf ungefähr 400°C ± 50°C zu erwärmen, wodurch die Isolierschicht 2a leitfähig wird. Wenn aus einer Gleichstromquelle 60 zwischen den Leiterrahmen 3 und eine leitfähige Einspannvorrichtung 68a eine Gleichspannung angelegt wird, fließt positiver Strom über den Leitrahmen 3 in die Isolierschicht 2a. Dadurch entstehend an einer durch eine fette Linie unterhalb der Isolierschicht 2a dargestellten Grenzfläche 2a1 zwischen der Isolierschicht 2a und dem Leiterrahmen 3 eine elektrostatische Anziehungskraft und eine elektrochemische Bindekraft, so daß die Innenleiter an den Endabschnitten des Leiterrahmens 3 anodisch mit der Oberfläche des Halbleiterchips verbunden werden.
  • Für die elektrische Verbindung zwischen den Innenleitern 4a und den Elektroden an dem Halbleiterchip 1 wird gemäß der Darstellung in 3 der in schwarz dargestellte jeweilige Endabschnitt des Innenleiters 4a anodisch mit der Isolierschicht 2a an dem Halbleiterchip 1 verbunden, während die Rückfläche des Innenleiters 4a gegen die Elektrode 2 gepreßt wird, um zwischen diesen die elektrische Verbindung herzustellen. Das heißt, wenn der Innenleiter 4a mit der Isolierschicht 2a verbunden ist, ist die Anschlußfläche des Innenleiters 4a gegen die aus der Isolierschicht 2a um einige μm vorstehende Oberfläche der Elektrode 2 gepreßt, wodurch die elektrische Verbindung hergestellt ist.
  • Die 2 ist eine Darstellung zum Beschreiben eines Verfahrens zum gleichzeitigen anodischen Verbinden eines Leiterrahmens 3 mit einer Vielzahl von Halbleiterchips 1. In 2 ist mit 61 eine Gleichstromquelle bezeichnet, die bewirkt, daß über den Leiterrahmen 3 positiver Strom in die Isolierschicht 2a an einem Halbleiterchip 1c fließt, und mit 62 ist eine Gleichstromquelle bezeichnet, die bewirkt, daß über den Leiterrahmen 3 positiver Strom in die Isolierschicht 2a an einem anderen Halbleiterchip 1d fließt. Gemäß 2 werden die beiden Halbleiterchips 1c und 1d auf den Leiterrahmen 3 aufgelegt und mit diesem gleichzeitig anodisch verbunden, wobei mittels der beiden Gleichstromquellen 61 und 62 positive Ströme zwischen den Halbleiterchips 1c und 1d und dem Literrahmen 3 erzeugt werden. Wenn in diesem Fall die Halbleiterchips 1c und 1d durch irgendeine Vorrichtung auf genaue Weise in Bezug auf den Leiterrahmen 3 eingestellt werden, erübrigt sich die Einstell-Einspannvorrichtung 68a nach 1, die als Andruckvorrichtung, Ausrichtevorrichtung und gemeinsames Leiterteil verwendet wird. Mit diesem Verfahren ist es möglich, mit positivem Strom bei einem Zustand zu beaufschlagen, bei dem die Seite der Isolierschicht 2a als Katode wirkt und der einen metallischen Leiter darstellende Leiterrahmen 3 als Anode wirkt. Außerdem ist es auch zweckdienlich, aus Gleichstromquellen ein positives Potential derart anzulegen, daß mindestens eine nicht dargestellte Spannvorrichtung bzw. Unterdruck-Ansaugvorrichtung für das Ansaugen des Leiterrahmens 3 die Anode bildet. In diesem Fall kann eine einzige Gleichstromquelle verwendet werden.
  • Die 4 ist eine Schnittansicht eines Halbleiterchips 1 und zeigt einen anodisch zu verbindenden Bereich, wobei der mittige Teil des Innenleiters 9a mit einer Breite W3 in Längsrichtung abgeschnitten ist. In 4 ist mit 2 eine rechteckig quaderförmige Elektrode mit einer Seitenlänge W2 und einer Höhe h dargestellt. Um diese Elektrode 2 herum ist eine quadratische Öffnung mit einer Seitenlänge W2n gebildet. Die Isolierschicht 2a ist auf den Halbleiterchip 1 auf den Bereich außerhalb dieser Öffnung aufgebracht. Demzufolge entsteht zwischen der Elektrode 2 und der Isolierschicht 2a ein Spalt mit der Breite W2n – W2. Eine mit der Höhe h bezeichnete strichpunktierte Linie stellt die vertikale Abmessung der Elektrode 2 vor dem Pressen und Verformen durch den Innenleiter 4a bei der anodischen Verbindung dar, wobei die Oberseite der Elektrode um Δh aus der Oberfläche der Isolierschicht 2a heraussteht. Folglich wird die Isolierschicht 2a auf die Oberfläche des Halbleiterchips in einer Dicke von (h – Δh) aufgebracht.
  • Wenn die anodische Verbindung hergestellt ist und die Elektrode 2 gepreßt wird, hat gemäß der Darstellung durch eine ausgezogenen Linie in 4 die Elektrode 2 eine Höhe von (h – Δh). Bei dem Pressen wird die Elektrode 2 gequetscht, so daß naturgemäß ihre Querabmessungen größer werden, wobei aber wegen des Zwischenraums W2n – W2 zwischen der Elektrode 2 und der Isolierschicht 2a die Vergrößerung der Abmessungen keine Einwirkung auf die Isolierschicht 2a hat.
  • Wenn jedoch die Elektrode 2 tatsächlich derart gepreßt wird, daß eine Druckverformung bzw. Stauchung um Δh/h auftritt, wird die Vergrößerung ΔW der Breite W2 der Elektrode 2 zu ΔW = ν(Δh/h). Dabei ist die Poisson-Konstante ν der Elektrode 2 in der Größenordnung von ungefähr 0,3. Aus diesem Grund ist ein Ansatz W2n = W2 möglich, wenn im Entwurfsstadium die Vergrößerung ΔW außer acht gelassen wird. Der Bereich, an dem der Innenleiter 4a und die Isolierschicht 2a miteinander tatsächlich anodisch verbunden wer den, liegt in dem Bereich von Anodenverbindungsflächen 11 und 12, zwischen deinen die Öffnung mit der Breite W2n liegt. Als nächstes werden ausführlich unter Bezugnahme auf die 5 die in den Anodenverbindungsflächen 11 und 12 erzeugte anodische Verbindungskraft und die in der Elektrode 2 entstehende Gegenkraft beschrieben. Die 5 ist eine Darstellung zum Erläutern des Zusammenhangs zwischen einer an der Isolierschicht 2a auftretenden Anodenverbindungskraft Ffab und einer von der Elektrode 2 her wirkenden Gegenkraft Fel. Die Abmessungen der Elektrode 2 werden derart gewählt, daß diß Anodenverbindungskraft Ffab größer als die durch Rückwirkung infolge des Zusammenpressens der Elektrode entstehende Gegenkraft Fel ist (Ffab > Fel) und die Gegenkraft Fel immer durch einfache statische Kompression entsteht.
  • Obgleich in 5 die Gegenkraft Fel als nicht an der Mitte der gesamten Anodenverbindungskraft Ffab angreifend dargestellt ist, da die Anodenverbindungsflächen 11 und 12 nicht gleich sind, ist es Idealerweise anzustreben, Fel auf die Mitte von Ffab anzusetzen, d.h., die Elektrode 2 auf die Mitte des anodischen Verbindungsabschnittes des Innenleiters 4a zu legen. Falls es die Auslegung erlaubt, die Elektrode 2 einem Moment und einer Kompression auszusetzen, kann Fel auf einen Bereich außerhalb der Mitte von Ffab angesetzt werden.
  • Bei der anodischen Verbindung ist die an der Elektrode 2 auftretende Gegenkraft Fel proportional zu Δh/h durch Fel = E ⋅ (Δh/h) ⋅ W2 ⋅ W2 gegeben, wobei E ein von den physikalischen Eigenschaften des Materials der Elektrode 2 abhängiger Elastizitätsmodul (Young-Modul) ist.
  • Die anodische Verbindungskraft Ffab ist das tatsächlich ge messene Ergebnis der Zugbruchfestigkeit der Verbindungsfläche, die entsteht, wenn ein die Isolierschicht 2a bildendes Borsilikatglas und Silizium miteinander verbunden werden. Das Borsilikatglas und das Silizium werden miteinander derart stark verbunden, daß das Glasbasismaterial bricht. Die anodische Verbindungskraft ist zu σfab ≥ 4 kg/mm2 anzusetzen und die durch die anodische Verbindung entstehende Verbindungskraft Ffab wird zu {W3 × (11 + W2n + 12) – W2n × W2n} × σfab. Betrachtet man nun das Verhältnis Ffab/Fel der anodischen Verbindungskraft zu der Gegenkraft, so muß dieser Wert größer als 1 werden. Das Verhältnis Ffab/Fel kann durch folgende Gleichung ausgedrückt werden:
    Figure 00160001
  • Wenn als Material für die Elektrode 2 Aluminium verwendet wird und damit E = 6300 kg/mm2 ist, so entspricht Ffab/Fel der folgenden Gleichung:
    Figure 00160002
  • Da die Bruchfestigkeit der Elektrode 27 kg/mm2 beträgt, wird dann, wenn die Verformung der Elektrode 2 auf die plastische Verformung bei dem Aufbringen einer Kompressionskraft an der Elektrode 2 eingeschränkt wird, der als Δh/h erzielbare Wert kleiner als 1,1 × 10–3. Folglich wird die Bruchfestigkeit zum Erhalten eines Toleranzspielraums auf das Doppelte angesetzt und es ergibt sich dann, wenn die Dimensionierung der jeweiligen Teile zu Δh/h = 5 × 10–4 bestimmt wird, das Verhältnis Ffab/Fel folgendermaßen:
    Figure 00170001
  • Wenn W3, W2n und W2 bei W3 ≥ W2n ≥ W2 einander nahezu gleich sind, ergibt sich das minimale Verhältnis Ffab/Fel aus der folgenden Gleichung:
    Figure 00170002
  • Folglich besteht die einzige Erfordernis darin, daß die vorstehende Bedingung erfüllt ist. Gemäß der Darstellung in 4 ist es möglich, (11 + W2n + 12) größer als W2 anzusetzen.
  • Wenn bei diesem Beispiel W3, 11 + 12 + W2n und W2 zum Erfüllen der vorstehend genannten Bedingung bestimmt werden und wenn aus der Beziehung (W2n – W2)/W2 ≥ ν × Δh/h für eine Aluminiumelektrode Δh/h zu 5 × 10–4 angesetzt wird, ergibt sich aus ν = 0,33 folgendes: W2n > 1,000165W2 = W2 + 1,65 × 10–4 × W2. Wenn W2n größer als W2 angesetzt ist, wird die Dimension W2n zum 1,65 × 10–4 -fachen von W2 und daher besteht die einzige Erfordernis darin, den Öffnungsquerschnitt mit einer Dimension zu formen, die größer als die Dimension der Elektrode 2 ist.
  • Bei Δh/h = 5 × 10–4 muß die Dicke der Isolierschicht 2a (h – Δh) = 0,9995h betragen. Wenn allgemein die Dicke der Isolierschicht 2a auf 25 μm eingestellt wird, ist die Gestaltung zufriedenstellend, wenn die Höhe der Elektrode auf h = 25,0125 μm und damit um 12,5 nm höher als die Höhe der Isolierschicht 2a eingestellt wird.
  • Gemäß den vorstehenden Ausführungen wird Δh/h für eine Verformung innerhalb des Bereichs plastischer Verformung des Materials der Elektrode 2 gewählt und die Abmessungen werden so bestimmt, daß sich Δh/h = 5 × 10–4 ergibt. Da sich folglich zwischen den Höhen der Isolierschicht und der Elektrode eine Differenz ergibt, die nur 25 × 5 × 10–4 beträgt, ist es erforderlich, die Elektrode 2 mit genauer Höhe herzustellen.
  • Wenn eine Elektrode 2 verwendet wird, deren Verformung aus dem Bereich der plastischen Verformung heraustritt, da bei verringerter Genauigkeit bei der Herstellung die Höhe der Elektrode einstellbar ist, wird die Kontaktfläche der Elektrode 2 gemäß der Darstellung in 6A zu einer Kugel oder gemäß der Darstellung in 6B zu einem Trapezoid geformt. Ferner ist es auch zweckdienlich, gemäß der Darstellung in 7A, 7B und 8 einen kugelförmigen weichen Leiter (z.B. Lötmittel) auf die Elektrodenfläche aufzulegen, so daß der Innenleiter und die Elektrode elektrisch miteinander über den weichen Leiter verbunden werden, was nachfolgend beschrieben wird.
  • Die 8 ist eine Draufsicht auf den Halbleiterchip 1 im Falle des Ansetzens von W3 > W2 in der Weise, daß Ffab/Fel gemäß der folgenden Gleichung gleich 1 oder größer ist:
    Figure 00180001
  • Zum Vergrößern des Wertes Ffab/Fel ist es zweckdienlich, W2 so klein wie möglich und W3 so groß wie möglich anzusetzen. Die 9 ist die Ansicht eines Schnittes entlang einer Linie A-A in 8 und die 10 ist eine Ansicht eines Schnittes entlang einer Linie B-B in 8. Obgleich gemäß 8 bis 10 die Mitte des Innenleiters 4a in Längsrichtung bei dem Prozeß zur anodischen Verbindung mit der Anschlußmitte der Elektrode 2 auf der Oberfläche des Halbleiterchips 1 übereinstimmt, ist es bei dem Zusammenbau erforderlich, Abweichungen der Mittellinie B-B und der Mittellinie A-A zu berücksichtigen. Die Dimensionen der jeweiligen Teile werden unter Beachtung des Umstandes bestimmt, das selbst bei dem Auftreten dieser Fehler bei dem Zusammenbau der Innenleiter 4a nicht aus dem Anodenverbindungsbereich an der Elektrode 2 abweicht. Gemäß 8 bis 10 werden Ffab und Fel unter den Bedingungen erhalten, daß die Dimension W2 einer Seite der Elektrode 2 gleich 50 μm ist, die Dimension W2n einer Seite der Öffnung gleich 51 μm ist, die Dicke (h – Δh) der Isolierschicht 2a gleich 25 μm ist, die Breite W3 des Innenleiters 4a gleich 300 μm ist, die Dimension 12 einer Anodenverbindungsfläche gleich 400 μm ist und die Dimension 11 der anderen Anodenverbindungsfläche gleich 400 μm ist.
  • Es ergibt sich eine anodische Verbindungskraft Ffab von 1,01 kg und eine durch die Elektrodenkompression verursachte Gegenkraft Fel von 7,88 g. Dabei beträgt der Flächendruck an der Kontaktfläche der Elektrode 2 3,15 kg/mm2, was für das Erzielen der elektrischen leitenden Verbindung ausreichend ist. Ferner ergibt sich Ffab/Fel = 128,2, was eine ausreichend wirksame Kraft ermöglicht. Obgleich gemäß 10 die Längen 12 und 11 der anodischen Verbindungsabschnitte voneinander verschieden sind und nur eine Elektrode 2 dargestellt ist, kann natürlich eine Vielzahl von Elektroden benutzt werden.
  • Die 11 ist eine Draufsicht auf einen Halbleiterchip von oben gesehen und zeigt einen Zustand, bei dem Innen leiter 4a und der Halbleiterchip 1 miteinander nach dem anodischen Verbindungsverfahren verbunden sind. Aus dieser Figur ist ersichtlich, daß sich der Endabschnitt des Innenleiters auf der Oberfläche des Halbleiterchips 1 über die Elektrode 2 hinweg erstreckt. Die anodische Verbindung erfolgt an dem schwarz dargestellten Endabschnitt des Innenleiters 4a. Vergleicht man mit der Verbindung zwischen dem Innenleiter und dem Halbleiterchip 1 durch das herkömmliche Drahtbondeverfahren gemäß 49, so ist es leicht ersichtlich, daß bei dem anodischen Verbindungsverfahren gemäß diesem Beispiel die Golddrähte 5 die Formguß-Grundplatte 41 und die Aufhängungsleiter 42 nicht erforderlich sind.
  • Die 12 zeigt die auf der Oberfläche des Halbleiterchips 1 angebrachten Elektroden 2 und die Isolierschicht 2a, in der um die Elektroden 2 herum Öffnungen ausgebildet sind. Es ist festzustellen, daß die ganze Oberfläche des Halbleiterchips 1, auf die die Isolierschicht 2a aufgebracht ist, die für die anodische Verbindung geeignete Fläche ist und daß es möglich ist, auf freie Weise nach Erfordernis auch die für die anodische Verbindung verfügbare Fläche ohne Isolierschicht 2a zu benutzen.
  • 13A und 13B sind Darstellungen eines Ausführungsbeispiels, bei dem das anodische Verbindungsverfahren für das Herstellen eines laminierten mehrschichtigen Substrates angewandt wird. Ein mehrschichtiges isolierendes Substrat 70 wird mit fünf isolierenden Substraten 71, 72, 73, 74 und 75 gebildet, an denen jeweils Leiterbahnen 76, 77, 78, 79, 80 und 81 angebracht sind. Die 13A zeigt die Leiterbahnen 76 an dem isolierenden Substrat 71. Für den Zusammenbau des laminierten mehrschichtigen Substrates durch das anodische Verbindungsverfahren gemäß diesem Ausführungsbeispiel sind ferner an den Substraten 71, 72, 73, 79, und 75 jeweils Anodenverbindungsteile 76', 77', 78', 79', 80' und 81' angebracht. Die 13A zeigt das Anodenverbindungsteil 76' an dem isolierenden Substrat 71.
  • Wenn beispielsweise an dem isolierenden Substrat 71 das Anodenverbindungsteil 76' gebildet wird, wird auf die ganze Oberfläche des isolierenden Substrats 71 eine Kupferfolie aufgebracht, bevor durch Ätzen das Muster der Leiterbahnen 76 gebildet wird. Zum Zurücklassen des Musters wird um das Muster herum in einer Breite geätzt, die einer minimalen Isolierstrecke entspricht. In diesem Fall wird die Kupferfolie bei einem engen Abstand zwischen den Leiterbahnen weggeätzt, während bei einem breiten Abstand die Kupferfolie zwischen diesen zurückbleibt. Das heißt, gemäß der Darstellung in 13A kann die das Anodenverbindungsteil 76' darstellende Kupferfolie auf einem breiten Bereich oder in Abhängigkeit von den Stellen in Form kleiner isolierter In seln gemäß der Darstellung durch 76'A, 76'B und 76'C zurückbleiben. Auf die verbliebene Kupferfolie wird eine Isolierschicht aufgebracht, wodurch die Anodenverbindungsteile gebildet werden. Dabei werden die verbliebenen Kupferfolienteile 76'A, 76'B und 76'C miteinander durch Durchgangsöffnungen hindurch elektrisch verbunden, so daß sie gleiche Polarität erhalten.
  • Die 13B ist eine vergrößerte Darstellung eines Durchgangsöffnungsteils. In dieser Figur sind die Leiterbahnen 76, 77, 78, 79, 80 und 81 schwarz und die anodischen Verbindungsteile 76', 77', 78', 79', 80', und 81' weiß dargestellt. Die abgebildete Durchgangsöffnung dient zum elektrischen Verbinden der Leiterbahnen 81, 78 und 77.
  • Nachfolgend wird der Prozeß beschrieben, bei dem zum Erzeugen des mehrschichtigen isolierenden Substrats 70 die isolierenden Substrate 71 bis 75 übereinander geschichtet werden:
    • 1) Durch Einbrennen und Ätzen werden an dem isolierenden Substrat 73 die Leiterbahnen 78 und die Anodenverbindungsteile 78' sowie die Leiterbahnen 79 und die Anodenverbindungsteile 79' gebildet.
    • 2) Durch Einbrennen und Ätzen werden an dem isolierenden Substrat 72 die Leiterbahnen 77 und die Anodenverbindungsteile 77' gebildet und es werden weiterhin durch Einbrennen und Ätzen die Leiterbahnen 80 und die Anodenverbindungsteile 80' an dem isolierenden Substrat 74 ausgebildet.
    • 3) Durch Einbrennen und Ätzen werden an dem isolierenden Substrat 71 die Leiterbahnen 76 und die Anodenverbindungsteile 76' gebildet.
    • 4) Durch Einbrennen und Ätzen werden an dem isolierenden Substrat 75 die Leiterbahnen 81 und die Anodenverbindungsteile 81' gebildet.
  • Bei der Schichtung der isolierenden Substrate 71 bis 75 wird das Substrat 73 als Anode benutzt, wobei an die Oberseite des Substrats 73 das Substrat 72 und an die Unterseite des Substrats 73 das Substrat 74 angesetzt werden, welche als Kathode benutzt werden, bevor zu einer Erwärmung eine Gleichspannung derart angelegt wird, daß das Anodenverbindungsteil 78' des Substrats 73 mit dem Substrat 72 und zugleich das Anodenverbindungsteil 79' des Substrats 72 mit dem Substrat 74 anodisch verbunden werden.
  • Nachdem die Substrate 72, 73, und 74 anodisch zu einem dreischichtigen Substrat geformt sind, wird dieses als Anode verwendet, wobei auf die Oberseite des dreischichtigen Substrats das Substrat 71 aufgesetzt und an die Unterseite desselben das Substrat 75 angesetzt wird und die Substrate 71 und 75 als Kathode benutzt werden, so daß unter Erwärmung eine Gleichspannung zum Herstellen der anodischen Verbindung angelegt wird. Dabei werden die Anodenverbindungsteile 77' an dem Substrat 72 und das Substrat 71 sowie die Anodenverbindungsteile 80' an dem Substrat 74 und das Substrat 71 miteinander anodisch verbunden, wodurch ein Substrat mit fünf Schichten fertiggestellt ist.
  • Wenn das laminierte Substrat auf diese Weise geformt wird, können die Anodenverbindungsteile als Massefläche benutzt werden, so daß es nicht erforderlich ist, eine besondere Masseverbindungsschicht hinzuzufügen, wodurch die Anzahl von Leiterschichten verringert wird. Außerdem können die Anodenverbindungsteile auch als elektromagnetische Abschirmung genutzt werden.
    •

Claims (4)

  1. Mehrschichtsubstrat, mit einem ersten isolierenden Substrat (72) mit einem ersten leitfähigem Teil (77'), das derart als Muster auf der Oberseite des ersten isolierenden Substrats (72) ausgebildet ist, dass es von einem auf der Oberseite des ersten isolierenden Substrats (72) ausgebildeten ersten Leiterbahnmuster (77) elektrisch isoliert ist, und mit einem zweiten isolierenden Substrat (71) mit einem auf der Oberseite des zweiten isolierenden Substrats (71) ausgebildeten zweiten Leiterbahnmuster (76), wobei das zweite isolierende Substrat (71) mit seiner Unterseite auf die Oberseite des ersten isolierenden Substrats (72) laminiert ist, wobei eine Isolierschicht (2a), die bei Erwärmung elektrische Leitfähigkeit hat, auf dem ersten leitfähigen Teil (77') ausgebildet ist, durch die das erste leitfähige Teil (77') mit der Unterseite des zweiten isolierenden Substrats (71) anodisch verbunden ist.
  2. Mehrschichtsubstrat nach Anspruch 1, wobei ein zweites leitfähiges Teil (76') derart als Muster auf der Oberseite des zweiten isolierenden Substrats (71) ausgebildet ist, dass es von dem auf der Oberseite des zweiten isolierenden Substrats (71) ausgebildeten zweiten Leiterbahnmuster (76) elektrisch isoliert ist.
  3. Verfahren zur Herstellung eines Mehrschichtsubstrats mit den Schritten Ausbilden eines ersten leitfähigen Teils (77') als Muster auf der Oberseite eines ersten isolierenden Substrats (72) derart, dass es von einem auf der Oberseite des ersten isolierenden Substrats (72) ausgebildeten ersten Leiterbahnmuster (77) elektrisch isoliert ist, Ausbilden eines zweiten Leiterbahnmuster (76) auf der Oberfläche eines zweiten isolierenden Substrats (71), Ausbilden einer Isolierschicht (2a), die bei Erwärmung elektrische Leitfähigkeit hat, auf dem ersten leitfähigen Teil (77'), Laminieren des zweiten isolierende Substrat (71) mit seiner Unterseite auf die Oberseite des ersten isolierenden Substrats (72), und Anodisches Verbinden des ersten leitfähige Teil (77') mit der Unterseite des zweiten isolierenden Substrats (71) durch die Isolierschicht (2a).
  4. Verfahren zur Herstellung eines Mehrschichtsubstrats nach Anspruch 3, mit dem Schritt Ausbilden eines zweiten leitfähigen Teils (76') als Muster auf der Oberseite des zweiten isolierenden Substrats (71) derart, dass es von dem auf der Oberseite des zweiten isolierenden Substrats (71) ausgebildeten ersten Leiterbahnmuster (76) elektrisch isoliert ist.
DE19549563A 1994-07-12 1995-07-12 Mehrschichtsubstrat und Verfahren zu dessen Herstellung Expired - Fee Related DE19549563B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19525388A DE19525388B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebondetem Leiterrahmen

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16035094A JP3383081B2 (ja) 1994-07-12 1994-07-12 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
JPP6-160350 1994-07-12
DE19525388A DE19525388B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebondetem Leiterrahmen

Publications (1)

Publication Number Publication Date
DE19549563B4 true DE19549563B4 (de) 2004-03-25

Family

ID=31947653

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19549750A Expired - Fee Related DE19549750B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebontetem Leiterrahmen
DE19549563A Expired - Fee Related DE19549563B4 (de) 1994-07-12 1995-07-12 Mehrschichtsubstrat und Verfahren zu dessen Herstellung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19549750A Expired - Fee Related DE19549750B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebontetem Leiterrahmen

Country Status (1)

Country Link
DE (2) DE19549750B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117233A (ja) * 1986-10-30 1988-05-21 フォード　モーター　カンパニー 圧力センサーの製造方法
JPH04164841A (ja) * 1990-10-25 1992-06-10 Mitsubishi Electric Corp 陽極接合方法
DE4311762A1 (de) * 1993-04-08 1994-10-13 Josef Dr Kemmer Verfahren zur Verbindung elektrischer Kontaktstellen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210843A (ja) * 1989-02-10 1990-08-22 Hitachi Ltd 樹脂封止型半導体装置
JP2870822B2 (ja) * 1989-07-17 1999-03-17 三菱電機株式会社 シリコンとガラスとの接合方法
JP2831484B2 (ja) * 1991-03-27 1998-12-02 アルプス電気株式会社 ダイボンディング構造体
JP3172261B2 (ja) * 1992-05-19 2001-06-04 本田技研工業株式会社 パワーｍｏｓｆｅｔを用いたスイッチング回路
JPH05335474A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd 樹脂封止半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117233A (ja) * 1986-10-30 1988-05-21 フォード　モーター　カンパニー 圧力センサーの製造方法
US4773972A (en) * 1986-10-30 1988-09-27 Ford Motor Company Method of making silicon capacitive pressure sensor with glass layer between silicon wafers
JPH04164841A (ja) * 1990-10-25 1992-06-10 Mitsubishi Electric Corp 陽極接合方法
DE4311762A1 (de) * 1993-04-08 1994-10-13 Josef Dr Kemmer Verfahren zur Verbindung elektrischer Kontaktstellen

Also Published As

Publication number Publication date
DE19549750B4 (de) 2005-07-14

Similar Documents

Publication Publication Date Title
DE102011084803B4 (de) Leistungshalbleitervorrichtung
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102005041058A1 (de) Verfahren zur Herstellung einer mehrschichtigen Karte
DE3125518A1 (de) "duenne verdrahtungsanordnung"
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE102006025711A1 (de) Mehrschichtsubstrat mit leitfähiger Struktur und Harzfilm und Verfahren zur Herstellung desselben
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
EP2724597A2 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE102004034185B3 (de) Temperaturfühler und Verfahren zu dessen Herstellung
EP3599636B1 (de) Keramischer schaltungsträger und elektronikeinheit
DE102014117246A1 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
DE102007001191B4 (de) Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung
EP1105942B1 (de) Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
EP0710432B1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE10393265T5 (de) Mikrovorrichtung und Verfahren zu deren Herstellung
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE19549563B4 (de) Mehrschichtsubstrat und Verfahren zu dessen Herstellung
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
DE602004012235T2 (de) Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung
DE102019218781A1 (de) Drucksensor mit externem vertikalem elektrischem verbindungssystem
DE19525388B4 (de) Elektronikbauteil mit anodisch gebondetem Leiterrahmen

Legal Events

Date Code Title Description
AC Divided out of

Ref document number: 19525388

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
AC Divided out of

Ref document number: 19525388

Country of ref document: DE

Kind code of ref document: P

8339 Ceased/non-payment of the annual fee