DE102005041058A1 - Verfahren zur Herstellung einer mehrschichtigen Karte - Google Patents

Verfahren zur Herstellung einer mehrschichtigen Karte Download PDF

Info

Publication number
DE102005041058A1
DE102005041058A1 DE102005041058A DE102005041058A DE102005041058A1 DE 102005041058 A1 DE102005041058 A1 DE 102005041058A1 DE 102005041058 A DE102005041058 A DE 102005041058A DE 102005041058 A DE102005041058 A DE 102005041058A DE 102005041058 A1 DE102005041058 A1 DE 102005041058A1
Authority
DE
Germany
Prior art keywords
resin film
chip component
resin
hole
film stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005041058A
Other languages
English (en)
Inventor
Satoshi Kariya Takeuchi
Motoki Kariya Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102005041058A1 publication Critical patent/DE102005041058A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

Es werden zwei Typen von Harzfilmen vorbereitet. Ein erster Typ von Harzfilm (10b bis 10d) weist ein Durchgangsloch (hb bis hd) für eine darin einzuführende Chipkomponente (2) auf, während ein zweiter Typ eines Harzfilmes (10a, 10e) kein Durchgangsloch aufweist. Harzfilme (10a bis 10e) des ersten Typs und des zweiten Typs werden gestapelt, bevor die Chipkomponente darin eingeführt wird. Mindestens ein gegebener Harzfilm (10b) des ersten gestapelten Typs weist ein Durchgangsloch (hb) auf, das mit vorstehenden Elementen (t1 bis t6) versehen ist. Von den vorstehenden Elementen bilden gegenüberliegende vorstehende Elemente (t5, t6) eine Lücke (Wt) zwischen ihren Spitzen aus. Diese Lücke ist kleiner als eine Außenabmessung (W2) der einzuführenden Chipkomponente. Die Chipkomponente quetscht einen Abschnitt der Spitzen der vorstehenden Elemente, während sie in das Durchgangsloch in den gegebenen Harzfilm gedrückt und eingeführt wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer mehrschichtigen Karte, bei der eine Chipkomponente in einem Isoliersubstrat eingebettet ist.
  • Das japanische Patent JP2003-86949 A ( US 6680441 B2 ) beschreibt ein Verfahren zur Herstellung einer mehrschichtigen Karte (gedruckte Schaltungskarte), so dass eine Chipkomponente in einem Isoliersubstrat (oder Basiselement) eingebettet ist. Hier werden mehrere einseitige, leitende Musterharzfilme aus einem thermoplastischen Harz mit Durchgangslöchern versehen. Die Durchgangslöcher sind an Positionen angeordnet, die der eingebetteten Chipkomponente (oder elektrisches Element) entsprechen, so dass sie Abmessungen von näherungsweise gleich einem Außenmaß der Chipkomponente aufweisen. Dann werden die Harzfilme gestapelt, und die Chipkomponente wird in einen konkaven Zwischenraum (oder Loch), der durch die Durchgangslöcher ausgebildet wird, eingeführt. Dann wird ein Aufheizdruck von beiden Oberflächen auf die gestapelten Filme ausgeübt. Somit werden die einzelnen Harzfilme während einer thermischen Verschmelzung verformt und gemeinsam gebondet bzw. verbunden, um dadurch das Isoliersubstrat zu erzeugen, was es ermöglicht, die Chipkomponente in das Isoliersubstrat einzubetten.
  • Hier werden die Harzfilme, die die Durchgangslöcher aufweisen, derart gestapelt, dass sie dieselbe Höhe wie diejenige der Chipkomponente aufweisen. Um die Chipkomponente in den konkaven Zwischenraum mit einem hohen Gewinnverhältnis einzuführen, werden die Abmessungen der Durchgangslöcher derart ausgebildet, dass sie etwas größere Abmessungen unter Berücksichtigung einer Abweichung der Außenabmessung der Chipkomponente, einer Verarbeitungsgenauigkeit der Durchgangslöcher und einer Anbringungspositionsgenauigkeit der Chipkomponente aufweisen. In diesem Fall wird ein Leerraum zwischen der Chipkomponente und der Innenwand des konkaven Zwischenraums ausgebildet, wobei die Chipkomponente nicht fixiert ist. Die Chipkomponente kann daher auf Grund einer Vibration während des Einführens der Chipkomponente oder während eines Übergangs zu einem anschließenden Herstellungsschritt von einer voreingestellten Position abweichen, in einen Abstandsraum bzw. Zwischenraum zwischen den gestapelten Filmen eindringen oder aus dem konkaven Zwischenraum springen.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer mehrschichtigen Karte bereitzustellen, das die obigen Probleme löst.
  • Die Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche gelöst. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
  • In erster Linie haften in diesem Verfahren mehrere Harzfilme aus einem thermoplastischen Harz aneinander, um dadurch ein Isoliersubstrat auszubilden, und eine Chipkomponente ist in dem ausgebildeten Isoliersubstrat eingebettet. Dieses Herstellungsverfahren hilft zu verhindern, dass die Chipkomponente während der Herstellung von einer voreingestellten Position abweicht.
  • Zur Lösung der obigen Aufgabe weist ein Verfahren zur Herstellung einer mehrschichtigen Karte, die ein Isoliersubstrat und eine Chipkomponente, die in dem Isoliersubstrat eingebettet ist, enthält, die folgenden Schritten auf
    einen Vorbereitungsschritt des Vorbereitens eines Harzfilmes eines ersten Typs, der in mehreren Harzfilmen aus einem thermoplastischem Harz enthalten ist und ein Durchgangsloch enthält, in das die Chipkomponente eingeführt wird, und eines Harzfilmes eines zweiten Typs, der in den Harzfilmen enthalten ist und kein Durchgangsloch enthält,
    einen Stapelschritt des Ausbildens eines Harzfilmstapels einschließlich dem Harzfilm des ersten Typs und dem Harzfilm des zweiten Typs,
    einen Anordnungsschritt des Einführens der Chipkomponente in das Durchgangsloch und des Anordnens der Chipkomponente in dem Harzfilmstapel, und
    einen Auf heiz- und Druckbeaufschlagungsschritt des Aufheizens und unter Druck Setzens des Harzfilmstapels von beiden Oberflächen des Harzfilmstapels, so dass die jeweiligen Harzfilme, die in dem Harzfilmstapel enthalten sind, aneinander haften, um das Isoliersubstrat auszubilden, und so dass die angeordnete Chipkomponente in dem ausgebildeten Isoliersubstrat eingebettet wird,
    wobei mindestens ein Harzfilm, der in dem Harzfilm des ersten Typs des Harzfilmstapels enthalten ist, vorstehende Elemente enthält, deren Spitzen zum Durchgangsloch vorstehen, wobei eine Lücke zwischen gegenüberliegenden Spitzen der vorstehenden Elemente kleiner als eine Außenabmessung der eingeführten Chipkomponente ist, und
    wobei in dem Anordnungsschritt die Chipkomponente in das Durchgangsloch gedrückt und eingeführt wird, zu dem die vorstehenden Elemente vorstehen, während ein Abschnitt der gegenüberliegenden Spitzen gequetscht wird.
  • Bei diesem Herstellungsverfahren wird ein Durchgangsloch mindestens eines Harzfilms mit vorstehenden Elementen versehen, die zu diesem Durchgangsloch vorstehen. Eine Lücke zwischen gegenüberliegenden Spitzen der vorstehenden Elemente ist kleiner als eine Außenabmessung der eingeführten Chipkomponente. Dementsprechend quetscht oder bricht die Chipkomponente oder ein Abschnitt der Spitzen der vorstehenden Elemente, während die Chipkomponente in das Durchgangsloch gedrückt und eingeführt wird, das mit den vorstehenden Elementen versehen ist. Daher wird die eingeführte und angeordnete Chipkomponente durch den Harzfilm, der die vorstehenden Elemente aufweist, fixiert. Als Ergebnis hilft diese Struktur zu verhindern, dass die Chipkomponente auf Grund einer Vibration während der Einführung in den konkaven Zwischenraum oder während eines Übergangs zu einem nächsten Herstellungsschritt von einer voreingestellten Position abweicht, in Zwischenräume zwischen die gestapelten Harzfilme eindringt oder aus einen konkaven Zwischenraum, der durch Durchgangslöcher von Harzfilmen ausgebildet wird, springt.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer mehrschichtigen Karte, die ein Isoliersubstrat und eine Chipkomponente, die in dem Isoliersubstrat eingebettet ist, enthält, die folgenden Schritten auf:
    einen Vorbereitungsschritt des Vorbereitens eines Harzfilmes eines ersten Typs, der in mehreren Harzfilmen aus einem thermoplastischem Harz enthalten ist und ein Durchgangsloch enthält, in das die Chipkomponente eingeführt wird, und eines Harzfilmes eines zweiten Typs, der in den Harzfilmen enthalten ist und kein Durchgangsloch enthält,
    einen Stapelschritt des Ausbildens eines Harzfilmstapels einschließlich des Harzfilmes des ersten Typs und des Harzfilmes des zweiten Typs,
    einen zeitweiligen Haftschritt des zeitweiligen Bewirkens, dass die jeweiligen Harzfilme, die in dem Harzfilmstapel enthalten sind, durch Aufheizen und unter Druck Setzen des Harzfilmstapels von beiden Oberflächen des Harzfilmstapels zeitweilig aneinander haften,
    einen Anordnungsschritt des Einführens der Chipkomponente in das Durchgangsloch und des Anordnens der Chipkomponente in dem Harzfilmstapel, dessen jeweilige Harzfilme zeitweilig aneinander gehaftet haben, und
    einen Aufheiz- und Druckbeaufschlagungsschritt des Aufheizens und unter Druck Setzens des Harzfilmstapels von beiden Oberflächen des Harzfilmstapels, so dass die jeweiligen Harzfilme, die in dem Harzfilmstapel enthalten sind, aneinander haften, um das Isoliersubstrat auszubilden, und die angeordnete Chipkomponente in das ausgebildete Isoliersubstrat eingebettet wird.
  • Bei diesem Herstellungsverfahren wird, bevor eine Chipkomponente in ein Durchgangsloch eingeführt wird, der Harzfilmstapel aufgeheizt und unter Druck gesetzt, so dass die jeweiligen Harzfilme des Stapels zeitweilig aneinander haften und aneinander fixiert werden. Als Ergebnis hilft diese Struktur zu verhindern, dass die Chipkomponente auf Grund einer Vibration während der Einführung in den konkaven Zwischenraum oder während des Übergangs zu einem anschließenden Herstellungsschritt in Zwischenräume zwischen die gestapelten Harzfilme eindringt.
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden genaueren Beschreibung mit Bezug auf die zugehörigen Zeichnungen verdeutlicht. Es zeigen:
  • 1 eine schematische Schnittansicht einer mehrschichtigen Karte, die durch ein Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wird,
  • 2A bis 2F Schnittansichten eines Harzfilmvorbereitungsschrittes des Herstellungsverfahrens,
  • 3A bis 3C Schnittansichten eines Chipkomponentenanordnungsschritts des Herstellungsverfahrens,
  • 4A bis 4C perspektivische Ansichten einer Anordnung einer Chipkomponente durch ein Durchgangsloch eines Harzfilmes, der vorstehende Elemente aufweist, und
  • 5A und 5B Schnittansichten eines Schrittes nach einem Chipkomponentenanordnungsschritt des Herstellungsverfahrens.
  • 1 zeigt eine schematische Schnittansicht einer mehrschichtigen Karte 100, die durch ein Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wird. Hier ist eine elektrische Chipkomponente 2 mit Elektroden 2a, 2b, die auf einer Oberfläche der Chipkomponente 2 ausgebildet sind, gezeigt.
  • Die mehrschichtige Karte 100 bettet die Chipkomponente 2 innerhalb eines Isoliersubstrats (oder Basiselement) 1 ein, das durch Bewirken, dass fünf Harzfilme 10a bis 10e (durch gepunktete Linien in 1 gezeigt) aneinander haften, ausgebildet wird. Außerdem sind Leitungsmuster 3 auf einigen der Harzfilme 10a bis 10e ausgebildet, wobei die jeweiligen Leitungsmuster, die auf den einzel nen Harzfilmen 10a bis 10e ausgebildet sind, unter Verwendung von Leitungselementen 4, die durch Sintern von Leitpaste ausgebildet werden, elektrisch miteinander verbunden sind. Die Elektroden 2a, 2b der Chipkomponente 2 sind mit den Leitungsmustern 3 über die Leitungselemente 4 elektrisch verbunden.
  • Im Folgenden wird ein Herstellungsverfahren der mehrschichtigen Karte 100 mit Bezug auf die 2A bis 2F, 3A bis 3C, 4A bis 4C sowie 5A und 5B erläutert.
  • Die 2A bis 2F sind Schnittansichten, die einen Harzfilmvorbereitungsschritt für den Harzfilm 10b zeigen. Zunächst wird das in 2A gezeigte Leitungsmuster 3 durch die folgenden Teilschritte ausgebildet:
    Befestigen einer Metallfolie auf einer Oberfläche eines Harzfilmes 1, der aus Flüssigkristallpolymeren, die ein thermoplastisches Harz bilden, besteht, und Bemustern der Metallfolie durch Photolithografie und Ätzen. Der Harzfilm 1, der aus dem thermoplastischen Harz besteht, kann an Stelle des Flüssigkristallpolymers aus Polyätheretherketon(PEEK)-Harz, Polyetherimid(PEI)-Harz oder einer Mischung aus den beiden Harzen bestehen. Schließlich haften mehrere thermoplastische Harzfilme 1 aneinander (sind gebondet), um ein Isoliersubstrat 1, das in 1 gezeigt ist, zu bilden. Die Metallfolie, die die Leitungsmuster 3 ausbildet, ist z. B. eine Kupferfolie mit hoher Leitfähigkeit und Festigkeit.
  • Anschließend wird ein Durchgangsloch hb durch eine Laserverarbeitung in dem Harzfilm 1 ausgebildet, wie es in 2B gezeigt ist. Dieses Durchgangsloch hb wird zum Einführen der Chipkomponente 2, die in 1 gezeigt ist, verwendet.
  • Anschließend werden Schutzfilme 5a, 5b an beiden Oberflächen des Harzfilmes, der das Leitungsmuster 3 aufweist, befestigt, wie es in 2C gezeigt ist. Die Schutzfilme 5a, 5b werden verwendet, um eine Beschädigung des Leitungsmusters 3 zu verhindern oder um zu verhindern, dass Schmutz auf Grund der Leitpaste auf Oberflächen des Harzfilmes 1 gelangt.
  • Anschließend wird ein Loch mit einem Boden h4 durch eine Laserverarbeitung ausgebildet. Dieses Loch 4 weist einen Boden auf, der durch das Leitungsmuster 3 ausgebildet wird, wie es in 2D gezeigt ist.
  • Danach wird das Loch h4 mit einer Leitpaste gefüllt, wie es in 2E gezeigt ist. Die Leitpaste wird schließlich gesintert, um das Leitelement 4, das in 1 gezeigt ist, auszubilden.
  • Zuletzt werden die Schutzfilme 5a, 5b abgeschält und entfernt, wodurch der Filmvorbereitungsschritt des Harzfilmes 10b beendet ist. Die Harzfilme 10c, 10d werden auf ähnliche Weise wie der Harzfilm 10b vorbereitet. Die Harzfilme 10a, 10e werden mit einem Schritt vorbereitet, der die Ausbildung des Durchgangslochs, das in 2B gezeigt ist, weglässt. Mit anderen Worten werden in dem Harzfilmvorbereitungsschritt zwei Harzfilmtypen von Harzfilmen vorbereitet; nämlich ein Harzfilm eines ersten Typs, der einen Harzfilm wie z. B. den Harzfilm 10b, 10c, 10d aufweist, der ein Durchgangsloch aufweist, in das eine Chipkomponente 2 einzuführen ist, während ein Harzfilm eines zweiten Typs einen Harzfilm wie z. B. den Harzfilm 10a, 10e enthält, der das Durchgangsloch nicht aufweist.
  • Danach werden die somit vorbereiteten Harzfilme 10b bis 10e gestapelt und dann wird in einem Chipkomponentenanordnungsschritt die Chipkomponente 2 eingeführt und an geordnet. Die 3A bis 3C sind Schnittansichten, die einen Chipkomponentenanordnungsschritt zeigen.
  • Die Harzfilme 10b bis 10e werden gestapelt, so dass die Durchgangslöcher hb bis hd einen konkaven Zwischenraum ausbilden, wie es in 3A gezeigt ist. Die Anzahl der gestapelten Harzfilme 10b bis 10d variiert in Abhängigkeit von der Höhe der Chipkomponente 2. Hier weist der Harzfilm 10e kein Durchgangsloch auf. Außerdem unterscheidet sich die Abmessung des Durchgangslochs hb in dem Harzfilm 10b von demjenigen der Durchgangslöcher hc, hd in den Harzfilmen 10c, 10d in Bezug auf die Herstellung der mehrschichtigen Karte 100 der 1.
  • Im Folgenden wird eine Eigenschaft der vorliegenden Erfindung mit Bezug auf die 4A bis 4C erläutert. 4A zeigt eine perspektivische Ansicht des Harzfilms 10b. 4B zeigt einen Schritt, bei dem die Chipkomponente 2 in die gestapelten Harzfilme 10b bis 10e einzuführen ist. 4c zeigt eine Ansicht, nachdem die Chipkomponente 2 eingeführt ist. Hier sind die Details der Leitungsmuster 3 und der Leitungspasten 4 zur Vereinfachung in der Ansicht weggelassen.
  • Wie es in 4A gezeigt ist, ist das Durchgangsloch hb des Harzfilmes 10b im Gegensatz zu denjenigen der Harzfilme 10c, 10d mit sechs vorstehenden Elementen t1 bis t6 versehen, die zum Durchgangsloch hb vorstehen. Eine Lücke Wt zwischen den Spitzen von gegenüberliegenden vorstehenden Elementen t5, t6 ist z. B. kürzer bzw. kleiner als eine Außenabmessung W2 der Chipkomponente 2, wie es in den 4A, 4B gezeigt ist. Hier ist die Außenabmessung W2 der Chipkomponente 2 näherungsweise senkrecht zu einer Richtung der Einführung der Chipkomponente 2. Daher wird in diesem Chipkomponentenanordnungsschritt die Chipkomponente gedrückt und in die Durchgangslöcher hb bis hd der Harzfilme 10b bis 10e eingeführt, während Abschnitte der Spitzen der vorstehenden Elemente t1 bis t6 des Harzfilmes 10b gequetscht oder gebrochen werden. Hier werden die Spitzen der vorstehenden Elemente t1 bis t6 elastisch verformt.
  • Wie es in 4C gezeigt ist, wird die Chipkomponente 2, die in den konkaven Zwischenraum eingeführt wird, der durch Verbinden der Durchgangslöcher hb bis hd ausgebildet wird, durch den Harzfilm 10b fixiert, der das Durchgangsloch hb aufweist, das mit den vorstehenden Elementen t1 bis t6 versehen ist. Es kann eine Vibration vorhanden in Bereichen sein, die den konkaven Zwischenraum umgeben, die erzeugt wird, während die Chipkomponente 2 eingeführt wird; und es kann eine Vibration während des Übergangs zu einem anschließenden Herstellungsschritt erzeugt werden. Eine derartige Vibration kann ein Problem darstellen, das verursacht, dass die Chipkomponente 2 (i) von einer voreingestellten Position abweicht, (ii) in einen Zwischenraum zwischen die gestapelten Harzfilme 10b bis 10e eindringt oder (iii) aus dem konkaven Zwischenraum springt. Diese Ausführungsform hilft zu verhindern, dass ein derartiges Problem auftritt.
  • Ein Leerraum zwischen den Durchgangslöchern hc, hd und der Chipkomponente 2 wird typischerweise auf 100 Mikrometer eingestellt. Im Gegensatz dazu werden die gequetschten oder gebrochenen Abschnitte der Spitzen der vorstehenden Elemente t1 bis t6, die während der Einführung der Chipkomponente 2 quetschen oder brechen, derart ausgelegt, dass sie Längen von vorzugsweise nicht weniger als 10 Mikrometer und nicht mehr als 30 Mikrometer in einer Vorstehungsrichtung aufweisen (10 μm ≤ (W2 – Wt) / 2 ≤ 30 μm). Wenn die vorstehenden Elemente t1 bis t6 in den Abschnitten ihrer Spitzen gebrochen werden, wird ein Fixierungseffekt erzeugt, um die Chipkomponente 2, die in das Durchgangsloch hb gedrückt und eingeführt wird, zu fixieren. Wenn die Bruchlänge der vorstehenden Elemente t1 bis t6 kleiner als 10 Mikrometer beträgt, verringert sich der Fixierungseffekt. Wenn im Gegensatz dazu die Bruchlänge der vorstehenden Elemente t1 bis t6 größer als 30 Mikrometer beträgt, wird der Widerstand, der während der Einführung der Chipkomponente 2 auftritt, zu groß, um zu verhindern, dass der Harzfilm 10b verformt wird. Die Gestalten der vorstehenden Elemente t1 bis t6 sind vorzugsweise dreieckig mit spitzen Winkeln von 135 Grad in hinsichtlich eines Harzfilms 1 aus Flüssigkristallpolymeren (Elastizitätsmodul: 100 MPa). Die Gestalten können jedoch alternativ auch andere Gestalten sein.
  • In der in den 3A bis 3C, 4A bis 4C gezeigten Ausführungsform weist nur der Harzfilm 10b das Durchgangsloch mit den vorstehenden Elementen t1 bis t6 auf; die Harzfilme 10c, 10d können jedoch ebenfalls mit vorstehenden Elementen in ihren Durchgangslöchern hc, hd versehen sein. Der obige Fixierungseffekt kann erhalten werden, wenn mindestens einer der Harzfilme 10b, 10c, 10d mit den vorstehenden Elementen in seinem Durchgangsloch hb, hc, hd versehen ist.
  • Die Einführung der Chipkomponente 2 kann unter der obigen Bedingung durchgeführt werden, bei der die Harzfilme 10b bis 10e nur gestapelt sind; alternativ kann sie jedoch durchgeführt werden, nachdem die Harzfilme 10b bis 10e zeitweilig aneinander haften, wie es unten erläutert wird.
  • Mit Bezug auf 3B wird im Folgenden ein zeitweiliger Haftschritt bzw. ein Schritt des zeitweiligen Haftens erläutert. Die Harzfilme 10b bis 10e, die in einer Richtung und einer Anordnung, die in 3A gezeigt ist, gestapelt sind, werden zwischen einem Paar Wärme druckplatten P1, P2 angeordnet, um dann mit einem relativ niedrigen Druck und Temperatur von beiden Platten P1, P2 aufgeheizt und unter Druck gesetzt zu werden, wie es in 3B gezeigt ist. Der ausgeübte Druck beträgt vorzugsweise näherungsweise 2 MPa. Die Aufheiztemperatur beträgt vorzugsweise nicht weniger als 200 Grad Celsius und nicht mehr als 250 Grad Celsius in Bezug auf einen thermoplastischen Harzfilm 1 aus Flüssigkristallpolymeren. Dieser Druck und diese Temperatur ermöglichen ein leichtes Weichmachen der Oberflächen der Harzfilme 1. Die gestapelten Harzfilme 10b bis 10e haften dadurch zeitweilig aneinander. Eine Temperatur von weniger als 200 Grad Celsius verringert die Haftung zwischen den Harzfilmen 10b bis 10e, was dazu führt, dass die gestapelten Harzfilme 10b bis 10e, die einmal aneinander haften, leicht abgeschält werden können. Im Gegensatz dazu kann eine Temperatur von mehr als 250 Grad Celsius nicht nur die Harzfilme 10b bis 10e, sondern außerdem die Durchgangslöcher hb bis hd signifikant verformen.
  • Anschließend wird, wie es in 3C gezeigt ist, die Chipkomponente 2 durch Einführen in den konkaven Zwischenraum angeordnet, der durch Verbinden der Durchgangslöcher hb bis hd in den Harzfilmen 10b bis 10e, die zeitweilig aneinander haften, ausgebildet wird. Dieser zeitweilige Haftschritt hilft zu verhindern, dass die Chipkomponente 2 in einen Zwischenraum zwischen den gestapelten Harzfilmen 10b bis 10e auf Grund einer Vibration während der Einführung oder des Übergangs zu einem anschließenden Schritt eintritt.
  • Das Bereitstellen der vorstehenden Elemente für ein Durchgangsloch mindestens eines Harzfilmes der gestapelten Harzfilme unter Verwendung einer zeitweiligen Haftung von Harzfilmen aneinander bewirkt denselben Effekt, der hilft zu verhindern, dass eine Chipkomponente 2 von einer voreingestellten Position während der Herstellung abweicht. Die beiden Verfahren wirken jedoch an unterschiedlichen Objekten: ersterer wirkt auf die Chipkomponente 2, während letzterer auf die gestapelten Harzfilme 10b bis 10e wirkt. Dementsprechend hat das Verwenden einer zeitweiligen Haftung der Harzfilme aneinander sogar bei einem gewissen Herstellungsverfahren einen Einfluss, bei dem irgendein Durchgangsloch ohne vorstehende Elemente vorgesehen ist. Außerdem kann zusätzlich zu diesem gewissen Herstellungsverfahren das Bereitstellens von vorstehenden Elementen für ein Durchgangsloch mindestens eines Harzfilmes der gestapelten Harzfilme den Effekt weiter erhöhen, der hilft zu verhindern, dass die Chipkomponente 2 von einer voreingestellten Position abweicht.
  • Die 5A, 5B sind Schnittansichten, die einen Schritt nach der Einführung und anschließenden Anordnung einer Chipkomponente 2 zeigt. Wie es in 5A gezeigt ist, wird der Harzfilm 10a, der kein Durchgangsloch aufweist, aufgestapelt, um die gestapelten Harzfilme 10b bis 10e, die zeitweilig aneinander haften, um die eingeführte und angeordnete Chipkomponente 2 enthalten, zu bedecken.
  • Anschließend werden, wie es in 5B gezeigt ist, die zeitweilig aneinander haftenden Harzfilme 10b bis 10e und der Harzfilm 10a, die in einer Richtung und einer Anordnung wie in 5A gezeigt gestapelt sind, zwischen einem Paar Wärmedruckplatten P1, P2 mit integrierten Heizvorrichtungen angeordnet, um dann mit einem hohen Druck und Temperatur von beiden Platten P1, P2 aufgeheizt und gedrückt zu werden, wie es in 5B gezeigt ist. Der ausgeübte Druck beträgt vorzugsweise näherungsweise 4 MPa. Die Aufheiztemperatur reicht vorzugsweise von 300 bis 350 Grad Celsius in Bezug auf einen thermoplastischen Harzfilm 1 aus Flüssigkristallpolymeren. Dieser Druck und diese Temperatur ermöglichen eine Aufweichung der thermo plastischen Harzfilme 1. Die gestapelten Harzfilme 10a bis 10e haften dadurch aneinander, um dadurch das Isoliersubstrat 1 auszubilden. Außerdem fließt der Harzfilm 1 in den gesamten Leerraum oder eine Lücke um die Chipkomponente 2, so dass die Chipkomponente 2 innerhalb des Isoliersubstrats 1 eingebettet ist. Hier bewirkt das obige Aufheizen und unter Druck Setzen, dass die Leitpasten 4 gesintert werden und dadurch das Leitelement 4 zum elektrischen Verbinden der Leitungsmuster 3 miteinander ausgebildet wird. Somit kann die mehrschichtige Karte 100 hergestellt werden.
  • Für den Fachmann ist offensichtlich, dass verschiedene Änderungen der oben beschriebenen Ausführungsform der vorliegenden Erfindung denkbar sind. Der Bereich der vorliegenden Erfindung wird jedoch durch die zugehörigen Ansprüche bestimmt.

Claims (8)

  1. Verfahren zur Herstellung einer mehrschichtigen Karte (100), die ein Isoliersubstrat (1) und eine Chipkomponente (2) enthält, die in dem Isoliersubstrat eingebettet ist, wobei das Isoliersubstrat durch mehrere Harzfilme (10a bis 10e) aus einem thermoplastischen Harz ausgebildet ist, um aneinander zu haften, wobei das Verfahren aufweist: einen Vorbereitungsschritt des Vorbereitens eines Harzfilmes eines ersten Typs (10b, 10c, 10d), der in den Harzfilmen enthalten ist und ein Durchgangsloch (hb, hc, hd) enthält, in das die Chipkomponente eingeführt wird, und eines Harzfilmes eines zweiten Typs (10a, 10e), der in den Harzfilmen enthalten ist und kein Durchgangsloch enthält, einen Stapelschritt des Ausbildens eines Harzfilmstapels einschließlich des Harzfilmes des ersten Typs und des Harzfilmes des zweiten Typs, einen Anordnungsschritt des Einführens der Chipkomponente in das Durchgangsloch und des Anordnens der Chipkomponente in dem Harzfilmstapel, und einen Aufheiz- und Druckbeaufschlagungsschritt des Aufheizens und unter Druck Setzens des Harzfilmstapels von beiden Oberflächen des Harzfilmstapels, so dass die jeweiligen Harzfilme, die in dem Harzfilmstapel enthalten sind, aneinander haften, um das Isoliersubstrat auszubilden, und so dass die angeordnete Chipkomponente in dem ausgebildeten Isoliersubstrat eingebettet wird, wobei mindestens ein Harzfilm (10b), der in dem Harzfilm des ersten Typs des Harzfilmstapels enthalten ist, vorstehende Elemente (t1 bis t6) enthält, deren Spitzen zum Durchgangsloch vorstehen, wobei eine Lücke (Wt) zwischen gegenüberliegenden Spitzen der vorstehenden Elemente (t5, t6) kleiner als eine Außenabmessung (W2) der eingeführten Chipkomponente ist, und in dem Anordnungsschritt die Chipkomponente in das Durchgangsloch gedrückt und eingeführt wird, in das vorstehende Elemente vorstehen, während ein Abschnitt der gegenüberliegenden Spitzen gequetscht wird.
  2. Verfahren zur Herstellung einer mehrschichtigen Karte nach Anspruch 1, wobei eine Abmessung des Abschnitts der gegenüberliegenden Spitzen, der von der Chipkomponente gequetscht wird, von 10 Mikrometer bis 30 Mikrometer reicht.
  3. Verfahren zur Herstellung einer mehrschichtigen Karte nach Anspruch 1 oder 2, wobei der Stapelschritt einen zeitweiligen Haftschritt des zeitweiligen Bewirkens enthält, dass die jeweiligen Harzfilme, die in dem Harzfilmstapel enthalten sind, durch Aufheizen und unter Druck Setzen des Harzfilmstapels von beiden Oberflächen des Harzfilmstapels zeitweilig aneinander haften.
  4. Verfahren zur Herstellung einer mehrschichtigen Karte nach Anspruch 3, wobei das thermoplastische Harz aus Flüssigkristallpolymeren ausgebildet wird, und wobei eine Aufheiztemperatur in dem zeitweiligen Haftschritt von 200 Grad Celsius bis 250 Grad Celsius reicht.
  5. Verfahren zur Herstellung einer mehrschichtigen Karte (100), die ein Isoliersubstrat (1) und eine Chipkomponente (2) enthält, die in dem Isoliersubstrat eingebettet ist, wobei das Isoliersubstrat durch mehrere Harzfilme (10a bis 10e) ausgebildet wird, die aus einem thermoplastischen Harz bestehen, um aneinander zu haften, wobei das Verfahren durch die folgenden Schritte gekennzeichnet ist: einen Vorbereitungsschritt des Vorbereitens eines Harzfilmes eines ersten Typs (10b, 10c, 10d), der in den Harzfilmen enthalten ist und ein Durchgangsloch (hb, hc, hd) enthält, in das die Chipkomponente eingeführt wird, und eines Harzfilmes eines zweiten Typs (10a, 10e), der in den Harzfilmen enthalten ist und kein Durchgangsloch enthält, einen Stapelschritt des Ausbildens eines Harzfilmstapels einschließlich des Harzfilmes eines ersten Typs und des Harzfilmes eines zweiten Typs, einen zeitweiligen Haftschritt des zeitweiligen Bewirkens, dass jeweilige Harzfilme, die in dem Harzfilmstapel enthalten sind, durch Aufheizen und unter Druck Setzen des Harzfilmstapels von beiden Oberflächen des Harzfilmstapels zeitweilig aneinander haften, einen Anordnungsschritt des Einführens der Chipkomponente in das Durchgangsloch und des Anordnens der Chipkomponente in dem Harzfilmstapel, dessen jeweilige Harzfilme zeitweilig aneinander haften, und einen Auf heiz- und Druckbeaufschlagungsschritt des Aufheizens und unter Druck Setzens des Harzfilmstapels von beiden Oberflächen des Harzfilmstapels, so dass jeweilige Harzfilme, die in dem Harzfilmstapel enthalten sind, aneinander haften, um das Isoliersubstrat auszubilden, und so dass die angeordnete Chipkomponente in dem ausgebildeten Isoliersubstrat eingebettet wird.
  6. Verfahren zur Herstellung einer mehrschichtigen Karte nach Anspruch 5, wobei das thermoplastische Harz aus Flüssigkristallpolymeren ausgebildet wird, und wobei eine Aufheiztemperatur in dem zeitweiligen Haftschritt von 200 Grad Celsius bis 250 Grad Celsius reicht.
  7. Verfahren zur Herstellung einer mehrschichtigen Karte nach Anspruch 5, wobei mindestens ein Harzfilm (10b), der in dem Harzfilm eines ersten Typs des Harzfilmstapels enthalten ist, vorstehende Elemente (t1 bis t6) enthält, deren Spitzen zum Durchgangsloch vorstehen, wobei eine Lücke (Wt) zwischen gegenüberliegenden Spitzen der vorstehenden Elemente (t5, t6) kleiner als eine Außenabmessung (W2) der eingeführten Chipkomponente ist, und wobei in dem Anordnungsschritt die Chipkomponente in das Durchgangsloch gedrückt und eingeführt wird, in das die vorstehenden Elemente vorstehen, während ein Abschnitt der gegenüberliegenden Spitzen gequetscht wird.
  8. Verfahren zur Herstellung einer mehrschichtigen Karte nach Anspruch 7, wobei eine Abmessung des Abschnitts der gegenüberliegenden Spitzen, der gequetscht wird, von 10 Mikrometer bis 30 Mikrometer reicht.
DE102005041058A 2004-09-01 2005-08-30 Verfahren zur Herstellung einer mehrschichtigen Karte Withdrawn DE102005041058A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-254868 2004-09-01
JP2004254868A JP2006073763A (ja) 2004-09-01 2004-09-01 多層基板の製造方法

Publications (1)

Publication Number Publication Date
DE102005041058A1 true DE102005041058A1 (de) 2006-03-02

Family

ID=35745901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005041058A Withdrawn DE102005041058A1 (de) 2004-09-01 2005-08-30 Verfahren zur Herstellung einer mehrschichtigen Karte

Country Status (6)

Country Link
US (1) US7287321B2 (de)
JP (1) JP2006073763A (de)
KR (1) KR100650614B1 (de)
CN (1) CN100515163C (de)
DE (1) DE102005041058A1 (de)
TW (1) TWI301741B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2016810A2 (de) * 2006-04-19 2009-01-21 Dynamic Details, Inc. Leiterplatten mit gestapelten micros-durchkontaktierungen

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
CN101331814B (zh) 2005-12-16 2012-06-27 揖斐电株式会社 多层印刷线路板及其制造方法
JP4862641B2 (ja) * 2006-12-06 2012-01-25 株式会社デンソー 多層基板及び多層基板の製造方法
JP2008263116A (ja) * 2007-04-13 2008-10-30 Denso Corp 電子部品内蔵基板の製造方法
JP4882880B2 (ja) * 2007-06-12 2012-02-22 株式会社デンソー プリント基板の製造方法およびプリント基板
JP2009123736A (ja) * 2007-11-12 2009-06-04 Nec Corp デバイスの実装構造及びデバイスの実装方法
JP5153417B2 (ja) * 2008-04-01 2013-02-27 京セラ株式会社 部品内蔵基板および実装構造体
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
JP5479214B2 (ja) * 2009-05-28 2014-04-23 電気化学工業株式会社 発光素子搭載用基板の製造方法
TWI393230B (zh) * 2009-08-13 2013-04-11 Unimicron Technology Corp 嵌埋有半導體元件之封裝結構及其製法
TWI402003B (zh) * 2009-10-16 2013-07-11 Princo Corp 軟性多層基板之金屬層結構及其製造方法
JP5024484B2 (ja) * 2009-11-10 2012-09-12 株式会社村田製作所 多層基板およびその製造方法
JP5634149B2 (ja) 2010-07-16 2014-12-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2012079994A (ja) * 2010-10-05 2012-04-19 Yamaichi Electronics Co Ltd 部品内蔵プリント配線板およびその製造方法
WO2012124673A1 (ja) * 2011-03-16 2012-09-20 株式会社 村田製作所 部品内蔵基板
WO2012137548A1 (ja) 2011-04-04 2012-10-11 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法
WO2012141096A1 (ja) * 2011-04-13 2012-10-18 株式会社村田製作所 フレキシブル多層基板
JP2013020993A (ja) * 2011-07-07 2013-01-31 Murata Mfg Co Ltd 部品内蔵基板の製造方法
JP5668866B2 (ja) 2011-10-14 2015-02-12 株式会社村田製作所 部品内蔵樹脂基板
CN103891424B (zh) 2011-10-21 2016-12-28 株式会社村田制作所 元器件内置树脂基板
WO2013129154A1 (ja) * 2012-02-27 2013-09-06 株式会社村田製作所 部品内蔵基板の製造方法
JP5406322B2 (ja) * 2012-03-01 2014-02-05 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
JP2013211431A (ja) * 2012-03-30 2013-10-10 Nec Toppan Circuit Solutions Inc 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
JP6007566B2 (ja) * 2012-04-19 2016-10-12 大日本印刷株式会社 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
CN103458628B (zh) * 2012-05-30 2016-06-01 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN204231766U (zh) * 2012-06-14 2015-03-25 株式会社村田制作所 高频模块
JP6029342B2 (ja) * 2012-06-15 2016-11-24 新光電気工業株式会社 配線基板及びその製造方法
JP5354078B2 (ja) * 2012-09-18 2013-11-27 大日本印刷株式会社 部品内蔵配線板の製造方法、部品内蔵配線板
JP6007044B2 (ja) * 2012-09-27 2016-10-12 新光電気工業株式会社 配線基板
JP5968753B2 (ja) * 2012-10-15 2016-08-10 新光電気工業株式会社 配線基板
JP2014107498A (ja) * 2012-11-29 2014-06-09 Murata Mfg Co Ltd 部品内蔵樹脂多層基板およびその製造方法
US20140158414A1 (en) * 2012-12-11 2014-06-12 Chris Baldwin Recessed discrete component mounting on organic substrate
CN103906372B (zh) * 2012-12-27 2017-03-01 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
JP2014150128A (ja) * 2013-01-31 2014-08-21 Denso Corp 電子装置
JP5704287B1 (ja) * 2013-05-16 2015-04-22 株式会社村田製作所 樹脂多層基板の製造方法
JP6103054B2 (ja) 2013-06-18 2017-03-29 株式会社村田製作所 樹脂多層基板の製造方法
JP5874697B2 (ja) * 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
WO2015029783A1 (ja) * 2013-08-29 2015-03-05 株式会社村田製作所 部品一体型シートの製造方法、電子部品を内蔵した樹脂多層基板の製造方法、ならびに樹脂多層基板
US9351410B2 (en) 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same
GB201410221D0 (en) * 2014-06-09 2014-07-23 Victrex Mfg Ltd Polymeric materials
KR20150144587A (ko) * 2014-06-17 2015-12-28 삼성전기주식회사 전자소자 내장기판 및 그 제조 방법
JP6304376B2 (ja) * 2014-06-18 2018-04-04 株式会社村田製作所 部品内蔵多層基板
JP6393566B2 (ja) * 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR101609264B1 (ko) * 2014-12-09 2016-04-05 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법
KR102139755B1 (ko) 2015-01-22 2020-07-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102186149B1 (ko) * 2015-03-11 2020-12-03 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
FR3035739B1 (fr) * 2015-04-30 2018-03-09 Thales Composant electronique, notamment hyperfrequence, resistant a l'humidite, et procede de packaging d'un tel composant
KR102450576B1 (ko) * 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
US10879195B2 (en) * 2018-02-15 2020-12-29 Micron Technology, Inc. Method for substrate moisture NCF voiding elimination
KR102163044B1 (ko) * 2018-07-30 2020-10-08 삼성전기주식회사 인쇄회로기판
JP7210191B2 (ja) * 2018-08-30 2023-01-23 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
US11445596B2 (en) 2018-12-27 2022-09-13 Unimicron Technology Corp. Circuit board having heat-dissipation block and method of manufacturing the same
TWI694756B (zh) * 2018-12-27 2020-05-21 欣興電子股份有限公司 一種具有散熱塊的電路板及其製造方法
KR102310024B1 (ko) * 2019-12-26 2021-10-07 주식회사 유라코퍼레이션 인쇄 회로 기판 및 인쇄 회로 기판 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335742A (ja) 1992-05-28 1993-12-17 Oki Electric Ind Co Ltd 多層配線板における層間接続方法、並びに多層配線板
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001237551A (ja) 2000-02-23 2001-08-31 Alps Electric Co Ltd 電子ユニットの多層基板への取付構造
JP3436525B2 (ja) 2000-11-22 2003-08-11 ティーディーケイ株式会社 多層基板と電子部品と多層基板の製造方法
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
MXPA02005829A (es) 2001-06-13 2004-12-13 Denso Corp Tablero de cableados impresos con dispositivo electrico incrustado y metodo para la manufactura de tablero de cableados impresos con dispositivo electrico incrustado.
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP4054216B2 (ja) 2002-05-13 2008-02-27 日本特殊陶業株式会社 配線基板の製造方法
JP2004119732A (ja) 2002-09-26 2004-04-15 Kyocera Corp コンデンサ素子内蔵多層配線基板
JP4103549B2 (ja) 2002-10-31 2008-06-18 株式会社デンソー 多層配線基板の製造方法及び多層配線基板
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2016810A2 (de) * 2006-04-19 2009-01-21 Dynamic Details, Inc. Leiterplatten mit gestapelten micros-durchkontaktierungen
US8950063B2 (en) 2006-04-19 2015-02-10 Viasystems Technologies Corp., L.L.C. Methods of manufacturing printed circuit boards with stacked micro vias
EP2016810B1 (de) * 2006-04-19 2018-10-10 Viasystems Technologies Corp., L.L.C. Verfahren zur herstellung von leiterplatten mit gestapelten micros-durchkontaktierungen

Also Published As

Publication number Publication date
TWI301741B (en) 2008-10-01
CN100515163C (zh) 2009-07-15
US7287321B2 (en) 2007-10-30
KR100650614B1 (ko) 2006-11-27
CN1758833A (zh) 2006-04-12
JP2006073763A (ja) 2006-03-16
KR20060050893A (ko) 2006-05-19
US20060042078A1 (en) 2006-03-02
TW200614899A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
DE102005041058A1 (de) Verfahren zur Herstellung einer mehrschichtigen Karte
DE60211880T2 (de) Verfahren und vorrichtung zur verwendung eines verbinders für flexible flachkabel
DE60002971T2 (de) Elektrisches Verbindungselement und dessen Herstellungsverfahren
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE4318920C2 (de) Verbinder mit monolithischer Multikontaktanordnung
DE69935009T2 (de) Gedruckte leiterplatte und deren herstellungsverfahren
DE102007058555B4 (de) Mehrschichtiges Substrat und Verfahren zur Herstellung desselben
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE69233232T2 (de) Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE112004001727T5 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE3509734A1 (de) Verfahren und vorrichtung zur herstellung einer elektrischen verbindung zwischen einem system eines integrierten schaltkreises und einer geaetzten schaltungsplatte
EP2566308B1 (de) Verfahren zur Bestückung einer Leiterplatte
DE60201521T2 (de) Genähter lga steckverbinder
DE3418379A1 (de) Schichtfoermig aufgebaute induktionsspule
DE102006025711A1 (de) Mehrschichtsubstrat mit leitfähiger Struktur und Harzfilm und Verfahren zur Herstellung desselben
DE102007058497A1 (de) Laminierte mehrschichtige Leiterplatte
DE4446509A1 (de) Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
EP0610360A1 (de) Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung.
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE60201520T2 (de) Verfahren zur herstellung eines genähten lga steckverbinders
WO2008104324A1 (de) Verfahren zum einbinden von chips in kavitäten von leiterplatten
EP0865081A2 (de) Verfahren zum Herstellen von elektronischen Elementen
DE60116744T2 (de) Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE60315469T2 (de) Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20110908

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee