JP7210191B2 - 電子素子実装用基板、電子装置、および電子モジュール - Google Patents

電子素子実装用基板、電子装置、および電子モジュール Download PDF

Info

Publication number
JP7210191B2
JP7210191B2 JP2018161274A JP2018161274A JP7210191B2 JP 7210191 B2 JP7210191 B2 JP 7210191B2 JP 2018161274 A JP2018161274 A JP 2018161274A JP 2018161274 A JP2018161274 A JP 2018161274A JP 7210191 B2 JP7210191 B2 JP 7210191B2
Authority
JP
Japan
Prior art keywords
recess
substrate
electronic
electronic device
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018161274A
Other languages
English (en)
Other versions
JP2020035898A (ja
Inventor
文章 竹下
晃彰 野々山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2018161274A priority Critical patent/JP7210191B2/ja
Priority to US16/553,246 priority patent/US10879184B2/en
Priority to CN201910808298.1A priority patent/CN110875258A/zh
Publication of JP2020035898A publication Critical patent/JP2020035898A/ja
Application granted granted Critical
Publication of JP7210191B2 publication Critical patent/JP7210191B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Led Device Packages (AREA)

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等が実装される電子素子実装用基板、電子装置および電子モジュールに関するものである。
絶縁層を含む配線基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板は表面および裏面に電子素子等を実装する電極パッドを有する構造が知られている。（特許文献１参照）。
特開２０００-１８８３５１号公報
一般的に、基板の上面および下面に電極パッドを有し、それぞれに電子部品または電子素子を実装する場合がある。このとき、電子部品または電子素子を実装する工程において基板の上面および下面を冶具などに設置する必要があり、両面に電極パッドを有すると、冶具等に設置した際この電極パッドに傷等が発生し、電子部品または電子素子の実装の不具合が発生する場合が懸念されていた。
また、電子部品または電子素子等を収納するための凹部を設けた場合、実装する工程における圧力をかける工程において、その応力によって凹部の底面が変形またはクラックが発生する場合がある。このとき、この凹部の底面の変形またはクラックが発生することで、電子素子または電子部品を実装する工程において実装不良が発生する、電子素子または電子部品を実装できない場合が懸念されていた。
本発明の１つの態様に係る電子素子実装用基板は、電子素子が実装される領域を含む第１面と、前記第１面の反対側に位置した第２面とを有する基板と、前記第１面に位置した第１凹部と、前記第２面に位置した第２凹部と、前記第１凹部に位置した電極パッドと、を備えており、前記第２凹部は、内側に、上面視で実装される前記電子素子と重なり、かつ上面視で前記電極パッドから離れた位置で前記第２凹部の底面を支える補強部を有しており、断面視において、前記第１凹部の開口部の少なくとも一部が、前記第１面から離れるに従って広がる階段状であることを特徴としている。
また本発明の他の態様に係る電子素子実装基板は、電子素子が実装される領域を含む第１面と、前記第１面の反対側に位置した第２面とを有する基板と、前記第１面に位置した第１凹部と、前記第２面に位置した第２凹部と、前記第１凹部に位置した電極パッドと、を備えており、前記第２凹部は、内側に、上面視で前記電子素子と重なり、かつ上面視で前記電極パッドと重なる位置で前記第２凹部の底面を支える補強部を有しており、断面視において、前記第１凹部の開口部の少なくとも一部が、前記第１面から離れるに従って広がる階段状であることを特徴としている。
また本発明の他の態様に係る電子素子実装基板は、第１面と、前記第１面の反対側に位置した第２面とを有する基板と、前記第１面に位置した第１凹部と、前記第２面に位置した第２凹部と、前記第１凹部に位置した電極パッドと、を備えており、前記第２凹部は、内側に、前記電極パッドから離れて位置しているとともに、前記第２凹部を複数にわける補強部を有し、前記電極パッドは、上面視で前記第２凹部と重ならない位置に配置されており、断面視において、前記第１凹部の開口部の少なくとも一部が、前記第１面から離れるに従って広がる階段状であることを特徴としている。
本発明の１つの態様に係る電子装置は、電子素子実装用基板と、実装領域に実装された電子素子とを備えていることを特徴としている。
本発明の１つの態様に係る電子モジュールは、電子装置と、電子装置上に位置した筐体とを備えていることを特徴としている。
本発明の１つの態様に係る電子素子実装用基板は、第１凹部内に電極パッドを有することで、例えば電子素子または電子部品を実装する工程において冶具等に設置する場合においても、電極パッドに傷等が発生することを低減させることが可能となる。さらに、本発
明の１つの態様に係る電子素子実装用基板は、第２凹部内に補強部も有していることで、例えば電子素子または電子部品を実装する際の応力によって第２凹部の底面に変形またはクラックが発生することを低減させることが可能となる。よって電子素子または電子部品を実装する工程において実装不良が発生する、電子素子または電子部品を実装できなくなる場合を低減させることが可能となる。
図１（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＸ１－Ｘ１線に対応する縦断面図である。 図２（ａ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図であり、図２（ｂ）は図２（ａ）のＸ２－Ｘ２線に対応する縦断面図である。 図３（ａ）は本発明の第１の実施形態に係る電子モジュールの外観を示す上面図であり、図３（ｂ）は図３（ａ）のＸ３－Ｘ３線に対応する縦断面図である。 図４（ａ）および図４（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す下面図である。 図５（ａ）および図５（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す下面図である。 図６（ａ）および図６（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の要部Ａの外観を示す拡大縦断面図である。 図７（ａ）および図７（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の要部Ａの外観を示す拡大縦断面図である。 図８（ａ）は本発明の第２の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図であり、図８（ｂ）は図８（ａ）のＸ６－Ｘ６線に対応する縦断面図である。 図９（ａ）は本発明の第３の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した縦断面図であり、図９（ｂ）は本発明の第３の実施形態のその他の態様に係る電子素子実装用基板および電子装置の蓋体を省略した縦断面図である。 図１０（ａ）は本発明の第４の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した縦断面図であり、図１０（ｂ）は本発明の第４の実施形態のその他の態様に係る電子素子実装用基板および電子装置の蓋体を省略した縦断面図である。 図１１は本発明の第５の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した縦断面図である。 図１２は本発明の第６の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した縦断面図である。
＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。
（第１の実施形態）
図１～図７を参照して本発明の第１の実施形態に係る電子素子実装用基板１、並びにそれを備えた電子モジュール３１および電子装置２１について説明する。なお、本実施形態では図１では電子装置２１を示しており、図２では電子装置２１において蓋体１２を省略
した図を示している。図３では電子モジュール３１を示している。また、図４～図５に電子素子実装用基板１の下面図を示す。また、図６～図７に電子素子実装用基板１の要部Ａの拡大した断面図を示す。
電子素子実装用基板１は、 第１面２ａと、第１面２ａの反対側に位置した第２面２ｂ
を有する基板２を有する。基板２は、第１面２ａに位置した第１凹部５と、第２面２ｂに位置した第２凹部６を有する。基板２は、電極パッド３を有する。電極パッド３は第１凹部５に位置している。基板２の第２凹部６内には、電極パッド３と離れて位置しているとともに、第２凹部６を複数に分ける補強部７を有している。
電子素子実装用基板１は、第１面２ａと、第１面２ａの反対側に位置した第２面２ｂを有する基板２を有する。ここで、図１に示す例では、第１面２ａと第２面２ｂとはそれぞれ基板の最上面または最下面である。また、例えば第１面２ａまたは／および第２面２ｂの上面または／および下面に枠状等のその他の絶縁層が設けられていてもよい。言い換えると、第１面２ａまたは／および第２面２ｂは枠状等のその他の絶縁層を含む凹部の底面であってもよい。
第１面２ａまたは／および第２面２ｂは、上面に電子素子１０が実装される実装領域を含んでいてもよい。ここで、実装領域とは少なくとも１つ以上の電子素子１０が実装される領域であり、例えば後述する電極パッド３の最外周の内側、蓋体１２が実装される領域、またはそれ以上等、適宜定めることが可能である。また、実装領域に実装される部品は電子素子１０に限らず、例えば後述する電子部品２３であってもよく、電子素子１０または／および電子部品２３の個数は指定されない。
図１および図２に示す例では、基板２は複数の絶縁層で構成されているが、例えばモールドで形成された構成、金型等の押圧で形成された構成またはその他、１層のみの構成等であってもよい。基板２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が含まれる。
基板２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。
基板２は、図１に示すように６層の絶縁層から形成されていてもよいし、５層以下または７層以上の絶縁層から形成されていてもよい。絶縁層が５層以下の場合には、電子素子実装用基板１の薄型化を図ることができる。また、絶縁層が７層以上の場合には、電子素子実装用基板１の剛性を高めることができる。また、各絶縁層に開口部を設け、設けた開口部の大きさを異ならせた上面に段差部を形成していてもよく、後述する電極パッド３以外の電極が段差部に設けられていてもよい。
電子素子実装用基板１は例えば、最外周の１辺の大きさは０．３ｍｍ～１０ｃｍであり、平面視において電子素子実装用基板１が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板１の厚みは０．２ｍｍ以上である。
電子素子実装用基板１の基板２は、第１面２ａに位置した第１凹部５と、第２面２ｂに位置した第２凹部６を有する。第２凹部６は、凹部内部に半導体デバイス１１またはその
他の半導体素子等が位置していてもよく、断面視における高さ方向も、それらの部品が入る程度の大きさであってもよい。ここで、半導体デバイス１１は半導体素子、電子素子の他に電子部品なども含まれていてもよい。また、第１凹部５は断面視における高さ方向の大きさは凹部内部に少なくとも電極パッド３が位置できる程度の深さであればよく、電極パッド３と同程度の大きさであってもよいし、電極パッド３に電子部品２３が実装される場合、実装される電子部品２３と同程度またはそれ以上の深さであってもよい。また、第１凹部５と第２凹部６の断面視における深さは異なっていてもよいし、同一であってもよい。
電子素子実装用基板１の基板２は、電極パッド３を有する。ここで、電極パッド３は、例えば電子素子１０または／および電子部品２３と電気的に接続されるパッドをさしている。
また、電子素子実装用基板１は基板２の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続していてもよい。
さらに基板２の上面または下面には、電極パッド３または／および外部回路接続用電極以外に、絶縁層間に形成される電極、内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら電極、内部配線導体または貫通導体は、基板２の表面に露出していてもよい。この電極、内部配線導体または貫通導体によって、電極パッド３または／および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。
電極パッド３、外部回路接続用電極、電極、内部配線導体または／および貫通導体は、複数の絶縁層が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。また、銅（Ｃｕ）のみからなっていてもよい。また、電極パッド３、外部回路接続用電極、内部配線導体または／および貫通導体は、複数の層が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。
電極パッド３、外部回路接続用電極、電極、内部配線導体または／および貫通導体の露出表面に、さらにめっき層を有していてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を低減することができる。また、この構成によれば、電極パッド３と電子素子１０と、をワイヤボンディング等の第１接続部材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ～１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ～３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
電子素子実装用基板１の電極パッド３は第１凹部５に位置している。一般的に、基板の上面および下面に電極パッドを有し、それぞれに電子部品または電子素子を実装する場合がある。このとき、電子部品または電子素子を実装する工程において基板の上面および下面を冶具などに設置する必要があり、両面に電極パッドを有すると、冶具等に設置した際この電極パッドに傷等が発生し、電子部品または電子素子の実装の不具合が発生する場合が懸念されていた。
これに対し、電極パッド３は第１凹部５に位置していることで、電極パッド３と治工具
等との接触を低減させることが可能となる。よって電極パッド３に傷等が発生し、電子素子１０または電子部品２３と電極パッド３との実装不良が発生することを低減させることが可能となる。
電子素子実装用基板１の基板２の第２凹部６内には、電極パッド３と離れて位置しているとともに、第２凹部６を複数に分ける補強部７を有している。
近年、電子素子実装用基板は薄型が要求され、基板の厚みは薄くなっている。また、電子部品または電子素子等を収納するための凹部を設けた場合、凹部とは逆の面において電子部品等を電極パッドと離れた位置で、ダイ付け材等を用いて固定する場合がある。そのため、この固定の際の圧力をかける工程において、その応力によって凹部の底面が変形またはクラックが発生する場合がある。このとき、この凹部の底面の変形またはクラックが発生することで、電子素子または電子部品を実装する工程において実装不良が発生する、または実装できなくなる場合が懸念されていた。
これに対し、第２凹部６内に第２凹部６を複数に分ける補強部７を有していることで、補強部７によって第２凹部６の底面が変形することを低減させることが可能となる。よって、クラックが発生することを低減させることが可能となる。また、補強部７は上面視で電極パッド３と離れて位置している。よって、第２凹部６とは逆の面（第１面２ａ）において電極パッド３と離れた位置で電子素子１０または電子部品２３等をダイ付け材等で固定する工程において圧力がかかった場合に、補強部７を応力がかかる部分近傍に設けることが可能となる。よって、電子素子１０または電子部品２３を実装する工程において実装不良が発生する、電子素子１０または電子部品２３を実装できない場合を低減させることが可能となる。
例えば第２凹部６に電子素子１０の信号を処理する半導体デバイス１１が複数実装される場合、第２凹部６は上面視において面積が大きくなる場合がある。そのため、電子素子実装用基板１を作製する工程において撓んでしまう懸念があった。また、電子素子１０または半導体デバイス１１を実装する工程において、第２凹部６の底面が撓み基板２にクラックまたは割れが発生する懸念があった。
これに対し、第２凹部６が内部に補強部７を有していることで、第２凹部６の底面を支えとすることが可能となる。よって、半導体デバイス１１を複数実装する場合において第２凹部６が大型化した場合においても、電子素子実装用基板１を作製する工程において撓む、または電子素子１０または半導体デバイス１１を実装する工程において、第２凹部６の底面が撓むことを低減させることが可能となる。これにより、基板２にクラックまたは割れが発生することを低減させることが可能となる。
以上のことより、第１面２ａと第２面２ｂに電子素子１０または／および電子部品２３を実装する電子素子実装用基板１において、電極パッド３に傷が発生することを低減し電子素子１０または／および電子部品２３の実装性を向上させることが可能となる。
ここで、電極パッド３と補強部７は上面視において離れて位置していればよく、電極パッド３は例えば上面視において第２凹部６と重なる位置または第２凹部６と重ならない位置に位置していても本実施形態の効果を奏することが可能となる。
補強部７は基板２と同一の材料から成っていてもよいし、基板２と異なる材料から成っていてもよい。補強部７が基板２と同一の材料から成っているとき、補強部７と基板２とは一体化していてもよく、接合強度を向上させることが可能となる。補強部７が基板２と異なる材料から成っているときには基板２と補強部７とは接合材などを介して接合してい
てもよい。この場合には、第２凹部６の側面から離れた位置にも容易に位置させることが可能となる。
補強部７の断面視における高さ方向の大きさは第２凹部６の側壁の断面視における高さ方向の大きさと同程度であってもよい。また、補強部７が基板２と異なる材料で構成されるとき、補強部７の断面視における高さ方向の大きさは補強部７と基板２とを接合する接合材の断面視における高さ方向の大きさを加味した大きさであってもよい。言い換えると、補強部７と補強部７を接合する接合材の断面視における高さ方向の大きさの合計は、第２凹部６の側壁の断面視における高さ方向の大きさと同程度の大きさであってもよい。
図４および図５に本実施形態のその他の態様における電子素子実装用基板１の下面図を示す。補強部７は、図４に示す例のように第２凹部６の内部に位置していてもよいし、図５に示す例のように、 第２凹部６内に、第３凹部６ａと、補強部７を介して隣り合った
第４凹部６ｂとを有していてもよい。言い換えると、図５に示す例では補強部７によって第２凹部６は複数に（図５に示す例では第３凹部６ａと第４凹部６ｂに）分割されている。
図４（ａ）に示す例のように、補強部７は平面視において第２凹部６の中心から外れた位置に位置していてもよい。この場合、異なる大きさの半導体デバイス１１を実装することが可能となり、より有効的に第２凹部６の領域を利用することが可能となり、電子装置の小型化が可能となる。また、電子素子１０をダイ付け材等で固定する場合、ダイ付け材の位置および電子素子１０にかける応力の位置によっても、第２凹部６の底面の変形またはクラックの発生場所は異なる。そのため、上面視で電子素子１０から係る応力が大きい箇所に補強部７を設けることで、第２凹部６の底面の変形またはクラックの発生を低減させることが可能となる。よって、電子素子または電子部品を実装する工程において実装不良が発生する、電子素子または電子部品を実装できない場合を低減させることが可能となる。
図４（ｂ）に示す例のように、補強部７は平面視において第２凹部６の中心の近傍の位置に位置していてもよい。言い換えると、 第３凹部６ａおよび第４凹部６ｂは平面視に
おいて同じ大きさであってもよい。一般的に、第２凹部６の底面は平面視で中央部近傍がもっとも変形またはクラックが発生しやすい。そのため、図４（ｂ）に示す例のように補強部７は平面視において第２凹部６の中心の近傍の位置に位置していることで、第２凹部６の底面の変形またはクラックの発生を低減させることが可能となる。よって、電子素子または電子部品を実装する工程において実装不良が発生する、電子素子または電子部品を実装できない場合を低減させることが可能となる。
補強部７は図５（ａ）に示す例のように、基板２と別体として設けていてもよいし、図５（ｂ）に示す例のように、基板と一体として設けていてもよい。どちらの場合にも本実施形態の効果を奏することは可能である。図５（ｂ）に示す例のように、基板と一体として設けていることで、補強部７が剥離し、本実施形態の効果を奏することができなくなってしまうことを低減させることが可能となる。よって、電子素子または電子部品を実装する工程において実装不良が発生する、電子素子または電子部品を実装できない場合を低減させることが可能となる。
図１および図２に示す例では、電子素子実装用基板１は第１凹部５が、複数位置している。図１および図２に示す例では、第１凹部５が２つ設けられている図になっているが、例えば第１凹部５が３つ以上位置していてもよい。第１凹部５が複数位置していることで、これら電子素子１０と接続する電極パッド３または／および電子部品２３と接続する電極パッド３を異なる位置かつ、複数個所に設けることが可能となる。よって、本実施形態の効果を奏するとともに、電子素子１０の端子を増加させることが可能となり、電子装置２１を高機能化することが可能となる。また、電子部品２３の実装箇所を増やすことが可能となるため、電子装置２１の機能の拡張が可能となる。
図１～図３に示す例のように、第１凹部５は、第２凹部６よりも浅くてもよい。このような場合でも、第１凹部５は上述したように電極パッド３を凹部に位置できる程度の深さがあれば本実施形態の効果を奏することが可能となる。
また、このとき、電極パッド３の上面が第１凹部５の上端よりも下面側（第２面側）に位置することで、電極パッド３が治工具などに接することを低減させることが可能となる。よって、電極パッド３に傷等が発生することをより低減させることが可能となる。また、第１凹部５の深さが電極パッド３の厚みよりも大きいことで、第１凹部５と電極パッド３を作製する工程において、誤差が生じ、電極パッド３が厚くなる方向に誤差が生じた場合においても電極パッド３が治工具などに接することを低減させることが可能となる。
図６および図７に本実施形態のその他の態様に係る要部Ａの拡大断面図を示す。
図６に示す例のように、基板２は、セラミック材料を含んでおり、第１凹部５の側壁は、セラミックコートを含んでいてもよい。第１凹部５の側壁がセラミックコートであることで、絶縁層２ｃである場合と比較して積層する工程を削減または、積層時の圧力を低減させることが可能となる。よって基板２を作製する工程において基板２に反り等が発生すること低減させることが可能となる。
また、第１凹部５の側壁がセラミックコートを含んでいる場合において、第１凹部５が第２凹部６と平面視で重なっていた場合においても第１凹部５に設けられた電極パッド３と第２凹部６とが平面視で離れて位置していることで、電極パッド３（の第１接続部材１３と接合する箇所）と第２凹部６が上面視で重なることを低減させることができる。よって、第１接続部材１３を電極パッド３に接続する場合に最も応力がかかる箇所の厚みが最も小さくなることを低減することができる。これにより、基板２が大きく撓むことを低減させることが可能となる。よって、基板２にクラックまたは割れが発生することを低減させることが可能となる。
また、このときセラミックコートからなる第１凹部５の側壁の高さの最も高い部分が電極パッド３の厚みよりも大きいことで電極パッド３に傷が発生することを低減させることが可能となる。以上のことより、第１面２ａと第２面２ｂとに電子素子１０または／および電子部品２３と半導体デバイス１１を実装する電子素子実装用基板１において、電極パッド３に傷が発生することを低減し電子素子１０または／および電子部品２３の実装性を向上させつつ、基板２にクラックまたは割れが発生することを低減させることが可能となる。
第１凹部５の側壁がセラミックコートを含んでいるとき、セラミックコートは所定の厚み（電極パッド３の厚みよりも大きい厚み）を得るためには、１層の厚いセラミックコートで形成していてもよいし、複数のセラミックコートを形成してもよい。第１凹部５の側壁が１層の厚いセラミックコートで形成されている場合、セラミックコートを塗布する工程が１回で済むため、工程数を抑えることが可能となる。また、第１凹部５の側壁が複数のセラミックコートで形成していることで、セラミックコートを複数回塗布することで安定して所定の厚みを設けることが可能となる。
複数のセラミックコートを複数塗布して第１凹部５の側壁を形成する場合、複数のセラミックコートは第１面２ａから離れるに従って、第１凹部５の開口部が広がるよう設けていてもよい。言い換えると、セラミックコートからなる第１凹部５は、断面視において、階段状であってもよい。これにより、例えばセラミックコートを複数回塗布する工程において工程における誤差でセラミックコートが第１凹部５となるべき箇所に塗布され、第１凹部５の所定の大きさを確保できない、または電極パッド３の表面に付着することを低減させることが可能となる。また、上述した構造であることで、例えば第１接続部材１３がボンディングワイヤであるとき、第１接続部材１３と電極パッド３とを接続する工程において、ボンダーの先端が第１凹部５の側壁と接触し、所定の位置で接続できない、または接合強度が低下することを低減させることができる。よって、電子素子１０と電子素子実装用基板１との実装性を向上させることが可能となる。
セラミックコートを側面に含む第１凹部５を作製する方法として、例えば第１実施形態の製造方法に加えて、電極パッド３となる配線ペーストを塗布する工程の前後に、スクリーン印刷法等によってセラミックコートとなる絶縁ペーストを所定の箇所に塗布し、焼成することで作製することができる。なおこの時基板２とセラミックコートの接合強度を向上させるため、絶縁ペーストの上面から圧力をかけてもよい。
図７に示す例のように、第１凹部５の側壁は絶縁層２ｃで形成されていてもよい。第１凹部５の側壁が絶縁層２ｃで形成されていることで、第１凹部５を深く設けることが可能となる。よって、電極パッド３に傷等が発生することをより低減させることが可能となる。
第１凹部５を形成する絶縁層２ｃは基板２のその他の絶縁層と同一の材料であってもよいし異なる材料であってもよい。また、絶縁層２ｃは基板２のその他の絶縁層と焼結していてもよい。この場合、絶縁層２ｃが基板２のその他の絶縁層から剥離することを低減させることが可能となる。よって、絶縁層２ｃが剥離して、電極パッド３に傷等が発生することをより低減させることが可能となる。
図７（ｂ）に示す例のように基板２の第１凹部５は断面視において一部の辺のみがテーパー状であってもよいし、第１凹部５は断面視において全辺がテーパー状であってもよい。いずれの場合においても上述した本実施形態の効果を奏することが可能となる。また、第１凹部５は断面視において上面側が広いテーパー状であることで、例えば第１接続部材１３がボンディングワイヤであるとき、第１接続部材１３と電極パッド３とを接続する工程において、ボンダーの先端が第１凹部５の側壁と接触し、所定の位置で接続できない、または接合強度が低下することを低減させることができる。よって、電子素子１０と電子素子実装用基板１との実装性を向上させることが可能となる。また、第１凹部５は断面視において上面側が狭いテーパー状であることで、例えば電子接続部材１３を接続した後接合強度を補強するための封止樹脂を流し込む場合、封止樹脂が基板２の表面に這い上がることを低減させることが可能となる。また、例えば電極パッド３に電子部品２３を半田等で実装する場合において、半田が基板２の表面に這い上がることを低減させることが可能となる。
図６（ａ）に示す例のように電子素子実装用基板１の第１凹部５は、断面視において階段状であってもよい。これにより、例えば絶縁層２ｃを複数回塗布する工程または絶縁層２ｃを複数回積層する工程において工程における誤差で第１凹部５の所定の大きさを確保できないことを低減させることが可能となる。また、上述した構造であることで、例えば第１接続部材１３がボンディングワイヤであるとき、第１接続部材１３と電極パッド３とを接続する工程において、ボンダーの先端が第１凹部５の側壁と接触し、所定の位置で接続できない、または接合強度が低下することを低減させることができる。よって、電子素子１０と電子素子実装用基板１との実装性を向上させることが可能となる。
＜電子装置の構成＞
図１～図２に電子装置２１の例を示す。電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の上面または下面に実装された電子素子１０を備えている。
電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１に実装された電子素子１０を有している。電子素子１０の一例としては、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等である。また、電子部品２３は例えばチップコンデンサ、抵抗、インダクタンス等の受動部品等である。なお、電子素子１０は、接着材を介して、基板２の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
電子素子１０と電子素子実装用基板１とは例えばワイヤボンディング、半田ボール、金バンプ等を含む第１接続部材１３で電気的に接続されていてもよい。
電子装置２１は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２を有していてもよい。ここで、電子素子実装用基板１は基板２の枠状部分の上面に蓋体１２を接続してもよいし、蓋体１２を支え、基板２の上面であって電子素子１０を取り囲むように設けられた枠状体を設けてもよい。また、枠状体と基板２とは同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。
枠状体と基板２と、が同じ材料から成る場合、基板２は枠状体とは開口部を設けるなどして最上層の絶縁層と一体化するように作られていてもよい。また、別に設ける、ろう材等でそれぞれ接合してもよい。
また、基板２と枠状体とが別の材料から成る例として枠状体が蓋体１２と基板２とを接合する蓋体接合材１４と同じ材料から成る場合がある。このとき、蓋体接合材１４を厚く設けることで、接着の効果と枠状体（蓋体１２を支える部材）としての効果を併せ持つことが可能となる。このときの蓋体接合材１４は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体１２とが同じ材料から成る場合もあり、このときは枠状体と蓋体１２は同一個体として構成されていてもよい。
蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。
蓋体１２は、蓋体接合材１４を介して電子素子実装用基板１と接合している。蓋体接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分からなるろう材等がある。
電子装置２１は第２面２ｂに位置した第２凹部６に半導体デバイス１１が位置していてもよい。半導体デバイス１１の一例としては、ＣＣＤ（Charge Coupled Device）型また
はＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路、メモリー等である。なお、半導体デバイス１１は、接着材を介して、基板２の第２面２ｂ側に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
半導体デバイス１１と電子素子実装用基板１とは例えばワイヤボンディング、半田ボール、金バンプ等を含む半導体デバイス接続用の第２接続部材１５で電気的に接続されていてもよい。
電子装置２１は、半導体デバイス１１を覆うとともに、電子素子実装用基板１の下面（第２面２ｂ）に接合された蓋体を有していてもよい。また、蓋体の代わりに外部回路等を代用していてもよい。
電子装置２１が図１～図２に示すような電子素子実装用基板１を有することで、電子素子１０の実装性を向上させることが可能となる。また、電子装置２１を作製する工程において電子素子実装用基板１の第２凹部６の底面に変形またはクラックが発生することを低減させることが可能となる。このため、電子素子１０が動作した場合に熱により誤作動が発生する恐れを低減させることが可能となる。
＜電子モジュールの構成＞
図３に電子素子実装用基板１を用いた電子モジュール３１の一例を示す。電子モジュール３１は、電子装置２１と電子装置２１の上面または電子装置２１を覆うように設けられた筐体３２とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。
電子モジュール３１は筐体３２（レンズホルダー）を有していてもよい。筐体３２を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体３２は、例えば樹脂または金属材料等から成る。また、筐体３２がレンズホルダーであるとき筐体３２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体３２は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板１の表面に位置するパッド等と半田などの接合材を介して電気的に接続されていてもよい。
なお、筐体３２は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体３２の開口部から外部回路基板が挿入され電子素子実装用基板１と電気的に接続していてもよい。また筐体３２の開口部は、外部回路基板が電子素子実装用基板１と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。
電子モジュール３１が図３に示すような電子素子実装用基板１を有することで、電子素子１０の実装性を向上させることが可能となる。また、電子装置２１または電子モジュール３１を作製する工程において電子素子実装用基板１に変形またはクラックが発生することを低減させることが可能となる。
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基板２の製造方法である。
（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、基板２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法、インジェクションモールド法または金型等での押圧等で成形することによって基板２を形成することができる。また、基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
また、基板２が樹脂から成る場合には、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
（３）次に、前述のグリーンシートを金型等によって加工する。ここで基板２が開口部またはノッチ等を有する場合、基板２となるグリーンシートの所定の箇所に、開口部またはノッチ等を形成してもよい。また、この時、グリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて第１凹部５と第２凹部６とを設けてもよい。
なお、この工程において、基板２に第１凹部５および第２凹部６となる穴や開口のような凹部を例えば金型等によって加工することで設けることが可能となる。また、第２凹部６を作成する工程において、補強部７が位置するように（補強部７となる部分を残すように）例えば金型等によって加工することで設けることが可能となる。
（４）次に基板２の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板２（電子素子実装用基板１）となるセラミックグリーンシート積層体を作製してもよい。また、この時、複数層を積層したセラミックグリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて第１凹部５または第２凹部６となる凹部（開口部）を設けてもよい。もしくは、第１凹部５と第２凹部６となる位置に貫通孔を有する複数のセラミックグリーンシートを準備し、それぞれを積層して複数の層からなる第１凹部５または第２凹部６としてもよい。
なお、この工程において、補強部７となるセラミックグリーンシート積層体を基板２となるセラミックグリーンシート積層体に積層することで、補強部７を設けることも可能である。
（５）次に、このセラミックグリーンシート積層体を約１５００℃～１８００℃の温度で焼成して、基板２（電子素子実装用基板１）が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板２（電子素子実装用基板１）となるセラミックグリーンシートと同時に焼成され、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分断する。この分断においては、基板２（電子素子実装用基板１）の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させ
て分割する方法またはスライシング法等により基板２（電子素子実装用基板１）の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。なお、上述した多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、電極パッド３、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。
（７）次に、電子素子実装用基板１の第１面２ａに電子素子１０を、第２面２ｂに半導体デバイス１１を実装する。電子素子１０はボンディングワイヤ等の第１接続部材１３で電子素子実装用基板１と電気的に接合させる。またこのとき、電子素子１０または電子素子実装用基板１に接着材等を設け、電子素子実装用基板１に固定しても構わない。また、電子素子１０を電子素子実装用基板１に実装した後、蓋体１２を蓋体接合材１４で接合してもよい。
以上（１）～（７）の工程のようにして電子素子実装用基板１を作製し、電子素子１０を実装することで、電子装置２１を作製することができる。なお、上記（１）～（７）の工程順番は加工可能な順番であれば指定されない。
（第２の実施形態）
図８を参照して本発明の第２の実施形態における電子装置２１、および電子素子実装用基板１について説明する。
電子素子実装用基板１は、第１面２ａと、第１面２ａの反対側に位置した第２面２ｂを有する基板２を有する。基板２は、第１面２ａに位置した第１凹部５と、第２面２ｂに位置した第２凹部６を有する。基板２は、電極パッド３を有する。電極パッド３は第１凹部５に位置している。基板２の第２凹部６内には、平面視で電極パッド３と重なるように位置しているとともに、第２凹部６を複数に分ける補強部７を有している。
ここで、電子モジュール３１の構造、電子装置２１の構造、並びに電子素子実装用基板１を構成する基板２、電極パッド３、第１凹部５、第２凹部６、電子素子１０、半導体デバイス１１、およびその他、基板２の基本的な材料／条件／構成は第１の実施形態と類似であるため説明は省略する。以下、第２の実施形態における特徴部分について説明をする。
本実施形態における電子素子実装用基板１では、基板２の第２凹部６内には、平面視で電極パッド３と重なるように位置しているとともに、第２凹部６を複数に分ける補強部７を有している。
近年、電子素子実装用基板は薄型が要求され、基板の厚みは薄くなっている。また、電子部品または電子素子等を収納するための凹部を設けた場合、凹部とは逆の面において電子部品等を電極パッドと電子素子接合部材を用いて接合するため、圧力をかける工程がある。この応力によって平面視で電極パッドと重なる位置の近傍に位置する凹部（第２凹部）の底面が変形またはクラックが発生する場合がある。このとき、この凹部の底面の変形またはクラックが発生することで、電子素子または電子部品を実装する工程において実装不良が発生する、または実装できなくなる場合が懸念されていた。
これに対し、第２凹部６内に平面視で電極パッド３と重なるように位置しているととも
に、第２凹部６を複数に分ける補強部７を有していることで、補強部７によって第２凹部６の底面が変形することを低減させることが可能となる。よって、クラックが発生することを低減させることが可能となる。よって、電子素子または電子部品を実装する工程において実装不良が発生する、電子素子または電子部品を実装できない場合を低減させることが可能となる。
電子素子実装用基板１は平面視において、第１凹部５は、第２凹部６よりも小さくてもよい。これにより、第１面２ａおよび第２面２ｂに位置する第１凹部５と第２凹部６が上面視で重なる面積をより低減させることができる。よって、第１凹部５に位置する電極パッド３と後述する第１接続部材１３を接合する工程または電子部品２３を接合する工程において、接合時の圧力により基板にクラックまたは割れが発生することを低減させることが可能となる。
電子素子実装用基板１の第１凹部５は、複数位置していてもよい。第１凹部５が複数位置していることで、これら電子素子１０と接続する電極パッド３または／および電子部品２３と接続する電極パッド３を異なる位置かつ、複数個所に設けることが可能となる。よって、本実施形態の効果を奏するとともに、電子素子１０の端子を増加させることが可能となり、高機能化することが可能となる。また、電子部品２３の実装箇所を増やすことで、電子装置２１の高機能化が可能となる。
第１凹部５は、第２凹部６よりも浅くてもよい。このような場合でも、第１凹部５が上述したように電極パッド３を凹部に位置できる程度の深さがあれば本実施形態の効果を奏することが可能となる。また、このとき、電極パッド３の上面が第１凹部５の上端よりも下面側（第２面側）にあることで、電極パッド３に傷等が発生することをより低減させることが可能となる。
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。本実施形態の電子素子実装用基板１および電子装置２１の製造方法は基本的には第１の実施形態に記載の製造方法と類似である。本実施形態の電子素子実装用基板１の製造方法としては、第２凹部６を形成する工程において、電極パッド３と重なる位置近傍の所定の位置に補強部７を形成することで、作製することができる。
（第３の実施形態）
次に、本発明の第３の実施形態による電子素子実装用基板１について、図９を参照しつつ説明する。なお、図９は本実施形態における蓋体１２を省略した電子装置２１の形状を示している。
本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、第３凹部６ａおよび／または第４凹部６ｂは、第２面２ｂから離れていく方向に一部または次第に開口が広くなっている点である。
図９（ａ）に示す例では、 電子素子実装用基板１の第３凹部６ａおよび／または第４
凹部６ｂは、第２面２ｂから離れていく方向に開口が広くなっている。言い換えると、第３凹部６ａおよび／または第４凹部６ｂは底面側よりも開口部側に向かって開口部が次第に狭くなっている。このような場合においても、第２凹部６内に第２凹部６を複数に分ける補強部７を有していることで、補強部７によって第２凹部６の底面が変形することを低減させることが可能となる。よって、電子素子または電子部品を実装する工程において実装不良が発生する、電子素子または電子部品を実装できない場合を低減させることが可能となる。
図９（ｂ）に示す例では、電子素子実装用基板１の第３凹部６ａおよび／または第４凹部６ｂは第２面２ｂから離れた部分の開口の一部が広くなっている。言い換えると、第３凹部６ａおよび／または第４凹部６ｂは底面側よりも開口部側の一部に開口部が狭くなっている部分を有する。このような場合においても、第２凹部６内に第２凹部６を複数に分ける補強部７を有していることで、補強部７によって第２凹部６の底面が変形することを低減させることが可能となる。よって、電子素子または電子部品を実装する工程において実装不良が発生する、電子素子または電子部品を実装できない場合を低減させることが可能となる。
また、図９（ａ）および図９（ｂ）に示す例では、補強部７の冶具等と接する部分（下端部）が基板２と接する部分（上端部）よりも大きくなっている。これにより、補強部７の冶具等と接する面積が大きくなるため、補強部７で基板２（第２凹部６の底面）をより安定して補強することが可能となる。よって第２凹部６の底面が変形することを低減させることが可能となる。よって、電子素子または電子部品を実装する工程において実装不良が発生する、電子素子または電子部品を実装できない場合を低減させることが可能となる。
また、図９（ａ）および図９（ｂ）に示す例のように、第３凹部６ａおよび／または第４凹部６ｂは第２面２ｂから離れていく方向に開口が広くなっていることで、例えば半導体デバイス１１を実装後に封止材等で封止を行う場合、封止材が第３凹部６ａおよび／または第４凹部６ｂから流出することを低減させることが可能となる。
図９に示す例のような補強部７を有する基板２を作製する方法として、例えば第１実施形態の製造方法に加えて、セラミックグリーンシートを打ち抜く工程において打ち抜く開口面積を異ならせたセラミックグリーンシートを積層することで設けることが可能となる。
（第４の実施形態）
次に、本発明の第４の実施形態による電子素子実装用基板１について、図１０を参照しつつ説明する。なお、図１０は本実施形態における蓋体１２を省略した電子装置２１の形状を示している。
本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、第３凹部６ａおよび／または第４凹部６は、第２面２ｂから離れていく方向に一部または次第に開口が狭くなっている点である。
図１０（ａ）に示す例では、 電子素子実装用基板１の第３凹部６ａおよび／または第
４凹部６ｂは、第２面２ｂから離れていく方向に開口が狭くなっている。言い換えると、第３凹部６ａおよび／または第４凹部６ｂは底面側よりも開口部側に向かって開口部が次第に広くなっている。このような場合においても、第２凹部６内に第２凹部６を複数に分ける補強部７を有していることで、補強部７によって第２凹部６の底面が変形することを低減させることが可能となる。よって、電子素子または電子部品を実装する工程において実装不良が発生する、電子素子または電子部品を実装できない場合を低減させることが可能となる。
図１０（ｂ）に示す例では、 電子素子実装用基板１の第３凹部６ａおよび／または第
４凹部６ｂは、第２面２ｂから離れていく方向に開口が狭くなっている。言い換えると、第３凹部６ａおよび／または第４凹部６ｂは底面側よりも開口部側に向かって開口部の最下層（第２面２ｂに当たる部分）の開口のみがそのほかの開口と比較して広くなっている
。このような場合においても、第２凹部６内に第２凹部６を複数に分ける補強部７を有していることで、補強部７によって第２凹部６の底面が変形することを低減させることが可能となる。よって、電子素子または電子部品を実装する工程において実装不良が発生する、電子素子または電子部品を実装できない場合を低減させることが可能となる。
また、図１０（ａ）および図１０（ｂ）に示す例では、第３凹部６ａおよび／または第４凹部６ｂは、開口部が底面よりも広い。これにより、例えば半導体デバイス１１を実装する工程などにおいて、半導体デバイス１１を移載する移載機の先端等が第３凹部６ａおよび／または第４凹部６ｂの側壁に引っかかり半導体デバイス１１の実装位置がずれる、半導体デバイス１１が落下する等の不具合を低減させることが可能となる。よって、電子装置２１の歩留まりを向上させ、工程負荷を低減させることが可能となる。
また、図１０（ｂ）に示す例のように、第３凹部６ａおよび／または第４凹部６ｂは最下層の絶縁層の開口が他の層の開口よりも広くなっている。これにより、例えば基板２が電気絶縁性セラミックスからなる場合、加圧して積層する工程において工程誤差により、積層の位置がずれて第３凹部６ａおよび／または第４凹部６ｂの開口の大きさが設計値よりも小さくなることを低減させることが可能となる。よって、半導体デバイス１１が実装できなくなる場合を低減させることが可能となり、電子装置２１の歩留まりを向上させ、工程負荷を低減させることが可能となる。
図１０に示す例のような補強部７を有する基板２を作製する方法として、例えば第１実施形態の製造方法に加えて、セラミックグリーンシートを打ち抜く工程において打ち抜く開口面積を異ならせたセラミックグリーンシートを積層することで設けることが可能となる。
（第５の実施形態）
次に、本発明の第５の実施形態による電子素子実装用基板１について、図１１を参照しつつ説明する。なお、図１１は本実施形態における蓋体１２を省略した電子装置２１の形状を示している。
本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、補強部７は、内部にビア導体８を有する点、補強部７の表面に、金属層９を有する点である。
図１１に示す例では、 電子素子実装用基板１の補強部７は、内部にビア導体８を有す
る。このような場合においても、補強部７によって第２凹部６の底面が変形することを低減させることが可能となり、本発明の効果を奏することが可能となる。
また、例えばビア導体８をグランド電位等と電気的に接続させることが可能となる。よって。補強部７の内部にグランド電位と電気的に接続したビア導体８があることで、補強部７にシールドの効果を持たせることが可能となる。よって第３凹部６ａと第４凹部６ｂに実装された半導体デバイス１１間の電磁気的な干渉を低減させることが可能となる。なお、このときビア導体８を複数個位置させることで、より効果を向上させることが可能となる。
図１１に示す例では、電子素子実装用基板１の 補強部７の表面に、金属層９を有する
。このような場合においても、補強部７によって第２凹部６の底面が変形することを低減させることが可能となり、本発明の効果を奏することが可能となる。
また、補強部７の表面に、金属層９を有することで、金属層９と、外部回路基板等と、
を例えばハンダ、ろう材、樹脂材等で接合することが可能となる。一般的に、半導体デバイス１１が高機能化すると、大きさが大きくなるまたは複数の半導体デバイス１１を実装することが要求される。しかしながら、これらの要求を満たすために第２凹部６（第３凹部６ａおよび第４凹部６ｂ）を大きくすると電子素子実装用基板１と外部回路基板との接続面積が低下し、接続強度が低下する恐れがある。これに対し、補強部７の表面に金属層９を有し、金属層９と外部回路基板などとを接合することができると、外部回路基板と電子素子実装用基板１との接合強度を向上させることが可能となる。
また、補強部７が内部にビア導体８を有しているとき、ビア導体８と金属層９とは電気的に接続していてもよい。ビア導体８がグランド電位等と電気的に接続しており、ビア導体８と金属層９とが電気的に接続している時、金属層９を介して外部回路基板のグランド電位とを電気的に接続することが可能となる。よって、電子素子実装用基板１のグランド電位の補助になるとともに、第３凹部６ａと第４凹部６ｂに実装された半導体デバイス１１間の電磁気的な干渉をより低減させることが可能となる。よって、電子装置２１の電気特性の向上が可能となる。
ここで、金属層９の厚さは基板２の第２面２ｂに位置する外部端子などと同程度の厚さであってもよい。これにより、金属層９も外部端子と同様にハンダなどで外部回路基板と接続する際に、接続に使用されるハンダ等の厚さを外部端子に用いられるハンダ等の厚さと同様にすることが可能となる。よって、ハンダ等を塗布する工程負荷を削減することが可能となる。また、金属層９の厚さは基板２の第２面２ｂに位置する外部端子の厚さよりも大きくてもよい。このとき、金属層９は外部端子の厚さと外部端子と接続するハンダ等の厚さを足した厚みであってもよい。これにより、金属層９が外部回路基板と接合しない場合においても、補強部７と外部回路基板との間に隙間が生じ、外部からの応力で第２凹部６が撓む場合を低減させることが可能となる。
（第６の実施形態）
次に、本発明の第６の実施形態による電子素子実装用基板１について、図１２を参照しつつ説明する。なお、図１２は本実施形態における蓋体１２を省略した電子装置２１の形状を示している。
本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、補強部７の表面に、セラミックコート７ａを有する点である。
図１２に示す例では、電子素子実装用基板１は電気絶縁性セラミックス材料からなり、補強部７の表面には、セラミックコート７ａを有する。このような場合においても、補強部７によって第２凹部６の底面が変形することを低減させることが可能となり、本発明の効果を奏することが可能となる。
また、補強部７の表面に、セラミックコート７ａを有することで、セラミックコート７ａと、外部回路基板等と、を例えば樹脂材等で接合することが可能となる。一般的に、半導体デバイス１１が高機能化すると、大きさが大きくなるまたは複数の半導体デバイス１１を実装することが要求される。しかしながら、これらの要求を満たすために第２凹部６（第３凹部６ａおよび第４凹部６ｂ）を大きくすると電子素子実装用基板１と外部回路基板との接続面積が低下し、接続強度が低下する恐れがある。これに対し、補強部７の表面にセラミックコート７ａを有し、セラミックコート７ａと外部回路基板などとを接合することができると、外部回路基板と電子素子実装用基板１との接合強度を向上させることが可能となる。また、セラミックコート７ａがポーラス状であることで、セラミックコート７ａに設けられたポーラスでハンダ等をトラップすることが可能となるため、ハンダ等が補強部７ａを這い上がり、半導体デバイス１１に付着し、予期せぬショートが発生することを低減させることが可能となる。
ここで、セラミックコート７ａの厚さは基板２の第２面２ｂに位置する外部端子と同程度の厚さであってもよい。これにより、セラミックコート７ａをハンダなどで外部回路基板と接続する際に、接続に使用されるハンダ等の厚さを外部端子に用いられるハンダ等の厚さと同様にすることが可能となる。よって、ハンダ等を塗布する工程負荷を削減することが可能となる。また、セラミックコート７ａの厚さは基板２の第２面２ｂに位置する外部端子の厚さよりも大きくてもよい。またこのとき、セラミックコート７ａは外部端子の厚さと外部端子と接続するハンダ等の厚さを足した厚みであってもよい。これにより、セラミックコート７ａが外部回路基板と接合しない場合においても、補強部７と外部回路基板との間に隙間が生じ、外部からの応力で第２凹部６が撓む場合を低減させることが可能となる。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、各図に示す例では、電極パッド３の形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極パッド３の配置、数、形状および電子素子の実装方法などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではい。例えば、凹部は四角くなくてもよく、角が丸くてもよい。
１・・・・電子素子実装用基板
２・・・・基板
２ａ・・・第１面
２ｂ・・・第２面
２ｃ・・・絶縁層
３・・・・電極パッド
５・・・・第１凹部
６・・・・第２凹部
６ａ・・・第３凹部
６ｂ・・・第４凹部
７・・・・補強部
７ａ・・・セラミックコート
８・・・・ビア導体
９・・・・金属層
１０・・・電子素子
１１・・・半導体デバイス
１２・・・蓋体
１３・・・第１続接部材
１４・・・蓋体接合材
１５・・・第２接続部材
２１・・・電子装置
２３・・・電子部品
３１・・・電子モジュール
３２・・・筐体

Claims (17)

  1. 電子素子が実装される領域を含む第１面と、前記第１面の反対側に位置した第２面とを 有する基板と、
    前記第１面に位置した第１凹部と、
    前記第２面に位置した第２凹部と、
    前記第１凹部に位置した電極パッドと、を備えており、
    前記第２凹部は、内側に、上面視で実装される前記電子素子と重なり、かつ上面視で前記電極パッドから離れた位置で前記第２凹部の底面を支える補強部を有しており、
    断面視において、前記第１凹部の開口部の少なくとも一部が、前記第１面から離れるに従って広がる階段状である、
    ことを特徴とする電子素子実装用基板。
  2. 電子素子が実装される領域を含む第１面と、前記第１面の反対側に位置した第２面とを有する基板と、
    前記第１面に位置した第１凹部と、
    前記第２面に位置した第２凹部と、
    前記第１凹部に位置した電極パッドと、を備えており、
    前記第２凹部は、内側に、上面視で実装される前記電子素子と重なり、かつ上面視で前記電極パッドと重なる位置で前記第２凹部の底面を支える補強部を有しており、
    断面視において、前記第１凹部の開口部の少なくとも一部が、前記第１面から離れるに従って広がる階段状である、
    ことを特徴とする電子素子実装用基板。
  3. 第１面と、前記第１面の反対側に位置した第２面とを有する基板と、
    前記第１面に位置した第１凹部と、
    前記第２面に位置した第２凹部と、
    前記第１凹部に位置した電極パッドと、を備えており、
    前記第２凹部は、内側に、前記電極パッドから離れて位置しているとともに、前記第２凹部を複数にわける補強部を有し、
    前記電極パッドは、上面視で前記第２凹部と重ならない位置に配置されており、
    断面視において、前記第１凹部の開口部の少なくとも一部が、前記第１面から離れるに従って広がる階段状である、
    ことを特徴とする電子素子実装用基板。
  4. 前記第２凹部は、第３凹部と、前記補強部を介して隣り合った第４凹部とを有していることを特徴とする請求項１～３のいずれか一つに記載の電子素子実装用基板。
  5. 前記第３凹部および前記第４凹部は上面視において同じ大きさであることを特徴とする請求項４に記載の電子素子実装用基板。
  6. 前記第３凹部および前記第４凹部の少なくとも一方は、前記第１面から前記第２面へと向かう方向において開口が狭くなっていることを特徴とする請求項４または５に記載の電子素子実装用基板。
  7. 前記第３凹部および前記第４凹部の少なくとも一方は、前記第１面から前記第２面へと向かう方向において開口が広くなっていることを特徴とする請求項４または５に記載の電子素子実装用基板。
  8. 前記補強部は、内部にビア導体を有することを特徴とする請求項１～７のいずれか１つに記載の電子素子実装用基板。
  9. 前記補強部の表面に、金属層を有することを特徴とする請求項１～８のいずれか１つに記載の電子素子実装用基板。
  10. 上面視において、前記第１凹部は、前記第２凹部よりも小さいことを特徴とする請求項１～９のいずれか１つに記載の電子素子実装用基板。
  11. 前記第１面に、前記第１凹部は、複数位置していることを特徴とする請求項１～１０のいずれか１つに記載の電子素子実装用基板。
  12. 前記基板は、セラミック材料を含んでおり、前記第１凹部の側壁は、セラミックコートを含んでいることを特徴とする請求項１～１１のいずれか１つに記載の電子素子実装用基板。
  13. 前記第１凹部は、前記第２凹部よりも浅いことを特徴とする請求項１～１２のいずれか１つに記載の電子素子実装用基板。
  14. 前記第１凹部は、断面視において、一部の辺のみが上面側が広いテーパー状であることを特徴とする請求項１～１３のいずれか１つに記載の電子素子実装用基板。
  15. 前記電極パッドは、上面視で前記第２凹部と重ならない位置に配置されていることを特徴とする請求項１に記載の電子素子実装用基板。
  16. 請求項１～１５のいずれか１つに記載の電子素子実装用基板と、
    前記電子素子実装用基板に実装された電子素子と、を備えたことを特徴とする電子装置。
  17. 請求項１６に記載の電子装置と、
    前記電子装置上に位置した筐体と、を備えたことを特徴とする電子モジュール。
JP2018161274A 2018-08-30 2018-08-30 電子素子実装用基板、電子装置、および電子モジュール Active JP7210191B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018161274A JP7210191B2 (ja) 2018-08-30 2018-08-30 電子素子実装用基板、電子装置、および電子モジュール
US16/553,246 US10879184B2 (en) 2018-08-30 2019-08-28 Electronic device mounting board, electronic package, and electronic module
CN201910808298.1A CN110875258A (zh) 2018-08-30 2019-08-29 电子元件安装用基板、电子装置以及电子模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018161274A JP7210191B2 (ja) 2018-08-30 2018-08-30 電子素子実装用基板、電子装置、および電子モジュール

Publications (2)

Publication Number Publication Date
JP2020035898A JP2020035898A (ja) 2020-03-05
JP7210191B2 true JP7210191B2 (ja) 2023-01-23

Family

ID=69640571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018161274A Active JP7210191B2 (ja) 2018-08-30 2018-08-30 電子素子実装用基板、電子装置、および電子モジュール

Country Status (3)

Country Link
US (1) US10879184B2 (ja)
JP (1) JP7210191B2 (ja)
CN (1) CN110875258A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837684B2 (en) * 2019-11-21 2023-12-05 Creeled, Inc. Submount structures for light emitting diode packages

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073763A (ja) 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP2007059863A (ja) 2005-07-26 2007-03-08 Tdk Corp 多層セラミック基板及びその製造方法
JP2007251192A (ja) 2007-05-07 2007-09-27 Kyocera Corp 電子部品実装基板
JP2008177506A (ja) 2007-01-22 2008-07-31 Fujifilm Corp 電子部品実装方法及びこれを用いた電子部品実装基板
JP2014116640A (ja) 2014-02-20 2014-06-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2014203603A1 (ja) 2013-06-18 2014-12-24 株式会社村田製作所 樹脂多層基板の製造方法
JP2015141953A (ja) 2014-01-27 2015-08-03 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
JP2015159153A (ja) 2014-02-21 2015-09-03 イビデン株式会社 電子部品内蔵多層配線板
JP2016063046A (ja) 2014-09-17 2016-04-25 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
WO2016189609A1 (ja) 2015-05-25 2016-12-01 オリンパス株式会社 立体配線板および立体配線板の製造方法
JP2016207958A (ja) 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2017034138A (ja) 2015-08-03 2017-02-09 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール
JP2016207957A5 (ja) 2015-04-28 2018-02-01

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112633A (ja) * 1992-09-28 1994-04-22 Matsushita Electric Works Ltd 回路用基板
JP3201681B2 (ja) * 1993-04-15 2001-08-27 株式会社日立国際電気 表面実装型混成集積回路装置
JP3554212B2 (ja) 1998-12-21 2004-08-18 沖電気工業株式会社 半導体装置
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method
JP2009252894A (ja) * 2008-04-03 2009-10-29 Nec Electronics Corp 半導体装置
US8519522B2 (en) * 2010-10-15 2013-08-27 SK Hynix Inc. Semiconductor package
CN104412381B (zh) * 2013-01-31 2018-01-09 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块
WO2015163095A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置
US9496238B2 (en) * 2015-02-13 2016-11-15 Advanced Semiconductor Engineering, Inc. Sloped bonding structure for semiconductor package
JP6462480B2 (ja) 2015-04-28 2019-01-30 新光電気工業株式会社 配線基板及び配線基板の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073763A (ja) 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP2007059863A (ja) 2005-07-26 2007-03-08 Tdk Corp 多層セラミック基板及びその製造方法
JP2008177506A (ja) 2007-01-22 2008-07-31 Fujifilm Corp 電子部品実装方法及びこれを用いた電子部品実装基板
JP2007251192A (ja) 2007-05-07 2007-09-27 Kyocera Corp 電子部品実装基板
WO2014203603A1 (ja) 2013-06-18 2014-12-24 株式会社村田製作所 樹脂多層基板の製造方法
JP2015141953A (ja) 2014-01-27 2015-08-03 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
JP2014116640A (ja) 2014-02-20 2014-06-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2015159153A (ja) 2014-02-21 2015-09-03 イビデン株式会社 電子部品内蔵多層配線板
JP2016063046A (ja) 2014-09-17 2016-04-25 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2016207958A (ja) 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2016207957A5 (ja) 2015-04-28 2018-02-01
WO2016189609A1 (ja) 2015-05-25 2016-12-01 オリンパス株式会社 立体配線板および立体配線板の製造方法
JP2017034138A (ja) 2015-08-03 2017-02-09 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール

Also Published As

Publication number Publication date
US10879184B2 (en) 2020-12-29
CN110875258A (zh) 2020-03-10
US20200075495A1 (en) 2020-03-05
JP2020035898A (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP7072644B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
US10468316B2 (en) Electronic component mounting board, electronic device, and electronic module
JP7569885B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
US20200344384A1 (en) Image sensor mounting board, imaging device, and imaging module
JP6760796B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
CN108735706B (zh) 电子元件安装用基板、电子装置以及电子模块
JP7242870B2 (ja) 実装基板および電子装置
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP7176103B2 (ja) 電子素子実装用基板、および、電子装置
JP7237990B2 (ja) 電子素子実装用基板、および電子装置
JP7088749B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7307161B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
WO2021020447A1 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
JP6943710B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2019054074A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP7227019B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2021158322A (ja) 実装基板、電子装置、および電子モジュール
JP2015076584A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210830

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211027

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20211027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230111

R150 Certificate of patent or registration of utility model

Ref document number: 7210191

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150