JP2009252894A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009252894A
JP2009252894A JP2008097295A JP2008097295A JP2009252894A JP 2009252894 A JP2009252894 A JP 2009252894A JP 2008097295 A JP2008097295 A JP 2008097295A JP 2008097295 A JP2008097295 A JP 2008097295A JP 2009252894 A JP2009252894 A JP 2009252894A
Authority
JP
Japan
Prior art keywords
recess
semiconductor device
substrate
mounting substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008097295A
Other languages
English (en)
Other versions
JP2009252894A5 (ja
Inventor
Yuichi Yoshida
裕一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008097295A priority Critical patent/JP2009252894A/ja
Priority to US12/382,613 priority patent/US20090250809A1/en
Publication of JP2009252894A publication Critical patent/JP2009252894A/ja
Publication of JP2009252894A5 publication Critical patent/JP2009252894A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】半導体装置に、熱応力に起因した反りが発生することを抑制する。
【解決手段】本発明にかかる半導体装置は、実装基板１０と、実装基板１０の第１主面に形成された第１の凹部１２と、第１の凹部１２の底面に実装された第１の半導体チップ２０と、第１の凹部１２に充填された第１の樹脂層３０と、実装基板１０に設けられ、第１の半導体チップ２０及び第１の樹脂層３０を含む実装部分４０と実装基板１０の熱膨張率の差に起因した熱応力を相殺する熱応力相殺部材とを備える。熱応力相殺部材は、例えば第２の凹部１４と、第２の凹部１４に充填された第２の樹脂層３２と、半導体チップ２２とを備える。
【選択図】図１

Description

本発明は、半導体チップを実装基板に実装した半導体装置に関する。
様々な電子機器、携帯機器の小型化及び軽量化が進む中、それらに使用される半導体装置にも小型化、軽量化、及び薄型化が要求されている。さらに、電子機器等の高機能化及び高性能化への対応もあり、半導体装置のデータ入出力用外部端子の数も増加する傾向にある。そこで、小型及び薄型化が可能で、半導体装置の一面に外部端子を多数配置することができる表面実装型の半導体装置が広く用いられるようになってきた。このような表面実装型の半導体装置を配線基板に実装する場合、半導体装置はできるだけ平らな状態であることが望ましい。半導体装置に反りなどの湾曲があると、外部端子とそれに対応する配線基板のパッドとの間隔が離れるなどして接続が不十分となり、接続不良が発生する可能性がある。
図１６は、半導体装置の一例を示す図である。この半導体装置において、実装基板１００の上には半導体チップ１１０が電気的な接続をもって搭載されており、その上面全体が封止樹脂１２０で覆われている。実装基板１００の下面表面には、配線基板（図示せず）と接続するための外部端子１３０が設けられている。
図１６に示す半導体装置において、実装基板１００と封止樹脂１２０の熱膨張係数などの物性値が異なるため、温度負荷をかけた場合に各材料間の熱膨張（又は熱収縮）に差異が発生してしまう。そのため、実装基板１００の片面が伸びて、反対面が縮むという状態になり、図１７に示すように、半導体装置が反ってしまうという問題があった。なお、図１７の反りの方向は一例であり、逆方向の場合もある。
このように、半導体装置の反りは、主に半導体装置が多数の材料から構成されることに起因し、半導体装置に温度負荷が与えられた場合、各材料の物性値が異なることにより各材料の膨張、収縮に違いが出ることで発生する。
一方、特許文献１には、有機基板に搭載する素子を保護するための樹脂封止が原因とされる有機基板の湾曲を防止し、装置の信頼性を高めることを目的とした半導体装置が記載されている。この半導体装置において、有機基板の片面に搭載した半導体素子等は樹脂で封止されている。有機基板の反対面には、樹脂と同一の樹脂の層が形成されている。このように有機基板の両面に樹脂の層が形成されるため、樹脂の硬化時における収縮力が有機基板の両面に加えられ、有機基板の湾曲が防止される、とされている。またこの半導体装置において、素子と有機基板はワイヤで接続されている。
実開平５−４４８９号公報
しかし、上記した特許文献１に記載の半導体装置は、樹脂の硬化時における収縮力に起因した基板の湾曲を防止することを目的としている。このため、温度負荷をかけた際に有機基板（パッケージ基板）の上下部分に熱膨張（収縮）差が生じて、半導体パッケージが反る可能性があった。
本発明によれば、実装基板と、
前記実装基板の第１主面に形成された第１の凹部と、
前記第１の凹部の底面に実装された第１の半導体チップと、
前記第１の凹部に充填された第１の樹脂層と、
前記実装基板に設けられ、前記第１の半導体チップ及び前記第１の樹脂層を含む実装部分と前記実装基板の熱膨張率の差に起因した熱応力を相殺する熱応力相殺部材と、
を備える半導体装置が提供される。
本発明によれば、熱応力相殺部材が、第１の半導体チップ及び第１の樹脂層からなる実装部分と実装基板の熱膨張率の差に起因した熱応力を相殺する。このため、半導体装置に熱応力に起因した反りが発生することを抑制できる。また、熱応力相殺部材を調節することにより、熱応力に起因した反りをほぼ無くすことができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
以下に説明する各実施形態において、半導体装置は、実装基板１０、実装基板１０に形成された第１の凹部１２、第１の半導体チップ２０、第１の樹脂層３０、並びに熱応力相殺部材を備える。第１の凹部１２は、実装基板１０の第１主面に形成されている。第１の半導体チップ２０は、第１の凹部１２の底面に実装されている。第１の樹脂層３０は、第１の凹部１２に充填されている。熱応力相殺部材は、第１の半導体チップ２０及び第１の樹脂層３０からなる実装部分４０と実装基板１０の熱膨張率の差に起因した熱応力を相殺する。このため、半導体装置に熱応力に起因した反りが発生することを抑制できる。また、熱応力相殺部材の形態、形状、及び材質などを調節することにより、熱応力に起因した反りをほぼ無くすことができる。
第１の半導体チップ２０の外部端子（例えばバンプ）は、第１の凹部１２の底面に設けられ、この外部端子の下に位置するランドに直接接続している。
熱応力相殺部材は、実装基板１０の第１主面側の熱膨張係数と、第１主面とは反対側の面である第２主面側の熱膨張係数が互いに等しくなるような構造及び材料となっている。また、第１の半導体チップ２０は実装基板１０に電気的に接続されている。以下、各実施形態で具体的に説明する。
図１は、第１の実施形態にかかる半導体装置の断面図であり、図２は図１に示した半導体装置の平面図である。図１は、図２のＡ−Ａ´断面図である。この半導体装置において、応力緩和部材は、第２の凹部１４、第２の凹部１４の底面に実装された第２の半導体チップ２２、及び第２の凹部１４に充填された第２の樹脂層３２を有する。第２の凹部１４は、実装基板１０の第１主面とは反対側の面である第２主面に形成され、実装基板に垂直な方向から見た場合に第１の凹部１２と少なくとも一部が重なっている。また実装基板１０の第２主面には、半導体装置を配線基板（図示せず）に接続する外部端子５０が設けられている。
第２の半導体チップ２２の基板は、第１の半導体チップ２０の基板と同一の材料からなる。これら２つの基板は同じ厚さである。第２の半導体チップ２２の平面形状は、第１の半導体チップ２０の平面形状と略同じである。本図に示す例において第１の凹部１２の平面形状及び深さは、第２の凹部１４の平面形状及び深さと同じである。第２の樹脂層３２は、第１の樹脂層３０と熱膨張率が同じ樹脂（例えば同一の樹脂）である。そして、実装基板１０に垂直な方向から見た場合に、第１の凹部１２と第２の凹部１４は同一の位置にあり、かつ第１の半導体チップ２０と第２の半導体チップ２２は同一の位置にある。また、第１の凹部１２、第２の凹部１４、第１の半導体チップ２０、及び第２の半導体チップ２２それぞれの中心位置は、互いに同一の位置にあるのが好ましい。
この半導体装置によれば、半導体装置は上下に対称な構造になる。温度が上昇した場合には、半導体装置の第１主面側及び第２主面側が等しく熱膨張を行う。また、逆に温度を下降させた場合にも、半導体装置の第１主面側及び第２主面側は等しく熱収縮を行う。このため、半導体装置がほとんど反ることはなく、配線基板に半導体装置を実装する際に外部端子５０と配線基板との間で接続不良が生じることを抑制できる。
図３は、第２の実施形態にかかる半導体装置の断面図であり、第１の実施形態における図１に相当している。本実施形態は、第２の半導体チップ２２の平面形状が第１の半導体チップ２０の平面形状と異なる点、及び第１の樹脂層３０と第２の樹脂層３２が異なる樹脂で形成されている点を除いて、第１の実施形態と同様である。実装基板１０に垂直な方向から見た場合、第２の半導体チップ２２の中心は第１の半導体チップ２０の中心と同じ位置にある。また本図に示す例において、第２の半導体チップ２２は第１の半導体チップ２０より大きい。
本実施形態において、第２の半導体チップ２２の平面形状が第１の半導体チップ２０の平面形状と異なるため、第１の半導体チップ２０に起因した熱応力によって第２の半導体チップ２２に起因した熱応力を相殺することはできない。しかし、第１の樹脂層３０と第２の樹脂層３２が異なる樹脂で形成されているため、樹脂の熱膨張係数差を適切な値にすることにより、第１の実施形態と同様の効果を得ることができる。
なお、本実施形態において、第１の樹脂層３０と第２の樹脂層３２の樹脂を異ならせる代わりに、第１の凹部１２と第２の凹部１４の深さを変えても、同様の効果を得ることができる。また、第１の樹脂層３０と第２の樹脂層３２の樹脂を異ならせ、かつ第１の凹部１２と第２の凹部１４の深さを変えてもよい。
図４は、第３の実施形態にかかる半導体装置の断面図であり、第２の実施形態における図３に相当している。本実施形態は、第２の半導体チップ２２の代わりにダミーチップとなる基板２４を用いている点を除いて、第２の実施形態と同様である。基板２４は、例えば第２の半導体チップ２２と同一の材料から形成されており、その厚さは、第２の半導体チップ２２の厚さ又は第２の半導体チップ２２の基板の厚さと同じである。
本実施形態によっても、第２の実施形態と同様の効果を得ることができる。なお、図５の変形例に示すように、本実施形態において外部端子５０は第２主面ではなく第１主面に設けられていてもよい。また基板２４の代わりに金属基板やセラミック基板を用いて熱応力を調節してもよい。また第１の実施形態において、第２の半導体チップ２２の代わりに基板２４を用いてもよい。この場合、第１の半導体チップ２０と基板２４の平面形状は同一であり、第１の半導体チップ２０の厚さ又は第１の半導体チップ２０の基板の厚さと基板２４の厚さは等しい。
図６は、第４の実施形態にかかる半導体装置の断面図であり、第１の実施形態における図１に相当している。本実施形態は、第２の半導体チップ２２を備えていない点、及び第１の樹脂層３０と第２の樹脂層３２が異なる樹脂で形成されている点を除いて、第１の実施形態と同様である。
本実施形態によれば、第１の樹脂層３０と第２の樹脂層３２が異なる樹脂で形成されているため、第２の半導体チップ２２を供えていなくても樹脂の熱膨張係数差を適切な値にすることにより、第１の実施形態と同様の効果を得ることができる。
なお、本実施形態において、第１の樹脂層３０と第２の樹脂層３２の樹脂を異ならせる代わりに、第１の凹部１２と第２の凹部１４の深さを変えても、第１の半導体チップ２０に起因した熱応力と第２の半導体チップ２２に起因した熱応力の差を相殺することができる。また、第１の樹脂層３０と第２の樹脂層３２の樹脂を異ならせ、かつ第１の凹部１２と第２の凹部１４の深さを変えてもよい。また、外部端子５０は、図７の変形例に示すように第２主面ではなく第１主面に設けられていてもよい。
図８は、第５の実施形態にかかる半導体装置の断面図であり、第２の実施形態における図３に相当している。本実施形態は、実装基板１０が高剛性部材６０を有している点を除いて第２の実施形態と同様である。高剛性部材６０は、実装基板１０の本体より剛性が高い材料から形成された板状の部材であり、例えば金属板やセラミック版である。高剛性部材６０は、図８の断面で見た場合に、第１の凹部１２の下方の全面に位置している。詳細には、高剛性部材６０は、第１の凹部１２の底面と第２の凹部１４の底面の間（例えば中間）に位置している。
本実施形態によっても、第２の実施形態と同様の効果を得ることができる。また、第１の凹部１２の底面と第２の凹部１４の底面の間に高剛性部材６０が位置しているため、熱応力が生じても、半導体装置に生じる反りは小さくなる。従って、配線基板に半導体装置を実装する際に、外部端子５０と配線基板との間で接続不良が生じることをさらに抑制できる。
なお、第１、第３及び第４の実施形態において、本実施形態に示した高剛性部材６０を設けてもよい。
図９は、第６の実施形態にかかる半導体装置の断面図であり、第３の実施形態における図４に相当している。本実施形態は、応力緩和部材の一部として被覆部材７０，７２を備えている点、及び第２の樹脂層３２を備えていない点を除いて、第３の実施形態と同様である。
被覆部材７０は、第１の凹部１２の上面を覆っている。被覆部材７０及び第１の凹部１２によって閉ざされている空間内には、第１の樹脂層３０が充填されている。
被覆部材７２は、第２の凹部１４を密閉している。被覆部材７２及び第２の凹部１４によって閉ざされている空間内には、窒素等の不活性ガスを充填するのが望ましい。
本実施形態によっても、被覆部材７０、基板２４、及び被覆部材７２それぞれの平面形状、厚さ、及び材料を調節することにより、第３の実施形態と同様の効果を得ることができる。
なお、第２、第４、及び第５の実施形態において、本実施形態と同様に被覆部材７０，７２を備えていてもよい。
図１０は、第７の実施形態にかかる半導体装置の断面図であり、第３の実施形態における図５に相当している。本実施形態は、以下の点を除いて、第３の実施形態の図５と同様である。
第２の凹部１４は、放熱板８０によって覆われている。放熱板８０は、例えば銅板やアルミニウム板である。基板２４の厚さは、第２の凹部１４の深さと略等しい。第１の凹部１２と第２の凹部１４の間に位置する実装基板１０には、複数の熱伝導部材８２が埋め込まれている。熱伝導部材８２は、実装基板１０より熱伝導率が高い材料（例えば銅を主成分とした金属系の材料）により形成されており、第１の凹部１２の底面から第２の凹部１４の底面まで貫通している貫通孔に埋め込まれている。熱伝導部材８２は、第１の凹部１２の底面から第２の凹部１４の底面それぞれで露出している。基板２４の一面は放熱板８０に接しており、他面は熱伝導部材８２に接している。
本実施形態によっても、第２の樹脂層３２、基板２４、及び放熱板８０それぞれの平面形状、厚さ、及び材料を調節することにより、第３の実施形態と同様の効果を得ることができる。また、第１の半導体チップ２０から発生した熱を、熱伝導部材８２及び基板２４を介して放熱板８０から放熱することができる。
なお本実施形態において、放熱板８０によって第２の凹部１４を密閉することができる場合には、第２の樹脂層３２を設けなくてもよい。また、基板２４の材料を銅やアルミニウムなどの金属にすると、第１の半導体チップ２０から発生した熱の放熱性が向上する。
また、図１１に示すように、熱伝導部材８２の代わりに熱伝導部材８４を設けてもよい。熱伝導部材８４は、第１の凹部１２と第２の凹部１４の間に位置する実装基板１０を上下に貫通する貫通孔８５の内側面、並びに第１の凹部１２の底面及び第２の凹部１４の底面のうち貫通孔８５の周囲に位置する領域に形成された導電性の膜であり、第１の半導体チップ２０及び基板２４それぞれに接している。熱伝導部材８４は、例えば銅膜であり、例えばめっき法により形成される。
また図１２に示すように、図１１と同様の熱伝導部材８４を設け、さらに熱伝導部材８４で囲まれた空間に熱伝導部材８６を埋め込んでもよい。熱伝導部材８６は例えば銅であり、例えば熱伝導性のペーストを熱伝導部材８４で囲まれた空間に埋め込むことにより形成される。熱伝導部材８６は、第１の半導体チップ２０及び基板２４それぞれに接している。
図１３は、第８の実施形態にかかる半導体装置の断面図であり、第１の実施形態における図１に相当している。本実施形態は、第１の凹部１２の底面に複数の第１の半導体チップ２０が実装されている点、及び第２の凹部１４の底面に複数の第２の半導体チップ２２が実装されている点を除いて、第１の実施形態と同様の構成である。
第１の半導体チップ２０の数と第２の半導体チップ２２の数は同じであり、実装基板１０に垂直な方向から見た場合に、互いに同じ位置にある。同じ位置にある第１の半導体チップ２０と第２の半導体チップ２２は、平面形状が同じである。複数の第１の半導体チップ２０の平面形状は、互いに異なっていてもよい。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、第１の凹部１２及び第２の凹部１４をそれぞれ複数設ける必要がないため、第１の実施形態と比較して実装基板１０の製造コストを低くすることができる。
図１４は、第９の実施形態にかかる半導体装置の断面図であり、第８の実施形態における図１３に相当している。本実施形態は、複数の第２の半導体チップ２２の代わりに基板２４を用いる点を除いて、第８の実施形態と同様である。基板２４は１枚であってもよいし、複数枚であってもよい。
本実施形態によっても、基板２４の位置、形状、大きさ、及び厚さを調節することにより、第８の実施形態と同様の効果を得ることができる。
図１５は、第１０の実施形態にかかる半導体装置の断面図であり、第１の実施形態における図１に相当している。本実施形態は、第１の凹部１２及び第２の凹部１４がそれぞれ複数かつ同数ずつ設けられている点を除いて、第１の実施形態と同様である。
各第１の凹部１２は、底部に第１の半導体チップ２０が実装されており、かつ第１の樹脂層３０が充填されている。各第２の凹部１４は、底部に第２の半導体チップ２２が実装されており、かつ第２の樹脂層３２が充填されている。実装基板１０に垂直な方向から見た場合、第１の凹部１２と第２の凹部１４は同じ位置にあり、かつ第１の半導体チップ２０と第２の半導体チップ２２も同じ位置にある。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。なお、少なくとも一つの第２の半導体チップ２２を基板２４に置き換えてもよい。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
第１の実施形態にかかる半導体装置の断面図である。 図１に示した半導体装置の平面図である。 第２の実施形態にかかる半導体装置の断面図である。 第３の実施形態にかかる半導体装置の断面図である。 第３の実施形態にかかる半導体装置の変形例の断面図である。 第４の実施形態にかかる半導体装置の断面図である。 第４の実施形態にかかる半導体装置の変形例の断面図である。 第５の実施形態にかかる半導体装置の断面図である。 第６の実施形態にかかる半導体装置の断面図である。 第７の実施形態にかかる半導体装置の断面図である。 第７の実施形態の変形例の要部を示す断面図である。 第７の実施形態の変形例の要部を示す断面図である。 第８の実施形態にかかる半導体装置の断面図である。 第９の実施形態にかかる半導体装置の断面図である。 第１０の実施形態にかかる半導体装置の断面図である。 半導体装置の一例を示す図である。 半導体装置に生じる反りの一例を示す図である。
符号の説明
１０ 実装基板
１２ 第１の凹部
１４ 第２の凹部
２０ 第１の半導体チップ
２２ 第２の半導体チップ
２４ 基板
３０ 第１の樹脂層
３２ 第２の樹脂層
４０ 実装部分
５０ 外部端子
６０ 高剛性部材
７０ 被覆部材
７２ 被覆部材
８０ 放熱板
８２ 熱伝導部材
８４ 熱伝導部材
８５ 貫通孔
８６ 熱伝導部材
１００ 実装基板
１１０ 半導体チップ
１２０ 封止樹脂
１３０ 外部端子

Claims (9)

  1. 実装基板と、
    前記実装基板の第１主面に形成された第１の凹部と、
    前記第１の凹部の底面に実装された第１の半導体チップと、
    前記第１の凹部に充填された第１の樹脂層と、
    前記実装基板に設けられ、前記第１の半導体チップ及び前記第１の樹脂層を含む実装部分と前記実装基板の熱膨張率の差に起因した熱応力を相殺する熱応力相殺部材と、
    を備える半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記熱応力相殺部材は、
    前記実装基板の前記第１主面とは反対側の面である第２主面に形成され、前記実装基板に垂直な方向から見た場合に前記第１の凹部と少なくとも一部が重なっている第２の凹部と、
    前記第２の凹部に充填された第２の樹脂層と、
    を備える半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記熱応力相殺部材は、前記第２の凹部の底面に実装され、前記実装基板に垂直な方向から見た場合に前記第１の半導体チップと少なくとも一部が重なっている基板を備える半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記第２の凹部の平面形状及び深さは、前記第１の凹部と同じであり、
    前記第１の半導体チップの平面形状は、前記基板と同じであり、
    前記第２の樹脂層は前記第１の樹脂層と熱膨張率が同一の樹脂であり、
    前記実装基板に垂直な方向から見た場合に、前記第１の凹部と前記第２の凹部は同一の位置にあり、かつ前記第１の半導体チップと前記基板は同一の位置にある半導体装置。
  5. 請求項２、３、又は４に記載の半導体装置において、
    前記基板は第２の半導体チップである半導体装置。
  6. 請求項３に記載の半導体装置において、
    前記第２の凹部を覆い、かつ前記基板の一面に接する放熱板と、
    前記第２の凹部の底面と前記第１の凹部の底面の間に位置する前記実装基板を貫通しており、前記２つの底面それぞれで露出している熱伝導部材と、
    を備え、
    前記熱応力相殺部材は、前記実装部分、前記熱伝導部材、及び前記放熱板それぞれの熱膨張率と前記実装基板の熱膨張率の差に起因した熱応力を相殺する半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記熱応力相殺部材は、
    前記第１の凹部の上面を覆う第１の被覆部材と、
    前記実装基板の前記第１主面とは反対側の面である第２主面に形成され、前記実装基板に垂直な方向から見た場合に前記第１の凹部と重なっている第２の凹部と、
    前記第２の凹部の上面を覆う第２の被覆部材と、
    を備える半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記熱応力相殺部材は、前記第２の凹部の底面に実装された基板を備える半導体装置。
  9. 請求項１〜８のいずれか一つに記載の半導体装置において、
    前記実装基板は、前記第１の凹部の下方に位置し、前記実装基板の本体より剛性が高い高剛性部材を有する半導体装置。
JP2008097295A 2008-04-03 2008-04-03 半導体装置 Pending JP2009252894A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008097295A JP2009252894A (ja) 2008-04-03 2008-04-03 半導体装置
US12/382,613 US20090250809A1 (en) 2008-04-03 2009-03-19 Semiconductor package having thermal stress canceller member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008097295A JP2009252894A (ja) 2008-04-03 2008-04-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2009252894A true JP2009252894A (ja) 2009-10-29
JP2009252894A5 JP2009252894A5 (ja) 2010-05-13

Family

ID=41132500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008097295A Pending JP2009252894A (ja) 2008-04-03 2008-04-03 半導体装置

Country Status (2)

Country Link
US (1) US20090250809A1 (ja)
JP (1) JP2009252894A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053463A (ja) * 2013-09-05 2015-03-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633597B2 (en) * 2010-03-01 2014-01-21 Qualcomm Incorporated Thermal vias in an integrated circuit package with an embedded die
US8518746B2 (en) * 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
CN107393836B (zh) * 2017-06-19 2020-04-10 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装结构
JP7210191B2 (ja) * 2018-08-30 2023-01-23 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
RU201912U1 (ru) * 2020-09-25 2021-01-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Петрозаводский государственный университет" Многокристальная микросхема с верхним радиатором

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053463A (ja) * 2013-09-05 2015-03-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板

Also Published As

Publication number Publication date
US20090250809A1 (en) 2009-10-08

Similar Documents

Publication Publication Date Title
JP4941509B2 (ja) 電子制御装置
JP7441287B2 (ja) 半導体装置
JP2008091714A (ja) 半導体装置
JP5265183B2 (ja) 半導体装置
JP2000150695A (ja) 半導体装置
KR20080014004A (ko) 인터포저 및 반도체 장치
JP6327140B2 (ja) 電子装置
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JPWO2011042982A1 (ja) 半導体装置の製造方法
JP2009252894A (ja) 半導体装置
JP2006319266A (ja) 半導体装置
TWI553748B (zh) Semiconductor device and method for manufacturing semiconductor device
US20120133056A1 (en) Semiconductor device, electronic apparatus and semiconductor device fabricating method
US20090130908A1 (en) Memory module, socket and mounting method providing improved heat dissipating characteristics
JP2020038914A (ja) 半導体装置
JPWO2006100738A1 (ja) 半導体装置及びその製造方法
JP2006245076A (ja) 半導体装置
JP5318304B1 (ja) 半導体モジュールおよび半導体装置
JP2008078164A (ja) 半導体装置とその製造方法
JP5124329B2 (ja) 半導体装置
JP5267540B2 (ja) 半導体装置
KR20170009074A (ko) 전자소자 패키지
JP5000621B2 (ja) 半導体装置
JP5167856B2 (ja) 半導体素子の実装構造
KR20110021123A (ko) 전자소자 내장형 인쇄회로기판

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100325