JP2000150695A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000150695A
JP2000150695A JP10313848A JP31384898A JP2000150695A JP 2000150695 A JP2000150695 A JP 2000150695A JP 10313848 A JP10313848 A JP 10313848A JP 31384898 A JP31384898 A JP 31384898A JP 2000150695 A JP2000150695 A JP 2000150695A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
semiconductor chip
semiconductor
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10313848A
Other languages
English (en)
Other versions
JP3395164B2 (ja
Inventor
Itsuro Shishido
逸朗 宍戸
Toshihiko Matsumoto
俊彦 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP31384898A priority Critical patent/JP3395164B2/ja
Priority to KR1019990044436A priority patent/KR20000035001A/ko
Priority to US09/429,154 priority patent/US6294831B1/en
Publication of JP2000150695A publication Critical patent/JP2000150695A/ja
Priority to US09/962,817 priority patent/US6562662B2/en
Application granted granted Critical
Publication of JP3395164B2 publication Critical patent/JP3395164B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 基板に半導体チップが実装された半導体装置
の温度による反り、変形を軽減し、装置内の接合不良の
発生を防止することにある。 【解決手段】 基板１２に半導体チップ１４が実装され
た半導体装置１０において、半導体チップ１４側の基板
１２表面に少なくともその半導体チップ１４の外周を覆
いその基板１２の熱膨張係数と同じ又は近い値を有する
構造物１８を接合して半導体装置１０を構成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
より詳しくはボール・グリッド・アレー・モジュ−ルな
どの半導体装置の反りを是正する技術に関する。
【０００２】
【従来の技術】従来、図１０に示すように、有機基板１
にフリップチップ型の半導体チップ２を搭載したＢＧＡ
（ボール・グリッド・アレー）モジュ−ル３において
は、半導体チップ２と有機基板１との間に高弾性係数を
有する素材であるアンダーフィル４が充填されている。
一方、半導体チップ１と有機基板２との熱膨張係数が同
じではないため、半導体チップ１と有機基板２がアンダ
ーフィル４を挟んで温度環境の変化によりそれぞれ個別
に熱膨張・収縮することになる。
【０００３】半導体チップ１と有機基板２の熱膨張係数
によって挙動は異なるが、たとえば温度の低下又は上昇
により、図１１に示すように、モジュ−ル３全体が変形
してしまう。その結果、アセンブリされたモジュ−ル３
におけるＢＧＡジョイント部が剥離するなどにより、接
続不良が生ずるなどの信頼性に悪影響を及ぼしていた。
このため、温度変化の影響を受けても、モジュ−ル３が
変形することがないようにすることが望まれていた。
【０００４】ところで、本出願人が出願前に先行特許の
調査をしたところ、特開昭６２−２４９４２９号公報を
見出した。この発明は基板にボンディングされた半導体
ペレットを金属又はセラミックスからなるキャップで覆
った構造の半導体装置を開示するものである。この半導
体装置は、半導体ペレットに発生した熱の放熱性を向上
させるために、半導体ペレットの上面とキャップの裏面
とを接触させるか、間隙充填用金属を介在させて、半導
体ペレットからキャップへ伝熱性を高めている。しかし
ながら、この先行発明は基板と半導体チップとの熱膨張
係数の差に起因する基板の反りや変形に基づく基板と半
導体チップとの接合不良については言及していない。
【０００５】
【発明が解決しようとする課題】さて、本発明の目的
は、基板に半導体チップが実装された半導体装置の温度
による反り、変形を軽減し、装置内の接合不良の発生を
防止することである。
【０００６】
【課題を解決するための手段】そこで、本発明者はこの
目的を達成するために鋭意研究を重ねた結果、本発明に
係る半導体装置を想到するに至ったのである。すなわ
ち、本発明は、半導体チップ及び基板の背面に有機基板
の熱膨張係数と同じかあるいはそれに近い値を有する構
造物を取り付けることにより、半導体チップの上下に存
在する構造物と基板の熱収縮性・熱膨張性を均等化し、
温度環境の変化の際に生じる半導体装置全体の反りなど
の機械的挙動を効果的に抑制することとした。
【０００７】
【発明の実施の形態】次に、本発明に係る半導体装置の
実施の形態を、図面に基づいて詳しく説明する。
【０００８】図１に示すように、本実施形態に係る半導
体装置１０は、基板１２に半導体チップ１４がバンプ１
６を介して実装されており、更にこの半導体チップ１４
が実装されている側の基板１２の表面に半導体チップ１
４を含む基板１２を覆う構造物１８が接着剤２０により
接合されて、構成されている。そして更に、基板１２と
半導体チップ１４との間にアンダーフィル２２が充填さ
れていて、基板１２の外表面には図示を省略したスルー
ホールにより電気的に接続されたボールバンプ２４が形
成されている。
【０００９】ここで、基板１２は電気特性上、有機基板
であることが好ましく、いわゆるガラスエポキシ基板な
どの剛性を有する基板がよく用いられる。基板１２の一
方の表面には半導体チップ１４のバンプ１６に電気的に
接続される図示しない配線が形成されており、その基板
１２には、その他方の表面に形成されたボールバンプ２
４に電気的に接続されるスルーホールが形成されてい
る。
【００１０】また、半導体チップ１４としては、フリッ
プチップ型などのバンプ１６を介して基板１２に平面的
に実装する形式のものが、本発明には好ましい。したが
って、構成された半導体装置１０としては、ＢＧＡ（ボ
ール・グリッド・アレー）タイプのモジュールであるの
が好ましいが、いずれにおいても、それらに限定される
ものではない。また、基板１２に実装された半導体チッ
プ１４とその基板１２との間に充填されるアンダーフィ
ル２２はバンプ１６が温度環境の変化に耐え得るように
するためのもので、その材質としてたとえば、シリカ
（ＳｉＯ2 ）を配合したエポキシ材などが用いられる。
【００１１】一方、構造物１８には半導体チップ１４を
覆って収納するための凹陥部２６が形成されていて、半
導体チップ１４はその凹陥部２６の中に適度な隙間２８
を有して収納される。構造物１８は基板１２の熱膨張係
数と同じか又は近い値を有する材質で形成されていて、
基板１２の材質すなわち熱膨張係数に対応させて選定さ
れる。たとえば、基板１２としてＦＲ４（熱膨張係数１
５×１０-6（１／℃））を用いる場合、構造物１８とし
ては、たとえば低線膨張率アルミ合金（熱膨張係数１６
×１０-6（１／℃））や、銅合金（熱膨張係数１５×１
０-6（１／℃））などを用いることができる。構造物１
８は接着剤２０によって基板１２に強固に接合されてい
て、半導体チップ１４と基板１２との熱膨張係数の相違
に基づく反りを、構造物１８によって抑制し得るように
されている。
【００１２】構造物１８の材質は基板１２の熱膨張係数
とほぼ同じか近い値であれば、特に限定されるものでは
ないが、金属又はその合金を用いて構成するのが好まし
く、また基板１２に対して剛性を有するのが好ましい。
構造物１８は半導体チップ１４を覆って基板１２に取り
付けられるため、半導体チップ１４から発生する熱を構
造物１８の外部へ放出する必要がある。そこで、構造物
１８は熱伝導性に優れた材質であることが好ましく、金
属又はその合金を用いるのが好ましい。
【００１３】以上、本実施形態に係る半導体装置１０を
説明したところから明らかなように、構造物１８の熱膨
張係数と基板１２の熱膨張係数とを同じ又は近い値とす
ることにより、半導体装置１０が外気からの温度変化の
影響を受けたり、あるいはその内部の半導体チップ１４
が発生する熱の影響を受けたとしても、基板１２と構造
物１８はほぼ同じように熱膨張又は熱収縮するため、半
導体装置１０は全体として反ることはほとんどない。し
たがって、半導体装置１０を実装したとき、ボールバン
プ２４における接続が外れることはなく、接続部の信頼
性が飛躍的に向上することになる。
【００１４】以上、本発明に係る半導体装置の１実施形
態を説明したが、本発明は上述の形態に限定されるもの
ではない。なお、同一の構成に係る部分は、同一の符号
を付して説明を省略する。
【００１５】たとえば図２に示すように、構造物３０を
基板１２と材質を含めて同一の構造によって構成するこ
とも可能である。本例においては、構造物３０を基板１
２と同一形状の平坦部材３０ａと、半導体チップ１４を
収納する空間を確保するスペーサー部材３０ｂとから構
成し、これら平坦部材３０ａとスペーサー部材３０ｂと
を接着剤２０によって基板１２に接合するのである。こ
のように構成すれば、基板１２と構造物３０の熱膨張係
数は同じになり、半導体装置３２全体として、反りがほ
とんど生じない。
【００１６】また、基板１２に実装された半導体チップ
１４を覆う構造物１８は単一の部材によって構成される
だけでなく、たとえば図３に示すように、構造物３４を
金属又はその合金から成るフィルム、シート、メッシュ
又は線条部材などの層３６と、合成樹脂３８との複合材
で構成することも可能である。基板１２の熱膨張係数と
同じか又は近い値を有する構造物の素材として適切なも
のがない場合、構造物３４を複数の素材を組み合わせて
構成し、構造物３４全体の熱膨張係数が基板１２の熱膨
張係数と近い値になるようにするのである。
【００１７】構造物３４は、金属又はその合金から成る
フィルム、シート又はメッシュの層３６と合成樹脂３８
の層を１層乃至複数層積層して構成される。あるいは、
構造物３４は、金属又はその合金から成る線条部材を縦
横に配置した層３６と合成樹脂３８の層を１層乃至複数
層積層して構成されてもよい。さらに、図示を省略する
が、構造物３４を、金属又はその合金から成る粉粒体を
合成樹脂に混練させたものを成形して、構成することも
可能である。また、用いる合成樹脂も、１種類だけでな
く、複数種類混ぜ合わせることも可能であり、何ら限定
されない。いずれの構成を採用するにしても、構造物３
４の熱膨張係数を基板１２の熱膨張係数に近づけること
が好ましい。
【００１８】次に、図４に示すように、半導体装置４０
の構造物４２は、少なくとも半導体チップ１４に隣接す
る箇所に複数の開口部４４を設けることも好ましい。基
板１２の熱膨張係数とほぼ同じかあるいは近い値を有す
る構造物４２を配設することにより、半導体装置４０に
反りをほとんど生じさせないようにすることができると
共に、開口部４４を通して半導体チップ１４から発生し
た熱を外部に放出することができる。本例においては、
構造物４２を熱伝導率の高い金属又は合金によって構成
する必要は必ずしもなく、有機基板１２を構成する樹脂
と同じ樹脂であってもよい。この構造物４２は図１など
に示す構造物１８，３０，３４に孔すなわち開口部４４
が開けられて、形成される。
【００１９】また、図５に示すように、構造物４６の開
口部４４を、パンチングメタルなどの孔開き部材４８を
利用して構成することも可能である。すなわち、孔開き
部材４８に形成された孔は、半導体チップ１４と隣接す
る箇所の孔を除いて、合成樹脂５０によって埋められ
る。この孔開き部材４８はその熱膨張係数が基板１２の
熱膨張係数とほぼ同じか近い値のものが選定される。本
実施形態においても、上述の形態と同様の効果が得られ
る。
【００２０】上述の開口部４４の形状は円形に限定され
ず、矩形や多角形あるいは長孔形状などであってもよ
く、特に限定されない。また、開口部４４の配置は、格
子状だけでなく、千鳥状であってもよく、何ら限定され
ない。
【００２１】また、図６に示すように、構造物５８は基
板１２の全面に設ける必要はなく、少なくとも半導体チ
ップ１４を含む周縁の基板１２に構造物５８を接合すれ
ば足りる。半導体チップ１４と基板１２の熱膨張係数の
違いによる半導体装置の反りは、半導体チップ１４の接
合部分で生じ、半導体チップ１４から離れた箇所では影
響を受けないため、少なくともその接合部分を含む周縁
のみを構造物５８で抑制してやればよい。
【００２２】さらに、図７に示すように、基板１２に実
装された半導体チップ１４の外周のみを覆う構造物６０
であってもよい。構造物６０の熱膨張係数は基板１２の
熱膨張係数とほぼ同じか近い値であり、曲げなどに対し
て剛性を有することが好ましい。構造物６０の一部をな
す部材６０ａ，６０ｃがたとえばその長手方向に膨張し
た時、その部材６０ａ，６０ｃに直角をなす部材６０ｂ
と６０ｄがそれぞれ離れる方向に動くことになり、ま
た、その直角方向についても同様に挙動することにな
る。したがって、構造物６０の各部材６０ａ，６０ｂ，
６０ｃ，６０ｄに撓みが生じない限り、上述の各実施形
態と同様の効果が得られる。
【００２３】次に、図８に示すように、半導体チップ１
４側の基板１２の表面に、少なくとも半導体チップ１４
の外表面を覆う凹陥部２６を有していて、その基板１２
の熱膨張係数と同じ又は近い値を有する構造物６２を配
すると共に、その構造物６２の凹陥部２６と半導体チッ
プ１４との隙間２８に接着性を有する材料６４を充填し
且つ基板１２及び半導体チップ１４と構造物６２とを接
合して半導体装置６６を構成することも可能である。構
造物６２を配設することにより、半導体装置６６の厚み
が厚くなってしまうため、構造物６２の厚みを極力薄く
することが望まれる。ところが、構造物６２の厚みを薄
くすると、凹陥部２６の箇所における強度が低下してし
まう。このため、凹陥部２６と半導体チップ１４及び基
板１２とによって囲まれる隙間２８に接着性を有する材
料６４を充填し、基板１２と構造物６２、半導体チップ
１４と構造物６２の凹陥部２６とを接合することによ
り、強度を大幅に向上させることができ、更に一層、構
造物６２の厚みを薄くすることができる。また、材料６
４を充填することにより、半導体チップ１４の気密性・
防湿性が向上し、半導体チップ１４の信頼性が向上す
る。
【００２４】また、図９に示すように、構造物６８の大
きさを基板１２とほぼ同じ大きさにして、前述の図８と
同様に半導体装置７０を構成することも可能である。構
造物６８の大きさを大きくすることにより、半導体装置
７０全体の強度が高まり、一層、反りの少ない安定性の
高い半導体装置７０が得られる。
【００２５】さらに、これらの実施形態において、隙間
２８に充填される接着性を有する材料６４として、基板
１２と半導体チップ１４との間に充填されるアンダーフ
ィル２２用の樹脂を用いるのが好ましい。このようにす
れば、半導体チップ１４を挟んで、その上下に位置する
基板１２と構造物６２，６８の関係が、熱膨張係数に関
して対称を成し、より一層反りの少ない半導体装置６
６，７０が得られる。
【００２６】また、隙間２８に充填される接着性を有す
る材料６４として、熱伝導性の高い材質を用いることも
好ましい。半導体チップ１４から発生した熱は主として
接合された構造物６２，６８に伝熱して外部に放熱する
ことになる。このため、構造物６２，６８の表面から放
熱するために、構造物６２，６８は金属などの熱伝導率
の高い材質によって構成されるのが好ましく、また、半
導体チップ１４から構造物６２，６８に伝熱するため
に、半導体チップ１４と構造物６２，６８を接合する接
着性を有する材料６４は熱伝導率の高い材質が好まし
い。このような材料として、樹脂単体であってもよい
が、樹脂に金属粉粒体を混ぜたものなどを用いることが
できるが、電気的に絶縁性を有するものが好ましい。
【００２７】以上、本発明に係る半導体装置の実施形態
を種々説明したが、本発明は言うまでもなく図示した例
示に限定されるものではない。
【００２８】たとえば、基板が可撓性を有するものであ
る場合、基板を構造物に接合するとき、半導体チップと
その接合部に影響を与えない範囲内で、基板に残留引張
応力が生ずるようにすることも可能である。このように
すれば、基板と構造物の熱膨張係数に若干の違いがあっ
たとしても、残留引張応力によって生ずる伸びの範囲内
で吸収され、半導体装置に反りが生ずることはない。
【００２９】その他、上述の実施形態に係る半導体装置
はボールバンプ形式のものを示したが、ピン形式のもの
であってもよいなど、本発明はその趣旨を逸脱しない範
囲内で、当業者の知識に基づき種々なる改良、修正、変
形を加えた態様で実施し得るものである。
【００３０】
【発明の効果】本発明に係る半導体装置は、半導体チッ
プが実装された基板の背面に、その基板の熱膨張係数と
ほぼ同じ又は近い値を有する構造物を取り付けることに
より、半導体チップの上下に存在する基板と構造物の熱
収縮性・熱膨張性を均等化することができる。その結
果、半導体装置が使用される温度環境の変化によって生
じる半導体装置全体の反りなどの機械的挙動を効果的に
抑制することができる。これにより、ＢＧＡジョイント
など、半導体装置におけるジョイント部の信頼性を向上
することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の１実施形態を示す断
面説明図である。
【図２】本発明に係る半導体装置の他の実施形態を示す
断面説明図である。
【図３】本発明に係る半導体装置の更に他の実施形態を
示す断面説明図である。
【図４】本発明に係る半導体装置の更に他の実施形態を
示す説明図であり、同図（ａ）は断面図、同図（ｂ）は
平面図である。
【図５】本発明に係る半導体装置の更に他の実施形態を
示す説明図であり、同図（ａ）は断面図、同図（ｂ）は
平面図である。
【図６】本発明に係る半導体装置の更に他の実施形態を
示す断面説明図である。
【図７】本発明に係る半導体装置の更に他の実施形態を
示す斜視説明図である。
【図８】本発明に係る半導体装置の更に他の実施形態を
示す断面説明図である。
【図９】本発明に係る半導体装置の更に他の実施形態を
示す断面説明図である。
【図１０】従来の半導体装置の１例を示す断面説明図で
ある。
【図１１】従来の半導体装置の不具合の１例を示す断面
説明図である。
【符号の説明】
１０，３２，４０，６６，７０：半導体装置 １２：基板 １４：半導体チップ １６：バンプ １８，３０，３４，４２，４６，５８，６０，６２，６
８：構造物 ２０：接着剤 ２２：アンダーフィル ２４：ボールバンプ ２６：凹陥部 ２８：隙間 ３６：層 ３８，５０：合成樹脂 ４４，５４：開口部 ６４：接着性を有する材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宍戸 逸朗 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 (72)発明者 松本 俊彦 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 Ｆターム(参考） 5F044 KK02 KK10 KK16 LL11 MM08 QQ01

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 基板に半導体チップが実装された半導体
    装置において、前記半導体チップ側の基板表面に少なく
    とも該半導体チップの外周を覆い該基板の熱膨張係数と
    同じ又は近い値を有する構造物を接合したことを特徴と
    する半導体装置。
  2. 【請求項２】 前記基板が、有機基板であることを特徴
    とする請求項１に記載する半導体装置。
  3. 【請求項３】 前記構造物が、金属又はその合金である
    ことを特徴とする請求項１又は請求項２に記載する半導
    体装置。
  4. 【請求項４】 前記構造物が、金属又はその合金から成
    るフィルム、シート、メッシュ、線条部材又は粉粒体
    と、合成樹脂との複合材であることを特徴とする請求項
    １又は請求項２に記載する半導体装置。
  5. 【請求項５】 前記構造物が、前記基板と同一の構造か
    ら成ることを特徴とする請求項１又は請求項２に記載す
    る半導体装置。
  6. 【請求項６】 前記構造物は、前記基板に実装された半
    導体チップの外表面を覆う形状であることを特徴とする
    請求項１乃至請求項５のいずれかに記載する半導体装
    置。
  7. 【請求項７】 前記構造物は、少なくとも半導体チップ
    に隣接する箇所に開口部を有することを特徴とする請求
    項１乃至請求項６のいずれかに記載する半導体装置。
  8. 【請求項８】 基板に半導体チップが実装された半導体
    装置において、前記半導体チップ側の基板表面に少なく
    とも該半導体チップの外表面を覆う凹陥部を有し該基板
    の熱膨張係数と同じ又は近い値を有する構造物を配する
    と共に、該構造物の凹陥部と半導体チップとの隙間に接
    着性を有する材料を充填し且つ基板及び半導体チップと
    構造物とを接合したことを特徴とする半導体装置。
  9. 【請求項９】 前記接着性を有する材料は、基板と半導
    体チップとの間に充填された樹脂であることを特徴とす
    る請求項８に記載する半導体装置。
  10. 【請求項１０】 前記接着性を有する材料は、熱伝導性
    の高い材質を含むことを特徴とする請求項８又は請求項
    ９に記載する半導体装置。
  11. 【請求項１１】 前記半導体チップが、フリップチップ
    であることを特徴とする請求項１乃至請求項９いずれか
    に記載する半導体装置。
  12. 【請求項１２】 請求項１乃至請求項１１のいずれかに
    記載する半導体装置が、ＢＧＡ（ボール・グリッド・ア
    レー）モジュールであることを特徴とする半導体装置。
JP31384898A 1998-11-05 1998-11-05 半導体装置 Expired - Fee Related JP3395164B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31384898A JP3395164B2 (ja) 1998-11-05 1998-11-05 半導体装置
KR1019990044436A KR20000035001A (ko) 1998-11-05 1999-10-14 반도체 장치
US09/429,154 US6294831B1 (en) 1998-11-05 1999-10-28 Electronic package with bonded structure and method of making
US09/962,817 US6562662B2 (en) 1998-11-05 2001-09-25 Electronic package with bonded structure and method of making

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31384898A JP3395164B2 (ja) 1998-11-05 1998-11-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2000150695A true JP2000150695A (ja) 2000-05-30
JP3395164B2 JP3395164B2 (ja) 2003-04-07

Family

ID=18046246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31384898A Expired - Fee Related JP3395164B2 (ja) 1998-11-05 1998-11-05 半導体装置

Country Status (3)

Country Link
US (2) US6294831B1 (ja)
JP (1) JP3395164B2 (ja)
KR (1) KR20000035001A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394809B1 (ko) * 2001-08-09 2003-08-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US7253515B2 (en) 2005-08-01 2007-08-07 Nec Electronics Corporation Semiconductor package featuring metal lid member
JP2008528301A (ja) * 2005-01-11 2008-07-31 ローズマウント インコーポレイテッド 温度変化に対して改良された反応を有するｍｅｍｓパッケージ
JP2008244317A (ja) * 2007-03-28 2008-10-09 Oki Electric Ind Co Ltd 半導体装置
US7692292B2 (en) 2003-12-05 2010-04-06 Panasonic Corporation Packaged electronic element and method of producing electronic element package

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW454320B (en) * 2000-05-12 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor devices with heat-dissipation stiffener and manufacturing method thereof
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
US6784536B1 (en) * 2000-12-08 2004-08-31 Altera Corporation Symmetric stack up structure for organic BGA chip carriers
US6777819B2 (en) * 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
US20030125077A1 (en) * 2002-01-03 2003-07-03 Hsi-Che Lee Multimedia watch
TW471143B (en) * 2001-01-04 2002-01-01 Wen-Wen Chiou Integrated circuit chip package
US6501171B2 (en) * 2001-01-30 2002-12-31 International Business Machines Corporation Flip chip package with improved cap design and process for making thereof
US6897123B2 (en) 2001-03-05 2005-05-24 Agityne Corporation Bonding of parts with dissimilar thermal expansion coefficients
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
TW574750B (en) * 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
US6882041B1 (en) 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US6787899B2 (en) * 2002-03-12 2004-09-07 Intel Corporation Electronic assemblies with solidified thixotropic thermal interface material
US6657311B1 (en) * 2002-05-16 2003-12-02 Texas Instruments Incorporated Heat dissipating flip-chip ball grid array
JP2004031651A (ja) 2002-06-26 2004-01-29 Sony Corp 素子実装基板及びその製造方法
US7042072B1 (en) * 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
US6696748B1 (en) * 2002-08-23 2004-02-24 Micron Technology, Inc. Stress balanced semiconductor packages, method of fabrication and modified mold segment
US20040112571A1 (en) * 2002-11-01 2004-06-17 Cooligy, Inc. Method and apparatus for efficient vertical fluid delivery for cooling a heat producing device
US20050211418A1 (en) * 2002-11-01 2005-09-29 Cooligy, Inc. Method and apparatus for efficient vertical fluid delivery for cooling a heat producing device
WO2004042305A2 (en) * 2002-11-01 2004-05-21 Cooligy, Inc. Optimal spreader system, device and method for fluid cooled micro-scaled heat exchange
US8464781B2 (en) * 2002-11-01 2013-06-18 Cooligy Inc. Cooling systems incorporating heat exchangers and thermoelectric layers
US7836597B2 (en) 2002-11-01 2010-11-23 Cooligy Inc. Method of fabricating high surface to volume ratio structures and their integration in microheat exchangers for liquid cooling system
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
US20040233639A1 (en) * 2003-01-31 2004-11-25 Cooligy, Inc. Removeable heat spreader support mechanism and method of manufacturing thereof
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6906413B2 (en) * 2003-05-30 2005-06-14 Honeywell International Inc. Integrated heat spreader lid
US20050051893A1 (en) * 2003-09-05 2005-03-10 Taiwan Semiconductor Manufacturing Co. SBGA design for low-k integrated circuits (IC)
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same
US7573125B2 (en) * 2005-06-14 2009-08-11 Micron Technology, Inc. Methods for reducing stress in microelectronic devices and microelectronic devices formed using such methods
KR100824250B1 (ko) * 2005-08-01 2008-04-24 엔이씨 일렉트로닉스 가부시키가이샤 금속 리드 부재를 피쳐링하는 반도체 패키지
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
WO2007058096A1 (ja) 2005-11-18 2007-05-24 Nec Corporation 実装基板および電子機器
US7913719B2 (en) 2006-01-30 2011-03-29 Cooligy Inc. Tape-wrapped multilayer tubing and methods for making the same
WO2007119608A1 (ja) 2006-03-31 2007-10-25 Nec Corporation 配線基板、実装基板及び電子装置
US7816101B2 (en) * 2006-06-29 2010-10-19 The Invention Science Fund I, Llc Apparatus for arbitrary peptide synthesis
US7964444B2 (en) * 2007-02-15 2011-06-21 International Business Machines Corporation Method and apparatus for manufacturing electronic integrated circuit chip
US9861234B2 (en) * 2007-02-15 2018-01-09 Illinois Tool Works, Inc. Oil reclamation device and process
US7955898B2 (en) 2007-03-13 2011-06-07 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
JP2009009957A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置
JP2009140962A (ja) * 2007-12-03 2009-06-25 Panasonic Corp 半導体装置およびその製造方法
US8313984B2 (en) * 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP5115269B2 (ja) 2008-03-26 2013-01-09 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
US8390112B2 (en) * 2008-09-30 2013-03-05 Intel Corporation Underfill process and materials for singulated heat spreader stiffener for thin core panel processing
JP2010103244A (ja) * 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
US8415204B2 (en) * 2009-03-26 2013-04-09 Stats Chippac Ltd. Integrated circuit packaging system with heat spreader and method of manufacture thereof
JP2012094592A (ja) * 2010-10-25 2012-05-17 Elpida Memory Inc 半導体装置及びその製造方法
US9114004B2 (en) 2010-10-27 2015-08-25 Iridium Medical Technology Co, Ltd. Flexible artificial retina devices
US8954156B2 (en) 2010-10-27 2015-02-10 National Tsing Hua University Methods and apparatuses for configuring artificial retina devices
US8613135B2 (en) * 2011-05-06 2013-12-24 National Tsing Hua University Method for non-planar chip assembly
US9155881B2 (en) 2011-05-06 2015-10-13 Iridium Medical Technology Co, Ltd. Non-planar chip assembly
US9116145B2 (en) * 2011-12-14 2015-08-25 The George Washington University Flexible IC/microfluidic integration and packaging
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
CN109786336A (zh) * 2017-11-13 2019-05-21 华为技术有限公司 封装结构及电子装置
US10770369B2 (en) * 2018-08-24 2020-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249429A (ja) 1986-04-23 1987-10-30 Hitachi Ltd 半導体装置
KR900014625A (ko) * 1989-03-20 1990-10-24 미다 가쓰시게 금속/유기 고분자 합성수지 복합체 및 이의 제조방법
US5069982A (en) 1990-11-19 1991-12-03 E. I. Du Pont De Nemours And Company Mixed phosphor x-ray intensifying screens with improved resolution
JP3016492B2 (ja) 1991-06-28 2000-03-06 株式会社クラレ 繊維板の製造方法
JPH05206307A (ja) 1992-01-24 1993-08-13 Toshiba Corp 半導体装置
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
JPH06268020A (ja) * 1993-03-10 1994-09-22 Sumitomo Electric Ind Ltd 半導体装置
US5734201A (en) * 1993-11-09 1998-03-31 Motorola, Inc. Low profile semiconductor device with like-sized chip and mounting substrate
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
JPH07231176A (ja) * 1994-02-16 1995-08-29 Mitsubishi Electric Corp 混成集積回路装置
JPH07297325A (ja) 1994-04-28 1995-11-10 Toshiba Corp リードレスチップキャリア型電子部品
US5532513A (en) * 1994-07-08 1996-07-02 Johnson Matthey Electronics, Inc. Metal-ceramic composite lid
JP3400877B2 (ja) 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5789810A (en) * 1995-12-21 1998-08-04 International Business Machines Corporation Semiconductor cap
US5742007A (en) * 1996-08-05 1998-04-21 Motorola, Inc. Electronic device package and method for forming the same
JP2828055B2 (ja) * 1996-08-19 1998-11-25 日本電気株式会社 フリップチップの製造方法
US5868887A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method for minimizing warp and die stress in the production of an electronic assembly
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
JPH11340347A (ja) 1998-05-29 1999-12-10 Kyocera Corp 半導体素子収納用パッケージ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394809B1 (ko) * 2001-08-09 2003-08-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US7692292B2 (en) 2003-12-05 2010-04-06 Panasonic Corporation Packaged electronic element and method of producing electronic element package
JP2008528301A (ja) * 2005-01-11 2008-07-31 ローズマウント インコーポレイテッド 温度変化に対して改良された反応を有するｍｅｍｓパッケージ
US7253515B2 (en) 2005-08-01 2007-08-07 Nec Electronics Corporation Semiconductor package featuring metal lid member
CN100456456C (zh) * 2005-08-01 2009-01-28 恩益禧电子股份有限公司 以金属盖部件为特征的半导体封装
JP2008244317A (ja) * 2007-03-28 2008-10-09 Oki Electric Ind Co Ltd 半導体装置
US7939931B2 (en) 2007-03-28 2011-05-10 Oki Semiconductor Co., Ltd. Semiconductor device
US8207020B2 (en) 2007-03-28 2012-06-26 Lapis Semiconductor Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US6294831B1 (en) 2001-09-25
KR20000035001A (ko) 2000-06-26
JP3395164B2 (ja) 2003-04-07
US6562662B2 (en) 2003-05-13
US20020011668A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
JP2000150695A (ja) 半導体装置
JP3175673B2 (ja) 半導体素子を実装したフレキシブル回路基板ユニットの製造方法
KR100830787B1 (ko) 반도체장치
US6288900B1 (en) Warpage compensating heat spreader
US20170309593A1 (en) Semiconductor chip assembly and method for making same
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US20020192872A1 (en) Method of manufacturing semiconductor device
US20060249852A1 (en) Flip-chip semiconductor device
JP2006294850A (ja) インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
US20060118969A1 (en) Flip chip ball grid array package assemblies and electronic devices with heat dissipation capability
US20080185709A1 (en) Semiconductor device including semiconductor elements and method of producing semiconductor device
JP4885425B2 (ja) 半導体素子収納パッケージ
JP2009252894A (ja) 半導体装置
US7843051B2 (en) Semiconductor package and method of fabricating the same
JP5381175B2 (ja) 半導体装置及び半導体装置の製造方法
JPH11260962A (ja) ボールグリッドアレイ型半導体装置
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
JP2004335624A (ja) 半導体モジュール
JP3374812B2 (ja) 半導体装置
JP3052899B2 (ja) 半導体装置
JP5489454B2 (ja) 積層型半導体パッケージ
JPH10116936A (ja) 半導体パッケージ
JP2842753B2 (ja) 半導体装置
JPH11121525A (ja) 半導体装置
JP4531578B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees