JP3175673B2 - 半導体素子を実装したフレキシブル回路基板ユニットの製造方法 - Google Patents

半導体素子を実装したフレキシブル回路基板ユニットの製造方法

Info

Publication number
JP3175673B2
JP3175673B2 JP32622497A JP32622497A JP3175673B2 JP 3175673 B2 JP3175673 B2 JP 3175673B2 JP 32622497 A JP32622497 A JP 32622497A JP 32622497 A JP32622497 A JP 32622497A JP 3175673 B2 JP3175673 B2 JP 3175673B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
flexible circuit
reinforcing plate
board unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32622497A
Other languages
English (en)
Other versions
JPH11163475A (ja
Inventor
好文 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32622497A priority Critical patent/JP3175673B2/ja
Priority to TW087119455A priority patent/TW416263B/zh
Priority to US09/199,228 priority patent/US6195260B1/en
Priority to KR1019980050974A priority patent/KR19990045606A/ko
Priority to CN98124876A priority patent/CN1219095A/zh
Publication of JPH11163475A publication Critical patent/JPH11163475A/ja
Application granted granted Critical
Publication of JP3175673B2 publication Critical patent/JP3175673B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、柔軟性を有する回
路基板上に半導体素子及びチップ部品が実装されたフレ
キシブル回路基板ユニット及びその製造方法に関する。
【０００２】
【従来の技術】従来、この種の回路基板ユニットとし
て、図５に示すような構造のものが、特開平３−２２０
７３６号公報に開示されている。
【０００３】この回路基板ユニット１０１は、半導体素
子１０６が実装されたフレキシブル回路基板１０２の裏
面に補強板１０９が設けられた構造を有する。補強板１
０９は、特に、半導体素子１０６が実装された部分の裏
面に設けられ、フレキシブル回路基板１０２の、半導体
素子１０６が実装された部分の剛性を高め、これによっ
て半導体素子１０６とフレキシブル回路基板１０２との
電気的接続の信頼性を向上させている。なお、半導体素
子１０６は、封止樹脂１０８によって封止されている。
【０００４】また、上記の特開平３−２２０７３６号公
報には、図６に示すように、フレキシブル回路基板１１
２の半導体素子１１６が実装された面に、半導体素子１
１６が実装された領域を取り囲む補強枠１１９を設けた
回路基板ユニット１１１も開示されている。この例で
は、補強枠１１９で取り囲まれた領域内に封止樹脂１１
８を流し込み、これを硬化させることで、フレキシブル
回路基板１１２の半導体素子１１６が実装された部分に
剛性を与えるとともに、半導体素子１１６を封止してい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来の回路基板ユニットでは、半導体素子とフレキシ
ブル回路基板との電気的接続の信頼性を向上させるため
の補強機能が十分でない場合があった。
【０００６】回路基板ユニットの組立工程を考慮する
と、フレキシブル回路基板の補強部材としてはガラスエ
ポキシ材等の有機材料を用いるのが好ましい。しかし、
有機材料では剛性が不十分であり、十分な剛性を与える
ために厚みを厚くすると、補強部材を設けた部分と設け
ていない部分との厚みの差が大きくなり、組立工程での
取り扱いが困難になる。そこで、少ない厚みで十分な剛
性を有する金属板を補強部材として用いることも考えら
れるが、この場合には、金属板は有機材料と比べて重量
が大きいと同時に熱伝導性が高いため、組立工程におい
て、搬送が困難になるとともに、半導体素子をフレキシ
ブル回路基板と接続する際の温度設定等の条件設定が困
難になる。
【０００７】つまり、半導体素子とフレキシブル回路基
板との電気的接続を安定させるためにフレキシブル回路
基板の剛性を高めようとすると、組立工程において上述
したような不具合が生じてしまう。
【０００８】そこで本発明は、基板の半導体素子が実装
される部分の剛性を十分に確保しつつも、組立工程での
取り扱いが容易な回路基板ユニットの製造方法を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
本発明のフレキシブル回路基板ユニットは、柔軟性を有
する回路基板と、前記回路基板の表面に実装された半導
体素子及びチップ部品と、前記回路基板の、前記半導体
素子及びチップ部品が実装される領域の裏面に設けられ
た裏面補強板と、前記半導体素子のみを覆って前記回路
基板上に設けられた上部補強構造とを有する。
【００１０】上記のとおり構成された本発明の回路基板
ユニットでは、回路基板は裏面補強板によって、半導体
素子及びチップ部品が実装される領域に剛性が与えられ
ている。しかも、回路基板の表面の半導体素子が実装さ
れた領域は、上部補強構造によって覆われるので、半導
体素子及びチップ部品の実装後の回路基板の剛性は裏面
補強板と上部補強構造とによって与えられ、また、半導
体素子自身は上部補強構造で保護される。従って、裏面
補強板は、半導体素子及びチップ部品を実装する際の回
路基板の剛性のみを考慮すればよく、必要以上に厚みを
厚くしたり金属を使用する必要もなくなるので、半導体
素子及びチップ部品を回路基板に実装する際の回路基板
の取り扱いおよび半導体素子及びチップ部品の実装が容
易になる。
【００１１】半導体素子及びチップ部品の実装時に加え
られる熱による回路基板の反りやたわみを抑制する観点
からは、上記裏面補強板は回路基板の基材と同じ材質の
ものからなることが好ましく、また、半導体素子の保護
及び放熱性の観点からは、上記上部補強構造は、半導体
素子を封止する封止樹脂とこの封止樹脂を介して半導体
素子上に設けられた金属板とで構成されていることが好
ましい。
【００１２】また、本発明のフレキシブル回路基板ユニ
ットの製造方法は、半導体素子及びチップ部品が、柔軟
性を有する回路基板の表面に実装されたフレキシブル回
路基板の製造方法であって、 前記回路基板の前記半導体
素子及びチップ部品が実装される領域の裏面に、前記回
路基板の基材と同じ材質からなる裏面補強板を接合する
工程と、 前記裏面補強板が接合された回路基板の表面に
前記半導体素子及びチップ部品を実装する工程と、 前記
回路基板に実装された半導体素子のみを樹脂封止すると
ともに金属板で覆う工程とを有する。 このように、回路
基板に半導体素子及びチップ部品を実装する前に、回路
基板のこれらの部品が実装される領域の裏面に裏面補強
板を接合することで、半導体素子及びチップ部品の実装
部に剛性を持たせ、かつ、半導体素子の実装時の回路基
板と裏面補強板との熱膨張を等しくすることができるの
で、半導体素子及びチップ部品の実装を容易が行える。
また、半導体素子の実装部の保護のための剛性は金属板
によって与えることができるので、裏面補強板による剛
性は、半導体素子及びチップ部品の実装工程で必要な剛
性のみを考慮すればよい。従って、裏面補強板の厚みを
必要以上に厚くすることはなく、半導体素子及びチップ
部品の実装時の回路基板の取り扱いが容易になる。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００１４】（第１の実施形態）図１は、本発明のフレ
キシブル回路基板ユニットの第１の実施形態の要部断面
図である。
【００１５】図１に示すように、本実施形態では、フレ
キシブル回路基板２上にバンプ電極７を介して半導体素
子６が実装された回路基板ユニット１を例に挙げて説明
する。
【００１６】フレキシブル回路基板２は、基材であるベ
ースフィルム３と、ベースフィルム３上の導体層４と、
導体層４上のカバーレイ５とで構成され、これらベース
フィルム３、導体層４およびカバーレイ５は、互いに接
着剤（不図示）で接合されている。ベースフィルム３の
材料としては一般的にポリイミドが用いられる。また、
導体層４は、図１に示した例では１層であるが、複数層
設けられる場合もある。そして、フレキシブル回路基板
２全体の厚みは、導体層４が複数層設けられている場合
も含めると、数十μｍ〜数百μｍ程度である。
【００１７】半導体素子６は、バンプ電極７を介して、
フレキシブル回路基板２の導体層５と電気的に接続され
る。バンプ電極７は、半導体素子６側に予め設けていて
もよいし、導体層４上に予め設けていてもよい。
【００１８】上記のようにフレキシブル回路基板２に実
装された半導体素子６は、封止樹脂８で封止されてい
る。封止樹脂８としては、エポキシ系樹脂あるいはシリ
コーン系樹脂などの熱硬化性樹脂が用いられる。さら
に、封止樹脂８上には、上部補強板１０が設けられてい
る。
【００１９】このような、封止樹脂８上に上部補強板１
０が設けられた構造は、例えば、フレキシブル回路基板
２上に実装された半導体素子６を樹脂封止する前に、半
導体素子６の上方に上部補強板１０を半導体素子６と隙
間をあけて配置し、フレキシブル回路基板２と上部補強
板１０との間に封止樹脂を流し込み、硬化させることで
得ることができる。このように封止樹脂８を利用して上
部補強板１０を支持することによって、上部補強板１０
をフレキシブル回路基板２に支持するための新たな構造
部材を設ける必要もなくなるので、回路基板ユニット１
が必要以上に大型化することもなく、構造も簡単であ
る。
【００２０】一方、フレキシブル回路基板２の、半導体
素子６が実装される領域の裏面には、ポリイミド材ある
いはガラスエポキシ材からなる裏面補強板９が設けられ
ている。この裏面補強板９は、半導体素子６がフレキシ
ブル回路基板２に実装される前に、予めフレキシブル回
路基板２の裏面に接合されている。
【００２１】先に述べたように、フレキシブル回路基板
２は厚みが数百μｍ以下と薄く、しかも柔軟性を有する
ため、回路基板ユニット１の組立工程において、半導体
素子６の実装あるいはフレキシブル回路基板２の搬送が
困難であるという問題点がある。しかし、実装基板とし
てフレキシブル回路基板２を用いる主な目的は、その薄
さと柔軟性にあり、これらを損なうことはできない。
【００２２】そこで、本実施形態のように、裏面補強板
９が設けられたフレキシブル回路基板２を用いることに
よって、フレキシブル回路基板２は全体としては柔軟性
を有しながらも半導体素子６の実装部には剛性を持たせ
ることができる。
【００２３】さらに、半導体素子６を上部補強板１０と
裏面補強板９とで挟んだ構造としているので、組立後の
半導体素子６の実装部の剛性については、裏面補強板９
だけでは不十分な分を上部補強板１０で補うことがで
き、封止された半導体素子６とフレキシブル回路基板２
との電気的接続部に外部からの応力が加わりにくくな
る。その結果、組立後における半導体素子６とフレキシ
ブル回路基板２との接続の信頼性が向上する。しかも、
上部補強板１０は封止樹脂８とともに半導体素子６全体
を覆っているので、半導体素子６の保護機能がより確実
なものとなる。
【００２４】本実施形態のように半導体素子６をバンプ
電極７で接続する場合、裏面補強板９は０.２〜０.５ｍ
ｍ程度の厚みで十分な効果が得られるが、これよりも厚
くしてもよい。ただし、組立後の半導体素子６の実装部
の剛性については、上述したように上部補強板１０も機
能しているため、裏面補強板９の厚さは、半導体素子６
の実装工程で必要な剛性が得られる程度の厚さがあれば
十分である。
【００２５】従って、裏面補強板９は、半導体素子６を
実装する際のフレキシブル回路基板２の剛性のみを考慮
すればよいので、必要以上に厚みを厚くしたり金属材料
を用いる必要もなくなるので、組立工程におけるフレキ
シブル回路基板２の搬送が容易になる。また、半導体素
子６を実装する際に、フレキシブル回路基板２の反りや
たわみが抑えられ、その結果、半導体素子６の実装部の
平坦性が維持されるので、半導体素子６とフレキシブル
回路基板２との電気的接続が確実に行われる。特に、本
実施形態のようにバンプ電極７を介して半導体素子６を
実装する場合には、半導体素子６とフレキシブル回路基
板２との高い位置精度が要求されるため、その効果は大
である。
【００２６】また、裏面補強板９の材質をフレキシブル
回路基板２のベースフィルム３の材質と同じにすること
によって、半導体素子６の実装時に加えられる熱による
ベースフィルム３および裏面補強板９の熱膨張が等しく
なる。その結果、半導体素子６の実装時のフレキシブル
回路基板２の反りやたわみがより効果的に抑制され、よ
り良好な実装が可能となる。
【００２７】一方、上部補強板１０については、その材
質を金属とすることで、半導体素子６の動作により発生
する熱を上部補強板１０から効率よく放熱することがで
きる。このように、上部補強板１０を金属で構成して
も、上部補強板１０は半導体素子６の実装後に取り付け
られるので、半導体素子６の実装工程への影響はない。
【００２８】さらに、上部補強板１０には、上述した半
導体素子６の実装部に剛性を付与したり半導体素子６を
保護する機能の他に、この回路基板ユニット１を他のユ
ニットに取り付けるための機能を持たせることもでき
る。このような機能を持たせるために、上部補強板１０
は、フレキシブル回路基板２の剛性を必要としない部分
の柔軟性が犠牲にならず、かつ、回路基板ユニット１全
体の大きさが必要以上に大きくならない範囲で任意の寸
法、形状とされる。例えば、上部補強板１０の一部をフ
レキシブル回路基板２上からはみ出させ、その部分に、
他のユニットにねじ固定するための孔を設けたり、他の
ユニットとの結合構造を設けたりしてもよい。
【００２９】以上説明したように、裏面補強板９は組立
工程の効率化を考慮した補強材とし、上部補強板１０は
ユニットとなった状態で機能を付与する補強材とするこ
とによって、所定の機能を有する回路基板ユニット１を
効率よく製造することができる。
【００３０】（第２の実施形態）図２は、本発明のフレ
キシブル回路基板ユニットの第２の実施形態の要部断面
図である。
【００３１】図２に示すように、本実施形態では、フレ
キシブル回路基板１２の半導体素子１６が実装される領
域の近傍に、チップコンデンサやチップ抵抗などのチッ
プ部品２１が実装される。そして、裏面補強板１９は、
半導体素子１６が実装される領域の裏面だけでなく、チ
ップ部品２１が実装される領域の裏面も含む大きさとな
っている。その他の構成については第１の実施形態と同
様であるので、その説明は省略する。
【００３２】実際に使用される回路基板ユニット１１で
は、フレキシブル回路基板１２の柔軟性が要求される部
分は回路基板ユニット１１の一部分である場合もある。
このような場合には、フレキシブル回路基板１２の柔軟
性が要求されない領域の範囲内で裏面補強板１９の大き
さを大きさをできるだけ大きくすることによって、回路
基板ユニット１１の組立工程におけるフレキシブル回路
基板１２の搬送をより容易に行うことができる。なお、
上部補強板２０の大きさについても、裏面補強板１９と
同様に、実用に即した範囲で変更可能である。
【００３３】（第３の実施形態）図３は、本発明のフレ
キシブル回路基板ユニットの第３の実施形態の要部断面
図である。
【００３４】本実施形態は第２の実施形態を応用したも
のであり、上部補強板４０の形状が第２の実施形態と比
べて異なっている。その他の構造については、第２の実
施形態と同様である。
【００３５】本実施形態の回路基板ユニット３１では、
上部補強板４０は、半導体素子３６だけでなくチップ部
品４１も覆う大きさであり、封止樹脂３８によりフレキ
シブル回路基板３２上に固着されている。上部補強板４
０には、フレキシブル回路基板３２との対向面に、半導
体素子３６およびチップ部品４１の逃げのための凹部４
０ａ，４０ｂが形成され、半導体素子３６およびチップ
部品４１は、それぞれ凹部４０ａ，４０ｂの内部に位置
している。上部補強板４０は、放熱効果を考慮してアル
ミニウム合金で構成され、全体の厚みが１〜３ｍｍ程
度、凹部４０ａ，４０ｂの深さは０.５〜２ｍｍ程度と
する。
【００３６】また、封止樹脂３８は、半導体素子３６を
覆う凹部４０ａの内部に充填されるとともに、フレキシ
ブル回路基板３２との接合面に塗布され、その後、硬化
される。これによって、上部補強板４０は、半導体素子
３６およびチップ部品４１を封止し保護する。なお、裏
面補強板３９としては、例えば、厚みが０.２ｍｍのポ
リイミド材を用いることができる。
【００３７】このように、上部補強板４０により半導体
素子３６およびチップ部品４１の全体を覆うことで、こ
れらフレキシブル回路基板３２に実装される部品をより
確実に保護することができる。
【００３８】（第４の実施形態）図４は、本発明のフレ
キシブル回路基板ユニットの第４の実施形態の要部断面
図である。
【００３９】上述した第１〜第３の実施形態では、半導
体素子がバンプ電極を介してフレキシブル回路基板に実
装される例を示したが、本実施形態の回路基板ユニット
５１では、図４に示すように、半導体素子５６はボンデ
ィングワイヤ６２を介してフレキシブル回路基板５２の
導体層５４と電気的に接続されている。
【００４０】裏面補強板５９は、第２の実施形態および
第３の実施形態と同様に、半導体素子５６が実装される
領域およびチップ部品６１が実装される領域の裏面に設
けられている。上部補強板６０は、第３の実施形態と同
様のキャップ形の部材であり封止樹脂５８によりフレキ
シブル回路基板５２に固着されているが、本実施形態で
はチップ部品６１は保護せず半導体素子５６のみを保護
している。チップ部品６１を上部補強板６０で特に保護
する必要もなく、フレキシブル回路基板５２のチップ部
品６１が実装された領域の剛性が裏面補強板５９による
補強だけで十分である場合には、このように、上部補強
板６０はチップ部品６１も覆う形状としなくてもよい。
【００４１】ボンディングワイヤ６２を介して接続する
場合、上部補強板６０の凹部の深さは、半導体素子５６
の厚みの他に、ボンディングワイヤ６２の高さを考慮し
た設計を行う必要がある。通常、半導体素子５６の厚み
は０.２〜０.５ｍｍであるため、凹部の深さは、ボンデ
ィングワイヤ６２の高さとその余裕分を考慮して０.３
〜０.５ｍｍ程度、半導体素子５６の厚みよりも大きく
する。これに対し、バンプ電極を介して接続する場合に
は、凹部の深さを半導体素子の厚みよりも０.１ｍｍ程
度大きくすればよい。
【００４２】
【発明の効果】以上説明したように本発明は、回路基板
の半導体素子及びチップ部品が実装される領域の裏面に
裏面補強板を設ける一方、回路基板の表面側には、実装
された半導体素子のみを覆う上部補強構造を設けること
により、裏面補強板は半導体素子及びチップ部品の実装
の際に必要な剛性を回路基板に与えるだけでよいので必
要以上に厚みが厚くなることもなくなり、半導体素子及
びチップ部品の実装、及びその工程での回路基板の取り
扱いを容易に行うことができる。しかも、半導体素子及
びチップ部品の実装後は、裏面補強板と上部補強構造と
により剛性が与えられるので、半導体素子と回路基板と
の電気的接続の信頼性も向上させることができる。
【図面の簡単な説明】
【図１】本発明のフレキシブル回路基板ユニットの第１
の実施形態の要部断面図である。
【図２】本発明のフレキシブル回路基板ユニットの第２
の実施形態の要部断面図である。
【図３】本発明のフレキシブル回路基板ユニットの第３
の実施形態の要部断面図である。
【図４】本発明のフレキシブル回路基板ユニットの第４
の実施形態の要部断面図である。
【図５】従来のフレキシブル回路基板ユニットの一例の
断面図である。
【図６】従来のフレキシブル回路基板ユニットの他の例
の断面図である。
【符号の説明】
１，１１，３１，５１ 回路基板ユニット ２，１２，３２，５２ フレキシブル回路基板 ３ ベースフィルム ４，５４ 導体層 ５ カバーレイ ６，１６，３６，５６ 半導体素子 ７ バンプ電極 ８，３８，５８ 封止樹脂 ９，１９，３９，５９ 裏面補強板 １０，２０，４０，６０ 上部補強板 ２１，４１，６１ チップ部品 ６２ ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/02 H05K 1/18 H01L 23/28 H01L 23/12

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体素子及びチップ部品が、柔軟性を有
    する回路基板の表面に実装されたフレキシブル回路基板
    の製造方法であって、 前記回路基板の前記半導体素子及びチップ部品が実装さ
    れる領域の裏面に、前記回路基板の基材と同じ材質から
    なる裏面補強板を接合する工程と、 前記裏面補強板が接合された回路基板の表面に前記半導
    体素子及びチップ部品を実装する工程と、 前記回路基板に実装された半導体素子のみを樹脂封止す
    るとともに金属板で覆う工程とを有する、フレキシブル
    回路基板の製造方法。
JP32622497A 1997-11-27 1997-11-27 半導体素子を実装したフレキシブル回路基板ユニットの製造方法 Expired - Fee Related JP3175673B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP32622497A JP3175673B2 (ja) 1997-11-27 1997-11-27 半導体素子を実装したフレキシブル回路基板ユニットの製造方法
TW087119455A TW416263B (en) 1997-11-27 1998-11-24 Flexible printed circuit board unit having electronic parts mounted thereon
US09/199,228 US6195260B1 (en) 1997-11-27 1998-11-24 Flexible printed circuit board unit having electronic parts mounted thereon
KR1019980050974A KR19990045606A (ko) 1997-11-27 1998-11-26 전자 부품을 실장하는 유연성 인쇄 회로 기판 유닛
CN98124876A CN1219095A (zh) 1997-11-27 1998-11-27 其上设置有电子部件的柔性印刷电路板单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32622497A JP3175673B2 (ja) 1997-11-27 1997-11-27 半導体素子を実装したフレキシブル回路基板ユニットの製造方法

Publications (2)

Publication Number Publication Date
JPH11163475A JPH11163475A (ja) 1999-06-18
JP3175673B2 true JP3175673B2 (ja) 2001-06-11

Family

ID=18185385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32622497A Expired - Fee Related JP3175673B2 (ja) 1997-11-27 1997-11-27 半導体素子を実装したフレキシブル回路基板ユニットの製造方法

Country Status (5)

Country Link
US (1) US6195260B1 (ja)
JP (1) JP3175673B2 (ja)
KR (1) KR19990045606A (ja)
CN (1) CN1219095A (ja)
TW (1) TW416263B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102387769B1 (ko) * 2018-02-06 2022-04-19 주식회사 엘지에너지솔루션 안전성이 개선된 전지 트레이

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398690B2 (ja) * 1999-08-02 2003-04-21 埼玉日本電気株式会社 電子部品の接続構造
EP1085788A3 (en) * 1999-09-14 2003-01-02 Seiko Epson Corporation Composite flexible wiring board, method of manufacturing the same, electro-optical device, and electronic equipment
JP2001203319A (ja) * 2000-01-18 2001-07-27 Sony Corp 積層型半導体装置
JP2001228192A (ja) * 2000-02-18 2001-08-24 Oht Inc 検査装置及び検査装置の保持具
JP2001320145A (ja) * 2000-05-10 2001-11-16 Nec Corp 電子部品の実装構造および実装方法
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP2002208668A (ja) * 2001-01-10 2002-07-26 Hitachi Ltd 半導体装置およびその製造方法
DE102004019724A1 (de) * 2004-04-20 2005-08-04 Infineon Technologies Ag Speichermodul mit Versteifungselement zur Reduzierung der Biegebelastung
TWM269683U (en) * 2005-01-03 2005-07-01 High Tech Comp Corp Flexible printed circuit board and reinforcing structure thereof
JP4956421B2 (ja) * 2005-03-28 2012-06-20 古河電気工業株式会社 メタルコア基板の補強構造及び電気接続箱
DE102005022536A1 (de) * 2005-05-17 2006-11-23 Siemens Ag Steuereinheit mit einer flexiblen Leiterplatte
JP4879890B2 (ja) * 2005-05-25 2012-02-22 パナソニック株式会社 回路基板の接続方法
JP4715506B2 (ja) * 2005-12-27 2011-07-06 セイコーエプソン株式会社 液滴吐出ヘッド及び液滴吐出装置
JP4277233B2 (ja) 2007-01-18 2009-06-10 セイコーエプソン株式会社 配線基板の製造方法
WO2009116202A1 (ja) * 2008-03-19 2009-09-24 シャープ株式会社 実装基板、実装基板セット、およびパネルユニット
JP5340622B2 (ja) * 2008-03-28 2013-11-13 日本特殊陶業株式会社 多層配線基板
US20100061065A1 (en) * 2008-09-10 2010-03-11 Kabushiki Kaisha Toshiba Electronic device
JP5147678B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 微細配線パッケージの製造方法
JP5178590B2 (ja) * 2009-03-09 2013-04-10 株式会社ジャパンディスプレイイースト タッチパネル
JP4798237B2 (ja) * 2009-03-09 2011-10-19 株式会社デンソー Ｉｃ搭載基板、及び多層プリント配線板
US8400774B2 (en) * 2009-05-06 2013-03-19 Marvell World Trade Ltd. Packaging techniques and configurations
KR101127611B1 (ko) * 2010-05-03 2012-03-26 삼성에스디아이 주식회사 이차전지 보호용 회로모듈 및 이를 구비하는 이차전지
JP5621690B2 (ja) * 2011-03-31 2014-11-12 富士通株式会社 電子装置及びフレキシブル基板
WO2013145438A1 (ja) * 2012-03-30 2013-10-03 オリンパスメディカルシステムズ株式会社 封止構造およびアンテナ装置
ITTO20120477A1 (it) * 2012-05-31 2013-12-01 St Microelectronics Srl Rete di dispositivi elettronici fissati ad un supporto flessibile e relativo metodo di comunicazione
US9226402B2 (en) * 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
CN104981102B (zh) * 2014-04-10 2018-09-18 广东丹邦科技有限公司 一种多芯片嵌入式的柔性电路板及其制造方法
US9743513B2 (en) * 2014-12-26 2017-08-22 Industrial Technology Research Institute Flexible electronic device
JP6903981B2 (ja) * 2017-03-23 2021-07-14 セイコーエプソン株式会社 検出装置
TWI681516B (zh) * 2017-09-28 2020-01-01 頎邦科技股份有限公司 具有可撓性基板的晶片封裝構造
CN111972051A (zh) * 2018-03-16 2020-11-20 华为技术有限公司 用于电磁干扰屏蔽的组件及方法
JP7383928B2 (ja) * 2019-08-09 2023-11-21 大日本印刷株式会社 伸縮性デバイス
CN112930106B (zh) * 2021-01-22 2022-11-22 杭州唯灵医疗科技有限公司 一种柔性电子设备及柔性电子设备的组装方法
CN112911792B (zh) * 2021-01-27 2022-04-22 惠州Tcl移动通信有限公司 一种fpc组件及贴片方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662387A (en) 1979-10-26 1981-05-28 Matsushita Electric Ind Co Ltd Flexible printed circuit board
JPH0249754B2 (ja) 1980-09-24 1990-10-31 Sankyo Co Dankyujugikiniokerusejokanrisochi
JPS57146347A (en) 1981-03-06 1982-09-09 Hitachi Ltd Data processing device
JP2640453B2 (ja) 1986-08-29 1997-08-13 岩崎電気株式会社 照明器具の包装体
JPH01303781A (ja) 1988-05-31 1989-12-07 Nissha Printing Co Ltd 電子部品の接続部分が補強されたフレキシブルプリント基板とその製造方法
JPH0682709B2 (ja) 1988-06-10 1994-10-19 日本電気株式会社 半導体装置
JPH03123040A (ja) * 1989-10-05 1991-05-24 Rohm Co Ltd 半導体装置の製造方法
JP2751518B2 (ja) 1990-01-25 1998-05-18 日本電気株式会社 半導体素子の実装方法
JP3280394B2 (ja) 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
JPH04214654A (ja) 1990-12-12 1992-08-05 Fujitsu Ltd 半導体チップの実装構造
JPH05267561A (ja) 1992-03-21 1993-10-15 Ibiden Co Ltd 高速処理用電子部品搭載用基板
JPH06326151A (ja) 1993-05-11 1994-11-25 Sharp Corp 回路部品の実装構造
JPH08279576A (ja) 1995-04-07 1996-10-22 Shinko Electric Ind Co Ltd 半導体素子の実装構造体及び半導体素子の実装方法
JP2937151B2 (ja) 1996-11-25 1999-08-23 日本電気株式会社 表面実装部品用グランドケース及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102387769B1 (ko) * 2018-02-06 2022-04-19 주식회사 엘지에너지솔루션 안전성이 개선된 전지 트레이

Also Published As

Publication number Publication date
KR19990045606A (ko) 1999-06-25
JPH11163475A (ja) 1999-06-18
US6195260B1 (en) 2001-02-27
CN1219095A (zh) 1999-06-09
TW416263B (en) 2000-12-21

Similar Documents

Publication Publication Date Title
JP3175673B2 (ja) 半導体素子を実装したフレキシブル回路基板ユニットの製造方法
US8358514B2 (en) Electronic control device
JP3219043B2 (ja) 半導体装置のパッケージ方法および半導体装置
JP3238004B2 (ja) 半導体装置の製造方法
US20030015348A1 (en) Printed circuit board with a heat dissipation element, mehtod for manufacturing the printed circuit board, and package comprising the printed circuit board
JP2000150695A (ja) 半導体装置
JP3466329B2 (ja) 半導体パワーモジュール
JP2000353767A (ja) 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法
JP3376356B2 (ja) 薄型感光式半導体装置
JP2591499B2 (ja) 半導体装置
KR100768998B1 (ko) 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈
JP2725448B2 (ja) 半導体装置
JP2000138317A (ja) 半導体装置及びその製造方法
JP3460559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3676091B2 (ja) 半導体装置
JPH02278752A (ja) 半導体装置
JP3374812B2 (ja) 半導体装置
JP2691352B2 (ja) 電子部品塔載装置
JPH10116936A (ja) 半導体パッケージ
JP2677213B2 (ja) 半導体集積回路装置
JP2532400Y2 (ja) ハイブリットｉｃ
JP3036484B2 (ja) 半導体装置とその製造方法
JP2925814B2 (ja) 混成集積回路
JP2004228162A (ja) 電子制御装置
JP3365339B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees